JPH11145336A - バンプ付電子部品の実装構造および実装方法 - Google Patents

バンプ付電子部品の実装構造および実装方法

Info

Publication number
JPH11145336A
JPH11145336A JP9306861A JP30686197A JPH11145336A JP H11145336 A JPH11145336 A JP H11145336A JP 9306861 A JP9306861 A JP 9306861A JP 30686197 A JP30686197 A JP 30686197A JP H11145336 A JPH11145336 A JP H11145336A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
bump
bumps
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9306861A
Other languages
English (en)
Other versions
JP3509507B2 (ja
Inventor
Hideki Nagafuku
秀喜 永福
Tadahiko Sakai
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30686197A priority Critical patent/JP3509507B2/ja
Priority to US09/189,296 priority patent/US5962925A/en
Publication of JPH11145336A publication Critical patent/JPH11145336A/ja
Application granted granted Critical
Publication of JP3509507B2 publication Critical patent/JP3509507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートサイクルによる熱応力を緩和し、実装
後の信頼性を高めることができるバンプ付電子部品の実
装構造および実装方法を提供することを目的とする。 【解決手段】 基板１１の電極１２上にバンプ付電子部
品１３のバンプ１４を接合し、基板１１とバンプ付電子
部品１３の間にアンダーフィル樹脂１５を注入して成る
バンプ付電子部品の実装構造であって、基板１１を電極
１２が形成された上層基板１１Ａと下層基板１１Ｂの２
層構造とし、アンダーフィル樹脂１５の線膨張係数を電
子部品１３より大きくし、かつ上層基板１１Ａの材質を
アンダーフィル樹脂１５よりも大きな線膨張係数を有す
るものとした。これにより、ヒートサイクルによって発
生する繰り返し熱応力を効果的に緩和し、破断を防止し
て実装後の信頼性を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプ付電子部品
を基板に実装するバンプ付電子部品の実装構造および実
装方法に関するものである。
【０００２】
【従来の技術】フリップチップなどのバンプ付電子部品
は、突出電極であるバンプを基板に形成された電極に接
合することにより実装される。実装後の基板は、用途に
よっては大きな温度変化が繰返されるいわゆるヒートサ
イクルを受ける場合がある。電子部品の本体はシリコン
より成り、また電子部品が実装される基板は一般に樹脂
やセラミックが素材として使用される。ところが、シリ
コンと樹脂やセラミックでは線膨張係数に大きな差があ
るため、ヒートサイクル下で使用すると電子部品のバン
プと基板の電極の接合部に繰返し熱応力が作用し、接合
部が破断に至る場合がある。
【０００３】以下、従来のバンプ付電子部品の実装構造
について図面を参照して説明する。図４は従来のバンプ
付電子部品の実装構造の側断面図である。図４におい
て、基板１に形成された電極２上には、バンプ付電子部
品３のバンプ４が半田接合されている。基板１と電子部
品３の間にはアンダーフィル樹脂５が注入されている。
アンダーフィル樹脂５は、実装後にバンプ４と電極２の
接合部に水分などが侵入しないよう封止するとともに、
前述のヒートサイクルによる熱応力を緩和する役割をも
有している。
【０００４】
【発明が解決しようとする課題】この熱応力緩和の観点
からみれば、電子部品３と基板１の中間に注入されるア
ンダーフィル樹脂５の線膨張係数は、電子部品３と基板
１のそれぞれの線膨張係数の中間の値であることが望ま
しい。ところが一般にアンダーフィル樹脂として用いら
れるエポキシ樹脂の線膨張係数は、電子部品３や基板１
に用いられるシリコンやセラミックの線膨張係数よりも
はるかに大きな値となっており、また実用上使用可能な
樹脂素材にもこの条件を満たすものが存在しない。
【０００５】このように、従来のバンプ付電子部品の実
装構造においては、ヒートサイクルによる熱応力を緩和
するためのアンダーフィル樹脂が有効に機能せず、実装
後の信頼性が低いという問題点があった。
【０００６】そこで本発明は、ヒートサイクルによる熱
応力を緩和し、実装後の信頼性を高めることができるバ
ンプ付電子部品の実装構造および実装方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載のバンプ付
電子部品の実装構造は、基板の電極上にバンプ付電子部
品のバンプを接合し、この基板とバンプ付電子部品の間
にアンダーフィル樹脂を注入して成るバンプ付電子部品
の実装構造であって、前記基板が前記電極が形成された
上層基板とこの上層基板の下面と相接する下層基板より
成り、前記アンダーフィル樹脂の線膨張係数が前記バン
プ付き電子部品の線膨張係数よりも大きく、かつ前記上
層基板の線膨張係数よりも小さいようにした。
【０００８】請求項２記載のバンプ付電子部品の実装方
法は、基板の電極上にバンプ付電子部品のバンプを接合
し、この基板とバンプ付電子部品の間にアンダーフィル
樹脂を注入するバンプ付電子部品の実装方法であって、
前記基板を構成する下層基板上に線膨張係数が前記アン
ダーフィル樹脂よりも大きい材質の上層基板を形成する
工程と、上層基板上に電極を形成する工程と、この電極
上にバンプ付電子部品のバンプを接合する工程と、前記
バンプ付電子部品と上層基板の間に線膨張係数がバンプ
付電子部品よりも大きい材質のアンダーフィル樹脂を注
入する工程とを含む。
【０００９】本発明によれば、バンプ付電子部品が実装
される基板を構成する下層基板上に線膨張係数において
アンダーフィル樹脂よりも大きい上層基板を形成し、上
層基板に形成された電極上にバンプ付電子部品のバンプ
を接合することにより、アンダーフィル樹脂の線膨張係
数を電子部品および基板のそれぞれの線膨張係数の中間
の値とすることができ、したがって熱膨張の差によって
発生する熱応力を効果的に緩和することができる。
【００１０】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１は本発明の一実施の形態のバン
プ付電子部品の実装構造の断面図、図２（ａ），
（ｂ），（ｃ），（ｄ）、図３（ａ），（ｂ），
（ｃ），（ｄ）は同バンプ付電子部品の実装方法の工程
説明図である。なお、図２（ａ），（ｂ），（ｃ），
（ｄ）、図３（ａ），（ｂ），（ｃ），（ｄ）はバンプ
付電子部品の実装方法を工程順に示すものである。
【００１１】まず図１を参照してバンプ付電子部品の実
装構造１０について説明する。図１において基板１１は
上層基板１１Ａおよび下層基板１１Ｂより成る。上層基
板１１Ａ上には電極１２が形成されており、電極１２上
には上層基板１１Ａ上に実装されたバンプ付電子部品１
３のバンプ１４が半田または接着剤により接合されてい
る。バンプ付電子部品１３と上層基板１１Ａの間にはエ
ポキシ樹脂より成るアンダーフィル樹脂１５が注入され
ている。アンダーフィル樹脂１５はバンプ１４と電極１
２との接合部を封止するとともに、実装後にバンプ１４
と電極１２の接合部に発生するヒートサイクルによる繰
り返し熱応力を緩和するためのものである。
【００１２】次に基板１０の内部構造について説明す
る。下層基板１１Ｂの上面には電極２０が形成されてお
り、電極２０は内部回路２１により上層基板１１Ａ上面
の電極１２と接続されている。また下層基板１１Ｂ内に
は内部回路２２が形成されている。内部回路２２は電極
２０と下層基板１１Ｂの下面の電極２３を接続する。電
極２３にはバンプが形成されており、実装構造１０はバ
ンプ２４によって更に他の基板等に実装される。
【００１３】次に上述のバンプ付電子部品の実装構造を
構成する各部材質の熱による線膨張係数について説明す
る。バンプ付電子部品１３、アンダーフィル樹脂１５、
上層基板１１Ａおよび上層基板１１Ａの線膨張係数は
（表１）に示す値となっており、アンダーフィル樹脂１
５の線膨張係数が、電子部品１３および上層基板１１Ａ
の線膨張係数の中間の値となっている。すなわち、バン
プ１４と電極１２の接合部は、電子部品１３と上層基板
１１Ａの中間の値の線膨張係数を有するアンダーフィル
樹脂１５に包み込まれることになり、したがって、ヒー
トサイクルによってバンプ１４と電極１２の接合部に発
生する繰返し熱応力はアンダーフィル樹脂１５の存在に
よって効果的に緩和され、繰返し熱応力に起因する接合
部の破断を防止することができる。
【００１４】
【表１】
【００１５】なお、上層基板１１Ａに線膨張係数の大き
い材質を用いることにより、上層基板１１Ａと下層基板
１１Ｂの線膨張係数は大きく異ることとなるが、これら
２層の基板は後述するように全面が相接して強固に接着
されており、ヒートサイクルによる熱応力で破断等の不
具合を生じることはない。
【００１６】次に図２、図３を参照してバンプ付電子部
品の実装方法について説明する。まず図２（ａ）におい
て、下層基板１１Ｂの上面および下面にはそれぞれ電極
２０，２３が形成されており、電極２０と電極２３は内
部回路２２によって接続されている。次に図２（ｂ）に
示すように、下層基板１１Ｂ上に上層基板１１Ａが形成
される。上層基板１１Ａはエポキシ樹脂より成り、フィ
ルム状の樹脂を貼着する方法、または液状の樹脂を塗布
する方法などによって形成される。このため、下層基板
１１Ｂと上層基板１１Ａは、全面が相接する形で強固に
接着される。次いで図２（ｃ）に示すように上層基板１
１Ａの電極２０の位置に開孔２１ａが設けられ、その後
図２（ｄ）に示すように、上層基板１１Ａの上面には銅
などの金属のメッキ層１２ａが形成される。
【００１７】次に図３（ａ）に示すように、メッキ層１
２ａにエッチング処理を行うことにより、上層基板１１
Ａの上面には電極１２が形成される。次に図３（ｂ）に
示すように、上層基板１１Ａ上にバンプ付電子部品１３
が搭載され、バンプ１４は電極１２と半田付けまたは樹
脂などの接着剤により接合される。次いで図３（ｃ）に
示すように、バンプ付電子部品１３と上層基板１１Ａの
間に、エポキシ樹脂のアンダーフィル樹脂１５が注入さ
れる。このアンダーフィル樹脂１５の線膨張係数は、電
子部品１３と上層基板１１Ａのそれぞれの線膨張係数の
中間の値となっているため、ヒートサイクルによる繰返
し熱応力を効果的に緩和することができる。
【００１８】この後、図３（ｄ）に示すように、下層基
板１１Ｂの下面の電極２３にバンプ２４が形成され、実
装構造１０はバンプ２４によって更に他の基板等に実装
される。
【００１９】
【発明の効果】本発明によれば、バンプ付電子部品が実
装される基板を構成する下層基板上に、線膨張係数にお
いてアンダーフィル樹脂よりも大きい材質により上層基
板を形成し、この上層基板上に形成された電極にバンプ
付電子部品のバンプを接合するようにしたので、アンダ
ーフィル樹脂の線膨張係数を電子部品および基板のそれ
ぞれの線膨張係数の中間の値とすることができる。これ
により、電子部品のバンプと電極の接合部にヒートサイ
クルによって発生する熱応力を効果的に緩和することが
でき、したがって実装後の接合部の破断を防止して信頼
性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のバンプ付電子部品の実
装構造の断面図
【図２】（ａ）本発明の一実施の形態のバンプ付電子部
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｄ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
【図３】（ａ）本発明の一実施の形態のバンプ付電子部
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｄ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
【図４】従来のバンプ付電子部品の実装構造の側断面図
【符号の説明】
１０ 実装構造 １１ 基板 １１Ａ 上層基板 １１Ｂ 下層基板 １２ 電極 １３ バンプ付き電子部品 １４ バンプ １５ アンダーフィル樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 3/28 Ｇ 3/28 3/46 Ｔ 3/46 Ｈ０１Ｌ 23/12 Ｌ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】基板の電極上にバンプ付電子部品のバンプ
    を接合し、この基板とバンプ付電子部品の間にアンダー
    フィル樹脂を注入して成るバンプ付電子部品の実装構造
    であって、前記基板が前記電極が形成された上層基板と
    この上層基板の下面と相接する下層基板より成り、前記
    アンダーフィル樹脂の線膨張係数が前記バンプ付き電子
    部品の線膨張係数よりも大きく、かつ前記上層基板の線
    膨張係数よりも小さいことを特徴とするバンプ付電子部
    品の実装構造。
  2. 【請求項２】基板の電極上にバンプ付電子部品のバンプ
    を接合し、この基板とバンプ付電子部品の間にアンダー
    フィル樹脂を注入するバンプ付電子部品の実装方法であ
    って、前記基板を構成する下層基板上に線膨張係数が前
    記アンダーフィル樹脂よりも大きい材質の上層基板を形
    成する工程と、上層基板上に電極を形成する工程と、こ
    の電極上にバンプ付電子部品のバンプを接合する工程
    と、前記バンプ付電子部品と上層基板の間に線膨張係数
    がバンプ付電子部品よりも大きい材質のアンダーフィル
    樹脂を注入する工程とを含むことを特徴とするバンプ付
    電子部品の実装方法。
JP30686197A 1997-11-10 1997-11-10 バンプ付電子部品の実装構造および実装方法 Expired - Fee Related JP3509507B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30686197A JP3509507B2 (ja) 1997-11-10 1997-11-10 バンプ付電子部品の実装構造および実装方法
US09/189,296 US5962925A (en) 1997-11-10 1998-11-10 Mounting structure of electronic component having bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30686197A JP3509507B2 (ja) 1997-11-10 1997-11-10 バンプ付電子部品の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JPH11145336A true JPH11145336A (ja) 1999-05-28
JP3509507B2 JP3509507B2 (ja) 2004-03-22

Family

ID=17962145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30686197A Expired - Fee Related JP3509507B2 (ja) 1997-11-10 1997-11-10 バンプ付電子部品の実装構造および実装方法

Country Status (2)

Country Link
US (1) US5962925A (ja)
JP (1) JP3509507B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756685B2 (en) 2001-08-08 2004-06-29 Nec Electronics Corporation Semiconductor device
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3092587B2 (ja) * 1998-04-22 2000-09-25 日本電気株式会社 半導体装置の製造方法
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
US6297562B1 (en) 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
TWI433628B (zh) * 2006-04-20 2014-04-01 Sumitomo Bakelite Co 半導體裝置
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756685B2 (en) 2001-08-08 2004-06-29 Nec Electronics Corporation Semiconductor device
JP2018032836A (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法

Also Published As

Publication number Publication date
US5962925A (en) 1999-10-05
JP3509507B2 (ja) 2004-03-22

Similar Documents

Publication Publication Date Title
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JPH1126922A (ja) チップ実装方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP3423727B2 (ja) フリップチップ接合方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP3572254B2 (ja) 回路基板
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH07273146A (ja) 半導体装置の実装方法
JPH1197569A (ja) 半導体パッケージ
JP2637684B2 (ja) 半導体装置の封止方法
JPH02103944A (ja) 半導体チップの実装方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPS62195137A (ja) 半導体装置
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JP2003324125A (ja) 半導体装置
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2721789B2 (ja) 半導体装置の封止方法
JP2551243B2 (ja) 半導体装置
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JPH05166881A (ja) フリップチップ実装方法
JPH1187402A (ja) 実装構造体とその製造方法
JP3934011B2 (ja) 半導体装置及びその製造方法
JP3598058B2 (ja) 回路基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees