JPH0752762B2 - 半導体樹脂パッケージ - Google Patents

半導体樹脂パッケージ

Info

Publication number
JPH0752762B2
JPH0752762B2 JP60000204A JP20485A JPH0752762B2 JP H0752762 B2 JPH0752762 B2 JP H0752762B2 JP 60000204 A JP60000204 A JP 60000204A JP 20485 A JP20485 A JP 20485A JP H0752762 B2 JPH0752762 B2 JP H0752762B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor
semiconductor chip
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60000204A
Other languages
English (en)
Other versions
JPS61159752A (ja
Inventor
太佐男 曽我
耕明 八野
守 沢畠
文雄 中野
二三幸 小林
正剛 行武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60000204A priority Critical patent/JPH0752762B2/ja
Publication of JPS61159752A publication Critical patent/JPS61159752A/ja
Priority to US07/507,096 priority patent/US4970575A/en
Publication of JPH0752762B2 publication Critical patent/JPH0752762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体樹脂パツケージに関するものである。
〔発明の背景〕
従来、Siチツプの端子を基板の端子にはんだ付された高
出力のマルチチツプモジユール構造として、第９図に示
すようなSiチツプ１の端子をAl2Ｏ3多層板６上の端子に
はんだ２リフロー接続後、Siチツプ裏面よりAlヒートシ
ンク３で熱放散する方式が知られている。
Siチツプの出力は5W程度で、水冷方式４が採用されてい
る。チツプ裏面とはAlヒートシンクが点接触し、かつHe
雰囲気５にして、Heの熱伝導により熱放散性を良くして
いる。こん熱伝導方式では(1)20〜50（W/チツプ）レベ
ルの高出力チツプに対して冷却性能不足であること、
(2)８〜10mm□の大型チツプに対してのAl2Ｏ3とSiとの
熱膨張係数の差の関係からはんだの熱疲労寿命の点で最
外周のはんだバンプ間距離を大きくとれず端子数に限界
があること、(3)裸チツプに対する加圧力に限界がある
ため、強く加圧できないこと等の問題があつた。
(1)の熱抵抗の問題に関しては、さらに冷却効果を高め
る必要から点接触から面接触方式が望まれている。
(2)の熱疲労の問題に関して第９図（Ｂ）で説明する。S
iチツプ１の熱膨張係数（α＝2.7×10-6／℃）とAl2Ｏ3
６の熱膨張係数（α＝6.8×10-6／℃）との差、及び最
外周のはんだバンプ間距離７が、この実装におけるはん
だバンプの熱疲労寿命を決定する。最外周のはんだバン
プ間距離6mmで、厳しい条件下で15年の寿命が限界であ
ることを確認している。しかし、Siチツプ寸法の大型
化、多端子化の要求が強く、例えば８〜10mm□チツプ
で、15年の寿命を保証するには、α＝４×10-6／℃程度
の熱膨張係数を有する多層基板が必要である。従つて、
Al2Ｏ3基板では、８〜10mm□の大型チツプに対して全面
に、はんだバンプを形成することは不可能と考えられ
る。
(3)の熱放散のためのチツプ裏面加圧について示す。
第９図（Ａ）の裸チツプ構造では、はんだバンプ（Pb−
５％Sn）材の圧縮クリープ特性を考慮しなければならな
い。このため、各チツプ独立にバネ８が設けられてい
る。そして少しでも傾いて加圧されると局所クリープが
起こるためガイドを設ける工夫がなされている。Pb−５
％Snの許容クリープ応力は0.11Kg/mm2である。８〜10mm
□チツプに0.120mmφのはんだバンプを800個設けると、
全面積は で、許容クリープ限度は約1Kg/チツプである。チツプに
平均的に加圧がかかる構造であれば問題はないが、少し
でも加圧が偏心していると、加速的にクリープ変形して
傾きが大きくなつてしまう恐れがある。尚本願に関連
し、実開昭57−117644、特願昭53−50215などが知られ
ている。
〔発明の目的〕
本発明の目的は、裸チツプを搭載した構造よりも５倍以
上の耐熱疲労性を有し、かつ裸チツプを搭載した構造よ
りも熱放散性に優れた高出力、大型チツプ搭載モジュー
ルの圧接型半導体パツケージを提供することにある。
〔発明の概要〕
従来の考え方では、Al2Ｏ3基板よりも熱膨張係数の大き
な有機多層板を用いた場合、CCBの寿命はAl2Ｏ3基板を
用いた場合より低下するのが常識であつた。本発明は、
熱膨張係数の大きな有機多層基板上に接合されたSiチツ
プの周囲に、ある特定の樹脂を特定の構造に被覆するこ
とにより、従来のAl2Ｏ3基板上に搭載され裸チツプの寿
命より、(1)熱疲労寿命を５倍以上伸ばすことができる
耐熱疲労構造、熱疲労寿命を大きく伸ばすことができ
た。この原因は、樹脂の熱膨張係数がはんだバンプに近
づくことにより、チツプと基板間で生ずる熱膨張係数の
差による熱応力を、伸び剛性の大きい樹脂全体で受ける
ため、従来のように最外周のはんだバンプの局所的な歪
による破壊がなくなつたためと考えられる。樹脂の変形
によるはんだの変形は拘束がないため、ほとんど負担に
ならない）、(2)大型の高出力LSIチツプの熱放散性を向
上させた構造（従来のチツプ裏面からの熱伝達以外に、
チツプ周囲の高熱伝導性樹脂からの熱伝達及びチツプ下
の高熱伝導性樹脂からの熱伝達による）、及び(3)チツ
プ裏面を冷却体で強く圧接できる構造（従来ははんだバ
ンプだけで持ちこたえていたが、樹脂補強構造になれ
ば、はんだバンプのクリープ変形等による寿命劣化の問
題はなくなる）により、高出力、大型チツプに対して高
信頼性，高熱伝導性を可能にし、基板レベルのリペアを
可能にする。
〔発明の実施例〕
以下、本発明を実施例に基づいて説明する。まず、本発
明の被覆樹脂材料について説明する。エポキシ樹脂の熱
膨張係数αは約100×10-6／℃であり、半導体チツプ、
例えばSiチツプの熱膨張係数αsi＝３×10-6／℃や、有
機多層板、例えばガラスエポキシ基板の繊維方向の熱膨
張係数αPB＝12.5×10-6／℃に比べて大きい。一般に、
耐熱疲労性を常上にさせるには、熱膨張係数が半導体チ
ップや基板のそれに近い被覆樹脂を適用することが望ま
しい。
そこで、エポキシ樹脂もしくはポリイミド樹脂に石英粉
の如き、熱膨張係数の小さな無機材料を混入して低膨張
化するようにしている。例えば、体積にして50％の石英
粉を混入すると、熱膨張係数αは約25×10-6／℃に低下
する（この値は、はんだ自体の熱膨張係数の値と同等で
あることから、伸び剛性の大なる樹脂の変形に従うた
め、最外周のはんだバンプの応力集中がなくなることが
予想される）。しかし、石英粉の混入率を高くするに従
つて樹脂の粘度が高くなり、流動性が低下すると、被覆
工程において、はんだバンプ周囲の空隙部に樹脂が侵入
しにくくなつて、空隙部が残つたり、基板との密着性が
低下したり、被覆の作業性が低下するという問題が生ず
る。この結果、逆に耐熱疲労性及び耐湿性が低下してし
まうことがある。例えば、泡程の空隙がはんだバンプ近
傍に残ると空隙近傍で応力集中が激しく、温度サイクル
試験では、充てんされた試料に比べ、熱疲労寿命が極端
に短かくなることが認められた。また、高温放置試験に
よる耐湿性試験においても、充てんされた試料に比べ、
導通チエツクによる寿命を比較した結果、明らかに耐湿
性で低下することが認められた。
また、混入率を高くすると樹脂の柔軟性が低下して、基
板及びSiチツプとの接着部に応力が集中するため、この
応力により基板及びSiチツプが破損されてしまうことが
起きてくる。したがつて、単に低膨張化材を混入して低
膨張化するだけでは、耐熱疲労性の向上に限界があるた
め、さらに樹脂の流動性及び柔軟性を改善する必要があ
る。そこで、本発明は低膨張化材に加えて球形である粒
状の弾性材料、例えばポリブタジエン，ポリイソプレン
シリコーン等のゴム粒子を分散混入し、これによつて柔
軟性及び流動性を向上させようとするものである。つま
り、被覆樹脂内のゴム粒子は応力緩衝材として作用する
ので柔軟性が向上して応力集中や歪が緩和されることか
ら、これによつて耐熱疲労性を向上させようとするもの
である。また、粒状のゴム粒子の作用によつて流動性を
向上させようとするものである。
しかし、後述するように、ゴム粒子の混入率にも最適な
範囲がある。例えば、粒径１μｍレベルのポリブタジエ
ン（CTBN1300×９）からなるゴム粒子を混入した場合、
エポキシ樹脂に対するゴム粒子の重量比を100対20以上
（以下、重量部又は部と称し、例えば20部以上と表現す
る）にすると、ゴム粒子の分散が不均一になつてしまう
とともに、ポリブタジエンの熱膨張係数αは約80×10-6
／℃と大きく、混入後の被覆樹脂の熱膨張係数αが大と
なつてしまい、耐熱疲労性を低下させる原因となるので
ある。また、流動性向上の効果にあつても、飽和現象が
あるので大幅向上は期待できない。
これらのことを、実施例を用いて行つた実験結果に基づ
いて説明する。第１表に、常温で液状のエポキシ樹脂
（EP−828）を主材料とし、粒径約１μｍの石英粉を低
膨張化材とし、粒径約１μｍのポリブタジエンの均一な
ゴム粒子を緩衝材とし、それらの混入率の異なる種々の
樹脂により被覆した半導体装置を試料として、前述と同
一の温度サイクル試験を行なつた判定結果を示す。な
お、判定は、樹脂被覆を施さない裸チツプのものに比較
して、早いサイクルにて故障に至つた試料を不合格とし
て×印で示し、合格したものについては故障率を基準
に、優れている順に○，△印で示した。なお、試験条件
は−55〜150℃、１∞/hの温度サイクルである。また、
被覆樹脂には硬化温度を低くするための添加材、例えば
硬化促進剤としてイミダゾル（2P4MHz）を５重量％、硬
化剤としてジミアンアミドを10重量％、シランカツプリ
ング剤（Ａ−187）を２重量％等を混入し、硬化温度130
℃、硬化時間を１時間とした。
第１表に示す判定結果から、低膨張化材と緩衝材の混入
効果について考察する。まず、ポリブタジエンの混入率
が０部、即ち石英粉のみを混入した試料は、全て裸チツ
プのものより悪い判定結果となつているが、樹脂被覆さ
れた試料相互間で定量的に比較すると、石英粉の混入率
を高めるにしたがい熱疲労寿命が増大されるということ
を実験 で確認している。但し、石英粉の混入により流動性が低
下して、Siチツプ下とはんだバンプの周囲への浸透が悪
くなるので、この点からみて、石英粉の混入率は60〜65
体積％が限界である。
一方、ポリブタジエンは若干混入するだけで、急激に故
障率が低下されており、緩衝材及び流動化材としての効
果が顕著に表われ、耐熱疲労性において裸チツプよりも
優れた特性が得られた。但し、ポリブタジエン混入率を
高くすると、前述したように、その分散が不均一とな
り、耐熱疲労性が低下する。これらのこと及び第１表か
ら、石英粉の混入率は35〜60体積％、ポリブタジエンゴ
ム粒子の混入率は５〜10部の範囲に選定することによ
り、裸チツプよりも優れた耐熱疲労性のものとすること
ができる。例えば、石英粉50体積％、ポリブタジエン５
部を混入したものの耐熱疲労性（寿命）は、裸チツプの
３倍以上であり、信頼性が大幅に向上された。なお、低
膨張化材としては石英の他、炭酸カルシウム、熱伝導性
の大きい炭化シリコン、窒化シリコン、又は酸化ベリリ
ウム混入の炭化シリコン等の如き、いわゆる熱膨張係数
の小さな無機材料が適用可能であり、同一の効果が得ら
れる。この低膨張化材の粒径にあつても、上記実施例の
１μｍに限られるものではないが、粒径はICチツプと基
板との挾間隙（通常数10μｍから大きくても100μｍ程
度）よりも小さい粒状のものとする。
また、弾性材としてはポリブタジエンゴム粒子の他、シ
リコーンゴム粒子等の如き、いわゆる弾性の大きなゴム
粒子が適用可能であり、その粒径にあつても、１μｍに
限られるものではない。また、樹脂の中にカーボンブラ
ツクを約１〜２％入れることにより、信頼性に影響を与
えないで黒色に着色させることができる。樹脂は長時間
使用すると表面が劣化し変色する。このため、特性は変
らなくとも不安感をいだかせることになる。そこで、黒
色，褐色もしくは赤色（ベンガラ混入）に着色させるこ
とにより、劣化による変色が目立たず、安心して使用す
ることができる利点がある。
次に、樹脂被覆の形状について説明する。前述したよう
に、石英粉等の低膨張化材を混入しても、エポキシ樹脂
の熱膨張係数αは基板やSiチツプに比べてまだ大きな値
である。そして、それらの部材間の熱膨張量の差により
生ずる応力によつてSiチツプ、はんだバンプ、基板、又
はそれらの部材の接続部が破損されるのである。実験に
よると、はんだバンプとSiチツプとの接続部が、繰返し
応力に対して最も弱いことが分かつた。
そこで、その接続部に発生する応力を低減することがで
きる樹脂被覆の形状、即ち、Siチツプ上面の被覆厚み
と、Siチツプ周辺部の被覆幅について、有限要素法によ
り求めた。即ち、Siチツプ上面の被覆厚みt mmとしたと
き、はんだバンプとSiチツプの接続部にかかる最大応力
（破損に関係する引張応力）を求め、第１図（Ａ）に裸
チツプにおける最大引張応力に対する比率として示し
た。なお、第１図（Ｃ），（Ｄ）に示すように、基板、
Siチツプは6mm角、はんだバンプは球欠体形状のものと
し、樹脂被覆は全体幅を15mm角一定としたものをモデル
とし、図示矢印の方向の最大応力を求めたものである。
矢印の位置における応力は、温度が室温から100℃に変
化したときは引張応力となり、室温から−40℃に変化し
たときは圧縮応力になる。
第１図（Ａ）から明らかなように、樹脂被覆11の厚みｔ
が増すにつれて、Siチツプ１とはんだバンプ２の接続部
にかかる最大引張応力が大きくなることから、被覆厚み
ｔは薄いほどよいということになる。そこで、チツプ上
面の樹脂被覆厚さ、ｔ＝０とした時の、樹脂被覆の幅を
変えた場合の影響について調べた。
第２図（Ａ）にSiチツプの周辺に形成される樹脂被覆の
幅l/aと、前記接続部にかかる最大応力との関係を示
す。なお、モデルは被覆厚さｔを1.5mm一定、Siチツプ
の幅を2a、Siチツプ端縁から被覆外縁までの寸法、即ち
Siチツプ周辺域に形成される被覆の幅をｌとした。第２
図（Ａ）に示すようにl/aが増すにつれて最大引張応力
が減少する傾向にある。このことは、周辺域の被覆幅ｌ
が広くなると、被覆幅ｌの中心（図示0,0′）より内側
の被覆が温度上昇時に内側方向に伸び、これによつてSi
チツプに対して圧縮方向に応力に作用すると考えられ
る。なお、このことは計算によつて確認してある。
したがつて、l/aを大にすれば最大引張応力を減少する
ことができる。即ち、被覆樹脂の熱膨張係数が大であつ
ても、被覆形状を適切なものとすることにより、裸チツ
プのものよりも耐熱疲労性を向上させることができる。
しかし、l/aを大きくしても、はんだの最大引張応力の
低減効果が小さくなる反面、基板と樹脂被覆との接着部
及び樹脂が破損しやすくなること、及び高密度実装を考
慮すると、l/aは0.3〜1.0が、妥当な範囲と考えられ
る。
以上、本発明の被覆樹脂材料、被覆形状をそれぞれ個別
に適用した実施例について説明したが、それらの実施例
を組合せることによつて、一層耐熱疲労性に優れたもの
になることは言うまでもない。本発明で述べている高信
頼性構造とは、被覆の材料、形状共に適正の領域にある
ことが前提で、一方が欠けると寿命は低下する。第１表
において、石英粉混入率50体積％、ポリブタジエン混入
率５重量部を混入したエポキシ樹脂をα＝9.3×10-6／
℃の基板に、第３図右下（Ｃ）の構造に被覆し、硬化さ
せ、温度サイクル試験（−55〜150℃、１∞/h）を行つ
た。裸チツプ（Ｂ）の寿命は300∞（チツプ故障率50
％）であるのに対して、樹脂被覆（Ｃ）した構造は2000
∞経過しても断線は起こらなかつた。
第４図はマルチチツプ構造に対する樹脂被覆法を示す一
例である。まず、多層基板上の端子にSiチツプ端子を位
置決めして、リフロソルダリングする。この多層基板９
を傾けて固定し、第４図（Ａ）に示す円柱状の、配合さ
れた樹脂12を置き、125℃で10分間放置すると、チツプ
と多層基板間は樹脂で埋められる。その後、多層基板を
水平にし、各チツプ上には樹脂を載せずにその周辺部す
なわちチツプの周面および多層基板上に一定量載せる。
このとき、樹脂の上面がチツプの上面より高くなった場
合には、第４図（Ｂ）に示す治具８を用いて加圧13に樹
脂の上面をチツプの上面と同等以下で平らな面にし、チ
ツプ上面には樹脂がないようにする。そのため、熱抵抗
を増加させる心配は少ない。この場合、隣接チツプ間同
志は樹脂で拘束してはならない。樹脂の被覆方法とし
て、第５図に示すようにチツプ上面以外の全面を樹脂被
覆し、その後、各チツプ間を機械的もしくはレーザ等の
熱源を用いて切断させることも可能である。チツプ間の
溝は硬化時に型を用いても可能である。
第６図は一枚の水冷冷却板を通して、各チツプに対して
均一に加圧できる圧接構造とするためのプロセスを示
す。チツプのリペアリングについては、基板上（多層プ
リント板18とセラミツク基板19、もしくは多層プリント
板のみ）に全チツプを接合した後、モジユールとしての
電気的特性（ダイナミツク特性のシユミレート）を評価
して、不良チツプを検出してから良品チツプと交換する
方法を採用する。こん段階で不良がない場合、この後の
プロセスにおいて、不良になる確率は極めて低い。従つ
て、後はチツプの接続部の熱疲労寿命に帰着するので樹
脂被覆チツプの高信頼性が大きくものを言う。電気特性
で問題がなければ、（Ａ）に示すように平坦な板15を用
いて、チツプ上面を150℃の雰囲気で加圧13すると、背
の高いチツプ16のはんだバンプはクリープし、全チツプ
の高さが一線にそろう。
次に樹脂を第４図に示した方法で、（Ｂ）もしくは
（Ｃ）は構造に被覆する。（Ｃ）の構造のヒートシンク
17材としては、高熱伝導性を有するSiC,Cu,Cu−Ｃ複合
材,Al等が適する。絶縁性を必要とする場合は金属表面
にSiO2スパツタ膜を被覆すれば良い。チツプとヒートシ
ンクとの接続は、(1)はんだ付、(2)樹脂の２通りがあ
る。(1)，(2)共、熱抵抗を増さないように薄く接着す
る。（Ｃ）の構造の利点は高熱伝導性の放電板を接着さ
せることにより、熱をスムーズに、かつ安定して逃がす
役割を果たす。（Ｂ）の構造はチツプ上面の接触面にお
ける熱伝導の不安定性及び界面20の熱疲労によるクラツ
ク発生に問題がある。
第７図は圧接水冷冷却構造の断面モデル（Ａ），（Ｂ）
を示す。冷却部はチツプ列に沿つた流水路21が通つてい
る構造で、熱伝導性に優れたCu,SiC,Al等が良い。この
モジュールは全体を不活性雰囲気で包む構造としている
ため、多層板18とヒートシンク板22との周壁はベローズ
圧接23構造とした。従つて、基板とヒートシンクとの熱
膨張係数の差から生ずる熱応力によるチツプの寿命への
影響は少ない。
入出力端子24は基板周辺に設け、フレキシブルテープ
で、垂直に立てかけた多層プリント板26のピン25にコネ
クター27で接続される。（Ａ）はチツプを樹脂被覆した
基板両面の実装例を示し、（Ｂ）はチツプ及びヒートシ
ンク17を樹脂被覆した基板片面実装例を示す。（Ａ），
（Ｂ）構造共に平坦な曲げ剛性のある板27を用いて、ボ
ルト28、ナツト29で強く圧接する方式とした。エポキシ
樹脂の占める面積は広く、かつ、硬いため、強く圧接し
ても変形する心配はない。これにより冷却効果も優れ、
チツプ当たり20〜50Wレベルの発熱もスムーズに熱放散
される構造である。
第８図は、高出力チツプに対して給電板30を設けた場合
の構造を示す。給電板は多層プリント板で構成され、多
層板18に接続されているピン31を利用し、低融点のはん
だを用いた温度階層接続を行なう。なお多層板は熱膨張
係数が10×10-6前後で十分な信頼性が得られているの
で、セラミツク基板19（SiC,ムライト,Al2Ｏ3等）と張
り合わせなくても可能である。例えば、ガラスエポキ
シ，ガラスポリイミド，ガラスイソメラミン系樹脂等の
多層板の使用が可能である。ガラスクロスの代りにアラ
ミドクロスも可能である。
〔発明の効果〕
本発明によれば、比較的熱膨張係数の大きい有機多層板
を用いても、従来のAl2Ｏ3基板以上に耐熱疲労性に優れ
ること、圧接構造を可能にした低熱抵抗であること等に
より低コスト実装を可能にする。この他運搬，稼働中の
衝撃，振動に対しても優れた構造である。
【図面の簡単な説明】
第１図は本発明の半導体樹脂パツケージの実施例を示
し、（Ａ），（Ｂ）はそれぞれ樹脂被覆厚さの効果説明
図、（Ｃ）は該厚さの断面モデル説明図、（Ｄ）は
（Ｃ）の一部の拡大図、第２図の（Ａ），（Ｂ）はそれ
ぞれ第１図の樹脂被覆幅の効果説明図、（Ｃ）は該幅の
断面モデル説明図、（Ｄ）は（Ｃ）の一部拡大図、第３
図（Ａ）は第１図の樹脂被覆構造の温度サイクル試験に
おける効果説明図、（Ｂ）は（Ａ）のａ点の場合の構造
説明図、（Ｃ）は（Ａ）のｂ点の場合の構造説明図、第
４図（Ａ）は本発明のパツケージの実施例のマルチモジ
ユール構造樹脂被覆の斜視図、（Ｂ）は（Ａ）の断面
図、第５図（Ａ）は本発明のパツケージの実施例のマル
チチツプモジユール構造の断面図、（Ｂ）は（Ａ）の平
面図、第６図（Ａ）は第５図のチツプ高さ不揃いの場合
のプロセスを示す断面図、（Ｂ），（Ｃ）は（Ａ）の状
態から被覆後の断面図、第７図（Ａ），（Ｂ）はそれぞ
れ第５図のマルチチツプモジユールの多段化構造の断面
モデル説明図、第８図は第５図のマルチモジユールの給
電板が入つた多段構造の断面モデル説明図、第９図は従
来の半導体樹脂パツケージを示し、（Ａ）は断面モデル
説明図、（Ｂ）は（Ａ）の部分拡大図である。 12……樹脂、18……多層プリント板、19……セラミツク
基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沢畠 守 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立研究所内 (72)発明者 中野 文雄 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 行武 正剛 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立研究所内 (56)参考文献 特開 昭58−107641（ＪＰ，Ａ) 特開 昭58−121653（ＪＰ，Ａ) 特開 昭58−108220（ＪＰ，Ａ) 実開 昭50−14360（ＪＰ，Ｕ)

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】基板上に、はんだバンプを介して半導体チ
    ップが電気的に接続され、前記半導体チップの周囲及び
    前記はんだバンプ間の空隙に樹脂が充填された構造を有
    する半導体樹脂パッケージであって、前記樹脂の前記基
    板からの高さが、前記半導体チップの上面の高さと同じ
    であるか、または低く、且つ前記樹脂が、常温で液状の
    粘度が低く流動性に優れたエポキシ樹脂に、該エポキシ
    樹脂よりも熱膨張係数の小さな粒径が前記基板と半導体
    チップ間の空隙よりも小さい粒状の無機材料を35〜60体
    積％と、流動性及び柔軟性を高める粒径が前記基板と半
    導体チップ間の空隙よりも小さい弾性材料の粒子を５〜
    10重量部とを均一に混合分散させた前記はんだバンプ間
    への流入を容易にさせた樹脂であることを特徴とする半
    導体樹脂パッケージ。
  2. 【請求項２】前記半導体チップの周囲に充填された樹脂
    の幅が、前記半導体チップの幅の1/2の大きさに対し
    て、0.3〜1.0の範囲内の大きさであることを特徴とする
    特許請求の範囲第１項記載の半導体樹脂パッケージ。
  3. 【請求項３】基板上に、はんだバンプを介して半導体チ
    ップが電気的に接続され、前記半導体チップ上面上に熱
    伝導性部材を備え、前記半導体チップの周囲及び前記は
    んだバンプ間の空隙に樹脂が充填された構造を有する半
    導体樹脂パッケージであって、前記樹脂の前記基板から
    の高さが、前記熱伝導性部材の上面の高さと同じである
    か、または低く、且つ前記樹脂が、常温で液状の粘度が
    低く流動性に優れたエポキシ樹脂に、該エポキシ樹脂よ
    りも熱膨張係数の小さな粒径が前記基板と半導体チップ
    間の空隙よりも小さい粒状の無機材料を35〜60体積％
    と、流動性及び柔軟性を高める粒径が前記基板と半導体
    チップ間の空隙よりも小さい弾性材料の粒子を５〜10重
    量部とを均一に混合分散させた前記はんだバンプ間への
    流入を容易にさせた樹脂であることを特徴とする半導体
    樹脂パッケージ。
  4. 【請求項４】前記半導体チップの周囲に充填された樹脂
    の幅が、前記半導体チップの幅の1/2の大きさに対し
    て、0.3〜1.0の範囲内の大きさであることを特徴とする
    特許請求の範囲第３項記載の半導体樹脂パッケージ。
  5. 【請求項５】前記熱伝導性部材と前記半導体チップとの
    間は、はんだ付けまたは樹脂接着で接続されていること
    を特徴とする特許請求の範囲第３項記載の半導体樹脂パ
    ッケージ。
  6. 【請求項６】基板上に、はんだバンプを介して複数の半
    導体チップが電気的に接続され、前記各半導体チップの
    周囲及び前記はんだバンプ間の空隙に樹脂が充填された
    構造を有する半導体樹脂パッケージであって、前記樹脂
    の前記基板からの高さが、前記半導体チップの上面の高
    さと同じであるか、または低く、且つ前記樹脂が、常温
    で液状の粘度が低く流動性に優れたエポキシ樹脂に、該
    エポキシ樹脂よりも熱膨張係数の小さな粒径が前記基板
    と半導体チップ間の空隙よりも小さい粒状の無機材料を
    35〜60体積％と、流動性及び柔軟性を高める粒径が前記
    基板と半導体チップ間の空隙よりも小さい弾性材料の粒
    子を５〜10重量部とを均一に混合分散させた前記はんだ
    バンプ間への流入を容易にさせた樹脂であることを特徴
    とする半導体樹脂パッケージ。
  7. 【請求項７】前記半導体チップの周囲に充填された樹脂
    の幅が、前記半導体チップの幅の1/2の大きさに対し
    て、0.3〜1.0の範囲内の大きさであることを特徴とする
    特許請求の範囲第６項記載の半導体樹脂パッケージ。
  8. 【請求項８】前記複数の半導体チップは、それぞれ隣接
    する半導体チップ同士が、機械的に独立していることを
    特徴とする特許請求の範囲第６項記載の半導体樹脂パッ
    ケージ。
  9. 【請求項９】前記複数の半導体チップ上または前記複数
    の熱伝導性部材上には冷却部材が圧接されていることを
    特徴とする特許請求の範囲第６項記載の半導体樹脂パッ
    ケージ。
  10. 【請求項１０】基板上に、はんだバンプ間介して複数の
    半導体チップが電気的に接続され、前記各半導体チップ
    上面上に各々熱伝導性部材を備え、前記各半導体チップ
    の周囲及び前記はんだバンプ間の空隙に樹脂が充填され
    た構造を有する半導体樹脂パッケージであって、前記樹
    脂の前記基板からの高さが、前記熱伝導性部材の上面の
    高さと同じであるか、または低く、且つ前記樹脂が常温
    で液状の粘度が低く流動性に優れたエポキシ樹脂に、該
    エポキシ樹脂よりも熱膨張係数の小さな粒径が前記基板
    と半導体チップ間の空隙よりも小さい粒状の無機材料を
    35〜60体積％と、流動性及び柔軟性を高める粒径が前記
    基板と半導体チップ間の空隙よりも小さい弾性材料の粒
    子を５〜10重量部とを均一に混合分散させた前記はんだ
    バンプ間への流入を容易にさせた樹脂であることを特徴
    とする半導体樹脂パッケージ。
  11. 【請求項１１】前記半導体チップの周囲に充填された樹
    脂の幅が、前記半導体チップの幅の1/2の大きさに対し
    て、0.3〜1.0の範囲内の大きさであることを特徴とする
    特許請求の範囲第10項記載の半導体樹脂パッケージ。
  12. 【請求項１２】前記熱伝導性部材と前記半導体チップと
    の間は、はんだ付けまたは樹脂接着で接続されているこ
    とを特徴とする特許請求の範囲第10項記載の半導体樹脂
    パッケージ。
  13. 【請求項１３】前記複数の半導体チップは、それぞれ隣
    接する半導体チップ同士が、機械的に独立していること
    を特徴とする特許請求の範囲第10項記載の半導体樹脂パ
    ッケージ。
  14. 【請求項１４】前記複数の半導体チップ上または前記複
    数の熱伝導性部材上には冷却部材が圧接されていること
    を特徴とする特許請求の範囲第10項記載の半導体樹脂パ
    ッケージ。
JP60000204A 1985-01-07 1985-01-07 半導体樹脂パッケージ Expired - Lifetime JPH0752762B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60000204A JPH0752762B2 (ja) 1985-01-07 1985-01-07 半導体樹脂パッケージ
US07/507,096 US4970575A (en) 1985-01-07 1990-04-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60000204A JPH0752762B2 (ja) 1985-01-07 1985-01-07 半導体樹脂パッケージ

Publications (2)

Publication Number Publication Date
JPS61159752A JPS61159752A (ja) 1986-07-19
JPH0752762B2 true JPH0752762B2 (ja) 1995-06-05

Family

ID=11467443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60000204A Expired - Lifetime JPH0752762B2 (ja) 1985-01-07 1985-01-07 半導体樹脂パッケージ

Country Status (2)

Country Link
US (1) US4970575A (ja)
JP (1) JPH0752762B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5300459A (en) * 1989-12-28 1994-04-05 Sanken Electric Co., Ltd. Method for reducing thermal stress in an encapsulated integrated circuit package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5208729A (en) * 1992-02-14 1993-05-04 International Business Machines Corporation Multi-chip module
JPH05326631A (ja) * 1992-05-15 1993-12-10 Rohm Co Ltd 半導体装置の実装構造
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5272113A (en) * 1992-11-12 1993-12-21 Xerox Corporation Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2625654B2 (ja) * 1995-04-28 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
FR2740608B1 (fr) * 1995-10-25 1997-12-19 Giat Ind Sa Procede pour deposer un revetement de protection sur les composants d'une carte electronique
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
JP4836847B2 (ja) * 1997-10-15 2011-12-14 株式会社東芝 半導体装置および半導体装置の製造方法
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
CN1279821A (zh) 1997-11-19 2001-01-10 松下电器产业株式会社 应力衰减型电子元器件、布线板及其安装体
JPH11329310A (ja) * 1998-05-20 1999-11-30 Futaba Corp アクティブマトリクス駆動蛍光表示管及びその製造方法
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
CN100378977C (zh) * 2000-11-14 2008-04-02 联测科技股份有限公司 无晶片承载件的半导体装置及其制法
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004265940A (ja) * 2003-02-19 2004-09-24 Sony Corp 半導体装置
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
DE10339939B4 (de) * 2003-08-29 2010-02-11 Infineon Technologies Ag Intergierte Schaltungsanordnung und Verfahren zur Herstellung und Beurteilung derselben
TW200846880A (en) * 2007-05-17 2008-12-01 Bridge Semiconductor Corp Memory module structure with high heat-dissipating effect
DE102006018161A1 (de) 2006-04-19 2007-10-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Elektronisches Bauelementmodul
JP4978054B2 (ja) * 2006-05-02 2012-07-18 ソニー株式会社 半導体装置及びその製造方法並びに回路基板装置
DE112007001583A5 (de) * 2006-07-04 2009-06-18 Continental Automotive Gmbh Schaltungsträgervorrichtung
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP7262743B2 (ja) * 2018-12-20 2023-04-24 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール
US11915996B2 (en) * 2019-05-09 2024-02-27 Intel Corporation Microelectronics assembly including top and bottom packages in stacked configuration with shared cooling
WO2024053115A1 (ja) * 2022-09-09 2024-03-14 株式会社レゾナック シミュレーション方法、半導体装置の製造方法及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818279A (en) * 1973-02-08 1974-06-18 Chromerics Inc Electrical interconnection and contacting system
JPS5249643Y2 (ja) * 1973-06-06 1977-11-11
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPS58108220A (ja) * 1981-12-21 1983-06-28 Mitsubishi Gas Chem Co Inc 半導体封止用エポキシ樹脂組成物
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導体装置の封止方法
JPS58121653A (ja) * 1982-01-12 1983-07-20 Hitachi Ltd 半導体装置封止用エポキシ樹脂組成物とその製法
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making

Also Published As

Publication number Publication date
JPS61159752A (ja) 1986-07-19
US4970575A (en) 1990-11-13

Similar Documents

Publication Publication Date Title
JPH0752762B2 (ja) 半導体樹脂パッケージ
US7900809B2 (en) Solder interconnection array with optimal mechanical integrity
US8324718B2 (en) Warp-suppressed semiconductor device
EP2899245B1 (en) Anisotropic conductive adhesive
JP4534062B2 (ja) 半導体装置
TWI243082B (en) Electronic device
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US7482199B2 (en) Self alignment features for an electronic assembly
JP3648277B2 (ja) 半導体装置
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JPS62136865A (ja) モジユ−ル実装構造
JP2000517457A (ja) 等方性導電接着剤を使用して電気的相互接続を形成する方法およびそれにより形成される接続
JP2000058589A (ja) 半導体装置及びその製造方法
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
JP2003347352A (ja) 不導体接着材によって基板にｉｃチップをボンディングする方法、および、この方法により形成されたアセンブリ
US6281571B1 (en) Semiconductor device having an external connection electrode extending through a through hole formed in a substrate
TW202109688A (zh) 製造電子零件裝置的方法以及電子零件裝置
JP6123836B2 (ja) 半導体装置の製造方法
JP2713994B2 (ja) パッケージ構造体
US6869822B2 (en) Method of making a semiconductor device with adhesive sealing subjected to two-fold hardening
JP5245270B2 (ja) 半導体装置及びその製造方法
JPH0639563B2 (ja) 半導体装置の製法
JPH10242211A (ja) 半導体装置の製法
JP2000133680A (ja) 面実装用接合部材
JP2004134821A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term