JP3604248B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3604248B2
JP3604248B2 JP04025297A JP4025297A JP3604248B2 JP 3604248 B2 JP3604248 B2 JP 3604248B2 JP 04025297 A JP04025297 A JP 04025297A JP 4025297 A JP4025297 A JP 4025297A JP 3604248 B2 JP3604248 B2 JP 3604248B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
resin
semiconductor chip
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04025297A
Other languages
English (en)
Other versions
JPH10242208A (ja
Inventor
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP04025297A priority Critical patent/JP3604248B2/ja
Priority to TW086113672A priority patent/TW340243B/zh
Priority to US08/940,954 priority patent/US5863815A/en
Priority to EP97118056A priority patent/EP0860871B1/en
Priority to KR1019970057730A priority patent/KR100336329B1/ko
Priority to CN97126243A priority patent/CN1192041A/zh
Publication of JPH10242208A publication Critical patent/JPH10242208A/ja
Priority to US09/195,203 priority patent/US5994168A/en
Application granted granted Critical
Publication of JP3604248B2 publication Critical patent/JP3604248B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載する半導体装置の製造方法に係り、詳細には、例えばＣＳＰパッケージ（Ｃｈｉｐ Ｓｉｚｅ（Ｓｃａｌｅ） Ｐａｃｋａｇｅ）構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置のパッケージの小型化と接続端子数の増加により接続端子間隔が狭くなり、従来の半田付けによる技術では困難になりつつある。そこで、裸の半導体装置を回路基板に直付けして実装面積の小型化と効率的使用を図ろうとする方法が考えられている。例えば、このような装置として特開平７−１０６３５７号公報に開示されたものがある。
【０００３】
従来のこの種の半導体装置は、半導体チップをインターポーザ（基板）上に接続し、外部環境から半導体チップを保護するために半導体チップとインターポーザとの隙間に液状樹脂を充填後、熱硬化（キュア）を行って樹脂封止をしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＣＳＰパッケージ構造の製造方法にあっては、液状樹脂を充填する場合、半導体チップとインターポーザとの隙間が小さい（１００μｍ）ため内部に大きいボイドや未充填が発生してしまうという問題点があった。
【０００５】
また、液状樹脂を充填後、熱硬化を行って樹脂封止するため、上記ボイド等の発生を避けるためには液状樹脂をゆっくり充填しなければならず、また液状樹脂の熱硬化に多大な時間がかかるという問題点があった。
【０００６】
このように、ボイドや未充填が発生することによる接続信頼性の低下、液状樹脂を充填・硬化のための製造時間の増大という問題点があった。
【０００７】
本発明は、接続信頼性を向上することができ、製造時間の短縮を図ることのできる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、前記第２の面と前記半導体チップとの間に設けられ、樹脂封止時の樹脂の流れ出しを防止するガードリングを外周部に備えたシート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止することを特徴とする。
【０００９】
また別の発明による半導体装置の製造方法は、複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、前記第２の面上に、樹脂封止時の樹脂の流れ出しを防止するガードリングを設け、該ガードリングの内側にシート状の硬化性樹脂を配置する工程と、前記第２の面上に、前記シート状の硬化性樹脂を挟むように、前記半導体チップを配置する工程と、前記シート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップを封止する工程とを含むことを特徴とする。
【００１０】
また別の発明による半導体装置の製造方法は、複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、前記第２の面と前記半導体チップとの間に設けられ、前記第２の面に設けられる位置合わせ用の凸部に対応する凹部を備えたシート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止することを特徴とする。
【００１１】
また別の発明による半導体装置の製造方法は、複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、前記第２の面に設けられた位置合わせ用の凸部に対応する凹部を備えたシート状の硬化性樹脂を、該第２の面上の該凸部に該凹部が対応するように配置する工程と、前記第２の面上に、前記シート状の硬化性樹脂を挟むように、前記半導体チップを配置する工程と、前記シート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止する工程とを含むことを特徴とする
【００１３】
【発明の実施の形態】
本発明に係る半導体装置の製造方法は、半導体装置として半導体チップを接続するＣＳＰパッケージの半導体装置に適用することができる。
【００１４】
図１及び図２は本発明の第１の実施形態に係る半導体装置の製造方法のＣＳＰパッケージ構造を示した図であり、図１はその完成品断面、図２はその製造方法を示す断面図である。
【００１５】
図１において、１は半導体チップ（半導体装置）、２は半導体チップと基板とを電気的に接続する内部接続端子、３は多層基板からなるインターポーザ（基板）、４は多層基板に開孔されたヴィアホール、５はヴィアホール４に充填されたメタルプラグ、６はメタルプラグ５等を電気的に接続する上層配線、７は半田ボールからなる外部端子、８は熱硬化後のアンダーフィル樹脂（硬化性樹脂、熱硬化性樹脂）である。また、半導体チップ１、内部接続端子２及びインターポーザ３の厚みは、それぞれ３５０μｍ、１００μｍ及び４００μｍである。
【００１６】
すなわち、本半導体装置は、半導体チップ１の下面１ａとインターポーザ（基板）３が導電性の内部接続端子２で接続されるとともに、半導体チップ１の下面１ａとインターポーザ（基板）３の隙間は熱硬化性アンダーフィル樹脂８で封止され、インターポーザ（基板）３の下面には外部端子（半田ボール）７が配置された構造となっている。
【００１７】
特に、本半導体装置は、インターポーザ（基板）３上に、内部接続端子２の厚み（１００μｍ）に対応した板厚１００μｍ程度のシート状の熱硬化前アンダーフィル樹脂９（図２）を上記内部接続端子２が配置されない部分に載置し、その上に半導体チップ１を圧着し、熱硬化させた構成となっている。
【００１８】
上記熱硬化前アンダーフィル樹脂９は、半導体チップ１及び内部接続端子２の形状、及び内部接続端子２の厚みに合わせてあらかじめ用意したシート状の熱硬化樹脂であり、熱硬化前には固形又は半固形状態にある。したがって、インターポーザ（基板）３上に、容易にシート状の熱硬化前アンダーフィル樹脂９を搭載することができる。
【００１９】
また、上記熱硬化前アンダーフィル樹脂９は、熱硬化（１００〜２００℃）により完全かつ強固に固形化して熱硬化後アンダーフィル樹脂８となり、半導体チップ１及びインターポーザ（基板）３とを接着・封止する。
【００２０】
以下、上述のように構成されたＣＳＰパッケージ構造の製造方法を説明する。
図２は上記ＣＳＰパッケージ構造の製造方法を説明するための図である。
【００２１】
まず、半導体チップ１の入出力端子に内部接続端子２を取り付ける。この内部接続端子２としては、例えば金バンプ、金スタッドバンプ又は半田バンプがある。また、内部接続端子２とインターポーザ（基板）３を接続する方法として、導電性接着剤（例えば、銅ペースト、銀ペースト等）、Ａｕ−Ａｕ接合又は半田接合があり従来公知の方法が適用できる。
【００２２】
そして、内部接続端子２が取り付けられたインターポーザ（基板）３と半導体チップ１とを接合させる際、あらかじめその間にシート状の熱硬化前アンダーフィル樹脂９を挟み込む。具体的には、熱硬化前アンダーフィル樹脂９は、半導体チップ１及び内部接続端子２の形状、及び内部接続端子２の厚みに合わせて形成されたシート状の熱硬化樹脂であるから、図２に示すように、内部接続端子２が取り付けられたインターポーザ（基板）３上に精度よく載置することができる。この状態で、半導体チップ１を内部接続端子２及び熱硬化前アンダーフィル樹脂９上に載せ、位置決めした後圧着させる。
【００２３】
その後、この半導体装置に熱（１００〜２００℃）を加え、熱硬化前アンダーフィル樹脂９を溶かして熱硬化させ、熱硬化後のアンダーフィル樹脂８により半導体チップ１及びインターポーザ（基板）３を封止する。
【００２４】
以上説明したように、第１の実施形態に係る半導体装置の製造方法は、半導体チップ１とインターポーザ（基板）３の間にシート状の熱硬化前アンダーフィル樹脂９を挟み込んで熱を加え、熱硬化前アンダーフィル樹脂９を溶かして熱硬化させ、熱硬化後のアンダーフィル樹脂８により半導体チップ１及びインターポーザ（基板）３を封止するようにしたので、従来ディスペンス工程で発生していた未充填や内部ボイドの発生を完全に防止することができる。
【００２５】
また、従来例のように液状樹脂を充填するものでは液状樹脂をゆっくり充填しなければならず、その後液状樹脂を熱硬化させるために２〜３時間という多大な時間を要していたが、本実施形態では熱硬化前アンダーフィル樹脂９を熱硬化させる時間はわずか数１０秒で済むため大幅な製造時間の短縮を図ることが可能になる。
【００２６】
図３は本発明の第２の実施形態に係る半導体装置のＣＳＰパッケージ構造を示す図である。なお、本実施形態に係る半導体装置の説明にあたり前記図１及び図２の半導体装置と同一構成部分には同一符号を付している。
【００２７】
図３（ａ）（ｂ）において、１は半導体チップ、２は半導体チップと基板とを電気的に接続する内部接続端子、３は多層基板からなるインターポーザ（基板）、４は多層基板に開孔されたヴィアホール、５はメタルプラグ、６は上層配線、７は外部端子（半田ボール）、１０は熱硬化前アンダーフィル樹脂である。
【００２８】
上記熱硬化前アンダーフィル樹脂１０は、内部接続端子２の厚み（高さ）に対応したシート状の熱硬化樹脂であり、熱硬化前アンダーフィル樹脂１０は、図３（ｂ）に示すように内部接続端子２の位置に端子形状に相似したニゲ穴１０ａを設けた構成となっている。また、上記熱硬化前アンダーフィル樹脂１０は、熱硬化（１００〜２００℃）により完全かつ強固に固形化して熱硬化後アンダーフィル樹脂となり、半導体チップ１及びインターポーザ（基板）３とを接着・封止することができる。
【００２９】
以下、上述のように構成されたＣＳＰパッケージ構造の製造方法を説明する。
まず、半導体チップ１の入出力端子に内部接続端子２を取り付ける。
【００３０】
そして、内部接続端子２が取り付けられたインターポーザ（基板）３上に、内部接続端子２形状に対応したニゲ穴１０ａを有する熱硬化前アンダーフィル樹脂１０（図３（ｂ）参照）を載置する。このニゲ穴１０ａは、内部接続端子２の端子形状及び配置位置に対応して形成されているが、内部接続端子２の大きさよりも所定の余裕をもって形成されている。これにより、熱硬化前アンダーフィル樹脂１０の搭載が容易になるとともに、封止樹脂の過不足が生じた時に、このニゲ穴１０ａ部分に樹脂が逃げる又は該ニゲ穴１０ａ部分が広がることになって樹脂の量が調整され、半導体チップ１とインターポーザ（基板）３とを適切に圧着させることが可能になる。
【００３１】
その後、この半導体装置に熱（１００〜２００℃）を加え、熱硬化前アンダーフィル樹脂１０を溶かして熱硬化させ、熱硬化後のアンダーフィル樹脂８により半導体チップ１及びインターポーザ（基板）３を封止する。
【００３２】
以上説明したように、第２の実施形態に係る半導体装置の製造方法は、熱硬化前アンダーフィル樹脂１０にの内部接続端子２の位置にニゲ穴１０ａを設けているので、樹脂量の微調整が可能になり、封止の過不足を防ぐことができる。
【００３３】
図４は本発明の第３の実施形態に係る半導体装置のＣＳＰパッケージ構造を示す図である。なお、本実施形態に係る半導体装置の説明にあたり前記図３の半導体装置と同一構成部分には同一符号を付している。
【００３４】
図４（ａ）（ｂ）において、１は半導体チップ、２は半導体チップと基板とを電気的に接続する内部接続端子、３は多層基板からなるインターポーザ（基板）、４は多層基板に開孔されたヴィアホール、５はメタルプラグ、６は上層配線、７は外部端子（半田ボール）、１１は熱硬化前アンダーフィル樹脂、１２は樹脂の流れ出しを防止するガードリングである。
【００３５】
上記熱硬化前アンダーフィル樹脂１１は、内部接続端子２の厚み（高さ）に対応したシート状の熱硬化樹脂であり、熱硬化前アンダーフィル樹脂１１は、図４（ｂ）に示すように内部接続端子２の位置に端子形状に相似したニゲ穴１１ａを設けた構成となっている。
【００３６】
上記ガードリング１２は、熱硬化前アンダーフィル樹脂１１を熱により溶かした際の樹脂もれを防止するガードリングであり、ポリイミドテープ、ガラス等の絶縁体あるいは３００℃程度まで使用可能な金属等からなり、熱硬化前アンダーフィル樹脂１１の外周を取り囲むように形成されている。
【００３７】
以下、上述のように構成されたＣＳＰパッケージ構造の製造方法を説明する。
まず、半導体チップ１の入出力端子に内部接続端子２を取り付ける。
【００３８】
そして、内部接続端子２が取り付けられたインターポーザ（基板）３上に、内部接続端子２形状に対応したニゲ穴１１ａを有する熱硬化前アンダーフィル樹脂１１（図４（ｂ）参照）を載置する。このニゲ穴１１ａは、前記図３の熱硬化前アンダーフィル樹脂１０と同様に、内部接続端子２の端子形状及び配置位置に対応して形成されており、内部接続端子２の大きさよりも所定の余裕をもって形成されている。また、この熱硬化前アンダーフィル樹脂１１の外周には、ガードリング１２が設けられている。
【００３９】
その後、この半導体装置に熱（１００〜２００℃）を加え、熱硬化前アンダーフィル樹脂１１を溶かして熱硬化させ、熱硬化後のアンダーフィル樹脂８により半導体チップ１及びインターポーザ（基板）３を封止する。このとき、熱硬化前アンダーフィル樹脂１１にガードリング１２が設けているので、熱硬化前アンダーフィル樹脂１１を溶かした際に、樹脂がインターポーザ（基板）３上に流れ出すことを防止することができる。また、このガードリング１２は、組立て後取り除くことが可能である。
【００４０】
以上説明したように、第３の実施形態に係る半導体装置の製造方法は、熱硬化前アンダーフィル樹脂１１の外周に、ガードリング１２を設けているので、樹脂が溶けた際の流れ出しを防ぐ効果を得ることができる。
【００４１】
図５は本発明の第４の実施形態に係る半導体装置のＣＳＰパッケージ構造を示す図である。なお、本実施形態に係る半導体装置の説明にあたり前記図４の半導体装置と同一構成部分には同一符号を付している。
【００４２】
図５において、１は半導体チップ、２は半導体チップと基板とを電気的に接続する内部接続端子、３は多層基板からなるインターポーザ（基板）、４は多層基板に開孔されたヴィアホール、５はメタルプラグ、６は上層配線、７は外部端子（半田ボール）、１３は熱硬化前アンダーフィル樹脂、１２は樹脂の流れ出しを防止するガードリングである。
【００４３】
上記熱硬化前アンダーフィル樹脂１３は、内部接続端子２の厚み（高さ）に対応したシート状の熱硬化樹脂であり、熱硬化前アンダーフィル樹脂１３は、内部接続端子２の位置に端子形状に相似したニゲ穴１３ａが開孔されるとともに、位置合わせ用の凹部１３ｂが形成されている。
【００４４】
また、上記凹部１３ｂと対向するインターポーザ（基板）３上には、凹部１３ｂに嵌まって凹部１３ｂとの間で位置決めを行うための凸状の突起１４（凸部）が設けられている。
【００４５】
以下、上述のように構成されたＣＳＰパッケージ構造の製造方法を説明する。
まず、半導体チップ１の入出力端子に内部接続端子２を取り付ける。
【００４６】
そして、熱硬化前アンダーフィル樹脂１３に形成された位置合わせ用の凹部１３ｂとインターポーザ（基板）３上に形成された凸状の突起１４により位置決めを行いながら、内部接続端子２が取り付けられたインターポーザ（基板）３上に、熱硬化前アンダーフィル樹脂１３を載置する。
【００４７】
位置決めにより正確に熱硬化前アンダーフィル樹脂１３が搭載されると、この半導体装置に熱（１００〜２００℃）を加え、熱硬化前アンダーフィル樹脂１３を溶かして熱硬化させ、熱硬化後のアンダーフィル樹脂８により半導体チップ１及びインターポーザ（基板）３を封止する。また、第３の実施形態と同様に、熱硬化前アンダーフィル樹脂１３の周囲にはガードリング１２が設置されているので、熱硬化前アンダーフィル樹脂１３を溶かした際に、樹脂がインターポーザ（基板）３上に流れ出すことを防止することができる。
【００４８】
以上説明したように、第４の実施形態に係る半導体装置の製造方法は、熱硬化前アンダーフィル樹脂１３に、位置合わせ用の凹部１３ｂを形成し、凹部１３ｂと対向するインターポーザ（基板）３上には、凹部１３ｂとの間で位置決めを行うための凸状の突起１４を設けているので、熱硬化前アンダーフィル樹脂１３を搭載する際の位置合わせ精度を向上させることができる。
【００４９】
なお、上記各実施形態では、硬化性樹脂として、熱硬化性アンダーフィル樹脂を用いているが、シート状の硬化性樹脂であればどのような樹脂でもよい。すなわち、半導体装置を基板上に接合する際、挟み込むことが可能な硬化性樹脂であればよく、どのような種類のものでもよい。さらに、熱硬化性樹脂には限定されず、例えばＵＶ硬化型樹脂でもよい。
【００５０】
また、上記各実施形態では、半導体チップを接合する基板に、多層基板からなるインターポーザ（基板）を用いているが、勿論、多層基板には限定されず、例えば両面プリント基板でも同様の方法で実装が可能である。
【００５１】
また、上記各実施形態では、半導体装置として、ＣＳＰパッケージ（Ｃｈｉｐ Ｓｉｚｅ（Ｓｃａｌｅ） Ｐａｃｋａｇｅ）に適用した例を説明したが、半導体装置を基板上に接合する実装方法であればどのような装置でもよい。また、半導体装置や端子の形状、種類はどのようなものにも適用できることは言うまでもない。
【００５２】
さらに、上記各実施形態に係る半導体装置の製造方法において、その製造プロセス、チップ基板や他の半導体素子パッケージの種類、接続端子等の個数、パッケージ周囲の配置状態等は上記各実施形態に限定されない。
【００５３】
【発明の効果】
本発明に係る半導体装置の製造方法では、まず、前記基板上にシート状の硬化性樹脂を載置し、半導体装置を熱硬化性樹脂を挟み込むようにして接続端子に接合すると同時に、熱硬化性樹脂により半導体装置を基板上に樹脂封止するようにしたので、未充填や内部ボイドの発生を完全に防止することができ、大幅な製造時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る半導体装置の製造方法のＣＳＰパッケージ構造を示す完成品断面図である。
【図２】上記半導体装置の製造方法のＣＳＰパッケージ構造を示す断面図である。
【図３】本発明を適用した第２の実施形態に係る半導体装置の製造方法のＣＳＰパッケージ構造を示す断面図である。
【図４】本発明を適用した第３の実施形態に係る半導体装置の製造方法のＣＳＰパッケージ構造を示す断面図である。
【図５】本発明を適用した第４の実施形態に係る半導体装置の製造方法のＣＳＰパッケージ構造を示す断面図である。
【符号の説明】
１ 半導体チップ（半導体装置）、２ 内部接続端子、３ インターポーザ（基板）、４ ヴィアホール、５ メタルプラグ、６ 上層配線、７ 外部端子、８ 熱硬化後のアンダーフィル樹脂、９，１０，１１，１３ 熱硬化前アンダーフィル樹脂、１０ａ，１１ａ ニゲ穴、１２ ガードリング、１３ｂ 凹部、１４ 突起（凸部）

Claims (8)

  1. 複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、
    前記第２の面と前記半導体チップとの間に設けられ、樹脂封止時の樹脂の流れ出しを防止するガードリングを外周部に備えたシート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止することを特徴とする半導体装置の製造方法。
  2. 複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、
    前記第２の面上に、樹脂封止時の樹脂の流れ出しを防止するガードリングを設け、該ガードリングの内側にシート状の硬化性樹脂を配置する工程と、
    前記第２の面上に、前記シート状の硬化性樹脂を挟むように、前記半導体チップを配置する工程と、
    前記シート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップを封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、
    前記第２の面と前記半導体チップとの間に設けられ、前記第２の面に設けられる位置合わせ用の凸部に対応する凹部を備えたシート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止することを特徴とする半導体装置の製造方法。
  4. 複数の外部端子が設けられる第１の面と該第１の面と並行であって電気的な接続のための複数の接続端子を介在して半導体チップを搭載する第２の面とを有する基板を備えた半導体装置の製造方法であって、
    前記第２の面に設けられた位置合わせ用の凸部に対応する凹部を備えたシート状の硬化性樹脂を、該第２の面上の該凸部に該凹部が対応するように配置する工程と、
    前記第２の面上に、前記シート状の硬化性樹脂を挟むように、前記半導体チップを配置する工程と、
    前記シート状の硬化性樹脂を硬化することにより、該第２の面と該半導体チップとの間を封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかひとつに記載の半導体装置の製造方法において、
    前記シート状の硬化性樹脂は、前記接続端子の厚みに応じたシート厚を有することを特徴とする半導体装置の製造方法。
  6. 請求項１から請求項５のいずれかひとつに記載の半導体装置の製造方法において、
    前記シート状の硬化性樹脂は複数の開口部を有するシート状の硬化性樹脂であって、該複数の開口部が前記複数の接続端子各々に位置するように該シート状の硬化性樹脂を配置することを特徴とする半導体装置の製造方法。
  7. 請求項１から請求項６のいずれかひとつに記載の半導体装置の製造方法において、
    前記硬化性樹脂は熱硬化性樹脂であり、前記封止工程は加熱処理を含むことを特徴とする半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかひとつに記載の半導体装置の製造方法において、
    前記シート状の硬化性樹脂は、固形状であることを特徴とする半導体装置の製造方法。
JP04025297A 1997-02-25 1997-02-25 半導体装置の製造方法 Expired - Lifetime JP3604248B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP04025297A JP3604248B2 (ja) 1997-02-25 1997-02-25 半導体装置の製造方法
TW086113672A TW340243B (en) 1997-02-25 1997-09-20 Manufacturing method of semiconductor elements
US08/940,954 US5863815A (en) 1997-02-25 1997-10-08 Method of manufacturing semiconductor device
EP97118056A EP0860871B1 (en) 1997-02-25 1997-10-17 Method of manufacturing a semiconductor device
KR1019970057730A KR100336329B1 (ko) 1997-02-25 1997-11-03 반도체장치의제조방법
CN97126243A CN1192041A (zh) 1997-02-25 1997-12-31 半导体器件的制造方法
US09/195,203 US5994168A (en) 1997-02-25 1998-11-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04025297A JP3604248B2 (ja) 1997-02-25 1997-02-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004256608A Division JP2005012239A (ja) 2004-09-03 2004-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10242208A JPH10242208A (ja) 1998-09-11
JP3604248B2 true JP3604248B2 (ja) 2004-12-22

Family

ID=12575506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04025297A Expired - Lifetime JP3604248B2 (ja) 1997-02-25 1997-02-25 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US5863815A (ja)
EP (1) EP0860871B1 (ja)
JP (1) JP3604248B2 (ja)
KR (1) KR100336329B1 (ja)
CN (1) CN1192041A (ja)
TW (1) TW340243B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
US6096578A (en) * 1997-11-05 2000-08-01 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
US6365977B1 (en) * 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US20020014702A1 (en) 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
KR100565766B1 (ko) * 2001-01-03 2006-03-29 앰코 테크놀로지 코리아 주식회사 반도체 칩 패키지 및 그 제조방법
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP4757398B2 (ja) 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7265994B2 (en) * 2003-01-31 2007-09-04 Freescale Semiconductor, Inc. Underfill film for printed wiring assemblies
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP5032231B2 (ja) 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
WO2010098324A1 (ja) * 2009-02-27 2010-09-02 ソニーケミカル＆インフォメーションデバイス株式会社 半導体装置の製造方法
US20140151880A1 (en) * 2011-08-19 2014-06-05 Marvell World Trade Ltd. Package-on-package structures
CN103165544A (zh) 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JP2974686B2 (ja) * 1989-02-28 1999-11-10 ソニー株式会社 配線基板
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
JP2721790B2 (ja) * 1993-09-29 1998-03-04 松下電器産業株式会社 半導体装置の封止方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0860871B1 (en) 2011-05-25
CN1192041A (zh) 1998-09-02
EP0860871A2 (en) 1998-08-26
KR19980070074A (ko) 1998-10-26
JPH10242208A (ja) 1998-09-11
KR100336329B1 (ko) 2002-07-31
TW340243B (en) 1998-09-11
US5863815A (en) 1999-01-26
US5994168A (en) 1999-11-30
EP0860871A3 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
JP3604248B2 (ja) 半導体装置の製造方法
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
JP3597754B2 (ja) 半導体装置及びその製造方法
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
JP3238004B2 (ja) 半導体装置の製造方法
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US20020125561A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JPH10321672A (ja) 半導体装置及びその製造方法
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
JP2002353361A (ja) 半導体装置及びその製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH01235261A (ja) 半導体装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP2002170854A (ja) 半導体装置及びその製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JP3850755B2 (ja) 半導体装置およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040928

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term