JP3850755B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3850755B2 JP3850755B2 JP2002155702A JP2002155702A JP3850755B2 JP 3850755 B2 JP3850755 B2 JP 3850755B2 JP 2002155702 A JP2002155702 A JP 2002155702A JP 2002155702 A JP2002155702 A JP 2002155702A JP 3850755 B2 JP3850755 B2 JP 3850755B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- mounting
- main surface
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に搭載、内蔵される半導体装置およびその製造方法に関するものであり、特に半導体装置の実装形態に関する。
【0002】
【従来の技術】
近年、小型携帯電子機器の分野では、内部に搭載される電子部品の小型化、高機能化、高密度実装化が図られている。半導体チップを収納するパッケージにおいても、より小型のものが求められており、チップサイズと等しいかほぼ等しいチップサイズパッケージ(CSP)等も小型実装部品の一つとなっている。また、ウエハの状態でパッケージングを行うウエハレベルCSPもその一つとなりつつある。これらCSPと呼ばれるものの多くは、パッケージの面に外部接続用端子として球形のハンダ等の金属ボールを備えているいわゆるボールグリッドアレイ(BGA)の一種とされており、ハンダボールを介して実装基板に実装される。また、半導体チップの電極部に、バンプと呼ばれる球形のハンダ等の金属ボールを形成したフリップチップと呼ばれるものもあるが、構造体に外部接続用端子として突起体が設けられている点では上記CSPと同じである。
【0003】
上記ウエハレベルCSPの一種について、従来例としてその構造および実装形態を図9〜図12に示した。図9は従来の半導体チップの主面側から視た平面図であり、図10は図9のC−C線断面図である。半導体チップ50は、半導体チップ本体11を備え、その主面に複数の電極13が形成されるとともに、各電極13上にハンダボール51が形成されている。なお、実際には上記電極13以外にも、半導体チップ本体11の主面(回路素子が形成された面)にサイズの小さな図示省略の複数の電極パッドが存在しており、この電極パッドから図示しない再配線が所定位置に再配置された電極13に導かれており、外部に露出したこの電極13は二次電極部となっている。そして、図示しない再配線と半導体チップ本体11とを電気的に分離するために、半導体チップ本体11の主面に絶縁膜12が形成されている。また、ハンダボール51が存在しない絶縁膜12上の領域および各電極13の外周縁は絶縁膜52で覆われており、図示しない再配線の露出およびハンダボ−ル51同士のブリッジを防ぐ目的で絶縁膜52が設けられている。
【0004】
図11は、従来の半導体チップ50を実装基板20に載置した状態を示しており、半導体チップ50の各ハンダボール51は、実装基板20の対向主面に形成された接続パッド22とハンダペースト27を介して接着している。なお、実装基板20の対向主面には、表面保護および実装後のハンダボ−ル51同士のブリッジ防止を目的として、接続パッド22の外側領域に環状溝部24を設けて絶縁性のソルダーレジスト23が形成されている。
【0005】
図12は、図11で示した状態を熱によるリフローを行うことによりハンダボール51およびハンダペースト27が溶融し、後に常温に戻ることで、ハンダボール51と接続パッド22が電気的に接続され、さらに、実装後のハンダ接合部の信頼性を高めるために、半導体チップ50と実装基板20との間に充填樹脂60を注入し固めて形成された半導体装置5を示している。このように製造された半導体装置5は、例えば、半導体チップ50の半導体チップ本体11の厚さ寸法T1が0.2mmであり、実装基板20の基板本体21の厚さ寸法T2が0.8mmであり、半導体チップ本体11と基板本体21との間の間隔寸法T3が0.25mmであり、全体の厚さ寸法TはT1+T2+T3=1.25mmである。また、チップサイズとしては、1.5〜10.0mm×1.5〜10.0mmである。
【0006】
このように、半導体チップを内蔵しハンダボールが付いた半導体装置およびその実装形態は、特開平5−144816号公報、特開平6−333985号公報、特開平7−122591号公報、特開平11−87424号公報、特開平11−145320号公報、特開2000−236042号公報等により、先行技術として開示されている。
【0007】
【発明が解決しようとする課題】
図9〜図12で説明した従来の半導体装置5は、ハンダボール51をある一定の高さに保って半導体チップ50が実装基板20に取り付けられている。つまり、先ずはハンダボール51が半導体チップ50を実装基板20に固定する役割を担っているが、振動や曲げ等の機械的ストレスによる接合部の破断を防ぐために、(図12で説明したように)半導体チップ50と実装基板20との間に充填樹脂60を注入して補強することが必要とされている。この補強行為は、実装後の手間を招くばかりでなく、材料付加分のコスト上昇となっている。また、実装後もハンダボール51自体に厚みがあるため、半導体装置5全体の実装取付け高さ(厚み寸法T)がハンダボール分は高くなり、このような実装形態では半導体装置の薄型化に限界があった。
【0008】
本発明は上記課題に鑑みなされたものであり、生産性の向上および低コスト化を図ることができるとともに、薄型化を実現できる半導体装置およびその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る半導体装置は、主面に複数の電極が形成された半導体チップと、この半導体チップの各電極に導電体を介して電気的に接続された複数の接続パッドが対向主面に形成された実装基板と、この実装基板と前記半導体チップとを接合させた電気的絶縁性を有する接合用被膜とを備え、この接合用被膜が、電極と接続パッドとの電気的接続時における溶融状態の導電体の余剰分を逃がすための少なくとも一筋のスリット状または溝状の逃げ部を有するものである。本発明において、接合用被膜の厚さ寸法は、半導体チップの電極と実装基板の接続パッドが近接した状態で導電体を介して電気的に接続された状態で、半導体チップと実装基板とが接合される寸法とされ、例えば0.01〜0.05mmとすることができる。また、この接合用被膜に形成される逃げ部は、実装時に溶融した導電体の余剰分を十分に受容できる大きさ寸法とされ、例えば、幅寸法は0.05〜0.1mmとすることができ、深さ寸法は0.01〜0.05mmとすることができる。
【0010】
このように構成することによって、半導体チップの実装基板への実装時において、リフローと同時に半導体チップと実装基板とを圧接させる方向に力を加えることにより、溶融した導電体の余剰分が電極と接続パッドとの間からはみ出ても逃げ部に流れ込むので、半導体チップの接合用被膜と実装基板の対向主面との間に溶融した導電体を流入させることなく接合用被膜と対向主面とを確実に密着接合することができる。この際、導電体は電極と接続パッドとの電気的接続を担うものであり、半導体チップの実装基板に対する固定は接合用被膜が大きく担っている。この接合用被膜は、電極と接続パッドとの接合部を振動や曲げ等の機械的ストレスから保護(補強)して、接合部の破断を防止する。したがって、従来の半導体装置(図12参照)では実装時に実装基板の接続パッド上に必要であったハンダペースト、および実装後の補強用充填樹脂が、本発明では不要であり、コストダウンを図ることができる。かつ本発明では、ハンダペーストの形成工程および充填樹脂の注入工程が削減され、工程数低減による生産性の向上を図ることができる。また、予め電極上に形成されていた球形導電体は実装時に溶融して薄くなるため、半導体装置は全体の厚さ寸法が小さくなって薄型化され、電子機器へ搭載される電子部品のより一層の薄型化(小型化)が可能となる。
【0011】
また、本発明において、逃げ部は、電極の周辺に形成された環状部と、この環状部の一部から延び、半導体チップの外端縁で外向きに突き抜ける筋状部とからなるものとすれば、実装時において、溶融した導電体の余剰分を電極の周囲に逃がすことができる。つまり、溶融した導電体の余剰分が容易に逃げ部へ流入できる。また、逃げ部へ溶融した導電体が流れ込む過程において、電極近傍の逃げ部に存在していた空気は導電体によって外側へ押出され、この逃げ部の外側端部は外部に開放して空気抜けされているので、内部ボイドの発生が効果的に抑制される。つまり、逃げ部に空気が閉じ込められて内部ボイドが発生すると、その中に水分が溜まり実装過程の熱により気化・膨張して破裂する場合があるが、本発明ではこのような内部ボイドによる生産不良を未然に防止することができる。また、実装前に電極上に予め形成される球形導電体の量(ボリューム)は、溶融した導電体の余剰分が逃げ部から溢れて接合用被膜と実装基板の対向主面との間に流入しない所定量に設定されているが、上述のように導電体の逃げ部への流入を容易にした(すなわち、接合用被膜と対向主面との間に導電体を流入し難くした)ので、球形導電体のボリューム制御が容易となる。
【0012】
また、本発明において、逃げ部は、電極の周辺一部から延び、半導体チップの外端縁で外向きに突き抜ける筋状に形成されてなるものとすれば、実装時において、溶融した導電体の余剰分は、逃げ部に一方向から流入して空気を押出すので、空気が逃げ部内により閉じ込められ難くなり、内部ボイドをより一層抑制することができる。また、接合用被膜の接合面積を広く確保することができ、半導体チップと実装基板との接合強度を高めることができる。
【0013】
また、本発明は、別の観点によれば、主面に複数の電極を有する半導体チップを形成する半導体チップ形成工程と、
対向主面に複数の接続パッドを有する実装基板を形成する実装基板形成工程と、
実装基板の対向主面に半導体チップの主面を対向させて各電極と各接続パッドとを導電体を介して電気的に接続することにより実装する実装工程とを有する半導体装置の製造方法において、
前記半導体チップ形成工程が、
半導体チップの主面に、実装基板と接合するための電気的絶縁性を有する接合用被膜を形成し、かつこの接合用被膜に、電極と接続パッドとの電気的接続時における溶融状態の前記導電体の余剰分を逃がすためのスリット状または溝状の逃げ部を形成する接合用被膜パターニング工程と、
各電極上に上記導電体を予め球形に形成する球形導電体形成工程とを含み、
前記実装工程が、
接合用被膜を実装基板の対向主面に接合する接合工程を含む半導体装置の製造方法を提供することができる。
【0014】
この半導体装置の製造方法によれば、実装時において、半導体チップの各電極と実装基板の各接続パッドとを電気的に接続するのと同時に、半導体チップの接合用被膜と実装基板の対向主面とを密着接合することができる。このとき、溶融した導電体の余剰分が電極と接続パッドとの間からはみ出ても逃げ部に流れ込むので、半導体チップの接合用被膜と実装基板の対向主面との間に溶融した導電体を挟み込むことがない。したがって、従来の半導体装置(図12参照)では実装時に実装基板の接続パッド上に必要であったハンダペースト、および実装後の充填樹脂が不要であり、コストダウンを図ることができる。かつハンダペーストの形成工程および充填樹脂の注入工程が削減され、工程数低減による生産性の向上を図ることができる。また、予め電極上に形成されていた球形電極は実装時に溶融して高さが低くなるため、半導体装置は全体の厚さ寸法が小さくなって薄型化され、電子機器へ搭載される電子部品のより一層の薄型化(小型化)が可能となる。
【0015】
また、接合用被膜パターニング工程が、フォトリソグラフィ技法またはスクリーン印刷技法によって行われるようにすれば、複雑なパターン形状の接合用被膜であっても容易に効率よく形成することができて好ましい。
【0016】
また、半導体チップ形成工程は、生産性の観点から、個々に切り分けられる前のウエハ上で行われるのが好ましい。
【0017】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法を、図面に基づいて詳しく説明する。なお、本発明はこれに限定されるものではない。
【0018】
[実施の形態1]
本発明の実施の形態1に係る半導体装置を図1〜図4を参照しながら説明する。図1は本発明の実施の形態1に係る半導体装置に使用される実装前の半導体チップを主面側から視た平面図であり、図2は図1のA−A線断面図であり、図3は同実施の形態1における半導体チップを実装基板に載置したリフロー前の状態を示す断面図であり、図4は同実施の形態1における半導体チップを実装基板に実装してなる半導体装置の断面図である。なお、図1〜図4において、図9〜図12で説明した従来技術と同一の要素には同一の符号を付している。
【0019】
図4に示すように、本発明の半導体装置1は、主面に複数の電極13が形成された半導体チップ10と、この半導体チップ10の各電極13に導電体15を介して電気的に接続される複数の接続パッド22が主面に形成された実装基板20とを備えている。なお、実装基板20は、図9〜図12で説明した従来品と同一のものであるため、その説明を省略する。
【0020】
この半導体装置1に使用される実装前の半導体チップ10を図1と図2から説明する。半導体チップ10は、半導体チップ本体11を備え、この半導体チップ本体11の主面(回路素子が形成された面)には図示しない複数の電極パッドが形成されている。そして、これら各電極パッドから図示しない再配線が上記各電極13に導かれており、この電極13は再配置された二次電極部となっている。そして、再配線と半導体チップ本体11とを電気的に分離するために、半導体チップ本体11の主面に絶縁膜12が形成されている。また、各電極13上には、半田、金等からなる球形導電体15aが形成されている。なお、半導体チップ10の上記構成は(図9〜図12で説明した)従来技術と同様である。
【0021】
この半導体チップ10の従来技術と異なる点は、半導体チップ10の絶縁膜12における電極13の外側領域に、実装基板20と電気的に絶縁された状態で接合(接着)するための接合用被膜14が形成されるとともに、電極13と接続パッド22との電気的な接続時における溶融状態の導電体15の余剰分を逃がすための逃げ部16が接合用被膜14に形成されたことである。接合用被膜14の主たる役割は、半導体チップ10を実装基板20に密着接合することであるが、上述した再配線の外部露出防止および導電体15同士のブリッジ防止のためにも働く。
【0022】
接合用被膜14は、後述する製造過程においてフォトリソグラフィ技法またはスクリーン印刷技法によって形成されたものである。接合用被膜14は、フォトリソグラフィ技法により形成される場合では、絶縁性および感光性を有するブロック共重合ポリイミド系樹脂からなり、スクリーン印刷技法により形成される場合では、絶縁性を有するブロック共重合ポリイミド系樹脂からなる。フォトリソグラフィ技法では、半導体チップの主面全域に上記樹脂を塗布し、レチクル等のガラスマスクを使用して露光した後現像することでパターニングを行う。また、スクリーン印刷技法では、上記樹脂そのものを孔の開いたマスクを使用して印刷することでパターニングを行う。これら樹脂は既にイミド化されており、250℃以下の温度で硬化させることが可能で、いずれの場合も接合用被膜14はパターニング直後に硬化しておらず、実装時の熱で被膜14が溶融して実装基板20の対向主面(この場合ソルダーレジスト23の表面)に接着し、冷却して被膜14が硬化して対向主面に強固に接合する。
【0023】
逃げ部16は、電極13の周辺部に形成されて溶融した導電体15の余剰分を流し込むための環状部16aと、この環状部16aの一部から延びて半導体チップ本体11の外端縁にて端部が外向きに開放する空気抜け用の筋状部16bとからなり、接合用被膜14の厚み分の深さを有するスリット状に形成されている。この逃げ部16は、各電極13毎に個別に設けられている。
【0024】
次に、この実施の形態1の半導体装置の製造方法および製造過程における作用等について、図1〜図4を参照しながら説明する。
この半導体装置1の製造工程は、上記構成の半導体チップ10を形成する半導体チップ形成工程と、上記構成の実装基板20を形成する実装基板形成工程と、実装基板20の対向主面に半導体チップ10の主面を対向させて各電極13と各接続パッド22とを導電体15を介して電気的に接続することにより実装する実装工程とを有している。なお、実装基板形成工程は従来と同様の方法にて行われるため、その説明を省略する。
【0025】
上記半導体チップ形成工程は、個々に切り出される前のウエハ状態で行われる。この工程において、半導体チップ10の主面に設けられる複数の電極13、各電極13上の球形導電体15a、絶縁膜12、図示しない電極パッドおよびこれと電極13とを結線する図示しない再配線は、一般的な公知技術により形成される。
【0026】
さらに、半導体チップ形成工程においては、この後に、半導体チップ10の主面(ウエハ上)における各電極13の外側領域に接合用被膜14を形成し、かつ接合用被膜14に逃げ部16を形成する接合用被膜パターニング工程が行われる。この接合用被膜パターニング工程は、公知技術であるフォトリソグラフィ技法またはスクリーン印刷技法をもってウエハ状態で一括して行われる。簡単に説明すると、フォトリソグラフィ技法による場合は、その一例としては、上述した樹脂を絶縁膜12上に塗布し、各電極13および各逃げ部16に対応する領域をマスキングして、露光し、その後現像して上記領域部分の樹脂を除去することにより、逃げ部16を有する接合用被膜14を形成する。また、スクリーン印刷技法による場合は、各電極13および各逃げ部16に対応する領域をマスキングして、それ以外の領域に上述した樹脂を塗布することにより、逃げ部16を有する接合用被膜14を形成する。実施の形態1において、この接合用被膜14の厚さ寸法T0は0.03mmである。また、逃げ部16において、環状部16aの幅寸法W1は0.05mmであり、筋状部16bの幅寸法W2は0.05mmである。なお、逃げ部16はスリット状であるため、その深さ寸法は接合用被膜14の厚さ寸法T0と同寸法である。
【0027】
半導体チップ形成工程における接合用被膜パターニング工程の後、各電極13上に球形導電体15aを形成する球形導電体形成工程が行われる。この工程においては、各球形導電体15aが所定量(所定の大きさ)となるようにボリューム制御が行われる。つまり、半導体チップの実装基板への実装工程において、球形導電体15aが溶融して電極13上から逃げ部16に流れ出た余剰分が接合用被膜14と実装基板20の主面(ソルダーレジスト23の表面)との間に溢れ出ないように、球形導電体15aが所定量に調整される。なお、このようにしてウエハ状態での半導体チップ形成工程が終了すれば、ダイシングブレード等による公知技術を用いて、ウエハを図1に示すような個々のチップ単位に切り分ける工程が行われる。
【0028】
その後、半導体チップ10の各電極13と実装基板20の各接続パッド22とを導電体15を介して電気的に接続することにより実装する実装工程が行われるが、本発明においては、この実装工程が、接合用被膜14を実装基板20の対向主面(ソルダーレジスト23の表面)に接合する接合工程を含んでいる。つまり、実装工程と接合工程がほぼ同時に行われる。具体的に説明すると、図3に示すように、先ず、実装基板20の対向主面に半導体チップ10の主面を対向させて、各球形導電体15aを各接続パッド22に載置する。そして、この状態で例えば230〜260℃で加熱して各球形導電体15aを溶融し、半導体チップ10を実装基板20に押付けることにより、図4に示すように、接合用被膜14と実装基板20のソルダーレジスト23とが接着し、かつ溶融した導電体15の余剰分が電極13と接続パッド22の間からはみ出して、電極13と接合用被膜14との間の逃げ部16および接続パッド23とソルダーレジスト23との間の溝部24によって形成された環状の空間部に流入する。そして、導電体15を冷却固化させるとともに、接合用被膜14を硬化させて、導電体15にて各電極13と各接続パッド22とが電気的に接続し、かつ接合用被膜14がソルダーレジスト23に強固に密着接合した半導体装置1が得られる。なお、上記逃げ部16と溝部24とによって形成された空間部に溶融した導電体15が流れ込む過程において、空間部に存在していた空気は、流入してきた導電体15によって逃げ部16の筋状部16bに押出される(図1参照)。したがって、実装過程における熱で残留空気中の水分が気化・膨張して破裂するという、内部ボイドによる生産不良が防止される。
【0029】
このようにして製造された実施の形態1の半導体装置1は、半導体チップ10の半導体チップ本体11の厚さ寸法T1が0.2mmであり、実装基板20の基板本体21の厚さ寸法T2が0.8mmであり、半導体チップ本体11と基板本体21との間の間隔寸法T3が0.03mmであり、全体の厚さ寸法TはT1+T2+T3=1.03mmである。また、チップサイズとしては、1.5〜10.0mm×1.5〜10.0mmである。つまり、図12で説明した従来の半導体装置5に比して、本発明は半導体チップ本体11と基板本体21との間隔寸法T3が小さくなっている。本発明によれば、リフロー時に球形導電体15aをほぼ完全に溶融して半導体チップ10を実装基板20に押付け、その際横に広がった導電体15の余剰分を逃げ部16に流し込み、かつ接合用被膜14を実装基板20の対向主面(ソルダーレジスト23の表面)に接着し硬化して接合させるので、実装後の半導体チップ本体11と基板本体21との間隔寸法T3を小さく抑えることができ、薄型の半導体装置1を得ることができる。
【0030】
また、本発明では、導電体15は電極13と接続パッド22との電気的接続を担うものであり、半導体チップ10と実装基板20との機械的接合は接合用被膜14が大きく担っている。そのため、本発明では、従来の半導体装置5(図12参照)では実装時に実装基板20の接続パッド22上に必要であったハンダペースト27、および振動や曲げ等の機械的ストレスによる電極13と接続パッド22との接合部の破断を防止するための補強用の充填樹脂60が不要であり、材料削減によるコストダウンを図ることができるとともに、ハンダペースト形成工程および充填樹脂注入工程が削減され、工程数低減による生産性の向上を図ることができる。
【0031】
[実施の形態2]
次に、図5〜図8を参照しつつ発明の実施の形態2に係る半導体装置を説明する。図5は本発明の実施の形態2に係る半導体装置に使用される実装前の半導体チップを主面側から視た平面図であり、図6は図5のB−B線断面図であり、図7は同実施の形態2における半導体チップを実装基板に載置したリフロー前の状態を示す断面図であり、図8は同実施の形態2における半導体チップを実装基板に実装してなる半導体装置の断面図である。
【0032】
この実施の形態2の半導体装置2は、実施の形態1(図1参照)において、接合用被膜のパターン形状が異なるものである。その他の構成は同様であり、同一の要素には同一の符号を付してその説明を省略する。すなわち、実施の形態2における半導体チップ30は、その接合用被膜34が、各電極13の外側領域および各電極13の外周縁を一部を残して被覆するように形成されている。そして、逃げ部36は、電極13の外周縁における接合用被膜34が被覆されていない部分(前記一部)から延びて半導体チップ11の外端縁にて端部が外向きに開放する筋状に形成されている。つまり、この逃げ部36は、図1で説明した実施の形態1における逃げ部16の環状部16aが省略されたものであり、溶融した導電体15の余剰分の流し込みと空気抜けの両方を兼ねている。実施の形態2において、この接合用被膜14の厚さ寸法T0は0.03mmである。また、逃げ部16において、幅寸法W2は0.05mmであり、深さ寸法は接合用被膜14の厚さ寸法T0と同寸法である。
【0033】
この実施の形態2の半導体装置2の製造方法は、接合用被膜34のパターン形状が実施の形態1とは異なるだけであり、実施の形態1と同様にして製造することができる。この場合、図7と図8に示すように、実装工程において、溶融した導電体35が、接合用被膜34および接続パッド22とソルダーレジスト23との間の溝部24によって形成された環状の空間部へ流れ込む。この環状の空間部は逃げ部36と連通しており、環状の空間部に存在していた空気は流れ込んだ導電体35によって逃げ部36へと押出され、それによって内部ボイドが抑制され、内部ボイドによる生産不良が防止される。この実施の形態2の半導体装置2は、半導体チップ本体11と基板本体21との間の間隔寸法T3が0.03mmであり、従来品(図12参照)に比して全体の厚さ寸法Tが1.03mmと小さく薄型化が図られている。
【0034】
[他の実施の形態]
1.上記実施の形態1、2では、半導体チップに設けられた接合用被膜は一層構造の場合を例示したが、一層構造に限定されることはなく、表面に接着効果があればよいので、絶縁多層構造として上記樹脂の層とするのもよい。また、接合用被膜を多層構造とした場合、逃げ部は、 表面側の樹脂層の厚み分を削除した溝状に形成してもよい。
2.上記実施の形態1では、逃げ部16は、1個の環状部16aに1本の筋状部16bが連通したもの(図1参照)であったが、1個の環状部16aに対して複数本(2本、3本あるいは4本以上)の筋状部16bを等間隔に設けたものであってもよく、それによって実装時の内部ボイドをより一層抑制することができる。
3.上記実施の形態2では、1個の電極13に対して1本の逃げ部36が設けられた場合を例示したが、1個の電極13に対して複数本(2本、3本あるいは4本以上)の逃げ部36を等間隔に設けるようにしてもよく、それによって実装時の内部ボイドをより一層抑制することができる。
【0035】
【発明の効果】
本発明は以上のように構成されているので、半導体チップの実装基板への実装時において、リフローと同時に半導体チップと実装基板とを圧接させる方向に力を加えることにより、溶融した導電体の余剰分が電極と接続パッドとの間からはみ出ても逃げ部に流れ込むので、半導体チップの接合用被膜と実装基板の対向主面との間に溶融した導電体を流入させることなく接合用被膜と対向主面を確実に密着接合することができる。この際、半導体チップの実装基板に対する固定は接合用被膜が大きく担っているため、電極と接続パッドとの接合部が補強されて振動や曲げ等の機械的ストレスによる破断が防止される。したがって、従来の半導体装置(図12参照)では実装時に実装基板の接続パッド上に必要であったハンダペースト、および実装後の充填樹脂が不要であり、コストダウンを図ることができる。かつハンダペーストの形成工程および充填樹脂の注入工程が削減され、工程数低減による生産性の向上を図ることができる。また、予め半導体チップの電極上に形成されていた球形電極は実装時に溶融して高さが低くなるため、半導体装置は全体の厚さ寸法が小さくなって薄型化され、電子機器へ搭載される電子部品のより一層の薄型化(小型化)が可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置に使用される実装前の半導体チップを主面側から視た平面図である。
【図2】図1のA−A線断面図である。
【図3】同実施の形態1における半導体チップを実装基板に載置したリフロー前の状態を示す断面図である。
【図4】同実施の形態1における半導体チップを実装基板に実装してなる半導体装置の断面図である。
【図5】本発明の実施の形態2に係る半導体装置に使用される実装前の半導体チップを主面側から視た平面図である。
【図6】図5のB−B線断面図である。
【図7】同実施の形態2における半導体チップを実装基板に載置したリフロー前の状態を示す断面図である。
【図8】同実施の形態2における半導体チップを実装基板に実装してなる半導体装置の断面図である。
【図9】従来の半導体チップの主面側から視た平面図である。
【図10】図9のC−C線断面図である。
【図11】従来の半導体チップを実装基板に載置したリフロー前の状態を示す断面図である。
【図12】従来の半導体チップを実装基板に実装してなる半導体装置の断面図である。
【符号の説明】
10、30 半導体チップ
13 電極
14、34 接合用被膜
15、35 導電体
16、36 逃げ部
20 実装基板
22 接続パッド
Claims (7)
- 主面に複数の電極が形成された半導体チップと、この半導体チップの各電極に導電体を介して電気的に接続された複数の接続パッドが対向主面に形成された実装基板と、この実装基板と前記半導体チップとを接合させた電気的絶縁性を有する接合用被膜とを備え、
この接合用被膜が、電極と接続パッドとの電気的接続時における溶融状態の導電体の余剰分を逃がすための少なくとも一筋のスリット状または溝状の逃げ部を有することを特徴とする半導体装置。 - 逃げ部は、電極の周辺に形成された環状部と、この環状部の一部から延び、半導体チップの外端縁で外向きに突き抜ける筋状部とからなる請求項1に記載の半導体装置。
- 逃げ部は、電極の周辺一部から延び、半導体チップの外端縁で外向きに突き抜ける筋状に形成されてなる請求項1に記載の半導体装置。
- 主面に複数の電極を有する半導体チップを形成する半導体チップ形成工程と、
対向主面に複数の接続パッドを有する実装基板を形成する実装基板形成工程と、
実装基板の対向主面に半導体チップの主面を対向させて各電極と各接続パッドとを導電体を介して電気的に接続することにより実装する実装工程とを有する半導体装置の製造方法において、
前記半導体チップ形成工程が、
半導体チップの主面に、実装基板と接合するための電気的絶縁性を有する接合用被膜を形成し、かつこの接合用被膜に、電極と接続パッドとの電気的接続時における溶融状態の前記導電体の余剰分を逃がすためのスリット状または溝状の逃げ部を形成する接合用被膜パターニング工程と、
各電極上に上記導電体を予め球形に形成する球形導電体形成工程とを含み、
前記実装工程が、
接合用被膜を実装基板の対向主面に接合する接合工程を含むことを特徴とする半導体装置の製造方法。 - 接合用被膜パターニング工程が、フォトリソグラフィ技法によって行われる請求項4に記載の半導体チップの製造方法。
- 接合用被膜パターニング工程が、スクリーン印刷技法によって行われる請求項4に記載の半導体チップの製造方法。
- 半導体チップ形成工程は、個々に切り分けられる前のウエハ上で行われる請求項4〜6のいずれか一つに記載の半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155702A JP3850755B2 (ja) | 2002-05-29 | 2002-05-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155702A JP3850755B2 (ja) | 2002-05-29 | 2002-05-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347356A JP2003347356A (ja) | 2003-12-05 |
JP3850755B2 true JP3850755B2 (ja) | 2006-11-29 |
Family
ID=29772166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002155702A Expired - Fee Related JP3850755B2 (ja) | 2002-05-29 | 2002-05-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3850755B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210480A (ja) | 2005-01-26 | 2006-08-10 | Nec Electronics Corp | 電子回路基板 |
WO2007125789A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 接続構造体及びその製造方法 |
JP5912701B2 (ja) * | 2012-03-15 | 2016-04-27 | アルプス電気株式会社 | 磁気検出装置の製造方法 |
JP7167721B2 (ja) * | 2019-01-10 | 2022-11-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2002
- 2002-05-29 JP JP2002155702A patent/JP3850755B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003347356A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6984545B2 (en) | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask | |
JP3604248B2 (ja) | 半導体装置の製造方法 | |
US6794739B2 (en) | Semiconductor device, process for production thereof, and electronic equipment | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
US11355462B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
JPH11214586A (ja) | 電子回路装置 | |
JPH10321672A (ja) | 半導体装置及びその製造方法 | |
WO1999036957A1 (fr) | Boitier de semiconducteur | |
JP2000243876A (ja) | 半導体装置とその製造方法 | |
JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
KR20010023622A (ko) | 반도체 장치 및 그 제조 방법 | |
US20060214308A1 (en) | Flip-chip semiconductor package and method for fabricating the same | |
JP3939847B2 (ja) | 半導体装置の製造方法 | |
JP3850755B2 (ja) | 半導体装置およびその製造方法 | |
JP4015787B2 (ja) | 半導体装置の製造方法 | |
JP4416776B2 (ja) | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 | |
JP2007189005A (ja) | 半導体装置の実装構造 | |
KR101804568B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
US20030201544A1 (en) | Flip chip package | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP3246826B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |