JP7167721B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7167721B2
JP7167721B2 JP2019002913A JP2019002913A JP7167721B2 JP 7167721 B2 JP7167721 B2 JP 7167721B2 JP 2019002913 A JP2019002913 A JP 2019002913A JP 2019002913 A JP2019002913 A JP 2019002913A JP 7167721 B2 JP7167721 B2 JP 7167721B2
Authority
JP
Japan
Prior art keywords
semiconductor package
attitude control
land
electrodes
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019002913A
Other languages
English (en)
Other versions
JP2020113626A5 (ja
JP2020113626A (ja
Inventor
崇生 葛西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019002913A priority Critical patent/JP7167721B2/ja
Priority to DE112019006628.5T priority patent/DE112019006628T5/de
Priority to PCT/JP2019/049879 priority patent/WO2020145076A1/ja
Priority to CN201980088486.XA priority patent/CN113287373B/zh
Publication of JP2020113626A publication Critical patent/JP2020113626A/ja
Publication of JP2020113626A5 publication Critical patent/JP2020113626A5/ja
Priority to US17/370,770 priority patent/US20210335700A1/en
Application granted granted Critical
Publication of JP7167721B2 publication Critical patent/JP7167721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、複数の電極を備える半導体パッケージがはんだを介して搭載された構造の半導体装置およびその製造方法に関する。
従来から、複数の電極を備える半導体パッケージとランドが形成されたプリント基板とがはんだを介して接合されてなる半導体装置においては、半導体パッケージが、その電極がプリント基板のランド位置とずれて載置されることがある。このような場合、半導体パッケージが予定された位置と異なる位置でプリント基板と接続されてしまい、半導体装置の不具合の原因となり得る。
さて、半導体パッケージの電極がプリント基板のランド位置とずれた位置に載置された場合であっても、これらを接合する際に溶融したはんだの表面張力により、半導体パッケージがランド位置に合わせて移動し、位置ズレが矯正される現象が知られている。この現象は、セルフアライメントと呼ばれる。
このセルフアライメントを利用し、半導体パッケージの位置ズレを抑制できるプリント基板としては、例えば、特許文献１に記載のものが提案されている。このプリント基板は、半導体パッケージから突出する複数の電極のうちの１つと接続されるランドを複数備えてなり、当該複数の電極のうち端部に位置するものと対応するランドが、他のランドよりも大きな面積の大ランドとされている。また、このプリント基板は、大ランドと異なる他のランドが面積の小さい小ランドとされている。
これにより、配置間隔が狭い複数の電極を備える半導体パッケージを搭載でき、大ランド上のはんだ量を多くすることでセルフアライメントの効果を確保できる構成のプリント基板となる。
実開平０６－００７２７２号公報
ところで、近年、電子機器の小型化に伴い、半導体パッケージの小型化が進んでおり、パッケージの外郭から突出する電極を有しないＳＯＮ（Small Outline Non-leadの略）構造やＱＦＮ（Quad Flat Non-leadの略）構造が採用されることが増えている。この種の半導体パッケージは、プリント基板などにはんだ接合した後に、半導体パッケージとプリント基板との線膨張係数差などに起因する応力がはんだに生じた場合、電極による応力緩和の効果が小さく、その接合の信頼性が不十分となり得る。
はんだ接合の信頼性を確保するための方法としては、接合に用いるはんだの量を増やし、はんだによって応力を緩和することが考えられる。しかしながら、この方法では、例えば半導体パッケージを基板上にマウントする際に、はんだがランドからはみ出してその一部が分離すると、はんだボールが生じてしまい、他の電気的な不具合が生じ得る。また、この方法では、はんだが溶融して再硬化するまでの間における半導体パッケージの動きが大きくなり、半導体パッケージが基板に実装された後の姿勢（以下「実装姿勢」という）がずれてしまう。
なお、ここでいう「実装姿勢がずれる」とは、半導体パッケージが搭載される基板等の被搭載物のなす面に対して半導体パッケージが傾いた状態となること、および電極と被搭載物との位置がずれることのうち少なくとも一方の状態となることを意味する。
このような半導体パッケージの実装姿勢のずれは、例えば加速度や角速度などの所定の物理量が印加された際にこれに対応した信号を出力するセンサ部を備える半導体装置を構成する場合、センサの精度低下の原因となるため、問題となる。ＱＦＮ構造などの半導体パッケージと特許文献１に記載のプリント基板とを用いて半導体装置を構成する場合、セルフアライメントにより電極とランドとの位置ズレについては抑制できるが、実装姿勢のずれについては対応できない。
本発明は、上記の点に鑑み、複数の電極を備える半導体パッケージがはんだを介して搭載されてなり、半導体パッケージの実装姿勢の確保とはんだ接合の信頼性確保とを両立できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の半導体装置は、複数の電極（５）を備える半導体パッケージ（１）と、複数のランド（７）を備え、半導体パッケージが搭載される被搭載物（６）と、を備える。このような構成において、半導体パッケージは、複数の電極が複数のランドとはんだ（８）を介して接続されており、複数の電極のうち少なくとも一部の電極は、被搭載物のうち半導体パッケージと向き合う搭載面に対する半導体パッケージの姿勢を制御するために用いられる姿勢制御用電極であり、複数のランドのうち少なくとも一部のランドは、搭載面に対する半導体パッケージの姿勢を制御するために用いられる姿勢制御用ランドであり、姿勢制御用電極は、平面視にて、姿勢制御用電極の中心がはんだを介して接続された姿勢制御用ランドの中心とずらした状態で、姿勢制御用ランドの外郭内側に配置されており、姿勢制御用ランドおよび姿勢制御用電極は、複数設けられており、姿勢制御用電極は、半導体パッケージのうち被搭載物と向き合う下面でのみ外部に露出しており、複数の電極は、半導体パッケージのうち下面の外郭の内側に配置されており、姿勢制御用ランドは、平面視にて、被搭載物のうち半導体パッケージの外郭内側に位置する領域に配置されており、姿勢制御用ランドの姿勢制御用電極に対する広がりは、平面視にて姿勢制御用電極の中心から当該姿勢制御用電極に接続された姿勢制御用ランドの中心へ向かう方向をオフセット方向として、オフセット方向が他の方向よりも大きく、姿勢制御用ランドおよび当該姿勢制御用ランドにはんだを介して接続された姿勢制御用電極を一対の姿勢制御部として、一対の姿勢制御部は、平面視にて半導体パッケージの中心に対して対称配置されている。
これにより、半導体パッケージが基板上に搭載され、姿勢制御用電極およびこれにはんだを介して接続された姿勢制御用ランドによりなる一対の姿勢制御部を複数備え、一対の姿勢制御部が平面視にて半導体パッケージの中心に対して対称配置された構造となる。一対の姿勢制御部は、はんだを介して接続される際に溶融したはんだが濡れ広がることで、溶融したはんだの表面張力に起因する力、すなわち表面張力ベクトルが生じる部分である。複数の一対の姿勢制御部が平面視にて半導体パッケージの中心に対して対称配置されることで、はんだ接合時に生じる複数の表面張力ベクトルが互いに打ち消し合う作用が生じる。そのため、はんだ接合に用いるはんだの量を増やしつつも、はんだ接合時において半導体パッケージの意図しない動きが抑制された状態で基板上に搭載されることとなり、半導体パッケージの実装姿勢の確保とはんだ接合の信頼性確保とを両立できる。
請求項８に記載の半導体装置は、複数の電極（５）を備える半導体パッケージ（１）と、複数のランド（７）を備え、半導体パッケージが搭載される被搭載物（６）と、を備え、半導体パッケージは、複数の電極が複数のランドとはんだ（８）を介して接続されており、複数の電極は、半導体パッケージのうち被搭載物と向き合う下面の外郭の内側に配置されており、複数の電極のうち１つの電極は、被搭載物のうち半導体パッケージと向き合う搭載面に対する半導体パッケージの姿勢を制御するために用いられる姿勢制御用電極であり、複数のランドのうち１つのランドは、搭載面に対する半導体パッケージの姿勢を制御するために用いられる姿勢制御用ランドであり、姿勢制御用ランドは、姿勢制御用電極よりも平面サイズが大きく、かつ、平面視にて、姿勢制御用電極を内包する配置とされると共に、半導体パッケージの中心を軸とする径方向に延設された複数の延設部（７２１）を有しており、複数の延設部は、それぞれ径方向のうち異なる方向に沿って延設されており、姿勢制御用電極は、複数の延設部をそれぞれ第１延設部として、第１延設部に沿って延設された複数の第２延設部（５２１）を有しており、平面視にて第１延設部のうち対向する第２延設部の外郭よりも外側の部分を外側部（７２２）として、外側部は、半導体パッケージの中心に対して対称配置されており、姿勢制御用ランドの姿勢制御用電極に対する広がりは、外側部が姿勢制御用ランドの他の部分よりも大きい。
これにより、姿勢制御用電極および姿勢制御用ランドをそれぞれ１つのみ有する半導体装置であっても、請求項１に記載の半導体装置と同様に、はんだの量を確保しつつも、はんだ接合時における表面張力ベクトルが相殺される構造となる。そのため、請求項１に記載の半導体装置と同様の効果が得られる。
請求項１０に記載の半導体装置の製造方法は、複数の電極（５）を備える半導体パッケージ（１）と複数のランド（７）を備える被搭載物（６）とがはんだ（８）を介して接続された半導体装置の製造方法であって、複数の電極が半導体パッケージのうち被搭載物と向き合う下面の外郭の内側に配置された、半導体パッケージを用意することと、被搭載物を用意することと、被搭載物のランド上にはんだを塗布することと、半導体パッケージをはんだが塗布された被搭載物上に搭載することと、を含む。このような構成において、半導体パッケージを用意することにおいては、複数の電極のうち少なくとも２以上の電極を、被搭載物のうち半導体パッケージと向き合う搭載面に対する半導体パッケージの姿勢を制御するための姿勢制御用電極とし、被搭載物を用意することにおいては、複数のランドのうち少なくとも２以上のランドを、姿勢制御用電極よりも平面サイズが大きく、搭載面に対する半導体パッケージの姿勢を制御するための姿勢制御用ランドとし、はんだを塗布することにおいては、姿勢制御用ランドのうち一部の領域をはんだから露出させ、半導体パッケージを被搭載物上に搭載することにおいては、姿勢制御用電極と姿勢制御用ランドとを互いの中心をずらしつつ、平面視にて姿勢制御用電極の中心から当該姿勢制御用電極に接続された姿勢制御用ランドの中心へ向かう方向をオフセット方向として、姿勢制御用電極を姿勢制御用ランドの外郭内側に、かつ姿勢制御用ランドの姿勢制御用電極に対する広がりが他の方向よりもオフセット方向が大きくなるように配置した状態ではんだにより接合し、はんだによる接合においては、平面視にて、溶融させたはんだを姿勢制御用ランドのうち姿勢制御用ランドの外郭よりも内側の領域から外側の領域に濡れ広がらせると共に、この濡れ広がりにおける溶融したはんだの表面張力による半導体パッケージの引張方向を表面張力ベクトルとして、各姿勢制御用電極上に塗布したはんだによる表面張力ベクトル全体が釣り合う状態とする。
これにより、半導体パッケージを基板上に搭載する工程にて、半導体パッケージの複数の姿勢制御用電極と基板の複数の姿勢制御用ランドとをはんだを介して接合する際に複数の表面張力ベクトルが生じる。このとき、平面視にて、姿勢制御用電極と姿勢制御用ランドとが互いの中心をずらして配置されると共に、姿勢制御用ランドの一部がはんだから露出しているため、はんだ接合の際に溶融したはんだが当該露出した部分に濡れ広がることになる。また、濡れ広がりにおける溶融したはんだの表面張力による半導体パッケージの引張方向を表面張力ベクトルとして、各姿勢制御用電極上に塗布したはんだによる表面張力ベクトル全体が釣り合う状態とする。したがって、はんだを溶融させてから再硬化させるまでの間、半導体パッケージが意図しない動きをすることが抑制され、半導体パッケージの姿勢制御がされた状態で基板上に搭載された構成の半導体装置を製造することができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態の半導体装置を示す上面レイアウト図である。 図１中のII-II間の断面を示す断面図である。 図１中のIII-III間の断面を示す断面図である。 図１の半導体装置の製造工程のうち基板の用意工程を示す図である。 図４Ａに続く工程であって、半導体パッケージと基板との位置合わせの工程を示す図である。 図４Ｂに続く半導体パッケージと基板との接合工程にて、溶融したはんだによる表面張力ベクトルを示す図である。 従来の半導体装置を示す上面レイアウト図である。 従来の半導体装置において、はんだ接合工程にて半導体パッケージの実装姿勢が崩れた様子を示す図である。 図１の半導体装置における半導体パッケージの実装姿勢を示す図である。 第２実施形態の半導体装置を示す上面レイアウト図である。 図７の半導体装置の製造工程のうちはんだ接合の工程にて、溶融したはんだによる表面張力ベクトルを示す図である。 第３実施形態の半導体装置を示す上面レイアウト図である。 図９の半導体装置の製造工程のうちはんだ接合の工程にて、溶融したはんだによる表面張力ベクトルを示す図である。 図１０中の二点鎖線で示す領域であって、はんだ接合工程直前におけるはんだ、信号電極および信号ランドの配置関係を示す図である。 図１１Ａに示す半導体パッケージの搭載工程の後、はんだ接合工程中における溶融したはんだの濡れ広がりを示す図である。 第４実施形態の半導体装置を示す上面レイアウト図である。 図１２の半導体装置の製造工程のうちはんだ接合の工程にて、溶融したはんだによる表面張力ベクトルを示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態の半導体装置Ｓ１について、図１～図３を参照して述べる。本実施形態の半導体装置Ｓ１は、例えば、自動車などの車両に搭載され、加速度や角速度などの物理量が印加された際に当該物理量に応じた信号を出力する物理量センサを備える電子部品に適用されると好適である。例えば、半導体装置Ｓ１は、加速度が印加されるとその加速度に応じた信号を出力する加速度センサを備える構成とされ、エアバッグなどの車両の乗員保護装置等のセンサ精度が求められる用途に適用され得るが、他の用途にも適用され得る。
図１では、見易くして構成の理解を助けるため、上面視では見えない後述の半導体チップ２の外郭を二点鎖線で、信号ランド７１のうち半導体パッケージ１に隠された部分の外郭および補助ランド７２の外郭を破線で、補助電極５２を実線で示している。また、図１では、上記と同様の目的で、上面視にて、後述するはんだ８のうち半導体パッケージ１に隠されて見えないものを省略している。
（構成）
本実施形態の半導体装置Ｓ１は、図１に示すように、電極５を備える半導体パッケージ１と、導電性のランド７を備える基板６とを備え、これらがはんだ８を介して電気的に接続されてなる。半導体装置Ｓ１は、半導体パッケージ１が、基板６のうち半導体パッケージ１と向き合う搭載面、すなわち一面６１ａに対して略平行、かつ上面視にて後述する信号電極５１と信号ランド７１とが位置合わせされた状態で実装された構成とされている。
以下、説明の簡略化のため、上記した半導体パッケージ１の実装状態を「実装姿勢が制御された状態」と称する。
半導体パッケージ１は、例えば、図２もしくは図３に示すように、センサ部２１を有する半導体チップ２と、これを収容する凹部および電極５を備える筐体４と、これらを電気的に接続するワイヤ３とを備える。半導体パッケージ１は、例えば、上面視にて、電極５１、５２が半導体パッケージ１の外郭の内側に配置された構造とされており、本実施形態では、ＳＯＮ構造とされている。半導体パッケージ１は、例えば図２に示すように、半導体チップ２のセンサ部２１がワイヤ３、電極４２および配線４３を介して、筐体４の外部に露出している信号電極５１と電気的に接続され、外部にセンサ部２１の信号を出力する。
半導体チップ２は、例えば、主としてシリコンなどの半導体材料によりなり、通常の半導体プロセスにより製造される。半導体チップ２は、図２に示すように、半導体チップ２に物理量が印加されると、当該物理量に応じた信号を出力するセンサ部２１が形成されている。半導体チップ２は、例えば、図２に示すように、不図示のダイボンド材を介して筐体４の凹部の底面上に搭載され、ワイヤ３を介して凹部内の電極４２に電気的に接続されている。
なお、図２、図３では、センサ部２１を備える半導体チップ２が筐体４の凹部に不図示のダイボンド材を介して搭載され、凹部の内部に形成された電極４２にワイヤ３を介して直接的に接続された例を示しているが、これに限定されるものではない。例えば、半導体チップ２を回路素子が形成された他のシリコン基板によりなる回路チップ上に搭載され、回路チップにワイヤ３で接続されると共に、回路チップと電極４２とが別のワイヤで接続され、半導体チップ２が信号電極５１と接続される構造でもよい。この場合、回路チップが筐体４の凹部の底面上に不図示のダイボンド材を介して搭載される。このように、半導体チップ２の筐体４への搭載や信号電極５１への接続については、適宜変更されてもよい。
センサ部２１は、例えば、加速度や角速度などの物理量が印加された際に、当該物理量に応じた信号を出力する任意の構成とされている。センサ部２１は、例えば、錘として機能する可動部に櫛歯型電極が形成され、静電容量の変化を検出する構成とされてもよいし、ピエゾ抵抗素子を用いて物理量が印加された際の歪みを検出する方式であってもよく、任意の構成とされる。
なお、半導体パッケージ１は、センサ部２１が加速度に応じた信号を出力する構成の場合には、加速度センサとして機能し、センサ部２１が角速度に応じた信号を出力する構成の場合には、角速度センサとして機能する。また、センサ部２１は、加速度センサや角速度センサなどの公知のセンサ構造が採用され得るため、本明細書では、センサ構造についての詳細な説明を省略する。
ワイヤ３は、例えば、金などの金属材料によりなる接続部材であり、ワイヤボンディングなどにより半導体チップ２および筐体４の電極４２それぞれに接続される。
筐体４は、例えば図２に示すように、半導体チップ２が収容される凹部を備える本体部４１と、凹部に形成された電極４２と、外部に露出した信号電極５１および補助電極５２と、電極４２と信号電極５１とを電気的に接続する配線４３と、蓋部４４とを備える。
本体部４１は、例えばアルミナなどのセラミックスで構成されている。本体部４１は、例えば金属材料などで構成された蓋部４４がはんだ付けなどにより凹部を覆うように接続された構成とされ、半導体チップ２を覆って保護している。
電極５は、本実施形態では、図２もしくは図３に示すように、半導体チップ２から出力された信号が伝送される複数の信号電極５１と、信号の伝送などには用いられない複数の補助電極５２とによりなる。信号電極５１および補助電極５２は、はんだ８を介して基板６に形成された導電性のランド７に接続されている。
信号電極５１は、その外郭が例えば図１に示す基板６の信号ランド７１の外郭の一部と位置合わせされた状態で配置され、図２に示すように、はんだ８を介して信号ランド７１と電気的に接続されている。信号電極５１は、例えば、四角形板状とされるが、その形状は任意である。信号電極５１は、複数設けられ、例えば図１に示すように、上面視した際に筐体４の本体部４１の外周部分に互いに距離を隔てて配置される。
補助電極５２は、例えば図１に示すように、複数設けられ、平面視にて円形状とされると共に、半導体パッケージ１の外郭の四隅それぞれに１つずつ配置されている。補助電極５２は、図３に示すように、はんだ８を介して基板６の補助ランド７２に接続されている。なお、補助電極５２は、平面視にて円形状だけでなく、楕円形状や多角形状であってもよいし、他の任意の形状であってもよい。
本実施形態では、補助電極５２は、基板６の補助ランド７２と共に、半導体パッケージ１が基板６上での実装姿勢を制御するために用いられるダミーの電極であり、「姿勢制御用電極」と称され得る。複数の補助電極５２は、半導体パッケージ１の実装姿勢を制御するため、後述の重畳する複数の補助ランド７２と共に、平面視にて半導体パッケージ１の中心に対して対称配置とされている。この理由については、半導体装置Ｓ１の製造方法の説明にて後述する。
基板６は、例えば図２に示すように、基材６１と、半導体パッケージ１を搭載するためのランド７とを備え、ランド７のうち信号ランド７１に接続される不図示の回路配線が形成された配線基板である。基板６は、半導体パッケージ１を実装できる構成とされていればよく、ランド７のほか図示しない他の電子部品などが搭載するためのランドなどを備えていてもよいし、その構成については適宜変更される。
なお、基板６は、半導体パッケージ１が搭載される「被搭載物」に相当する。本実施形態では、被搭載物が、基板６である例について説明する。
基材６１は、例えば図２もしくは図３に示すように、一面６１ａを有する板状とされ、例えばガラスエポキシ樹脂などの任意の材料により構成される。基材６１の一面６１ａ上には、ランド７が形成されている。
ランド７は、例えば銅などの金属材料により構成され、信号電極５１がはんだ８を介して接続される信号ランド７１と、補助電極５２がはんだ８を介して接続される補助ランド７２とによりなる。
信号ランド７１は、基材６１の一面６１ａ上に複数設けられ、半導体パッケージ１の信号電極５１と電気的に接続されると共に、不図示の配線が接続されており、半導体チップ２から出力された信号が伝送される。信号ランド７１は、例えば四角形板状とされ、半導体パッケージ１の信号電極５１の位置に合わせた配置とされている。本実施形態では、複数の信号ランド７１は、例えば図１に示すように、上面視にてその延設方向を揃えた状態で互いに距離を隔てて配置されるが、これに限定されず、その配置や数については信号電極５１に合わせて適宜変更される。
補助ランド７２は、半導体パッケージ１の補助電極５２と対をなす部材であり、例えば図３に示すように、基材６１の一面６１ａ上に複数設けられると共に、半導体パッケージ１の実装姿勢の制御に用いられる。複数の補助ランド７２は、例えば平面視にて円形状とされ、半導体パッケージ１の補助電極５２の位置に合わせた配置、すなわち補助電極５２と同様に対称配置とされている。なお、補助ランド７２は、平面視での形状が円形状だけでなく、楕円形状や多角形状であってもよいし、他の任意の形状でもよい。
補助ランド７２は、はんだ８の量を多く確保し、半導体パッケージ１との接合信頼性を向上させるため、補助電極５２よりもその平面サイズが大きくされている。複数の補助ランド７２は、半導体パッケージ１を実装する際に溶融させるはんだ８の流れを制御するため、例えば、その中心が補助電極５１の中心から所定の方向にオフセットされた配置とされている。この配置の詳細およびその効果については、後述する。
なお、補助ランド７２は、本実施形態では、半導体パッケージ１の補助電極５２と共に、半導体パッケージ１の実装姿勢を制御するために用いられるダミーのランドであり、「姿勢制御用ランド」と称され得る。
はんだ８は、ランド７１、７２上に例えば印刷により形成され、半導体パッケージ１の実装に用いられる。
なお、姿勢制御用ランドおよび当該姿勢制御用ランドにはんだ８を介して接続された姿勢制御用電極は、以下の説明において、便宜的に「一対の姿勢制御部」と称されることがある。つまり、半導体装置Ｓ１は、「一対の姿勢制御部」を複数備えると共に、これらの一対の姿勢制御部が、平面視にて半導体パッケージ１の中心に対して対称配置された構成とされている。
以上が、本実施形態の半導体装置Ｓ１の基本的な構成である。
（製造方法）
次に、本実施形態の半導体装置Ｓ１の製造方法の一例について、図４Ａ～図４Ｃを参照して説明する。
図４Ａ～図４Ｃでは、断面を示すものではないが、見易くして理解を助けるため、はんだ８にハッチングを施している。図４Ｂ、図４Ｃでは、見易くするため、半導体パッケージ１の外郭、電極５１、５２、基板６、ランド７１、７２およびはんだ８以外の構成要素については省略している。
なお、半導体装置Ｓ１は、後述するはんだ８による接合工程での実装姿勢の制御を除き、任意の半導体装置の製造工程を採用できるため、本明細書では、実装姿勢の制御に関連する工程を主に説明する。
まず、図４Ａに示すように、信号ランド７１および補助ランド７２を備える基板６を用意し、ランド７１、７２上に印刷によりはんだ８を塗布する。この基板６は、例えば、図４Ａに示すように、平面視にて円形状の補助ランド７２を４つ備え、対称配置とされている。具体的には、４つの補助ランド７２は、図４Ａに示すように、複数の補助ランド７２の間の中心Ｃ１に対して点対称となる配置とされている。この中心Ｃ１は、平面視にて４つの補助ランド７２の間の中心位置であり、本実施形態では、半導体パッケージ１を基板６上に載置した際の４つの補助電極５２の間の中心位置と重なる部位である。
はんだ８の塗布においては、図４Ａに示すように、信号ランド７１については半導体パッケージ１が実装される一端側に塗布する。また、補助ランド７２については、図４Ｂに示す次の工程において、少なくとも補助電極５１の外郭の内側領域に位置する部分にはんだ８を塗布し、残部をはんだ８から露出した状態にする。これは、補助ランド７２に塗布したはんだ８がリフロー工程において溶融した際に、いずれも中心Ｃ１に向けて流れるようにし、半導体パッケージ１の実装姿勢を制御するためである。
なお、信号ランド７１および補助ランド７２へのはんだ８の塗布においては、ランド７１、７２の外郭よりも内側に塗布することが望ましい。これは、図４Ｂに示す半導体パッケージ１のマウント時にはんだ８が、ランド７１、７２の外郭からはみ出し、リフロー工程時にこのはみ出したはんだ８によりはんだボールが生じることを抑制するためである。
続いて、図４Ｂに示すように、通常の半導体プロセスで製造され、信号電極５１および補助電極５２を備える半導体パッケージ１を用意し、半導体パッケージ１を基板６上に位置合わせしつつ、載置する。具体的には、図４Ｂに示すように、上面視にて、補助電極５２がその中心が補助ランド７２の中心とオフセットされた状態としつつ、補助電極５２がはんだ８と同心配置された状態となるように半導体パッケージ１を基板６上に載置する。より具体的には、このとき、４つの補助ランド７２は、図４Ｂに示すように、それぞれの中心が対向する補助電極５２の中心よりも中心Ｃ１側に近い位置にオフセットされている。
次いで、加熱によりはんだ８を溶融させ、半導体パッケージ１と基板６とを接合する。このとき、図４Ｃに示すように、各補助ランド７２上の溶融したはんだ８が中心Ｃ１に向かって流れ、白抜き矢印で示すように、溶融したはんだ８の表面張力による半導体パッケージ１を中心Ｃ１側に引き込む力Ｂｓが生じる。以下、この引き込む力Ｂｓを、説明の便宜上、「表面張力ベクトルＢｓ」と称する。
表面張力ベクトルＢｓは、本実施形態において姿勢制御用ランドである４つの補助ランド７２の数だけ生じると共に、図４Ｃの白抜き矢印で示すように、いずれも中心Ｃ１に向かう状態となる。その結果、表面張力ベクトルＢｓは、本実施形態では、半導体パッケージ１の四隅それぞれを中心Ｃ１の方向に引っ張ることで力全体として相殺され、半導体パッケージ１を所定の姿勢に留めるように作用する。
なお、このとき、信号ランド７１上に塗布されたはんだ８は、補助ランド７２上のはんだ８と同様に溶融して濡れ広がり、信号電極５１の外郭が信号ランド７１の外郭と重なる、セルフアライメントの作用を生じさせる。つまり、補助ランド７２上のはんだ８が、半導体パッケージ１が意図しない方向に傾くことを抑止するセルフアライメントの作用を生じさせ、信号ランド７１上のはんだ８が信号電極５１との位置合わせをするセルフアライメントの作用を生じさせる。
ここで、以下の説明において、平面視にて、補助電極５２の中心から補助ランド７２の中心へ直線状に向かう方向を、便宜上、「オフセット方向」と称する。
また、補助電極５２は、図４Ｃに示すように、補助ランド７２の外郭の内側に配置されると共に、補助電極５２の外郭のうち少なくともオフセット方向の反対側にて補助ランド７２の外郭と重なる配置とされることが好ましい。これは、はんだ接合工程において、溶融したはんだ８がほぼオフセット方向側に濡れ広がるようにし、半導体パッケージ１の実装姿勢の制御の精度を高めるためである。
さらに、補助ランド７２上のはんだ８によるセルフアライメントの効果を確保する観点から、複数の補助ランド７２は、熱容量の差が所定以下の状態とされることが好ましい。これは、複数の補助ランド７２上のはんだ８の溶融タイミングがずれること、すなわち表面張力ベクトルＢｓの発生タイミングのずれによって、半導体パッケージ１の実装姿勢を維持する効果が低減することを抑止するためである。熱容量の差が所定以下の状態とする例としては、例えば、各補助ランド７２の面積を同一もしくは同程度にすることなどが挙げられるが、これに限定されるものではない。
最後に、はんだ８を再硬化させて、半導体パッケージ１を基板６上に搭載して固定する。以上の工程により、半導体パッケージ１が、基板６の搭載面である一面６１ａに対して所定の実装姿勢を維持したまま、基板６上に実装された半導体装置Ｓ１を製造することができる。
なお、上記の説明では、補助電極５２および補助ランド７２、すなわち本実施形態における一対の姿勢制御部が点対称となる配置とされた例について説明したが、はんだ接合工程において生じる複数の表面張力ベクトルＢｓが釣り合う対称配置であればよい。例えば、補助電極５２および補助ランド７２は、線対称となる配置とされてもよい。
（半導体パッケージの実装姿勢制御）
ここで、補助電極５２および補助ランド７２の配置による半導体パッケージ１の実装姿勢の制御について、図５Ａ、図５Ｂおよび図６を参照して説明する。
図５Ａないし図６では、説明の簡便化のため、紙面上の左右方向をＸ方向とし、紙面上においてＸ方向と直交する方向をＹ方向とし、ＸＹ平面に対して直交する方向をＺ方向としている。また、図５Ａないし図６では、見易くするため、平面視にて半導体パッケージ１、１１０に隠れて見えない部分のうちランド７の一部または全部を破線で示し、電極５、１１１、１１２を実線で示している。
まず、比較のために、従来の半導体装置Ｓ１００について、図５Ａおよび図５Ｂを参照して説明する。
従来の半導体装置Ｓ１００は、例えば図５Ａに示すように、信号電極１１１および補助電極１１２を有する半導体パッケージ１１０が、信号ランド１２１および補助ランド１２２を有する基板１２０上にはんだ８を介して搭載されてなる。半導体装置Ｓ１００は、信号ランド１２１が信号電極１１１よりも平面サイズが大きく、補助ランド１２２が補助電極１１２よりも平面サイズが大きくされている。換言すると、半導体装置Ｓ１００は、信号ランド１２１および補助ランド１２２が、はんだ８を介して接続される電極１１１または１１２を等方向に広げた形状とされている。このような構造であっても、はんだ８の量が増加するため、はんだ接合後の接合信頼性を確保することができる。
なお、基板１２０のランド１２１、１２２上に塗布するはんだ８は、ランド１２１、１２２の外郭よりも内側の一部を覆い、残部を露出した状態とされる。これは、半導体パッケージ１のマウント時に、ランド１２１、１２２から溶融したはんだ８がはみ出すことによるはんだボールやはんだブリッジが形成されることを抑制するためである。
しかしながら、このような構造の場合、はんだ接合の際、溶融したはんだ８がランド１２１、１２２上において等方向に広がるため、はんだ８を再硬化させるまでの間、半導体パッケージ１１０が泳ぎやすい状態となってしまう。この際に何らかの外力が作用した場合、例えば図５Ｂに示すように、半導体パッケージ１１０は、ＸＹ平面上やＺ方向において意図しない方向にずれた姿勢で基板１２０上に搭載されてしまう。
これに対して、本実施形態の半導体装置Ｓ１は、上述したように表面張力ベクトルにより半導体パッケージ１の実装姿勢を制御した状態で製造される。そのため、半導体装置Ｓ１は、図６に示すように、Ｘ方向、Ｙ方向、Ｚ方向における半導体パッケージ１と基板６との位置ズレが抑制された構造となる。
また、補助ランド７２の面積が補助電極５２よりも大きくされているため、補助ランド７２上のはんだ８の量を増やすことができ、補助電極５２と補助ランド７２とのはんだ８による接合の信頼性を高められた構造の半導体装置Ｓ１となる。
本実施形態によれば、補助電極５２と補助ランド７２とが、はんだ接合工程において、溶融したはんだ８が所定の方向に濡れ広がり、所定の方向に半導体パッケージ１を引っ張る表面張力ベクトルＢｓを生じさせるようにオフセットされた配置とされている。そして、はんだ接合工程にて生じる表面張力ベクトルＢｓが釣り合う状態となるように、複数の補助電極５２および補助ランド７２とが対称配置とされ、かつ補助ランド７２の面積が補助電極５２よりも大きくされ、はんだ８の量が所定以上とされている。
そのため、本実施形態の半導体装置Ｓ１は、半導体パッケージ１の実装姿勢が制御された状態となると共に、はんだ８の量が所定以上とされ、はんだ接合の信頼性を確保できる構造、すなわち実装姿勢の確保とはんだ接合の信頼性確保とを両立できる構造となる。
また、実装姿勢が制御された半導体装置Ｓ１は、例えば車両に搭載された場合、センサ部２１の物理量の検出軸と当該車両の進行方向とが一致するため、従来よりもセンサ精度が高く、センサ精度が求められる用途に特に適した構成となる。
さらに、半導体パッケージ１の実装姿勢が制御されることで、はんだ接合工程にて溶融したはんだ８がランド７の外郭よりも外側にはみ出すことが抑制されるため、はんだボールやはんだブリッジの発生が抑制される効果も得られる。
（第２実施形態）
第２実施形態の半導体装置Ｓ２について、図７、図８を参照して述べる。
図７では、図１と同様に、上面視では見えない半導体チップ２の外郭を二点鎖線で、信号ランド７１のうち半導体パッケージ１に隠された部分の外郭および補助ランド７２の外郭を破線で、補助電極５２を実線で示している。また、図７では、上記と同様の目的で、上面視にて、はんだ８のうち半導体パッケージ１に隠されて見えないものを省略している。図８では、断面を示すものではないが、見易くして理解を助けるため、はんだ８にハッチングを施すと共に、半導体パッケージ１の外郭、電極５１、５２、基板６、ランド７１、７２およびはんだ８以外の構成要素については省略している。
本実施形態の半導体装置Ｓ２は、図７に示すように、平面視にて、補助ランド７２の中心が、対向する補助電極５２の中心よりも複数の補助電極５２の中心Ｃ１から遠い配置とされている点において上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
本実施形態の半導体装置Ｓ２は、上記第１実施形態と同様の製造方法により製造されるが、例えば図８に示すように、はんだ接合工程にて生じる複数の表面張力ベクトルＢｓがいずれも半導体パッケージ１の外側に向かう構成とされている。
具体的には、補助ランド７２は、平面視にて補助電極５２を内包する配置とされ、かつ中心Ｃ１を軸とする径方向に延設された形状とされている。また、はんだ８を塗布する工程では、補助ランド７２のうち少なくとも補助電極５２の外郭の内側領域に位置する部分にはんだ８を塗布し、その後、半導体パッケージ１をマウントする。そして、はんだ接合工程では、溶融したはんだ８が平面視にて中心Ｃ１を軸とする径方向に向かって濡れ広がり、半導体パッケージ１をその四隅において当該径方向に引っ張る複数の表面張力ベクトルＢｓが生じる。これらの表面張力ベクトルＢｓは、上記第１実施形態とは逆向きであるものの、力全体として釣り合う状態となっており、半導体パッケージ１が意図しない方向に傾くことを抑制する働きをする。その結果、半導体パッケージ１は、実装姿勢が制御された状態で基板６上に搭載される。
本実施形態によれば、一対の姿勢制御部が上記第１実施形態と同様に対称配置されており、これと同じ効果が得られる半導体装置Ｓ２となる。
（第３実施形態）
第３実施形態の半導体装置Ｓ３について、図９ないし図１１Ｂを参照して述べる。
図９、図１０では、見易くするため、上面視では見えない信号ランド７１のうち半導体パッケージ１に隠された部分の外郭を破線で、信号電極５１を実線で示している。図９では、さらに、半導体チップ２の外郭を二点鎖線で示している。図１１Ａ、図１１Ｂでは、見易くするため、断面をしめすものではないが、はんだ８にハッチングを施すと共に、信号電極５１を太い実線で示し、信号ランド７１のうち半導体パッケージ１に隠れて見えない部分を破線で示している。また、図１１Ａ、図１１Ｂでは、半導体パッケージ１の外郭の内側において、溶融したはんだ８が濡れ広がる方向を矢印で示している。
本実施形態の半導体装置Ｓ３は、図９に示すように、補助電極５２および補助ランド７２を有しておらず、信号電極５１および信号ランド７１がそれぞれ姿勢制御用電極、姿勢制御用ランドとされている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
信号電極５１は、本実施形態では、例えば図９に示すように、半導体パッケージ１の外郭に対して交差するように延設されており、当該外郭のなす四辺それぞれに３つずつ配置されている。つまり、本実施形態では、半導体パッケージ１は、ＱＦＮ構造とされている。複数の信号電極５１は、はんだ８を介して信号ランド７１と接続され、平面視にてはんだ８を介して接続された信号ランド７１と共に対称配置とされている。
具体的には、図１１Ａに示すように、複数の信号電極５１のうち半導体パッケージ１の外郭の一辺に対して交差する３つの信号電極５１は、中央の信号電極５１に対して対称配置とされている。
なお、上記した複数の信号電極５１の配置関係は、半導体パッケージ１の外郭をなす他の辺に対して交差する他の信号電極５１についても同様である。つまり、本実施形態の半導体装置Ｓ３は、信号電極５１およびこれにはんだ８を介して接続された信号ランド７１が一対の姿勢制御部であり、複数の一対の姿勢制御部が半導体パッケージ１の中心に対して対称配置された構成とされている。
以下の説明において、図１１Ａに示す３つの信号電極５１を代表例として主に説明する。また、説明の簡便化のため、図１１Ａに示す３つの信号電極５１のうち紙面左端の信号電極５１を「左信号電極５１」と称し、中央の信号電極５１を「中信号電極５１」と称し、紙面右端の信号電極５１を「右信号電極５１」と称する。
図１１Ａに示すように、右信号電極５１および左信号電極５１は、いずれも、交差する半導体パッケージ１の外郭の一辺に対して平行な方向（以下「外郭平行方向」という）における幅が、中信号電極５１および信号ランド７１よりも小さい形状とされている。また、右信号電極５１と左信号電極５１とは、同じ面積とされると共に、図１１Ａに示すように、対向する信号ランド７１の外郭のうち中信号電極５１側の一辺と重なる配置とされている。一方、中信号電極５１は、図１１Ａに示すように、外郭平行方向における幅が対向する信号ランド７１と同じとされ、その外郭が信号ランド７１の外郭と重なる配置とされている。
信号ランド７１は、本実施形態では、例えば図９に示すように、信号電極５１と同じ数だけ設けられ、信号電極５１に対応する部位に配置されている。複数の信号ランド７１は、少なくとも半導体パッケージ１の外郭よりも内側に配置される部分の面積が同じとされ、図１１Ｂに示すように、はんだ接合の際にはんだ８が所定の方向に濡れ広がる配置とされている。
具体的には、はんだ接合工程において、溶融したはんだ８は、図１１Ｂに示すように、中信号電極５１の直下では等方向に濡れ広がり、右信号電極５１の直下では紙面右側に主に濡れ広がり、左信号電極５１の直下では紙面左方向に主に濡れ広がる。これが半導体パッケージ１の外郭をなす四辺すべてにおいて同じ状態とされている。その結果、はんだ接合工程において、溶融したはんだ８により、図１０に示すように、半導体パッケージ１の外郭の四隅において半導体パッケージ１の中心Ｃ２を軸とする径方向に引っ張る４つの表面張力ベクトルＢｓが生じる。これらの表面張力ベクトルＢｓが互いに打ち消し合い、釣り合う状態となることで、本実施形態においても、半導体パッケージ１は、実装姿勢が制御された状態で基板６上に搭載される。
本実施形態によっても、上記第１実施形態と同様の効果が得られる半導体装置Ｓ３となる。
（第４実施形態）
第４実施形態の半導体装置Ｓ４について、図１２、図１３を参照して述べる。
図１２、図１３では、見易くして理解を助けるため、上面視では半導体パッケージ１に隠されて見えない、補助ランド７２の外郭を破線で、補助電極５２を実線で示すと共に、半導体チップ２を省略している。図１３では、見易くするため、断面を示すものではないが、はんだ８にハッチングを施すと共に、はんだ８による接合時に生じる表面張力ベクトルＢｓの向きを白抜き矢印で示している。
本実施形態の半導体装置Ｓ４は、図１２に示すように、補助電極５２および補助ランド７２をそれぞれ１つのみ有しており、これらが姿勢制御用電極、姿勢制御用ランドとされている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
補助ランド７２は、図１２に示すように、本実施形態では１つのみであり、姿勢制御用ランドとして機能する。補助ランド７２は、本実施形態では、半導体パッケージ１が搭載された状態における平面視にて、半導体パッケージ１の中心を軸とする径方向に延設された複数の延設部７２１を有してなる。
なお、本実施形態では、補助ランド７２が４つの延設部７２１を備える例について説明するが、その数については適宜変更されてもよい。また、以下の説明においては、延設部７２１を便宜的に「第１延設部７２１」と称する。第１延設部７２１は、後述する表面張力ベクトルＢｓを調整しやすくするため、平面サイズおよび平面形状が他の第１延設部７２１と同一もしくは同程度とされることが好ましい。
補助電極５２は、図１２に示すように、本実施形態では１つのみであり、姿勢制御用電極として機能し、補助ランド７２と共に一対の姿勢制御部をなす。補助電極５２は、本実施形態では、図１２に示すように、平面視にて補助ランド７２の外郭の内側に内包されるように配置されると共に、第１延設部７２１に沿って延設された複数の第２延設部５２１を有してなる。つまり、補助電極５２は、補助ランド７２が４つの第１延設部７２１を有する場合には、４つの第２延設部５２１を有することとなる。
なお、第２延設部５２１は、第１延設部７２１と同様の理由により、その平面サイズおよび平面形状が他の第２延設部５２１と同一もしくは同程度とされることが好ましい。また、第２延設部５２１は、第１延設部７２１と同じ数であればよく、その数については適宜変更される。
次に、第１延設部７２１および第２延設部５２１の配置関係並びにその効果について、図１３を参照して説明する。
第１延設部７２１は、図１２に示すように、平面視にて第２延設部５２１よりもその延設方向よりも外側にはみだしている。言い換えると、第１延設部７２１のうち対向する第２延設部５２１の外郭よりも外側の部分を外側部７２２として、補助ランド７２は、複数の外側部７２２を有している。そして、複数の外側部７２２は、表面張力ベクトルＢｓを調整して半導体パッケージ１の実装姿勢を確保するため、半導体パッケージ１の中心に対して対称配置、例えば線対称または点対称の配置とされている。
具体的には、複数の外側部７２２は、図１３に示すように、はんだ８により半導体パッケージ１を接合する際に、溶融したはんだ８が濡れ広がる領域である。そして、複数の外側部７２２が対称配置されることで、図１３に示すように、複数の外側部７２２で生じる表面張力ベクトルＢｓが互いに相殺し合うように作用する。その結果、上記第１実施形態と同様に、はんだ８の量を増やしつつも、半導体パッケージ１がはんだ接合時に意図しない動きをすることが抑制される構造の半導体装置Ｓ４となる。
なお、本実施形態では、一対の姿勢制御部は、半導体パッケージ１の搭載面の中央付近に配置され、はんだ接合後に半導体パッケージ１の放熱性を確保するために用いられ得る。また、外側部７２２は、複数の第１延設部７２１および第２延設部５２１が同一もしくは同程度の平面サイズかつ平面形状とされた場合、他の外側部７２２と同一もしくは同程度の平面サイズとされることが好ましい。さらに、上記第１ないし第３実施形態では、姿勢制御用ランドおよび姿勢制御用電極は、平面視にてその中心がオフセットされた配置とされていたが、本実施形態では、これらの中心が重畳した配置とされてもよい。
（他の実施形態）
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態についても、本発明の範疇や思想範囲に入るものである。
（１）上記第１実施形態では、半導体パッケージ１として筐体４に半導体チップ２が収容された例について説明したが、図２、図３に示す例に限定されるものではない。例えば、半導体パッケージ１は、物理量センサとして機能する構造であればよく、半導体チップ２がセンサ部２１を除き、モールド樹脂に覆われた構造とされてもよいし、他の任意の構造が採用されてもよい。
（２）上記各実施形態では、電極５のうち姿勢制御用電極、およびランド７のうち姿勢制御用ランドが対称配置された例について説明した。ただ、この対称配置とは、所定の点に対して回転または所定の線に対して折り曲げたとした際に、姿勢制御用電極および姿勢制御用ランドの外郭が一致する場合だけを意味するものではない。ここでいう対称配置とは、例えば、姿勢制御用ランドのうち少なくともはんだ８が濡れ広がる部分における外郭が一致する場合をも含む。
（３）上記第１、第２実施形態では、平面視にて複数の姿勢制御用ランドが、いずれもその中心が対向する姿勢制御用電極の中心よりも半導体パッケージ１の外郭中心に近い位置または遠い位置に配置された例について説明した。しかしながら、姿勢制御用電極および姿勢制御用ランドは、はんだ８による接合時に生じる複数の表面張力ベクトルＢｓが互いに打ち消し合って釣り合う状態となる配置とされていればよく、上記した配置や数に限定されるものではない。
例えば、四角形板状の半導体パッケージ１の外郭の四隅に姿勢制御用電極および姿勢制御用ランドが１つずつ、合計４つずつの当該電極およびランドが配置された場合において、次のような配置とされてもよい。４つの姿勢制御用電極および姿勢制御用ランドのうち対角配置された２つについては、姿勢制御用ランドの中心が姿勢制御用電極の中心よりも半導体パッケージ１の中心に近い配置とされ、残りの２つについては、この逆の関係となる配置とされてもよい。この場合であっても、複数の表面張力ベクトルＢｓが打ち消し合って釣り合うため、半導体パッケージ１が意図しない方向に傾くことが抑制される。このように、姿勢制御用電極および姿勢制御用ランドは、上記したように配置が変更されてもよいし、表面張力ベクトルＢｓが釣り合う他の配置とされてもよく、その数も適宜変更されてもよい。
（４）姿勢制御用電極および姿勢制御用ランドは、同じ数であって上記した意味において対称配置されていればよく、上記各実施形態で説明した数に限定されるものではない。
（５）上記各実施形態では、被搭載物として基板６とされた例について説明したが、半導体パッケージ１を搭載するためのランド７を備えるものであればよく、必ずしも基板でなくてもよい。
１ 半導体パッケージ
２ 半導体チップ
２１ センサ部
５１ 信号電極
５２ 補助電極
６ 基板
７１ 信号ランド
７２ 補助ランド
８ はんだ

Claims (10)

  1. 半導体装置であって、
    複数の電極（５）を備える半導体パッケージ（１）と、
    複数のランド（７）を備え、前記半導体パッケージが搭載される被搭載物（６）と、を備え、
    前記半導体パッケージは、前記複数の電極が前記複数のランドとはんだ（８）を介して接続されており、
    前記複数の電極のうち少なくとも一部の前記電極は、前記被搭載物のうち前記半導体パッケージと向き合う搭載面に対する前記半導体パッケージの姿勢を制御するために用いられる姿勢制御用電極であり、
    前記複数のランドのうち少なくとも一部の前記ランドは、前記搭載面に対する前記半導体パッケージの姿勢を制御するために用いられる姿勢制御用ランドであり、
    前記姿勢制御用電極は、平面視にて、前記姿勢制御用電極の中心が前記はんだを介して接続された前記姿勢制御用ランドの中心とずらした状態で、前記姿勢制御用ランドの外郭内側に配置されており、
    前記姿勢制御用ランドおよび前記姿勢制御用電極は、複数設けられており、
    前記姿勢制御用電極は、前記半導体パッケージのうち前記被搭載物と向き合う下面でのみ外部に露出しており、
    前記複数の電極は、前記半導体パッケージのうち前記下面の外郭の内側に配置されており、
    前記姿勢制御用ランドは、平面視にて、前記被搭載物のうち前記半導体パッケージの外郭内側に位置する領域に配置されており、
    前記姿勢制御用ランドの前記姿勢制御用電極に対する広がりは、平面視にて前記姿勢制御用電極の中心から当該姿勢制御用電極に接続された前記姿勢制御用ランドの中心へ向かう方向をオフセット方向として、前記オフセット方向が他の方向よりも大きく、
    前記姿勢制御用ランドおよび当該姿勢制御用ランドに前記はんだを介して接続された前記姿勢制御用電極を一対の姿勢制御部として、前記一対の姿勢制御部は、平面視にて前記半導体パッケージの中心に対して対称配置されている、半導体装置。
  2. 前記一対の姿勢制御部は、点対称または線対称の配置とされている、請求項１に記載の半導体装置。
  3. 前記姿勢制御用電極は、平面視したときの前記姿勢制御用電極の外郭のうち少なくともオフセット方向の反対側の一部が、前記はんだを介して接続された前記姿勢制御用ランドの外郭と重なった状態とされている、請求項１または２に記載の半導体装置。
  4. 前記姿勢制御用電極は、前記複数の電極のうち前記半導体パッケージから出力される信号が伝送される信号電極（５１）とは異なる補助電極（５２）であり、
    前記姿勢制御用ランドは、前記複数のランドのうち前記信号が伝送される信号ランド（７１）とは異なる補助ランド（７２）である、請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記姿勢制御用電極は、前記半導体パッケージから出力される信号が伝送される信号電極（５１）であり、
    前記姿勢制御用ランドは、前記信号が伝送される信号ランド（７１）である、請求項１ないし３のいずれか１つに記載の半導体装置。
  6. 平面視にて、複数の前記姿勢制御用電極の間の中心を中心位置（Ｃ１）として、
    前記姿勢制御用ランドは、いずれも前記姿勢制御用ランドの中心が前記姿勢制御用電極の中心よりも前記中心位置に近い配置とされている、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 平面視にて、複数の前記姿勢制御用電極の間の中心を中心位置（Ｃ１）として、
    前記姿勢制御用ランドは、いずれも前記姿勢制御用ランドの中心が前記姿勢制御用電極の中心よりも前記中心位置から遠い配置とされている、請求項１ないし５のいずれか１つに記載の半導体装置。
  8. 半導体装置であって、
    複数の電極（５）を備える半導体パッケージ（１）と、
    複数のランド（７）を備え、前記半導体パッケージが搭載される被搭載物（６）と、を備え、
    前記半導体パッケージは、前記複数の電極が前記複数のランドとはんだ（８）を介して接続されており、
    前記複数の電極は、前記半導体パッケージのうち前記被搭載物と向き合う下面の外郭の内側に配置されており、
    前記複数の電極のうち１つの前記電極は、前記被搭載物のうち前記半導体パッケージと向き合う搭載面に対する前記半導体パッケージの姿勢を制御するために用いられる姿勢制御用電極であり、
    前記複数のランドのうち１つの前記ランドは、前記搭載面に対する前記半導体パッケージの姿勢を制御するために用いられる姿勢制御用ランドであり、
    前記姿勢制御用ランドは、前記姿勢制御用電極よりも平面サイズが大きく、かつ、平面視にて、前記姿勢制御用電極を内包する配置とされると共に、前記半導体パッケージの中心を軸とする径方向に延設された複数の延設部（７２１）を有しており、
    前記複数の延設部は、それぞれ前記径方向のうち異なる方向に沿って延設されており、
    前記姿勢制御用電極は、前記複数の延設部をそれぞれ第１延設部として、前記第１延設部に沿って延設された複数の第２延設部（５２１）を有しており、
    平面視にて前記第１延設部のうち対向する前記第２延設部の外郭よりも外側の部分を外側部（７２２）として、前記外側部は、前記半導体パッケージの中心に対して対称配置されており、
    前記姿勢制御用ランドの前記姿勢制御用電極に対する広がりは、前記外側部が前記姿勢制御用ランドの他の部分よりも大きい、半導体装置。
  9. 前記半導体パッケージは、物理量が印加された場合に、当該物理量に応じた信号を出力するセンサ部（２１）を有している、請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 複数の電極（５）を備える半導体パッケージ（１）と複数のランド（７）を備える被搭載物（６）とがはんだ（８）を介して接続された半導体装置の製造方法であって、
    前記複数の電極が前記半導体パッケージのうち前記被搭載物と向き合う下面の外郭の内側に配置された、前記半導体パッケージを用意することと、
    前記被搭載物を用意することと、
    前記被搭載物の前記ランド上に前記はんだを塗布することと、
    前記半導体パッケージを前記はんだが塗布された前記被搭載物上に搭載することと、を含み、
    前記半導体パッケージを用意することにおいては、前記複数の電極のうち少なくとも２以上の前記電極を、前記被搭載物のうち前記半導体パッケージと向き合う搭載面に対する前記半導体パッケージの姿勢を制御するための姿勢制御用電極とし、
    前記被搭載物を用意することにおいては、前記複数のランドのうち少なくとも２以上の前記ランドを、前記姿勢制御用電極よりも平面サイズが大きく、前記搭載面に対する前記半導体パッケージの姿勢を制御するための姿勢制御用ランドとし、
    前記はんだを塗布することにおいては、前記姿勢制御用ランドのうち一部の領域を前記はんだから露出させ、
    前記半導体パッケージを前記被搭載物上に搭載することにおいては、前記姿勢制御用電極と前記姿勢制御用ランドとを互いの中心をずらしつつ、平面視にて前記姿勢制御用電極の中心から当該姿勢制御用電極に接続された前記姿勢制御用ランドの中心へ向かう方向をオフセット方向として、前記姿勢制御用電極を前記姿勢制御用ランドの外郭内側に、かつ前記姿勢制御用ランドの前記姿勢制御用電極に対する広がりが他の方向よりも前記オフセット方向が大きくなるように配置した状態で前記はんだにより接合し、
    前記はんだによる接合においては、
    平面視にて、溶融させた前記はんだを前記姿勢制御用ランドのうち前記姿勢制御用ランドの外郭よりも内側の領域から外側の領域に濡れ広がらせると共に、
    この濡れ広がりにおける溶融した前記はんだの表面張力による前記半導体パッケージを引き込む力を表面張力ベクトルとして、各前記姿勢制御用電極上に塗布した前記はんだによる表面張力ベクトル全体が釣り合う状態とする、半導体装置の製造方法。
JP2019002913A 2019-01-10 2019-01-10 半導体装置およびその製造方法 Active JP7167721B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019002913A JP7167721B2 (ja) 2019-01-10 2019-01-10 半導体装置およびその製造方法
DE112019006628.5T DE112019006628T5 (de) 2019-01-10 2019-12-19 Halbleitervorrichtung und herstellungsverfahren dafür
PCT/JP2019/049879 WO2020145076A1 (ja) 2019-01-10 2019-12-19 半導体装置およびその製造方法
CN201980088486.XA CN113287373B (zh) 2019-01-10 2019-12-19 半导体装置及其制造方法
US17/370,770 US20210335700A1 (en) 2019-01-10 2021-07-08 Semiconductor device and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019002913A JP7167721B2 (ja) 2019-01-10 2019-01-10 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2020113626A JP2020113626A (ja) 2020-07-27
JP2020113626A5 JP2020113626A5 (ja) 2021-03-18
JP7167721B2 true JP7167721B2 (ja) 2022-11-09

Family

ID=71521501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019002913A Active JP7167721B2 (ja) 2019-01-10 2019-01-10 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20210335700A1 (ja)
JP (1) JP7167721B2 (ja)
CN (1) CN113287373B (ja)
DE (1) DE112019006628T5 (ja)
WO (1) WO2020145076A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223062A (ja) 2001-01-26 2002-08-09 Toyo Commun Equip Co Ltd プリント配線基板のパッド形状
WO2006104032A1 (ja) 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造
JP2018500752A (ja) 2014-12-19 2018-01-11 ウォーカー マイロンWALKER, Myron 集積回路パッケージのはんだ付け性及び自己整合性を改良するスポーク付きはんだパッド
JP2018056234A (ja) 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117319A (ja) * 1997-06-26 1999-01-22 Matsushita Electric Ind Co Ltd チップの実装方法
JP2001156432A (ja) * 1999-11-29 2001-06-08 Opnext Japan Inc モジュール及び電子部品の実装方法
JP2001196731A (ja) * 2000-01-13 2001-07-19 Sony Corp バンプ形成方法および半導体チップの接合方法
JP3656543B2 (ja) * 2000-10-25 2005-06-08 松下電器産業株式会社 電子部品実装方法
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2002350244A (ja) * 2001-05-25 2002-12-04 Hitachi Cable Ltd ニオイ検知式熱監視システム
JP3850755B2 (ja) * 2002-05-29 2006-11-29 シャープ株式会社 半導体装置およびその製造方法
JP2007043134A (ja) * 2005-07-05 2007-02-15 Oki Electric Ind Co Ltd 半導体チップパッケージ及びその製造方法
JP4807199B2 (ja) * 2006-09-13 2011-11-02 株式会社デンソー 湿度センサ装置
JP5220766B2 (ja) * 2007-12-26 2013-06-26 株式会社フジクラ 実装基板
JP2011193109A (ja) * 2010-03-12 2011-09-29 Seiko Epson Corp 電子デバイス
JP5853525B2 (ja) * 2011-09-16 2016-02-09 富士電機株式会社 半導体チップの位置決め治具及び半導体装置の製造方法
JP5991915B2 (ja) * 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015015362A (ja) * 2013-07-04 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6522980B2 (ja) * 2015-02-18 2019-05-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5992078B2 (ja) * 2015-08-03 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
JP7298304B2 (ja) 2019-05-29 2023-06-27 スズキ株式会社 車両用加飾部材固定構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223062A (ja) 2001-01-26 2002-08-09 Toyo Commun Equip Co Ltd プリント配線基板のパッド形状
WO2006104032A1 (ja) 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造
JP2018500752A (ja) 2014-12-19 2018-01-11 ウォーカー マイロンWALKER, Myron 集積回路パッケージのはんだ付け性及び自己整合性を改良するスポーク付きはんだパッド
JP2018056234A (ja) 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法

Also Published As

Publication number Publication date
CN113287373B (zh) 2024-06-21
WO2020145076A1 (ja) 2020-07-16
JP2020113626A (ja) 2020-07-27
CN113287373A (zh) 2021-08-20
US20210335700A1 (en) 2021-10-28
DE112019006628T5 (de) 2021-09-23

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
US20120133042A1 (en) Mounting structure of chip and module using the same
JP5493767B2 (ja) センサーユニットおよびその製造方法
JPH09260436A (ja) 半導体装置
US9474180B2 (en) Method of manufacturing electronic device and electronic device
US7553164B2 (en) Circuit device and method of manufacturing the same
US8024973B2 (en) Semiconductor acceleration sensor
US9964560B2 (en) Transfer mold type sensor device
JP7167721B2 (ja) 半導体装置およびその製造方法
US7982460B2 (en) Magnetic sensor module
JP2007005452A (ja) 半導体装置
EP1722408A1 (en) Method of attaching a flip chip device and circuit assembly formed thereby
WO2014203554A1 (ja) 樹脂封止型センサ装置
JP6773096B2 (ja) プリント回路板上のｍｅｍｓ取り付けにおける振動の縮小
JP4428210B2 (ja) 物理量センサの実装構造
JP7283407B2 (ja) 電子装置
JP2022046920A (ja) 電子デバイス
WO2021261013A1 (ja) 電子制御装置および電子制御装置の製造方法
US20220317147A1 (en) Electronic device
JP4816065B2 (ja) センサモジュールの製造方法
JP5553122B2 (ja) 電子デバイスの製造方法
JP5268058B2 (ja) 電子部品セット及び電子部品パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221010

R151 Written notification of patent or utility model registration

Ref document number: 7167721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151