JP2015015362A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015015362A
JP2015015362A JP2013141067A JP2013141067A JP2015015362A JP 2015015362 A JP2015015362 A JP 2015015362A JP 2013141067 A JP2013141067 A JP 2013141067A JP 2013141067 A JP2013141067 A JP 2013141067A JP 2015015362 A JP2015015362 A JP 2015015362A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
bonding leads
chip
protruding electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013141067A
Other languages
English (en)
Inventor
智和 石川
Tomokazu Ishikawa
智和 石川
道昭 杉山
Michiaki Sugiyama
道昭 杉山
義成 林
Yoshinari Hayashi
義成 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013141067A priority Critical patent/JP2015015362A/ja
Publication of JP2015015362A publication Critical patent/JP2015015362A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】特性の良好な半導体装置を製造する。
【解決手段】配線基板のチップ搭載領域に封止材を介して半導体チップを配置し、半導体チップに熱を加えながら半導体チップに荷重を加えることで、配線基板の複数のボンディングリード３ｃと半導体チップの複数の突起電極１１を半田材を介してそれぞれ電気的に接続し、複数の突起電極１１と複数のボンディングリード３ｃのフリップチップ接合部を封止材１０で封止する。そして、突起電極１１の端面の幅Ｗ２は、ボンディングリード３ｃの接合部３ｃａの幅Ｗ１よりも小さい（Ｗ１＞Ｗ２）。この接合部３ｃａの幅Ｗ１は、ボンディングリード３ｃの延在方向と交差する方向の長さである。
【選択図】図５

Description

本発明は、半導体装置の製造方法に関し、例えば、半導体チップの突起電極と、配線基板の端子とを接続した半導体装置の製造方法に好適に利用できるものである。
特開２０００−７７４７１号公報（特許文献１）には、回路基板上の導体パターンに、半田を介して半導体チップに設けられたバンプがフリップチップ実装されたフリップチップ実装基板が開示されている。
特開２０１１−９６７６８号公報（特許文献２）には、半導体回路基板上の銅バンプおよびはんだめっきが、実装基板上のはんだめっきとフリップチップ実装されたフリップチップ実装装置が開示されている。
特開２０００−７７４７１号公報 特開２０１１−９６７６８号公報
本願発明者は、半導体チップを配線基板に実装する技術であって、半導体チップの表面（電極形成面）が配線基板のチップ搭載面と対向するように半導体チップを配線基板のチップ搭載面上に配置し、半導体チップの電極形成面上に形成された複数の突起電極と、配線基板のチップ搭載面に形成された複数のボンディングリードとを、それぞれ電気的に接続する、所謂、フリップチップ実装技術について検討している。
近年、半導体装置の高機能化に伴い、半導体チップの複数の突起電極が配置される複数のボンディングパッドの数は増加する傾向にある。また、半導体チップの表面（主面、素子形成面）に形成された回路の構成またはその形成位置によって、半導体チップの表面に形成するボンディングパッド（上記突起電極が形成される電極）のレイアウトは、様々である。言い換えると、複数のボンディングパッドを半導体チップの表面に均等に配置する、すなわち、半導体チップの各辺に沿って配置されるボンディングパッドの数やボンディングパッドの配置ピッチを揃えることが困難となってきている。そして、本願発明者は、このような半導体チップを、予め配線基板のチップ搭載面に封止材を配置してから半導体チップを配線基板上にフリップチップ実装する、所謂、先塗布方式により半導体チップを配線基板に実装したところ、突起電極とボンディングリードの位置ずれが生じるものを確認した。
このような不具合について、本願発明者が鋭意検討したところ、特に、（１）その表面に形成されるボンディングパッドのレイアウトが不均一である半導体チップに、（２）上記先塗布方式を採用したものについて、突起電極とボンディングリードの位置ずれが生じ易いことが判明した。このように、突起電極とボンディングリードとの接続信頼性向上の観点から、半導体装置の構成やその製造方法について、更なる改善の余地があることが判明した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置の製造方法は、配線基板のチップ搭載領域に封止材を介して半導体チップを配置し、半導体チップに熱を加えながら半導体チップに荷重を加えることで、配線基板の複数のボンディングリードと半導体チップの複数の突起電極を半田材を介してそれぞれ電気的に接続し、複数の突起電極と複数のボンディングリードの接合部を封止材で封止するものである。そして、ボンディングリードの接合部の幅は、突起電極の端面の幅よりも大きい。この接合部の幅は、ボンディングリードの延在方向と交差する方向の長さである。
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の構造の一例を示す断面図である。 実施の形態１の下段パッケージの上面の構成を示す平面図である。 実施の形態１の半導体チップの表面の構成を示す平面図である。 ボンディングリードと突起電極のフリップチップ接合部を模式的に示す平面図および断面図である。 ボンディングリードと突起電極のフリップチップ接合部を模式的に示す平面図および断面図である。 ボンディングパッドと突起電極の接続部を模式的に示す断面図である。 下段パッケージの製造工程を示す平面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す平面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す平面図である。 下段パッケージの製造工程を示す断面図である。 ボンディングリードの接合部の幅が、突起電極の幅より小さい場合のフリップチップ接合部を模式的に示す平面図である。 ボンディングリードの接合部の幅が、突起電極の幅より小さい場合のフリップチップ接合部を模式的に示す平面図である。 下段パッケージの製造工程を示す平面図である。 下段パッケージの製造工程を示す断面図である。 下段パッケージの製造工程を示す断面図である。 半導体装置（ＰＯＰ）の製造方法の一例を示す断面図である。 実施の形態１の半導体装置の変形例２の構成を示す平面図である。 実施の形態１の半導体装置の変形例３の構成を示す平面図および断面図である。 実施の形態１の半導体装置の変形例４の構成を示す平面図および断面図である。 実施の形態１の半導体装置の変形例５の構成を示す平面図である。 実施の形態１の半導体装置の変形例６の製造工程を示す断面図である。 実施の形態１の半導体装置の変形例７の製造工程を説明するための断面図である。 両持ちタイプのボンディングリードの構成を示す平面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態３の第１例の下段パッケージの配線基板の構成を示す平面図である。 実施の形態３の第１例の下段パッケージの突起電極近傍の構成を示す断面図である。 実施の形態３の第２例の下段パッケージの配線基板の構成を示す平面図である。 実施の形態３の第２例の下段パッケージの突起電極近傍の構成を示す断面図である。 実施の形態３の第３例の下段パッケージの配線基板の構成を示す平面図である。 溝を有するボンディングリードの構成を示す平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の構造および製法について詳細に説明する。
［構造説明］
＜半導体装置＞
図１は、本実施の形態の半導体装置の構造の一例を示す断面図である。図１に示す半導体装置は、下段パッケージ６と上段パッケージ７とによって構成される。このとき、図１に示すように、各パッケージには、半導体チップが搭載されている。このように、あるパッケージ（下段パッケージ６）上に他のパッケージ（上段パッケージ７）を積層した構造体を、ＰＯＰ（Package On Package）型の半導体装置と呼ぶことがある。下段パッケージ６と上段パッケージ７との間は、導電性部材を介して互いに電気的に接続される。そのため、各種機能を有するパッケージ間を電気的に接続することで、システム（半導体システム）を構成することができる。パッケージに搭載される半導体チップの機能に制限はないが、例えば、上段パッケージ７に搭載される半導体チップ４として、メモリ系の半導体チップを用い、下段パッケージ６に搭載される半導体チップ２として、メモリ系の半導体チップを制御するロジック系の半導体チップを用いることができる。これにより、システムを構成することができる。
＜下段パッケージ＞
下段パッケージ６は、配線基板（基材、パッケージ基板ともいう）３と、配線基板３上にフリップチップ実装された半導体チップ２と、配線基板３と半導体チップ２との間を封止する封止材（樹脂）１０と、複数の外部端子１６とを有している。
具体的には、図１に示すように、配線基板３の複数のボンディングリード（電極、端子）３ｃと、半導体チップ２の複数の突起電極（突起状電極、柱状電極、バンプ電極、バンプ）１１とが、半田材１１ａを介して接合されるとともに、配線基板３と半導体チップ２との間および上記フリップチップ接合部（１１、１１ａ、３ｃ、結合部ともいう）の外周が、封止材１０によって封止されている。
配線基板３は、例えば、絶縁層３ｈを介して設けられた複数の配線層を有する多層配線基板である。配線３ｇを覆う絶縁層３ｈは、上面３ａと、この上面３ａと反対側の下面（実装面、裏面）３ｂとを有する。絶縁層３ｈの上面３ａには、複数の配線層のうちの最上層の配線層に形成された配線の一部からそれぞれ成る、複数のボンディングリード３ｃおよび複数のプリスタックランド（端子、電極）３ｄが設けられている（図１参照）。ここで、本実施の形態においては、複数のボンディングリード３ｃは、追って詳細に説明するように、チップ搭載領域（１７ｆ）の中央領域（２ａｃ）に形成された中央リード３ｃｃ、チップ搭載領域（１７ｆ）の周縁領域（２ａｐ）に形成された周縁リード３ｃｐとからなる（図２参照）。プリスタックランド３ｄは、上段パッケージ７との接続部である。プリスタックランド３ｄと上段パッケージ７のランド（端子、電極）１２ｄとは、導電性部材９を介して電気的に接続される。本実施の形態の導電性部材９は、例えば、半田ボールである。
また、絶縁層３ｈの上面３ａには、開口部３ｉを有する絶縁膜３ｆが形成されている。絶縁膜３ｆは、例えば、ソルダレジスト膜である。絶縁膜３ｆの開口部３ｉからはボンディングリード３ｃやプリスタックランド３ｄが露出している。
一方、絶縁層３ｈの下面３ｂには、複数のランド３ｅが設けられている。また、絶縁層３ｈの下面３ｂの表層には、開口部３ｊを有する絶縁膜３ｆが形成されている。絶縁膜３ｆは、例えば、ソルダレジスト膜である。絶縁膜３ｆの開口部３ｊからはランド３ｅが露出している。
なお、上記絶縁層３ｈの内部には、その上面３ａ側のボンディングリード３ｃやプリスタックランド３ｄと、その下面３ｂ側のランド３ｅとを電気的に接続する配線や上下の配線間を接続するビアなどが設けられている。
半導体チップ２は、トランジスタなどの複数の半導体素子（図示せず）が形成された半導体基板を有する。複数の半導体素子は、配線層と絶縁層が交互に形成された多層配線層（図示せず）により電気的に接続され、所望の回路が構成される。
また、半導体チップ２は、表面２ａ、表面２ａの反対側に位置する裏面２ｂを備えている。ここでは、上記半導体基板の半導体素子の形成面（主面）側を表面２ａとする。また、半導体チップ２は、表面２ａと裏面２ｂの間に位置する側面を備えている。
半導体チップ２の表面２ａには、複数のボンディングパッド（電極パッド、端子、電極ともいう）２ｃが設けられている。ボンディングパッド２ｃは、例えば、半導体素子間を接続する多層配線層のうちのいずれかの配線と電気的に接続されている。複数のボンディングパッド２ｃの表面上には、それぞれ、突起電極１１が設けられている。突起電極１１は、銅を主成分とする材料よりなり、例えば銅ポストバンプである。ここで、本実施の形態において、複数のボンディングパッド２ｃは、追って詳細に説明するように、半導体チップ２の中央領域（２ａｃ）に形成（配置）された中央パッド２ｃｃと、半導体チップ２の周縁領域（２ａｐ）に形成（配置）された周縁パッド２ｃｐとからなる。また、複数の突起電極１１は、半導体チップ２の中央領域（２ａｃ）に形成された中央電極１１ｃと、半導体チップ２の周縁領域（２ａｐ）に形成された周縁電極１１ｐとからなる（図３参照）。
配線基板３のボンディングリード３ｃは、半導体チップ２のボンディングパッド２ｃと、突起電極１１および半田材１１ａを介して電気的に接続されるため、ボンディングリード３ｃと、ボンディングパッド２ｃ（突起電極１１）とは、対応する位置に配置される。
次いで、図２および図３に示す平面図を参照しながら、下段パッケージの上面および半導体チップの表面２ａの構成を説明するとともに、ボンディングリード、ボンディングパッドおよび突起電極の平面レイアウトについて説明する。図２は、本実施の形態の下段パッケージの上面の構成を示す平面図である。具体的には、図１に示す半導体チップ２より下層の構成を示す平面図である。図３は、本実施の形態の半導体チップの表面の構成を示す平面図である。
図２に示すように、配線基板３の上面からの平面視における形状（平面形状ともいう）は四角形である。例えば、配線基板３の平面形状は、一辺の長さが７ｍｍ〜８ｍｍ程度の正方形である。また、配線基板３上に封止材１０を介して配置された半導体チップ２の平面形状は四角形である。半導体チップ２の平面形状は、配線基板３の平面形状より小さく、例えば、一辺の長さが５ｍｍ程度の正方形である。半導体チップ２は、配線基板３の中央部（チップ搭載領域１７ｆ）に配置され、その外周部からは配線基板３が露出している。
半導体チップ２の側面から、その外側に向かって封止材１０が広がっている。言い換えれば、半導体チップ２のチップ搭載領域１７ｆのみならず、その外側に向かってはみ出すように、封止材１０が広がって配置されている。配線基板３の平面形状および半導体チップ２の平面形状は長方形でもよい。
また、配線基板３の半導体チップ２の配置領域の外周部には、複数のプリスタックランド３ｄ（導電性部材９）が配置されている。配線基板３の４つの側面に沿って、それぞれ複数列（図２では２列）の複数のプリスタックランド３ｄが配置されている。なお、図２においては、半導体チップ２の裏面が四角形に示されるところ、半導体チップ２と配線基板３との接続関係を明確にするため、四角形の内部に、突起電極１１とボンディングリード３ｃのレイアウトを明示してある。
即ち、図２のチップ搭載領域１７ｆにおいては、半導体チップ２の突起電極１１と配線基板３のボンディングリード３ｃとが重なるように配置され、前述したように、これらは、半田材（１１ａ）を介して接合されている。
図２に示すように、複数のボンディングリード３ｃのうち、周縁リード３ｃｐは、半導体チップ２の４つの側面（チップ搭載領域１７ｆの４つの辺）に沿って、その周縁に配置されている。言い換えれば、周縁リード３ｃｐは、Ｘ方向またはＹ方向に並んで、チップ搭載領域１７ｆ（半導体チップ２）の周縁に配置されている。一方、中央リード３ｃｃは、チップ搭載領域１７ｆ（半導体チップ２）の周縁領域（２ａｐ）で囲まれた中央領域（（中央部ともいう）２ａｃ）に配置されている。ここでは、中央リード３ｃｃは、中央領域（２ａｃ）において、Ｙ方向に並んで配置されている。ここで、ボンディングリード３ｃは、絶縁膜（３ｆ）から露出した導体パターン部であり、接合部と引き出し部（配線部）とを有する。接合部は、平面形状が四角形の領域であり、配線部より幅の大きい領域（幅広部ともいう）である。引き出し部は、接合部から延在する接合部より幅の小さい領域（幅狭部ともいう）である。この幅は、ボンディングリード３ｃの延在方向と交差する方向の幅を意味する。例えば、中央リード３ｃｃは、Ｘ方向に延在、言い換えれば、その平面形状において、Ｘ方向に長辺を有し、Ｙ方向に並んで配置されている。よって、この場合、中央リード３ｃｃの平面形状における接合部および引き出し部の幅は、Ｙ方向（即ち、中央リード３ｃｃの延在方向と交差する方向）の長さとなる。このボンディングリード３ｃの接合部の幅をＷ１とする（図５参照）。
図３に示すように、ボンディングパッド２ｃの平面形状は、四角形である。複数のボンディングパッド２ｃのうち、周縁パッド２ｃｐは、半導体チップ２の４つの側面に沿って配置されている。言い換えれば、周縁パッド２ｃｐは、Ｘ方向またはＹ方向に並んで配置される。さらに、別の言い方をすれば、周縁パッド２ｃｐは、平面視において、半導体チップ２の表面２ａの周縁領域（周縁部ともいう）２ａｐに、かつ表面２ａの縁に沿って形成されている。一方、中央パッド２ｃｃは、半導体チップ２の周縁領域２ａｐで囲まれた中央領域（中央部ともいう）２ａｃに、Ｙ方向に並んで配置されている。
突起電極１１は、ボンディングパッド２ｃ上に配置されている。突起電極１１の平面形状は、円形である。言い換えれば、突起電極１１は、円柱状である。なお、突起電極１１を多角柱状としてもよい。
この複数の突起電極１１のうち、周縁電極１１ｐは、周縁パッド２ｃｐ上に配置される。即ち、周縁電極１１ｐは、半導体チップ２の４つの側面に沿って配置されている。言い換えれば、周縁電極１１ｐは、Ｘ方向またはＹ方向に並んで配置される。一方、中央電極１１ｃは、中央パッド２ｃｃ上に配置され、半導体チップ２の周縁領域２ａｐで囲まれた中央領域（中央部ともいう）２ａｃに、Ｙ方向に並んで配置されている。突起電極１１の平面形状の幅、ここでは、円形の直径をＷ２とする（図５参照）。
このように、半導体チップ２に中央パッド２ｃｃを設けることで、ＩＲドロップを低減することができ、回路特性を向上させることができる。例えば、図３に示すように、半導体チップ２の中央領域２ａｃには、複数の回路領域（回路ブロックともいう）ＣＡが設けられている。ここでは、３×３の回路領域ＣＡが設けられている。このような場合、中央部に設けられた回路領域ＣＡに、周縁パッド２ｃｐから電源電位または接地電位（ＧＮＤ）を供給すると、その配線経路においてＩＲドロップが生じる恐れがある。即ち、周縁パッド２ｃｐから遠距離にある回路領域ＣＡにおいて、大きな電力を消費した場合、電流を供給する配線の抵抗が大きいと、配線の抵抗Ｒと電流Ｉの積、つまりＩＲ（Ｖ；ボルト）の電圧降下が生じる。このＩＲドロップが大きくなると、電源電位が動作電位以下となり、所望の回路動作に悪影響を与え得る。
そこで、本実施の形態１においては、半導体チップ２の中央部に設けられた回路領域ＣＡの直上に、中央パッド２ｃｃを設けている。これにより、当該回路領域ＣＡと中央パッド２ｃｃとの距離を短くでき、これらの間の配線の長さを低減することができる。その結果、配線長に起因するＩＲドロップを低減することができ、回路の動作性のばらつきを低減するなど、回路特性を向上させることができる。
また、本実施の形態１においては、ボンディングリード３ｃの接合部の幅Ｗ１を、突起電極１１の幅Ｗ２より大きくしている。言い換えれば、突起電極の端面の幅である突起電極１１の幅Ｗ２を、ボンディングリード３ｃの接合部の幅Ｗ１よりも小さくしている。図４および図５は、ボンディングリードと突起電極のフリップチップ接合部を模式的に示す平面図および断面図である。図４（Ａ）は平面図、図４（Ｂ）は断面図であり、例えば、図２のＡ−Ａ断面部に対応する。図５（Ａ）は平面図、図５（Ｂ）は断面図であり、例えば、図２のＢ−Ｂ断面部に対応する。
図４（Ａ）および（Ｂ）に示すように、突起電極１１とボンディングリード３ｃとが半田材１１ａを介して接合されている。前述したように、ボンディングリード３ｃは、絶縁膜３ｆから露出した接合部３ｃａと引き出し部（配線部）３ｃｂとを有する。
図５（Ａ）および（Ｂ）に示すように、突起電極１１とボンディングリード３ｃとが半田材１１ａを介して接合されている。但し、図５（Ａ）および（Ｂ）に示す方向、即ち、ボンディングリード３ｃの延在方向と交差する方向においては、狭いピッチで、複数のボンディングリード３ｃが並んで配置されている。そこで、ボンディングリード３ｃの接合部の幅（ボンディングリードの延在方向と交差する方向の長さ）Ｗ１を、突起電極１１の幅（直径）Ｗ２より大きくすることにより、ボンディングリード３ｃと突起電極１１との位置ずれによる不具合を抑制することができる。ボンディングリード３ｃの接合部の幅Ｗ１および突起電極１１の幅Ｗ２の値に制限はないが、幅Ｗ１は、例えば、３０μｍ程度、幅Ｗ２は、例えば、２５μｍ程度である。また、ボンディングリード３ｃの接合部３ｃａ間の幅（ピッチ）は、５０μｍ程度である。上記位置ずれによる不具合を抑制するという効果の詳細については、後述の下段パッケージの製造方法の欄でも説明する。
なお、上記ボンディングリード３ｃと半田材１１ａを介して接合されている突起電極１１は、半導体チップ２の表面２ａのボンディングパッド２ｃ上に配置されている。図６は、ボンディングパッドと突起電極の接続部を模式的に示す断面図である。図６に示すように、ボンディングパッド２ｃの表面（図では下側）に突起電極１１が配置され、この突起電極１１が、図４および図５に示すように、半田材１１ａを介してボンディングリード３ｃに接合されている。なお、図１においては、図示は省略したが、ボンディングパッド２ｃは、絶縁膜よりなる保護膜（パッシベーション膜ともいう）２ｐにより覆われ、開口部を介して突起電極１１と接続されている。ここでは、開口部の幅（径）は、突起電極１１の幅Ｗ２より小さく設定されている。この突起電極１１の高さを“Ｈ１”とする。
＜上段パッケージ＞
上段パッケージ７は、配線基板１２と、配線基板１２上にダイボンド材１３を介して搭載された半導体チップ４と、半導体チップ４と配線基板１２とを電気的に接続するワイヤ１５と、ワイヤ１５の周囲を覆う封止体１４とを有している（図１参照）。
配線基板１２は、例えば、絶縁層１２ｅを介して設けられたランド（端子、電極）１２ｄとボンディングリード（リード、電極、端子）１２ｃとを有する。
絶縁層１２ｅの上面１２ａには、複数のボンディングリード１２ｃが設けられている。また、絶縁層１２ｅの上面１２ａには、開口部１２ｇを有する絶縁膜１２ｆが形成されている。絶縁膜１２ｆは、例えば、ソルダレジスト膜である。絶縁膜１２ｆの開口部１２ｇからはボンディングリード１２ｃが露出している。一方、絶縁層１２ｅの下面１２ｂには、複数のランド１２ｄが設けられている。また、絶縁層１２ｅの下面１２ｂには、開口部１２ｈを有する絶縁膜１２ｆが形成されている。絶縁膜１２ｆは、例えば、ソルダレジスト膜である。絶縁膜１２ｆの開口部１２ｈからはランド１２ｄが露出している。
なお、上記絶縁層１２ｅの内部には、その上面１２ａ側のボンディングリード１２ｃと、その下面１２ｂ側のランド１２ｄとを電気的に接続するビアなどが設けられている。
半導体チップ４は、トランジスタなどの複数の半導体素子（図示せず）が形成された半導体基板を有する。複数の半導体素子は、配線層と絶縁層が交互に形成された多層配線層（図示せず）により電気的に接続され、所望の回路が構成される。
また、半導体チップ４は、表面４ａ、表面４ａの反対側に位置する裏面４ｂを備えている。ここでは、上記半導体基板の半導体素子の形成面側を表面４ａとする。
半導体チップ４の表面４ａには、複数のボンディングパッド（電極パッド、端子、電極ともいう）４ｃが設けられている。ボンディングパッド４ｃは、例えば、半導体素子間を接続する多層配線層のうちのいずれかの配線と電気的に接続されている。
配線基板１２のボンディングリード１２ｃと、半導体チップ４の表面４ａのボンディングパッド４ｃとは、ワイヤ１５を介して接続されている。このように、半導体チップ４の表面４ａのボンディングパッド４ｃと配線基板１２のボンディングリード１２ｃとをワイヤ１５を介して接続する構成であるため、半導体チップ４の裏面４ｂと配線基板１２の上面とがダイボンド材１３を介して接合されている。半導体チップ４上および複数のワイヤ１５の外周を含む配線基板１２の上面側は、封止体１４によって封止されている。
なお、図示は省略するが、配線基板１２の平面形状は四角形である。また、半導体チップ４の平面形状は四角形であり、配線基板１２の平面形状より小さい。半導体チップ４は、配線基板１２の中央部に配置され、その外周部からは配線基板１２が露出している。
このような上段パッケージ７が、複数の導電性部材９を介して下段パッケージ６上に搭載され、これによって電子装置であるＰＯＰ１が構成されている。
なお、本実施の形態では、下段パッケージ６の配線基板３が４層の配線層構造の多層配線基板であり、上段パッケージ７の配線基板１２が２層の配線層構造の多層配線基板である場合を説明したが、各基板の配線層数はこれらに限定されるものではない。
［製法説明］
次いで、図面を参照しながら、本実施の形態の下段パッケージの製造方法を説明するとともに、当該下段パッケージの構成をより明確にする。
＜下段パッケージの製造方法＞
図７〜図２０（図１６および図１７を除く）は、下段パッケージの製造工程を示す平面図または断面図である。
１．配線基板（多数個取り基板）準備
図７および図８に示す多数個取り基板（配線基板）１７を準備する。多数個取り基板１７は、上面（表面、チップ搭載面）１７ａと、上面１７ａとは反対側の下面（裏面、実装面）１７ｂとを有している（図８）。さらに、多数個取り基板１７は、複数のデバイス形成部１７ｃ、複数のデバイス形成部１７ｃのうちの互いに隣り合うデバイス形成部１７ｃの間に設けられた切断部（除去部、ダイシング部）１７ｄ、および平面視において複数のデバイス形成部１７ｃの周囲に設けられた枠部１７ｅを備えている（図７）。
また、上面１７ａ側の複数のデバイス形成部１７ｃのそれぞれは、四角形であり、その中央部には、四角形のチップ搭載領域１７ｆが設けられている。また、各チップ搭載領域１７ｆには、複数のボンディングリード３ｃが露出している。複数のボンディングリード３ｃのうち、周縁リード３ｃｐは、チップ搭載領域１７ｆの４つの辺に沿って、その周縁（周縁領域２ａｐ）に配置されている。一方、中央リード３ｃｃは、周縁リード３ｃｐの内側であって、チップ搭載領域１７ｆの中央領域（２ａｃ）に配置されている。また、デバイス形成部１７ｃの周縁部には、複数のプリスタックランド３ｄが形成されている。複数のプリスタックランド３ｄは、デバイス形成部１７ｃの４つの辺に沿って形成され、図７においては、複数列（ここでは、２列）のプリスタックランド３ｄが形成されている。また、多数個取り基板１７の上面には、複数のボンディングリード３ｃおよびプリスタックランド３ｄのそれぞれの上部に開口部を有する絶縁膜３ｆであるソルダレジスト膜が形成されている（図８）。
また、多数個取り基板１７の下面１７ｂ側には、上面１７ａ側の複数のボンディングリード３ｃと電気的に接続された複数のランド３ｅが形成されている（図８）。複数のランド３ｅは、デバイス形成部１７ｃの４つの辺に沿って形成され、複数列（ここでは、４列）のランド３ｅが形成されている（図１８参照、図１８においては、ランド３ｅ上の外部端子１６を表示している。）。また、多数個取り基板１７の下面１７ｂ側には、複数のランド３ｅのそれぞれの上部に開口部を有する絶縁膜３ｆであるソルダレジスト膜が形成されている。
多数個取り基板１７は、絶縁層３ｈを介して設けられた複数の配線（配線層）３ｇを有する多層配線基板であり、配線３ｇ、ボンディングリード３ｃ、プリスタックランド３ｄおよびランド３ｅは、導電性部材からなる。このうち、ボンディングリード３ｃ、プリスタックランド３ｄおよびランド３ｅは、例えば銅（Ｃｕ）を主成分とする材料からなる。このような、多数個取り基板１７は、例えばビルドアップ工法によって形成することができる。また、上記導電性部材からなる導体パターンは、絶縁層３ｈの上面３ａや下面３ｂに、サブトラクト法やセミアディティブ法などの工法を用いて形成することができる。セミアディティブ法は、絶縁層上にめっき膜を薄く形成し、導体パターンを形成しない領域にフォトレジスト膜を形成し、フォトレジスト膜の非形成部分にめっき膜を厚く形成した後、フォトレジスト膜とその下部の薄いめっき膜を除去することにより、導体パターンを形成する方法である。一方、サブトラクト法は、絶縁層上に金属膜を形成し、不要な部分を薬液などにより溶解して除去する（エッチングするともいう）ことにより、金属膜よりなる導体パターンを形成する方法である。このような工法によれば、微細な導体パターンを狭ピッチで形成することができる。
また、各ボンディングリード３ｃのそれぞれの表面には、半田材１１ａが形成されている（図８）。半田材１１ａの形成方法に制限はないが、例えば、めっき法を用いて形成することができる。例えば、各ボンディングリード３ｃとめっき液を接触させ、各ボンディングリード３ｃ上に半田よりなるめっき膜を半田材１１ａとして形成する。このように、無電界めっきにより半田材１１ａを形成してもよい。また、ボンディングリード３ｃのうち、所望の領域のみに半田材１１ａを形成する場合には、めっき膜を形成しない領域を予めフォトレジスト膜で覆っておいてもよい。また、フォトレジスト膜の下層に予め給電層を形成しておき、電界めっきにより、半田材１１ａを形成してもよい。この場合、めっき膜の形成後、めっき膜をマスクとして給電層を除去する。
また、半田材１１ａを印刷法や半田粒子を用いた方法により形成してもよい。例えば、ボンディングリード３ｃ上を含む多数個取り基板１７上に、半田ペーストを印刷法などを用いて塗布する。半田ペーストには、半田成分を活性化するフラックス成分が含まれている。次いで、熱処理を施す。これにより、溶融半田がボンディングリード３ｃ（主として接合部）上に凝集する。次いで、冷却により、溶融半田を凝固させ、フラックスの残渣を取り除く。これにより、半田材１１ａが形成された多数個取り基板１７を得ることができる。また、半田粒子をボンディングリード３ｃに付着させることにより半田材１１ａを形成する場合には、例えば、まず、多数個取り基板１７のボンディングリード３ｃを処理液と接触させ、その表面に化学反応により粘着膜を形成する。次いで、ボンディングリード３ｃの表面を乾燥した後、ボンディングリード３ｃの表面上を含む多数個取り基板１７の上面に、半田粒子を塗布する。これにより、粘着膜に半田粒子が付着する。さらに、半田粒子上を含む多数個取り基板１７上に、フラックスペーストを塗布し、熱処理を施した後、溶融半田を冷却し、不要なフラックスを取り除く。このような方法によっても、半田材１１ａが形成された多数個取り基板１７を得ることができる。
半田材１１ａとしては、例えば、鉛フリー半田を用いることができる。鉛フリー半田としては、例えば、錫（Ｓｎ）、錫−ビスマス（Ｓｎ−Ｂｉ）または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）を主成分とする半田材を用いることができる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味する。この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
また、半田材１１ａに換えて、金属膜をボンディングリード３ｃ上に形成してもよい。この金属膜は、例えば、上記めっき法（無電界めっき、電解めっき）により形成することができる。金属膜としては、例えば、金（Ａｕ）を主成分とするめっき膜やニッケル（Ｎｉ）を主成分とするめっき膜などを用いることができる。ニッケル（Ｎｉ）を主成分とするめっき膜としては、ニッケル（Ｎｉ）と他の金属（例えば、金（Ａｕ）やパラジウム（Ｐｄ）など）の合金よりなるめっき膜を用いることができる。
このように、ボンディングリード３ｃ上に、半田材１１ａや金属膜を配置することにより、ボンディングリード３ｃの表面に酸化膜などの不所望な膜が生成することを防止することができ、ボンディングリード３ｃと半田材１１ａや金属膜との接合強度を向上させることができる。
２．半導体チップ準備
次いで、半導体チップ２を準備する。半導体チップ２の構成は、図１〜図３を参照して説明したとおりである。前述したとおり半導体チップ２は、トランジスタなどの複数の半導体素子（図示せず）が形成された半導体基板を有する。半導体チップ２の表面２ａには、複数の突起電極１１が形成されている（図１、図３参照）。この突起電極１１は、例えば銅ポストバンプであり、銅よりなるポスト部の表面に半田材１１ａが形成されている。突起電極１１および半田材１１ａの形成方法に制限はないが、突起電極１１および半田材１１ａを、半導体チップ２を切り出す前のウエハ（略円形の半導体基板）の状態で、一括して形成してもよい。ウエハの複数のチップ領域には、トランジスタなどの半導体素子が複数形成されている。各半導体素子は、多層配線を介して電気的に接続され、このうち、最上層には、ボンディングパッド２ｃが形成される。このようなウエハ上のボンディングパッド２ｃの表面に突起電極１１を形成する。図９〜図１１は、突起電極および半田材の形成工程の一例を示す断面図である。なお、２ｆは、ボンディングパッド２ｃの下層に位置する絶縁膜である。突起電極１１は、例えば、めっき法により形成することができる。例えば、ウエハ状態において、突起電極１１の形成領域に開口部を有するマスクＭを形成する（図９）。このマスクの開口部内に、銅などの金属をめっき成長させる。このようなめっき法によれば、ボンディングパッド２ｃに加わるストレスを低減しつつ、突起電極１１を形成することができる。例えば、突起電極をボンディングパッド２ｃに圧着する方式と比較し、大幅にストレスを低減できる。また、複数のチップ領域を有するウエハ状態で、突起電極１１を一括して形成することができるため、製造効率を向上させることができる。
次いで、突起電極１１の端面上に半田材１１ａを形成する（図１０）。銅などの金属のめっき成長に引き続き、半田を成長させることにより半田材１１ａを形成する。このように連続して、突起電極１１および半田材１１ａを形成することにより、金属と半田との界面に酸化膜などの不所望な膜が生成することを防止することができ、突起電極１１と半田材１１ａとの接合強度を向上させることができる。次いで、マスクＭを除去した後、熱処理を施し、半田材１１ａの少なくとも一部を溶融させ、次いで、溶融半田を冷却する。この際、溶融半田の表面張力により、半田材１１ａは、ドーム形状となる（図１１）。このようにして、ボンディングパッド２ｃ上の突起電極１１上に半田材１１ａが形成されたウエハが得られる。
次いで、必要に応じて、ウエハの裏面を研磨することにより、ウエハを薄膜化し、ウエハをチップ領域毎に分割（個片化）する。例えば、ウエハのチップ領域間に位置するスクライブラインに沿ってウエハを切断し、分割する。切断方法に制限はないが、例えば、ダイシングブレード（回転刃）を用いた切断方法やレーザを用いた切断方法を用いることができる。
このようにして、突起電極１１上に半田材１１ａが形成された半導体チップ２を複数個取得することができる。
３．封止材配置
図１２および図１３に示すように、多数個取り基板１７の上面１７ａ側に封止材１０を貼り付ける（配置する）。本実施の形態では、封止材１０として、フィルム状の封止材（ＮＣＦ：Non Conductive Film）１０を多数個取り基板１７の上面１７ａ側の各チップ搭載領域１７ｆ毎に配置する。
この封止材１０は、絶縁性の材料からなるものであり、フィルム状の封止材としては、例えば熱硬化性のエポキシ系樹脂等を用いることができる。この封止材１０の厚さをＴ１とする。後述するように、熱を加えることにより、ボンディングリード３ｃと突起電極１１とを半田材１１ａを介して接合する方式では、フリップチップ接合部（１１、１１ａ、３ｃ）の熱が冷めた際に、破断等の接合不良が発生し易い。そこで、本実施の形態では、半導体チップ２をチップ搭載領域１７ｆに搭載するダイボンド工程の前に予め封止材１０をチップ搭載領域１７ｆに配置している。これにより、上記接合とフリップチップ接合部の封止（保護）を一度に行うことができるため、上記接続不良を低減することができる。また、フィルム状の封止材１０を用いることで、後述するペースト状の封止材を用いる場合と比較し、貼りつける領域（形状）や膜厚の調整が容易となる。
４．ダイボンド
図１４および図１５に示すように、まず、吸着ツール２０によって半導体チップ２の裏面２ｂを吸着し、ダイボンド用のステージ８によって支持された多数個取り基板１７の上面１７ａに設けられた各デバイス形成部１７ｃのチップ搭載領域１７ｆに、半導体チップ２を搬送する。これにより、半導体チップ２の表面２ａが、多数個取り基板１７の上面１７ａ側と対向するように、チップ搭載領域１７ｆに配置される。この際、半導体チップ２のボンディングパッド２ｃ（突起電極１１）と配線基板３のボンディングリード３ｃとが対応するように位置合わせする。言い換えれば、半導体チップ２の表面２ａが多数個取り基板１７の上面７ａと対向するように、かつ複数の突起電極１１のそれぞれの端面が複数のボンディングリード３ｃのそれぞれの接合部と対向するように、吸着ツール２０を用いて、半導体チップ２を多数個取り基板１７のチップ搭載領域１７ｆ上に搬送する。
この後、半導体チップ２をチップ搭載領域１７ｆに配置したら、吸着ツール２０の吸着を停止し、半導体チップ２から吸着ツール２０を移動させる（引き離す）。
次いで、ツール汚染対策用の耐熱シート２２を介して加熱ツール２１を半導体チップ２の裏面２ｂに押し当て（接触させ）、半導体チップ２に荷重（ここでは垂直荷重が好ましい）を印加し、かつ半導体チップ２を介してフリップチップ接合部（１１、１１ａ、３ｃ）を加熱する。この加熱により、多数個取り基板１７のボンディングリード３ｃ上の半田材１１ａと半導体チップ２の突起電極１１の表面の半田材１１ａとが溶融し、ボンディングリード３ｃと突起電極１１が半田材１１ａを介して接合する。言い換えれば、ボンディングリード３ｃと突起電極１１が半田材１１ａを介して電気的に接続される。また、封止材（ここでは、フィルム状の封止材）１０も溶融し、半導体チップ２と多数個取り基板１７との隙間、さらにはフリップチップ接合部（１１、１１ａ、３ｃ）の周囲がこの封止材１０により封止（保護）される。この際、厚さＴ１の封止材１０は、溶融と荷重によりチップ搭載領域１７ｆの外周に押し出される。よって、封止後の封止材１０の厚さはＴ２（＜Ｔ１）となる。
また、封止材１０の厚さＴ１を、突起電極１１の高さ（Ｈ１）より大きく設定する、言い換えると、突起電極１１の高さ（Ｈ１）を、上記の封止材配置工程において多数個取り基板１７の各デバイス形成部１７ｃにおけるチップ搭載領域１７ｆに配置された封止材１０の厚さＴ１よりも低くすることで、溶融した封止材１０を、半導体チップ２と多数個取り基板１７との隙間およびフリップチップ接合部（１１、１１ａ、３ｃ）の周囲に充填することができる。この突起電極１１の高さ（Ｈ１）は、ボンディングパッド２ｃの表面から突起電極１１の端面までの距離である（図６参照）。
なお、耐熱シート２２を用いずに直接、加熱ツール２１を半導体チップ２に押し当ててフリップチップ接合を行っても良い。但し、加熱ツール２１の汚染対策を考慮した場合は、耐熱シート２２を使用し、封止材１０が加熱ツール２１に付着しないようにすることが好ましい。
また、多数個取り基板１７のボンディングリード３ｃ上の半田材１１ａの溶融は、ステージ８側から多数個取り基板１７を介して熱を印加して行ってもよいし、ステージ８と加熱ツール２１の両側から熱を印加してもよい。また、荷重を印加する前に予備加熱を行ってもよい。
この後、封止材１０が硬化する。これにより、ダイボンド工程を完了する。
このように、多数個取り基板１７上に、溶融した封止材１０を介して半導体チップ２を押し当てた場合、半導体チップ２の位置ずれが生じやすい。例えば、半導体チップ２がＸ方向、Ｙ方向または斜め方向にずれて接合され得る。例えば、半導体チップ２がＸ方向にずれた場合、Ｘ方向に並ぶボンディングパッド２ｃにおいては、隣のボンディングパッド２ｃや突起電極１１と近接することとなり、短絡の要因となり得る。特に、半田材１１ａを用いて接合する場合には、半田材１１ａが突起電極１１の外周にはみ出すため、ずれと半田材１１ａのはみ出しにより、さらに短絡（半田ブリッジともいう）の発生率が高くなる。特に、中央電極１１ｃが形成されている場合、この電極により、溶融した封止材（１０）の流れが抑制され、ずれが生じ易くなる。さらに、発明者の検討によれば、中央リード３ｃｃの延在方向（図２においては、Ｘ方向）に、半導体チップ２が流され易いことが判明している。言い換えれば、中央リード３ｃｃの延在方向にずれが生じやすい傾向にある。このような場合、中央リード３ｃｃの延在方向（図２においては、Ｘ方向）に並ぶ周縁リード３ｃｐ部において、ずれの影響が大きくなる。
特に、図１６および図１７に示すように、ボンディングリード３ｃの接合部の幅Ｗ１が、突起電極１１の幅Ｗ２より小さい場合には、ずれと半田材（１１ａ）のはみ出しにより、さらに短絡（半田ブリッジともいう）の発生率が高くなる（図１７参照）。図１６および図１７は、ボンディングリードの接合部の幅が、突起電極の幅より小さい場合のフリップチップ接合部を模式的に示す平面図である。
具体的には、図１６に示すようにボンディングリード３ｃのほぼ中央に突起電極１１が位置する場合の突起電極１１と隣のボンディングリード３ｃとの間隔をＳ１とする。これに対し、図１７に示すようにボンディングリード３ｃと突起電極１１との位置がずれた場合には、突起電極１１と隣のボンディングリード３ｃとの間隔Ｓ２が間隔Ｓ１より小さくなる。さらに、ボンディングリード３ｃと突起電極１１との間の半田材が隣のボンディングリード側にはみ出す場合には、半田材（１１ａ）と隣のボンディングリード３ｃとの間隔が間隔Ｓ１より小さくなる。このように、ボンディングリード３ｃと突起電極１１との位置ずれや半田材（１１ａ）のはみ出しにより、短絡の発生率が高くなる。
このような突起電極１１の位置ずれは、溶融した封止材１０がチップ搭載領域１７ｆからその外周にはみ出る（移動する）ために、突起電極１１も押し流される（移動する）ことが要因であると考えられる。この際、チップ搭載領域１７ｆに配置されるボンディングパッド２ｃの数やピッチが揃っていれば、溶融した封止材１０の広がり方は、チップ搭載領域１７ｆどの辺に対してもほぼ均一となると考えられる。このため、位置ずれは生じ難いが、本実施の形態のように、中央電極（コアバンプともいう）１１ｃが形成されている場合、中央電極１１ｃの配列方向によって、溶融した封止材１０の広がり方が不均一となり、例えば、中央リード３ｃｃの延在方向（図２においては、Ｘ方向）に、半導体チップ２が流され易くなるものと考えられる。
これに対し、本実施の形態においては、ボンディングリード３ｃの接合部の幅Ｗ１を、突起電極１１の幅Ｗ２より大きくしたので（図５等参照）、位置ずれの許容範囲を大きくすることができる。これにより、ボンディングリード３ｃと突起電極１１との電気的接続を良好にすることができる。また、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。また、半田材１１ａのはみ出しをボンディングリード３ｃの接合部内に収めることができ、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。
また、フィルム状の封止材１０は、溶融時において、後述するペースト状の封止材より粘度が大きいため、溶融した封止材１０の流れが制限され易く、ずれが生じやすいため、本実施の形態の適用による効果が大きい。
さらに、ボンディングリード３ｃの接合部３ｃａに繋がる配線部３ｃｂが接合部３ｃａから一方向にのみ引き出されている、いわゆる“片持ちタイプ”のボンディングリードを用いた場合には、後述する“両持ちタイプ”のボンディングリードと比較し、ボンディングリード（絶縁膜から露出した部分）が変形し易く、位置ずれが生じやすいため、本実施の形態の適用による効果が大きい。
また、封止材１０が加熱ツール２１に付着しないように、耐熱シート２２を介して加熱ツール２１を半導体チップ２の裏面２ｂに押し当てる場合には（図１５参照）、加熱ツール２１により半導体チップ２を吸着し難く、位置ずれが生じやすいため、本実施の形態の適用による効果が大きい。但し、この位置ずれ対策については、耐熱シート２２に穴をあけて、半導体チップ２を吸着することにより改善することが可能である。
５．外部端子形成
図１８および図１９に示すように、多数個取り基板１７の下面１７ｂ側の複数のランド３ｅに外部端子１６をそれぞれ形成する。なお、外部端子１６は、例えば半田ボール等のボール状電極である。このようなボール状電極を格子状に配置した端子構造はＢＧＡ（Ball Grid Array）と呼ばれる。この外部端子１６の形状はボール状に限定されるものではなく、例えば、ランド３ｅの表面に半田膜を設けて平面電極構造としてもよい。このような端子構造は、ＬＧＡ（Land Grid Array）と呼ばれる。
また、上記半田ボールや各半田材等、本実施の形態で使用する半田材は、鉛（Ｐｂ）を実質的に含まない、鉛フリー半田を用いることができる。鉛フリー半田としては、例えば、錫（Ｓｎ）、錫−ビスマス（Ｓｎ−Ｂｉ）または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）を主成分とする半田材を用いることができる。
６．個片化
図２０に示すように個片化を行う。ここでは、回転する切断刃であるダイシング用のブレード２３を用いて個片化を行う。詳細には、多数個取り基板１７の表裏を反転させ、多数個取り基板１７の下面１７ｂ側を上方に向けた状態で、下方を向いた上面１７ａ側をダイシング用治具２４によって保持し、この状態で、多数個取り基板１７の上方からブレード２３を進入・回転させてダイシングを行う。なお、個片化は、ブレード２３を用いたダイシングによる切断に限らず、金型による切断を行ってもよい。
これにより、図１に示す下段パッケージ６の組み立てが完了する。
＜上段パッケージの製造方法＞
上段パッケージ７の製造方法に制限はないが、例えば、次のようにして製造することができる。例えば、配線基板１２上にダイボンド材１３を塗布し、半導体チップ４の表面４ａを上側として搭載することにより、配線基板１２上に半導体チップ４の裏面４ｂを固着する（図１参照）。次いで、半導体チップ４のボンディングパッド４ｃと配線基板１２のボンディングリード１２ｃとをワイヤ１５を用いて接続する（ワイヤボンディング）。次いで、半導体チップ４の表面４ａ上およびワイヤ１５の周囲を含む配線基板１２の上部に、樹脂等の封止材を塗布し、硬化させることより封止体１４を形成する。次いで、配線基板１２の下面の複数のランド１２ｄに、導電性部材９として半田ボールをそれぞれ接続する。例えば、ランド１２ｄに、半田ボール配置し、加熱することにより、ランド１２ｄの表面に半田ボールを接合する。なお、印刷法やめっき法などで、半田材をランド１２ｄの表面に形成することにより突起電極を形成し、導電性部材９として用いてもよい。
＜半導体装置（ＰＯＰ）の製造方法＞
図２１は、半導体装置（ＰＯＰ）の製造方法の一例を示す断面図である。図２１に示すように、下段パッケージ６の複数のプリスタックランド３ｄのそれぞれに、予め導電性部材（例えば半田材）２５を形成しておく。次いで、プリスタックランド３ｄに形成された導電性部材２５と上段パッケージ７のランド１２ｄに形成された導電性部材９を溶融し、接続する。これにより、上段パッケージ７と下段パッケージ６とを電気的に接続することができ、半導体装置（ＰＯＰ）を製造することができる。
以下に、本実施の形態１の変形例について説明する。
（変形例１）
上記実施の形態においては、半田材として、鉛フリー半田を例に説明したが、鉛含有半田（例えば、鉛（Ｐｂ）と錫（Ｓｎ）の合金）を用いてもよい。
（変形例２）
上記実施の形態においては、配線基板３の複数のボンディングリード３ｃのうち、複数の周縁リード３ｃｐが、チップ搭載領域１７ｆの４つの辺に沿って一列に配置されている例について説明したが（図２参照）、複数の周縁リード３ｃｐを、チップ搭載領域１７ｆの４つの辺に沿って二列に配置してもよい。この場合、図２２に示すように、１列目の複数の周縁リード３ｃｐに対し２列目の複数の周縁リード３ｃｐをそれぞれ千鳥状に配置してもよい。図２２は、本実施の形態の半導体装置の変形例２の構成を示す平面図である。
この場合、半導体チップ２の複数のボンディングパッド２ｃのうち、複数の周縁パッド２ｃｐも千鳥状に配置される。また、半導体チップ２の複数のボンディングパッド２ｃの表面上にそれぞれ配置された複数の突起電極１１も、千鳥状に配置される。
（変形例３）
上記実施の形態においては、ボンディングリード３ｃを構成する接合部と引き出し部（配線部）のうち、接合部３ｃａの平面形状を四角形としたが（図５参照）、図２３に示すように、接合部３ｃａの平面形状を円形としてもよい。図２３は、本実施の形態の半導体装置の変形例３の構成を示す平面図および断面図である。この場合、接合部の幅Ｗ１は、円形の直径（接合部の径）となり、突起電極１１の平面形状の幅（円形の直径）Ｗ２より大きくなる。言い換えれば、突起電極１１の平面形状の幅（突起電極１１の端面の幅）Ｗ２は、接合部の径Ｗ１より小さくなる。
（変形例４）
上記実施の形態において説明したように、半導体チップ２の表面２ａは、絶縁膜よりなる保護膜（パッシベーション膜ともいう）２ｐにより覆われ、開口部を介して突起電極１１とボンディングパッド２ｃとが接続されている（図６参照）。この図６においては、開口部の幅（径）を、突起電極１１の幅Ｗ２より小さくしたが、図２４に示すように、開口部の幅（径）を、突起電極１１の幅Ｗ２より大きくしてもよい。図２４は、本実施の形態の半導体装置の変形例４の構成を示す平面図および断面図である。断面図は、例えば、平面図のＤ−Ｄ断面部に対応する。この場合、保護膜２ｐの開口部は、突起電極１１の幅Ｗ２より大きく、保護膜２ｐの開口部内であって、突起電極１１の外周においては、ボンディングパッド２ｃの表面が露出している。
（変形例５）
実施の形態１においては、中央領域（２ａｃ）に形成された中央パッド２ｃｃおよび中央電極（コアバンプともいう）１１ｃを有する半導体チップ２を例に説明したが（図３参照）、これに限らず、図２５に示すように、中央パッド２ｃｃおよび中央電極（コアバンプともいう）１１ｃを有さない半導体チップ２を用いてもよい。図２５は、本実施の形態の半導体装置に用いられる半導体チップの表面の構成を示す平面図である。
この場合、実施の形態１（図３）の場合と異なり、複数のボンディングパッド２ｃが、周縁パッド２ｃｐのみで構成され、中央パッド２ｃｃが設けられていない。また、複数の突起電極１１が、周縁電極１１ｐのみで構成され、中央電極１１ｃが設けられていない。
但し、実施の形態１（図３）の場合、周縁パッド２ｃｐが、半導体チップ２の４つの側面に沿って、それぞれ９個ずつ並んで均等に配置されているのに対し、本実施の形態（図２５）においては、各側面に沿って並ぶ周縁パッド２ｃｐの数が異なり、周縁パッド２ｃｐのレイアウトが不均一となっている。以下、詳細に説明する。
図２５に示す半導体チップ２においては、例えば、３×３の回路領域（ＣＡ、ＣＡｈ）が設けられている。このうち、１行目の３つの回路領域（図２５においては、最上段の回路領域）には、例えば、発熱源となる素子（例えば、ＭＯＳ−ＦＥＴ）を有する回路が設けられている。このような、発熱源となる素子を有する回路領域を“ＣＡｈ”で示す。回路領域ＣＡｈの近傍の領域においては、周縁パッド２ｃｐが密に配置されている。具体的には、半導体チップ２のＸ方向に延在する側面（辺）のうち、回路領域ＣＡｈに近い側面（辺）で、かつ、複数の回路領域ＣＡｈの配列方向と並ぶ側面（辺）、すなわち、図２５で言う半導体チップ２の上辺に沿って、１１個の周縁パッド２ｃｐが並んで配置されている。また、半導体チップ２のＹ方向に延在する側面（辺）においては、１０個の周縁パッド２ｃｐが回路領域ＣＡｈに近づくように、図２５で言う半導体チップ２の上辺に全体的に寄っている。これに対し、半導体チップ２のＸ方向に延在する側面（辺）のうち、回路領域ＣＡｈから遠い側面（辺）、すなわち、図２５で言う半導体チップ２の下辺に沿って、９個の周縁パッド２ｃｐが並んで配置されている。このように、半導体チップの表面（主面）の各辺に沿ってそれぞれ形成された周縁パッド２ｃｐのうち、半導体チップの表面の第１辺（例えば、回路領域ＣＡｈの近傍の辺であって、図２５で言う上辺）に沿って形成された周縁パッド２ｃｐの総数は、半導体チップの表面の他の辺（例えば、回路領域ＣＡｈから遠い辺であって、図２５で言う下辺）に沿ってそれぞれ形成された複数の周縁パッド２ｃｐの総数と異なる。この周縁パッド２ｃｐ上には、周縁電極１１ｐが設けられるため、周縁電極１１ｐのレイアウトも、周縁パッド２ｃｐと同様に不均一となっている。また、周縁電極１１ｐと対応して設けられる周縁リード３ｃｐのレイアウトも不均一となっている。
このように、中央パッド２ｃｃが設けられていない場合であっても、周縁パッド２ｃｐ（周縁電極１１ｐ）のレイアウトが不均一である場合には、封止材（１０）の流れが、不均一な周縁パッド２ｃｐ（周縁電極１１ｐ）により抑制され、ずれが生じやすくなる。
このため、実施の形態１と同様に、ボンディングリード３ｃの接合部の幅Ｗ１を、突起電極１１の幅Ｗ２より大きくすることにより（図５参照）、位置ずれの許容範囲を大きくすることができ、ボンディングリード３ｃと突起電極１１との電気的接続を良好にすることができる。また、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。また、半田材１１ａのはみ出しをボンディングリード３ｃの接合部内に収めることができ、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。
（変形例６）
実施の形態１においては、封止材１０として、フィルム状の封止材（ＮＣＦ：Non Conductive Film）１０を用いたが、ペースト状の封止材１０Ｎ（ＮＣＰ：Non Conductive Paste）を用いてもよい。図２６は、本実施の形態の半導体装置（下段パッケージ）の製造工程を示す断面図である。
この場合、図２６に示すように、多数個取り基板１７の上面１７ａ側に、ペースト状の封止材１０Ｎを塗布（吐出）する。例えば、ペースト状の封止材１０Ｎを、チップ搭載領域１７ｆの中央部に塗布する。この封止材１０Ｎは、絶縁性の材料からなるものであり、例えば熱硬化性のエポキシ系樹脂等を用いることができる。封止材１０Ｎの塗布量は、例えば、封止後の封止材１０Ｎの厚さＴ２を考慮し、封止の際、半導体チップ２と多数個取り基板１７との隙間から封止材１０Ｎがチップ搭載領域１７ｆの外側に向かってはみ出す程度の量とする。次いで、吸着ツール２０によって半導体チップ２の裏面２ｂを吸着し、多数個取り基板１７の上面１７ａ側のチップ搭載領域１７ｆ上に半導体チップ２を搬送し、搬送後、吸着を停止してチップ搭載領域１７ｆ上に配置する。この際、半導体チップ２のボンディングパッド２ｃ（突起電極１１）と配線基板３のボンディングリード３ｃとが対応するように位置合わせする。
次いで、ツール汚染対策用の耐熱シート２２を介して加熱ツール２１を半導体チップ２の裏面２ｂに押し当て、半導体チップ２に荷重（ここでは垂直荷重が好ましい）を印加し、かつ半導体チップ２を介してフリップチップ接合部（１１、１１ａ、３ｃ）を加熱する。この加熱により、多数個取り基板１７のボンディングリード３ｃ上の半田材１１ａと半導体チップ２の突起電極１１の表面の半田材１１ａとが溶融し、ボンディングリード３ｃと突起電極１１が直接または半田材１１ａを介して接合する。また、封止材１０Ｎは押し広げられ、半導体チップ２と多数個取り基板１７との隙間、さらにはフリップチップ接合部の周囲がこの封止材１０Ｎにより封止（保護）される。この後、封止材１０Ｎが硬化する。
このように、ペースト状の封止材１０Ｎを用いた場合であっても、中央電極１１ｃや不均一な周縁パッド２ｃｐのレイアウトにより、溶融した封止材（１０Ｎ）の流れが抑制され、ずれが生じ易くなる。このため、実施の形態１と同様に、ボンディングリード３ｃの接合部の幅Ｗ１を、突起電極１１の幅Ｗ２より大きくすることにより（図５参照）、位置ずれの許容範囲を大きくすることができ、ボンディングリード３ｃと突起電極１１との電気的接続を良好にすることができる。また、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。また、半田材１１ａのはみ出しをボンディングリード３ｃの接合部内に収めることができ、隣り合うボンディングパッド２ｃや突起電極１１間の短絡を抑制することができる。
（変形例７）
実施の形態１においては、半導体チップ２側および配線基板３側の双方に半田材を設けたが、いずれか一方の半田材を省略してもよい。図２７は、本実施の形態の半導体装置（下段パッケージ）の製造工程を説明するための断面図である。
図２７（Ａ）は、双方に半田材を設けた場合の断面図である。この場合、実施の形態１で説明したように、半導体チップ２の突起電極１１の表面に半田材１１ａを設けるとともに、配線基板３のボンディングリード３ｃ上にも半田材１１ａを設け、突起電極１１とボンディングリード３ｃとを半田材１１ａを介して接合する。
これに対し、図２７（Ｂ）においては、配線基板側の半田材が設けられていない。即ち、配線基板の絶縁層３ｈ上に設けられたボンディングリード３ｃの表面には、半田材が設けられておらず、この場合、配線基板の表面には、ボンディングリード３ｃが露出している。
このボンディングリード３ｃの上部に、封止材１０を配置し、さらに、ボンディングリード３ｃの上部に、半導体チップ２の突起電極１１を半田材１１ａを介して搭載する。この後、実施の形態１と同様に、突起電極１１の近傍に熱を加えることにより、突起電極１１の表面の半田材１１ａを溶融させ、ボンディングリード３ｃと突起電極１１とを半田材１１ａを介して接合する。このように、半導体チップ２側および配線基板３側のいずれか一方に半田材を設けた場合でも、ボンディングリード３ｃと突起電極１１との半田材１１ａを介した接合が可能である。
ここで、図２７（Ｂ）に示すように、ボンディングリード３ｃの表面に、半田材を設けない場合には、ボンディングリード３ｃの表面に、酸化防止膜を形成してもよい。例えば、酸化防止膜として、フラックス成分を含有する絶縁膜（プリフラックス膜ともいう）を設けてもよい。このように、ボンディングリード３ｃの表面をコーティングする処理をＯＳＰ（Organic Solderability Preservative）処理という。このような処理を行うことにより、ボンディングリード３ｃの表面の酸化を防止することができ、突起電極１１と半田材１１ａとの接合強度を向上させることができる。特に、ボンディングリード３ｃの材料として、酸化し易い金属（例えば、銅など）を用いる場合には、ＯＳＰ処理を施すことが好ましい。
また、プリフラックス膜（フラックス膜、フラックスともいう）は、半田材１１ａの接合を妨げることがないため、事前に除去する必要がなく、また、半田材１１ａによる接合後に、容易に取り除くことができるため、酸化防止膜として用いて好適である。
一方、ボンディングリード３ｃにＯＳＰ処理を施さず、熱により、配線基板のボンディングリード３ｃと突起電極１１とを半田材１１ａを介して接合しつつ、封止材１０を溶融し、半導体チップ２と配線基板（多数個取り基板１７）との隙間、さらにはフリップチップ接合部（１１、１１ａ、３ｃ）の周囲を封止する場合には、封止材１０として、活性剤を含有する封止材を用いてもよい。活性剤を含有する封止材としては、フラックス成分を含有する封止材を用いることができる。もちろん、活性剤を含有する封止材１０と、ＯＳＰ処理とを併用してもよい。
（変形例８）
実施の形態１においては、ボンディングリード３ｃの接合部３ｃａに繋がる配線部３ｃｂが接合部３ｃａから一方向にのみ引き出されている、いわゆる“片持ちタイプ”のボンディングリードを例示したが（図４参照）、いわゆる“両持ちタイプ”のボンディングリードを用いてもよい。図２８は、両持ちタイプのボンディングリードの構成を示す平面図である。図２８に示すように、両持ちタイプのボンディングリードにおいては、ボンディングリード３ｃの接合部３ｃａに繋がる配線部３ｃｂが接合部から両方向に引き出されている。片持ちタイプのボンディングリードは、両持ちタイプのボンディングリードと比較して変形しやすく、変形によるボンディングリードと突起電極とのずれが生じやすい。このため、上記実施の形態１等の構成を適用することにより、より効果的に接合のずれを低減することができる。
（実施の形態２）
実施の形態１においては、配線基板３のボンディングリード３ｃと半導体チップ２の突起電極１１とを半田材１１ａを介して接合する場合について説明したが、配線基板のみならず、突起電極１１と接合すべき端子（ボンディングリード３ｃ）が設けられていれば、他の基材を用いてもよい。
本実施の形態２においては、一例として、実施の形態１で説明した、突起電極１１を有する半導体チップ２と貫通電極（ＴＳＶ：through silicon via）ＴＳＶを有する半導体チップ２０Ｃとの接合について説明する。図２９は、本実施の形態の半導体装置（下段パッケージ）の製造工程を示す断面図である。
半導体チップ２には、実施の形態１と同様に、複数のボンディングパッドが設けられている。また、複数のボンディングパッド上には、それぞれ、突起電極１１が設けられている。この半導体チップ２は、例えば、シリコン（Ｓｉ）などから成る半導体基板であり、例えば、半導体基板の主面にメモリ素子が形成されている。
また、半導体チップ２０Ｃは、例えば、シリコン（Ｓｉ）などから成る半導体基板であり、半導体チップ２のボンディングパッド（突起電極１１）と対応する位置に、貫通電極ＴＳＶが形成されている。この貫通電極ＴＳＶは、半導体基板（半導体チップ２０Ｃ）の内部を貫通する電極であり、例えば、半導体チップ２０Ｃの周縁領域や中央領域に配置される。この半導体チップ２０Ｃの貫通電極ＴＳＶが設けられていない領域には、例えば、論理回路を構成する素子が形成されている。
図２９に示すように、半導体チップ２０Ｃの上面に、封止材１０を介して、半導体チップ２を搭載する。この際、半導体チップ２の突起電極１１と半導体チップ２０Ｃの貫通電極ＴＳＶが対応するように位置合わせする。この後、実施の形態１と同様に、突起電極１１の近傍に熱を加えることにより、突起電極１１の表面の半田材（図示せず）を溶融させ、貫通電極ＴＳＶと突起電極１１とを半田材を介して接合する。このように、半導体チップ２、２０Ｃ間の接続を行う場合でも、貫通電極ＴＳＶの接合部の幅Ｗ１を、突起電極１１の幅Ｗ２より大きくすることにより、位置ずれの許容範囲を大きくすることができ、実施の形態１と同様の効果を奏する。
なお、図２９においては、半導体チップ２０Ｃの下面側は、封止材１０を介して、配線基板３と接合されている。例えば、半導体チップ２０Ｃの貫通電極ＴＳＶと配線基板３のボンディングリード（図示せず）が、突起電極ＢＰを介して接合している。
（実施の形態３）
本実施の形態３においては、アライメント用のボンディングリード（３ＡＬ）を設けた例について説明する。
（第１例）
図３０は、本実施の形態の第１例の半導体装置（下段パッケージ）の配線基板の構成を示す平面図であり、図３１は、本実施の形態の半導体装置（下段パッケージ）の突起電極近傍の構成を示す断面図である。例えば、図３１の断面図は、図３０に示す対角線部の断面と対応する。
図３０に示すように、チップ搭載領域１７ｆの周縁領域には、周縁リード３ｃｐが配置されている。周縁リード３ｃｐは、チップ搭載領域１７ｆの４つの辺（半導体チップ２の４つの側面）に沿って、チップ搭載領域１７ｆの周縁に配置されている。ここでは、複数の周縁リード３ｃｐを、チップ搭載領域１７ｆの４つの辺に沿って二列に配置し、１列目の複数の周縁リード３ｃｐに対し２列目の複数の周縁リード３ｃｐをそれぞれ千鳥状に配置している。
一方、チップ搭載領域１７ｆの中央領域には、中央リードとして、アライメント用リード３ＡＬが配置されている。アライメント用リード３ＡＬは、絶縁膜（例えば、ソルダレジスト膜）３ｆの円形の開口部から露出した導体パターンよりなる。この導体パターンは、チップ搭載領域１７ｆの４つの辺に沿ったライン状のパターンと、チップ搭載領域１７ｆの対角線上に位置するコーナー状（Ｌ字状、逆Ｌ字状など）のパターンとの二種の形状が存在する。これらのパターンを、図３０においては、ハッチングを付して示してある。
このように、ライン状のパターンとコーナー状のパターンを、アライメント用リード３ＡＬとして、チップ搭載領域１７ｆの中央領域に複数設けることにより、アライメント用リード３ＡＬと半導体チップ２の突起電極１１とのずれを低減することができる。例えば、アライメント用リード３ＡＬと突起電極１１との位置合わせ精度を向上させることができる。また、チップ搭載領域１７ｆの中央領域から周縁領域に向かい、内側から順次位置合わせ並びに接合が可能となるため、接合のずれを低減することができる。即ち、図３１に示すように、半導体チップ２の中央電極１１ｃと配線基板のアライメント用リード３ＡＬを半田材１１ａを介して精度良く接合することができる。これにより、周縁領域においても、位置ずれを抑えつつ、周縁電極（１１ｐ）と周縁リード３ｃｐとを半田材１１ａを介して精度良く接合することができる。また、図３１に示すように、絶縁膜（例えば、ソルダレジスト膜）３ｆの開口部内に、半田材１１ａの一部を収容することができる。言い換えれば、半田材１１ａの一部が、絶縁膜（例えば、ソルダレジスト膜）３ｆの開口部内に配置される。
なお、本例においては、アライメント用リード（３ＡＬ）の幅（ここでは、ライン幅）Ｗ１と突起電極１１の幅（径）Ｗ２の大小関係は、Ｗ１＞Ｗ２の関係である必要はない。また、周縁リード（３ｃｐ）の幅Ｗ１と周縁電極１１ｐの幅（径）Ｗ２の大小関係についても、Ｗ１＞Ｗ２の関係である必要はない。但し、周縁リード（３ｃｐ）の幅Ｗ１と周縁電極１１ｐの幅（径）Ｗ２の大小関係が、Ｗ１＞Ｗ２の関係であれば、位置ずれに対するマージンがより大きくなる。
また、本例においては、先塗布方式の採用、即ち、熱により、配線基板のボンディングリード（３ｃ、３ＡＬ）と突起電極１１とを半田材１１ａを介して接合しつつ、封止材１０を溶融し、半導体チップ２と配線基板（多数個取り基板１７）との隙間、さらにはフリップチップ接合部（１１、１１ａ、３ｃ、３ＡＬ）の周囲を封止する方式の採用は必須ではない。よって、配線基板のボンディングリード（３ｃ、３ＡＬ）と突起電極１１とを半田材１１ａを介して接合した後、半導体チップ２と配線基板（多数個取り基板１７）との隙間、さらにはフリップチップ接合部の周囲に溶融樹脂を充填し、封止を行ってもよい。但し、上記アライメント用のボンディングリード（３ＡＬ）を設けることにより、チップ搭載領域（１７ｆ）の中央領域から周縁領域に向かう溶融樹脂の流れに沿って、内側から順次位置合わせ並びに接合が可能となるため、先塗布方式を採用した場合においても、効果的に接合のずれを低減することができることは言うまでもない。
（第２例）
図３２は、本実施の形態の第２例の半導体装置（下段パッケージ）の配線基板の構成を示す平面図であり、図３３は、本実施の形態の半導体装置（下段パッケージ）の突起電極近傍の構成を示す断面図である。例えば、図３３の断面図は、図３２に示す対角線部の断面と対応する。
図３２に示すように、本例においても、チップ搭載領域１７ｆの周縁領域には、周縁リード３ｃｐが配置されている。周縁リード３ｃｐは、チップ搭載領域１７ｆの４つの辺（半導体チップ２の４つの側面）に沿って、その周縁に配置されている。ここでは、複数の周縁リード３ｃｐを、チップ搭載領域１７ｆの４つの辺に沿って二列に配置し、１列目の複数の周縁リード３ｃｐに対し２列目の複数の周縁リード３ｃｐをそれぞれ千鳥状に配置している。
一方、チップ搭載領域１７ｆの中央領域には、中央リードとして、アライメント用リード３ＡＬが配置されている。アライメント用リード３ＡＬは、絶縁膜（例えば、ソルダレジスト膜）３ｆの円形の開口部から露出した導体パターンよりなる。この導体パターンは、第１部３ＡＬ１と第２部３ＡＬ２とを有し、これらの間には、ライン状またはコーナー状の溝（スリット）Ｇが設けられている。第１部３ＡＬ１と第２部３ＡＬ２のパターンを、図３３においては、ハッチングを付して示してある。
具体的には、複数のアライメント用リード３ＡＬの中には、チップ搭載領域１７ｆの４つの辺に沿ったライン状の溝Ｇを有するアライメント用リード３ＡＬと、チップ搭載領域１７ｆの対角線上に位置するコーナー状（Ｌ字状、逆Ｌ字状など）の溝Ｇを有するアライメント用リード３ＡＬとの二種が存在する。
このように、チップ搭載領域１７ｆの中央領域に、アライメント用リード３ＡＬを複数設けることにより、アライメント用リード３ＡＬと半導体チップ２の突起電極１１とのずれを低減することができる。例えば、アライメント用リード３ＡＬと突起電極１１との位置合わせ精度を向上させることができる。また、チップ搭載領域１７ｆの中央領域から周縁領域に向かい、内側から順次位置合わせ並びに接合が可能となるため、接合のずれを低減することができる。即ち、図３３に示すように、半導体チップ２の中央電極１１ｃと配線基板のアライメント用リード３ＡＬを半田材１１ａを介して精度良く接合することができる。これにより、周縁領域においても、位置ずれを抑えつつ、周縁電極１１ｐと周縁リード３ｃｐとを半田材１１ａを介して精度良く接合することができる。また、アライメント用リード３ＡＬの内部にライン状またはコーナー状の溝（スリット）Ｇを設けることにより、突起電極１１の外周にはみ出す半田材１１ａを、この溝Ｇ内に収容することができる。言い換えれば、半田材１１ａの一部が、溝（スリット）Ｇの内部に配置される。これにより、突起電極１１の外周にはみ出す半田材１１ａの量を低減することができる。
このように、周縁領域においても、位置ずれを抑えつつ、周縁電極（１１ｐ）と周縁リード３ｃｐとを半田材１１ａを介して精度良く接合することができる。また、突起電極１１の外周にはみ出す半田材１１ａによる短絡を防止することができる。
なお、本例においては、アライメント用のボンディングリード（３ＡＬ）の幅（ここでは、第１部３ＡＬ１の最大幅と第２部３ＡＬ２の最大幅の和）Ｗ１と突起電極１１の幅（径）Ｗ２の大小関係は、Ｗ１＞Ｗ２の関係である必要はない。また、周縁リード（３ｃｐ）の幅Ｗ１と周縁電極１１ｐの幅（径）Ｗ２の大小関係についても、Ｗ１＞Ｗ２の関係である必要はない。但し、周縁リード（３ｃｐ）の幅Ｗ１と周縁電極１１ｐの幅（径）Ｗ２の大小関係が、Ｗ１＞Ｗ２の関係であれば、位置ずれに対するマージンがより大きくなる。
また、本例においては、先塗布方式の採用、即ち、熱により、配線基板のボンディングリード（３ｃ、３ＡＬ）と突起電極１１とを半田材１１ａを介して接合しつつ、封止材１０を溶融し、半導体チップ２と配線基板（多数個取り基板１７）との隙間、さらにはフリップチップ接合部の周囲を封止する方式の採用は必須ではない。よって、配線基板のボンディングリード（３ｃ、３ＡＬ）と突起電極１１とを半田材１１ａを介して接合した後、半導体チップ２と配線基板（多数個取り基板１７）との隙間、さらにはフリップチップ接合部（１１、１１ａ、３ｃ、３ＡＬ）の周囲に溶融樹脂を充填し、封止を行ってもよい。但し、上記アライメント用のボンディングリード（３ＡＬ）を設けることにより、チップ搭載領域１７ｆの中央領域から周縁領域に向かう溶融樹脂の流れに沿って、内側から順次位置合わせ並びに接合が可能となるため、先塗布方式を採用した場合においても、効果的に接合のずれを低減することができることは言うまでもない。
（第３例）
図３４は、本実施の形態の第３例の半導体装置（下段パッケージ）の配線基板の構成を示す平面図である。
上記第２例においては、チップ搭載領域１７ｆの対角線上に、コーナー状（Ｌ字状、逆Ｌ字状など）の溝Ｇを有するアライメント用リード３ＡＬを設けたが（図３２参照）、溝Ｇの平面形状に制限はなく、円形としてもよい。
具体的には、図３４に示すように、アライメント用リード３ＡＬとして、チップ搭載領域１７ｆの４つの辺に沿って、ライン状の溝Ｇを有するアライメント用リード３ＡＬを配置し、チップ搭載領域１７ｆの対角線上に、円形の溝３Ｇを有するアライメント用リード３ＡＬを配置する。溝３Ｇを囲む導体パターン３ＡＬ３を、図３４においては、ハッチングを付して示してある。
このように、溝Ｇの平面形状を変化させた本例においても、第２例と同様に、アライメント用リード３ＡＬと半導体チップ２の突起電極１１とのずれを低減することができる。これにより、周縁領域においても、位置ずれを抑えつつ、周縁電極（１１ｐ）と周縁リード３ｃｐとを半田材１１ａを介して精度良く接合することができる。また、突起電極１１の外周にはみ出す半田材１１ａによる短絡を防止することができる。
＜変形例＞
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態１乃至３のそれぞれにおいては、あるパッケージ（下段パッケージ６）上に他のパッケージ（上段パッケージ７）を積層した構造体（ＰＯＰ：Package On Package）を半導体装置として説明したが、他のパッケージを積層せず、下段パッケージ６（または上段パッケージ７）の組み立てが完了した状態のものを半導体装置として使用または出荷することもできる。
また、上記実施の形態１〜３に示す各種構成を、適宜組み合わせて適用することが可能である。例えば、実施の形態３の第２例で説明した溝（スリット）Ｇを、実施の形態１のボンディングリード（図４参照）に適用してもよい。図３５は、溝を有するボンディングリードの構成を示す平面図である。
図３５（Ａ）に示すように、ボンディングリード３ｃの延在方向と交差する方向に溝Ｇを設けてもよく、また、図３５（Ｂ）に示すように、ボンディングリード３ｃの延在方向に溝Ｇを設けてもよい。
また、実施の形態１の変形例３で説明した接合部の平面形状が円形のボンディングリード３ｃを有する配線基板３（図２３参照）と、実施の形態１の変形例５で説明した中央パッド２ｃｃおよび中央電極（コアバンプともいう）１１ｃを有さない半導体チップ２（図２５参照）とを組み合わせて下段パッケージを構成してもよい。
このように、本発明の要旨を逸脱しない範囲で、上記実施の形態１〜３に示す各種構成を、適宜組み合わせて適用することが可能である。
また、上記実施の形態は、以下の［付記］のようにも記載され得るが、本発明の範囲は、以下の付記に限定されるものではない。
［付記］
（付記１）
上面、前記上面のチップ搭載領域に形成された複数のボンディングリード、前記複数のボンディングリードのそれぞれの接合部を露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランド、および前記複数のランドのそれぞれを露出するように前記下面に形成された下面側絶縁膜、を有する配線基板と、
表面、前記表面に形成された複数のパッド、前記複数のパッドにそれぞれ形成された複数の突起電極、前記複数の突起電極のそれぞれの端面に形成された半田材、および前記表面とは反対側の裏面を有し、前記半田材を介して前記複数の突起電極が前記配線基板の前記複数のボンディングリードとそれぞれ電気的に接続され、前記配線基板の前記チップ搭載領域に、封止材を介して配置された半導体チップと、
を有し、
前記複数のボンディングリードのそれぞれの前記接合部の平面形状は、四角形からなり、
前記複数のパッドは、平面視において、前記半導体チップの前記表面の周縁部に、かつ前記表面の縁に沿って形成された複数の周縁パッドと、前記半導体チップの前記表面のうちの前記周縁部で囲まれる中央部に形成された複数の中央パッドと、を有し、
前記複数の中央パッドは、第１方向に沿って配列されており、
前記複数の突起電極のそれぞれは、多角柱または円柱からなり、
前記複数のボンディングリードのそれぞれの前記接合部の幅は、前記複数の突起電極のそれぞれの前記端面の幅よりも大きく、
前記複数のボンディングリードのそれぞれの前記接合部の前記幅は、前記複数のボンディングリードのそれぞれの延在方向と交差する方向の長さである、半導体装置。
１ ＰＯＰ
２ 半導体チップ
２ａ 表面
２ａｃ 中央領域
２ａｐ 周縁領域
２ｂ 裏面
２ｃ ボンディングパッド
２ｃｃ 中央パッド
２ｃｐ 周縁パッド
２ｆ 絶縁膜
２ｐ 保護膜
３ 配線基板
３ａ 上面
３ＡＬ アライメント用リード
３ＡＬ１ 第１部
３ＡＬ２ 第２部
３ｂ 下面
３ｃ ボンディングリード
３ｃａ 接合部
３ｃｂ 引き出し部（配線部）
３ｃｃ 中央リード
３ｃｐ 周縁リード
３ｄ プリスタックランド
３ｅ ランド
３ｆ 絶縁膜
３ｇ 配線
３ｈ 絶縁層
３ｉ 開口部
３ｊ 開口部
４ 半導体チップ
４ａ 表面
４ｂ 裏面
４ｃ ボンディングパッド
６ 下段パッケージ
７ 上段パッケージ
８ ステージ
９ 導電性部材
１０ 封止材（樹脂）
１０Ｎ 封止材（ペースト状の封止材）
１１ 突起電極
１１ａ 半田材
１１ｃ 中央電極
１１ｐ 周縁電極
１２ 配線基板
１２ａ 上面
１２ｂ 下面
１２ｃ ボンディングリード
１２ｄ ランド
１２ｅ 絶縁層
１２ｆ 絶縁膜
１２ｇ 開口部
１２ｈ 開口部
１３ ダイボンド材
１４ 封止体
１５ ワイヤ
１６ 外部端子
１７ 多数個取り基板
１７ａ 上面
１７ｂ 下面
１７ｃ デバイス形成部
１７ｄ 切断部
１７ｅ 枠部
１７ｆ チップ搭載領域
２０ 吸着ツール
２０Ｃ 半導体チップ
２１ 加熱ツール
２２ 耐熱シート
２３ ブレード
２４ ダイシング用治具
２５ 導電性部材
ＢＰ 突起電極
ＣＡ 回路領域
ＣＡｈ 回路領域
Ｇ 溝
Ｍ マスク
ＴＳＶ 貫通電極
Ｗ１ 幅
Ｗ２ 幅

Claims (9)

  1. 以下の工程を含む、半導体装置の製造方法：
    （ａ）上面、前記上面のチップ搭載領域に形成された複数のボンディングリード、前記複数のボンディングリードのそれぞれの接合部を露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランド、および前記複数のランドのそれぞれを露出するように前記下面に形成された下面側絶縁膜、を有する配線基板を準備する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の平面形状は、四角形からなり、
    （ｂ）前記（ａ）工程の後、前記配線基板の前記チップ搭載領域に、封止材を配置する工程；
    （ｃ）前記（ｂ）工程の後、表面、前記表面に形成された複数のパッド、前記複数のパッドにそれぞれ形成された複数の突起電極、前記複数の突起電極のそれぞれの端面に形成された半田材、および前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記表面が前記配線基板の前記上面と対向するように、かつ前記複数の突起電極のそれぞれの前記端面が前記複数のボンディングリードのそれぞれの前記接合部と対向するように、吸着ツールを用いて前記配線基板の前記チップ搭載領域上に搬送する工程；
    ここで、
    前記複数のパッドは、平面視において、前記半導体チップの前記表面の周縁部に、かつ前記表面の縁に沿って形成された複数の周縁パッドと、前記半導体チップの前記表面のうちの前記周縁部で囲まれる中央部に形成された複数の中央パッドと、を有し、
    前記複数の中央パッドは、第１方向に沿って配列されており、
    前記複数の突起電極のそれぞれは、多角柱または円柱からなり、
    前記複数の突起電極のそれぞれの高さは、前記（ｂ）工程において前記配線基板上に配置された前記封止材の厚さよりも低く、
    （ｄ）前記（ｃ）工程の後、加熱ツールを前記半導体チップの前記裏面に接触させ、前記半導体チップに熱を加えながら前記半導体チップの前記裏面に荷重を加えることで前記複数の突起電極のそれぞれの前記端面に形成された前記半田材を溶融させ、前記半田材を介して前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードをそれぞれ電気的に接続し、さらに、前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードのそれぞれの前記接合部を前記封止材で封止する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の幅は、前記複数の突起電極のそれぞれの前記端面の幅よりも大きく、
    前記複数のボンディングリードのそれぞれの前記接合部の前記幅は、前記複数のボンディングリードのそれぞれの延在方向と交差する方向の長さである。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記複数のボンディングリードのそれぞれは、銅を主成分とする材料からなり、
    前記複数のボンディングリードのうち、前記上面側絶縁膜から露出する部分の表面には、めっき法により、錫、金またはニッケルを主成分とするめっき膜が形成されている、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記複数のボンディングリードのそれぞれは、銅を主成分とする材料からなり、
    前記複数のボンディングリードのうち、前記上面側絶縁膜から露出する部分の表面にフラックスが形成されている、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記複数の突起電極のそれぞれは、銅を主成分とする材料からなる、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記複数のボンディングリードのそれぞれの前記接合部に繋がる配線は、前記接合部から一方向にのみ引き出されている、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記複数のボンディングリードのそれぞれの前記接合部には、開口部が形成されており、
    前記（ｄ）工程により、前記複数の突起電極のそれぞれの前記端面に形成された前記半田材の一部が前記開口部内に配置される、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記複数のボンディングリードのそれぞれの前記接合部には、スリットが形成されており、
    前記（ｄ）工程により、前記複数の突起電極のそれぞれの前記端面に形成された前記半田材の一部が前記スリット内に配置される、半導体装置の製造方法。
  8. 以下の工程を含む、半導体装置の製造方法：
    （ａ）上面、前記上面のチップ搭載領域に形成された複数のボンディングリード、前記複数のボンディングリードのそれぞれの接合部を露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランド、および前記複数のランドのそれぞれを露出するように前記下面に形成された下面側絶縁膜、を有する配線基板を準備する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の平面形状は、円形からなり、
    （ｂ）前記（ａ）工程の後、前記配線基板の前記チップ搭載領域に、封止材を配置する工程；
    （ｃ）前記（ｂ）工程の後、表面、前記表面に形成された複数のパッド、前記複数のパッドにそれぞれ形成された複数の突起電極、前記複数の突起電極のそれぞれの端面に形成された半田材、および前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記表面が前記配線基板の前記上面と対向するように、かつ前記複数の突起電極のそれぞれの前記端面が前記複数のボンディングリードのそれぞれの前記接合部と対向するように、吸着ツールを用いて前記配線基板の前記チップ搭載領域上に搬送する工程；
    ここで、
    前記複数のパッドは、平面視において、前記半導体チップの前記表面の周縁部に、かつ前記表面の縁に沿って形成された複数の周縁パッドと、前記半導体チップの前記表面のうちの前記周縁部で囲まれる中央部に形成された複数の中央パッドと、を有し、
    前記複数の中央パッドは、第１方向に沿って配列されており、
    前記複数の突起電極のそれぞれは、多角柱または円柱からなり、
    前記複数の突起電極のそれぞれの高さは、前記（ｂ）工程において前記配線基板上に配置された前記封止材の厚さよりも低く、
    （ｄ）前記（ｃ）工程の後、加熱ツールを前記半導体チップの前記裏面に接触させ、前記半導体チップに熱を加えながら前記半導体チップの前記裏面に荷重を加えることで前記複数の突起電極のそれぞれの前記端面に形成された前記半田材を溶融させ、前記半田材を介して前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードをそれぞれ電気的に接続し、さらに、前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のリボンディングードのそれぞれの前記接合部を前記封止材で封止する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の径は、前記複数の突起電極のそれぞれの前記端面の幅よりも大きい。
  9. 以下の工程を含む、半導体装置の製造方法：
    （ａ）上面、前記上面のチップ搭載領域に形成された複数のボンディングリード、前記複数のボンディングリードのそれぞれの接合部を露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランド、および前記複数のランドのそれぞれを露出するように前記下面に形成された下面側絶縁膜、を有する配線基板を準備する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の平面形状は、四角形からなり、
    （ｂ）前記（ａ）工程の後、前記配線基板の前記チップ搭載領域に、封止材を配置する工程；
    （ｃ）前記（ｂ）工程の後、平面形状が四角形からなる表面、前記表面に形成された複数のパッド、前記複数のパッドにそれぞれ形成された複数の突起電極、前記複数の突起電極のそれぞれの端面に形成された半田材、および前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記表面が前記配線基板の前記上面と対向するように、かつ前記複数の突起電極のそれぞれの前記端面が前記複数のボンディングリードのそれぞれの前記接合部と対向するように、吸着ツールを用いて前記配線基板の前記チップ搭載領域上に搬送する工程；
    ここで、
    前記複数のパッドは、平面視において、前記半導体チップの前記表面の周縁部に、かつ前記表面の各辺に沿ってそれぞれ形成されており、
    前記半導体チップの前記表面の各辺に沿ってそれぞれ形成された前記複数のパッドのうち、前記半導体チップの前記表面の第１辺に沿って形成された複数の第１パッドの総数は、前記半導体チップの前記表面の他の辺に沿ってそれぞれ形成された複数の第２パッドの総数と異なり、
    前記複数の突起電極のそれぞれは、多角柱または円柱からなり、
    前記複数の突起電極のそれぞれの高さは、前記（ｂ）工程において前記配線基板上に配置された前記封止材の厚さよりも低く、
    （ｄ）前記（ｃ）工程の後、加熱ツールを前記半導体チップの前記裏面に接触させ、前記半導体チップに熱を加えながら前記半導体チップの前記裏面に荷重を加えることで前記複数の突起電極のそれぞれの前記端面に形成された前記半田材を溶融させ、前記半田材を介して前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードをそれぞれ電気的に接続し、さらに、前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードのそれぞれの前記接合部を前記封止材で封止する工程；
    ここで、
    前記複数のボンディングリードのそれぞれの前記接合部の幅は、前記複数の突起電極のそれぞれの前記端面の幅よりも大きく、
    前記複数のボンディングリードのそれぞれの前記接合部の前記幅は、前記複数のボンディングリードのそれぞれの延在方向と交差する方向の長さである。
JP2013141067A 2013-07-04 2013-07-04 半導体装置の製造方法 Withdrawn JP2015015362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013141067A JP2015015362A (ja) 2013-07-04 2013-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013141067A JP2015015362A (ja) 2013-07-04 2013-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015015362A true JP2015015362A (ja) 2015-01-22

Family

ID=52436893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013141067A Withdrawn JP2015015362A (ja) 2013-07-04 2013-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015015362A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544434A (zh) * 2019-09-04 2019-12-06 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
CN113287373A (zh) * 2019-01-10 2021-08-20 株式会社电装 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287373A (zh) * 2019-01-10 2021-08-20 株式会社电装 半导体装置及其制造方法
CN110544434A (zh) * 2019-09-04 2019-12-06 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
TWI645465B (zh) 半導體裝置及其製造方法
JP5991915B2 (ja) 半導体装置の製造方法
JP5789431B2 (ja) 半導体装置の製造方法
US10037966B2 (en) Semiconductor device and manufacturing method therefor
TWI529851B (zh) Manufacturing method of semiconductor device
KR20060052333A (ko) 반도체 장치 및 그 제조 방법
JP5149881B2 (ja) 半導体装置の製造方法
TWI627689B (zh) 半導體裝置
CN109037184B (zh) 半导体器件
US20110140256A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US10304767B2 (en) Semiconductor device
JP6586952B2 (ja) 半導体装置およびその製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2015015362A (ja) 半導体装置の製造方法
JP5992078B2 (ja) 半導体装置
JP2012174900A (ja) 半導体装置の製造方法
JP2007180593A (ja) 半導体装置の製造方法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
JP2014135388A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160804