JP5991915B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造技術に関し、例えば、半導体チップの突起電極を、半田材を介して基板の端子に接続する半導体装置に適用して有効な技術に関するものである。

特開２０００−７７４７１号公報（特許文献１）には半導体チップに設けられた金からなるバンプ電極と配線基板の接続パッドとを、半田材を介して接続する実装方法（フリップチップ実装方式）が記載されている。

特開２０００−７７４７１号公報

本願発明者は、配線基板と半導体チップとを、半導体チップの電極形成面上に形成された複数の突起電極を介して電気的に接続する、所謂フリップチップ接続方式について検討した。

フリップチップ実装方式では、半導体チップの複数のパッド上に形成された複数の突起電極と、配線基板のチップ搭載面に形成された複数の端子（ボンディングリード）と、を例えば半田材などの接続材（接合材）を介して電気的に接続する。ところが、互いに隣り合う端子（例えば突起電極）の配置ピッチを小さくしていくと、突起電極と端子との接続信頼性の観点から課題が存在することを見出した。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置の製造方法は、配線基板のチップ搭載面に形成された複数の端子のそれぞれを、平面視において、隣り合う幅広部の間に幅狭部が配置された形状とするものである。また、一実施の形態による半導体装置の製造方法は、半導体チップに形成された複数の突起電極のそれぞれの先端面の中心が、平面視において上記幅狭部と重なるように、上記複数の端子と上記複数の突起電極とを、半田材を介して電気的に接続するものである。

上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。

一実施の形態である半導体装置のチップ搭載面側の全体構造を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す半導体チップの表面（配線基板との対向面）側を示す平面図である。 図１に示す半導体チップを取り除き、配線基板のチップ搭載面側を示す平面図である。 図１に示す半導体装置の裏面（実装面）側を示す平面図である。 図４のＢ部において、端子と突起電極の平面的位置関係を示す拡大平面図である。 図６のＣ−Ｃ線に沿った拡大断面図である。 図６のＤ−Ｄ線に沿った拡大断面図である。 図７に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大断面図である。 半導体装置の製造工程の概要を示す説明図である。 図１０に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図１１のＥ−Ｅ線に沿った拡大断面図である。 図１２に示す半田材を形成する方法の一例を模式的に示す説明図である。 図１３に示す方法の他の方法で図１２に示す半田材を形成する方法の一例を模式的に示す説明図である。 図１０に示すウエハ準備工程で準備する半導体ウエハを示す斜視図である。 図１５に示す半導体ウエハの一つのチップ領域に形成されたパッドの周辺を示す拡大断面図である。 図１６に示す複数のパッド上に突起電極を形成した状態を示す拡大断面図である。 図１７に示す突起電極の先端面上に半田材を取り付けた状態を示す拡大断面図である。 図１８に示すマスクを取り除いた状態を示す拡大断面図である。 図１９に示す半田材を加熱して、ドーム形状に変形させた状態を示す拡大断面図である。 図１２に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。 配線基板上に半導体チップを配置した時の突起電極と端子の平面的位置関係を示す拡大平面図である。 図２２のＣ−Ｃ線に沿った拡大断面図である。 図２２のＤ−Ｄ線に沿った拡大断面図である。 図２３に示す対向配置された半田材を接触させた状態を示す拡大断面図である。 図２４に示す対向配置された半田材を接触させた状態を示す拡大断面図である。 図２５に示す接触した半田材が一体化した状態を示す拡大断面図である。 図２６に示す接触した半田材が一体化した状態を示す拡大断面図である。 図２１に示す半導体チップと配線基板の間にアンダフィル樹脂を供給した状態を示す拡大断面図である。 図２９に示す配線基板の上下を反転させた後、複数のランド上に半田ボールを接合した状態を示す拡大断面図である。 図３０に示す多数個取りの配線基板を個片化した状態を示す平面図（下面図）である。 図６に対する変形例である本実施の形態の端子と突起電極の平面的位置関係を示す拡大平面図である。 図３２に示す複数の端子のうちの一つを拡大して示す拡大平面図である。 図３２のＣ−Ｃ線に沿った拡大断面図である。 図３２のＤ−Ｄ線に沿った拡大断面図である。 図３４に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大断面図である。 図３３に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大平面図である。 図６に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大平面図である。 図３８に示す端子に突起電極を接続した状態を示す拡大平面図である。 図１０に対する変形例である半導体装置の製造工程の概要を示す説明図である。 図１２に対する変形例を示す拡大断面図である。 図４１に示す配線基板の製品形成領域に封止材を配置した状態を示す拡大断面図である。 図４２に示す製品形成領域を示す拡大平面図である。 図４２に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。 配線基板上に半導体チップを配置した時の突起電極と端子の平面的位置関係を示す拡大平面図である。 図４５のＣ−Ｃ線に沿った拡大断面図である。 図４５のＤ−Ｄ線に沿った拡大断面図である。 図４６に示す接触した半田材が一体化した状態を示す拡大断面図である。 図４７に示す接触した半田材が一体化した状態を示す拡大断面図である。 図４９に対する検討例を示す拡大断面図である。 図３３に対する変形例である端子を示す拡大平面図である。 図３３に対する他の変形例である端子を示す拡大平面図である。 図３３に対する他の変形例である端子を示す拡大平面図である。 図３２に対する変形例を示す拡大平面図である。 図２に対する変形例である半導体装置を示す断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面を表面、表面の反対側の面を裏面として記載する。また、配線基板のチップ搭載面側の平面を上面あるいは表面、上面の反対側に位置する面を下面として記載する。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

（実施の形態１）
＜半導体装置＞
図１は本実施の形態の半導体装置のチップ搭載面側の全体構造を示す平面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す半導体チップの表面（配線基板との対向面）側を示す平面図である。また、図４は、図１に示す半導体チップを取り除き、配線基板のチップ搭載面側を示す平面図、図５は、１に示す半導体装置の裏面（実装面）側を示す平面図である。なお、図２〜図５では、本実施の形態の半導体装置１が備えるパッド２ｄや端子１１形状を見易く示すため、複数のパッド２ｄや端子１１それぞれの平面寸法について、以下で例示的に説明する寸法よりも大きく示している。

図１に示すように、本実施の形態の半導体装置１は、半導体チップ２、および半導体チップ２を搭載する基材であって、半導体チップ２と電気的に接続される配線基板（基材、インタポーザともいう）３を有している。

半導体チップ２は、平面視においてそれぞれ四辺形を成す表面２ａ（図２、図３参照）、表面２ａの反対側に位置する裏面２ｂ（図１、図２参照）を備えている。例えば図３に示す例では、半導体チップ２の平面形状は、一辺の長さは５ｍｍ程度の正方形である。また半導体チップ２は、表面２ａと裏面２ｂの間に位置する側面２ｃ（図２参照）を備えている。

また、半導体チップ２は、例えばシリコンからなる半導体基板（図示は省略）を備え、半導体基板の素子形成面である主面に例えばトランジスタなどの複数の半導体素子（図示は省略）が形成される。半導体基板の主面上には、複数の配線と複数の配線間を絶縁する絶縁膜を備える配線層（図示は省略）が積層される。配線層の複数の配線は複数の半導体素子とそれぞれ電気的に接続されて、集積回路を構成する。

また、半導体チップ２の表面２ａ（図３参照）には、複数のパッド（電極パッド、ボンディングパッド、チップ電極ともいう）２ｄが形成されている。複数のパッド２ｄは、半導体基板上に積層された配線層の最上層に形成され、配線層の複数の配線を介して複数の半導体素子と電気的に接続されている。また、半導体チップ２の表面２ａは、例えば酸化ケイ素（ＳｉＯ₂）などの絶縁膜により覆われているが、複数のパッド２ｄ上において、表面２ａを覆う絶縁膜に開口部が形成されている。そして、開口部において、パッド２ｄが絶縁膜から露出している。このように、半導体チップ２の表面２ａに形成された複数のパッド２ｄは、半導体チップ２が備える複数の半導体素子と電気的に接続され、半導体チップ２の外部端子（言い換えれば電極）として機能する。

本実施の形態では、例えば図３に示すように半導体チップ２の４つの側面２ｃ（辺）に沿って、それぞれ複数のパッド２ｄが配置されている。半導体チップ２の表面２ａは、例えば論理回路などの主回路（コア回路ともいう）が形成される主回路形成領域（論理回路形成領域）と、複数のパッド２ｄが配置される入出力端子形成領域（Ｉ／Ｏ領域ともいう）に区分けされる。また、図３に示す例では、表面２ａの中央部に主回路形成領域が形成され、その主回路形成領域を取り囲むように、入出力端子形成領域が配置される。このように主回路形成領域と入出力端子形成領域を区分けすることで、例えば複数のパッド２ｄに応力が発生した場合でも、その影響が主回路に及ぶことを抑制できる。また、入出力端子形成領域を表面２ａの周縁部に集約することで、外部端子であるパッド２ｄの数を増やし、かつ、主回路形成領域の面積を広くすることができる。

また、本実施の形態では、半導体チップ２の４つの側面２ｃに沿って、それぞれ複数列（図３では２列）で複数のパッド２ｄが配置されている。言い換えれば、半導体チップ２は、側面２ｃに沿って配置される複数の第１列目パッド２ｄ１と、第１列目パッド２ｄ１と側面２ｃの間に配置される複数の第２列目パッド２ｄ２を備えている。なお、本実施の形態では、第１列目パッド２ｄ１および第２列目パッド２ｄ２は、主回路形成領域の外側に配置されているが（図示は省略）、応力を緩和できる構成をパッド２ｄに採用している、あるいは、応力を考慮しない場合には、例えば第１列目パッド２ｄ１は主回路形成領域内に配置されていてもよい。

この第１列目パッド２ｄ１と第２列目パッド２ｄ２は、半導体チップ２の４つの側面２ｃのそれぞれに対応して設けられている。このように側面２ｃに沿ってそれぞれ複数列でパッド２ｄを配置することで、一列で配置した場合よりもさらにパッド２ｄの数を増加させることができる。このように複数列でパッド２ｄを配置する場合には、図３に示すように、側面２ｃに沿って第１列目パッド２ｄ１と第２列目パッド２ｄ２を交互に配置する、所謂千鳥配置とすることが好ましい。パッド２ｄを千鳥配置とすることにより、隣り合う第１列目パッド２ｄ１の間に、配線２ｅ（後述する図８参照）を配置して、第２列目パッド２ｄ２と電気的に接続することができる。言い換えれば、第２列目パッド２ｄ２に接続される配線の間に第１列目パッド２ｄ１を配置することができる。このため、半導体チップ２の主面上における配線レイアウトを効率化（狭ピッチ化）することができるため、外部端子であるパッド２ｄの数を増やし、かつ、主回路形成領域の面積を広くすることができる。

図１および図２に示すように、半導体チップ２は配線基板３に搭載される。配線基板３は、平面視においてそれぞれ四辺形を成す上面（チップ搭載面、表面ともいう）３ａ（図２、図４参照）、上面３ａの反対側に位置する下面（実装面、裏面ともいう）３ｂ（図２、図５参照）を備えている。例えば図３に示す例では、配線基板３の平面形状は一辺の長さが７ｍｍ〜８ｍｍ程度の正方形である。また配線基板３は、上面３ａと下面３ｂの間に位置する側面３ｃ（図２参照）を備えている。

図４に示すように、配線基板３の上面３ａには、複数の端子（例えば、ボンディングリード）１１が配置される。詳しくは、配線基板３は、コア層、またはコア材と呼ばれる基材である絶縁層１５を有し、絶縁層１５の上面１５ａに複数の端子１１、および端子１１に接続される配線を含む、例えば銅（Ｃｕ）から成る導体パターンが形成されている。これらの導体パターンは、上面１５ａ上に形成されたソルダレジスト膜（絶縁膜、保護膜ともいう）１６により覆われている。また、ソルダレジスト膜１６には、複数の端子１１が配置される位置に開口部１６ａが形成され、複数の端子１１は、開口部１６ａにおいて、ソルダレジスト膜１６から露出している。

また、平面視において、複数の端子１１は、半導体チップ２の複数のパッド２ｄ（図３参照）と重なる位置に配置される。このため、本実施の形態では、半導体チップ２と重なる領域であるチップ搭載領域の各辺（詳しくは、平面視において四辺形を成すチップ搭載部の各辺）に沿って、それぞれ複数の端子１１が配置されている。また、本実施の形態では、半導体チップ２と重なる領域であるチップ搭載領域の各辺に沿って、それぞれ複数列（図４では２列）で複数のパッド２ｄが配置されている。言い換えれば、配線基板３の上面３ａには、チップ搭載領域の各辺に沿って配置される複数の第１列目端子（第１列目ボンディングリード）１１ａと、第１列目端子１１ａとチップ搭載領域の各辺の間に配置される複数の第２列目端子（第２列目ボンディングリード）１１ｂを備えている。さらに言い換えれば、複数の端子１１には、複数の第１列目パッド２ｄ１と電気的に接続される複数の第１列目端子１１ａと、複数の第２列目パッド２ｄ２と電気的に接続される複数の第２列目端子１１ｂが含まれる。また、第１列目端子１１ａと第２列目端子１１ｂは、それぞれ半導体チップ２のパッド２ｄ（図３参照）と対向する位置に配置されるので、パッド２ｄの配置に対応して千鳥配置されている。

一方、図５に示すように、配線基板３の下面３ｂには、半導体装置１の外部端子である複数のランド１２が配置され、複数のランド１２には、半導体装置１を図示しない実装基板に実装する際の実装端子となる、複数の半田ボール１３が接合されている。詳しくは、図２に示すように、配線基板３は、絶縁層１５を有し、絶縁層１５の下面１５ｂに複数のランド１２およびランド１２に接続される配線を含む、例えば銅（Ｃｕ）から成る導体パターンが形成されている。これらの導体パターンは、下面１５ｂを覆うように形成されたソルダレジスト膜（絶縁膜、保護膜ともいう）１７により覆われている。また、ソルダレジスト膜１７には、ランド１２が配置される位置に開口部１７ａが形成され、複数のランド１２は、開口部１７ａにおいて、ソルダレジスト膜１７から露出している。またランド１２に接合される半田ボール１３は、半導体装置１を図示しない実装基板に実装する際に、実装基板側の複数の端子と、複数のランド１２を電気的に接続する導電性接合材である。

また、図５に示すように、平面視において、複数のランド１２および半田ボール１３は、行列状（アレイ状、マトリクス状ともいう）に配置されている。半導体装置１のように外部端子である複数のランド１２（または半田ボール１３）を実装面において行列状に配置したパッケージは、エリアアレイ型の半導体装置と呼ばれる。エリアアレイ型の半導体装置１は、実装面となる配線基板３の下面３ｂを外部端子の配置スペースとして有効に活用することができるため、実装面積の増大を抑制しつつ、かつ、端子数を増加させることができる。

また、図２に模式的に示すように、配線基板３の複数の端子１１は配線基板３の上面３ａ側と下面３ｂ側を電気的に接続する複数の配線１４を介して、複数のランド１２と電気的に接続されている。このように、配線基板３は、図示しない実装基板と半導体チップ２を電気的に接続する際に、実装基板と半導体チップ２を中継するインタポーザとして機能する。

なお、図２では、複数の配線１４を、それぞれ直線を用いて模式的に示しているが、複数の配線１４には、配線基板３が備える各配線層において引き回される配線、および配線基板３が備える複数の配線層の間を電気的に接続する層間配線（ビア配線）が含まれる。また、図２では、一例として４層（絶縁層１５の上面１５ａに第１層、上面１５ａと下面１５ｂの間に第２層および第３層、下面１５ｂに第４層で合計４層）の配線層を備えた配線基板３を示しているが、配線層の数は４層に限定されず、端子数や配線レイアウトに応じて変更することができる。

本実施の形態では、図２に示すように半導体チップ２の表面２ａを配線基板３の上面３ａと対向させた状態で、半導体チップ２を配線基板３上に搭載する、所謂、フリップチップ実装方式（フェイスダウン実装方式）で搭載している。複数の端子１１は半導体チップ２の複数のパッド２ｄと対向する位置に配置され、図２に示すように複数の突起電極（例えば、柱状電極）４および半田材５を介して電気的に接続されている。また、半導体チップ２は、複数の突起電極４および半田材５を介して配線基板３の上面３ａ上に固定されている。つまり、半導体チップ２は、パッド２ｄ上に形成された突起電極４を、半田材５を介して端子１１に接合することにより、配線基板３上に固定され、かつ、配線基板３と電気的に接続されている。

本実施の形態の突起電極４は、例えば銅（Ｃｕ）から成り、円柱形状を成す柱状電極である。なお、この突起電極４の形状は、円柱形状に限らず、角柱形状であってもよい。また、半導体チップの電極パッドに接合する突起電極の構成材料としては、銅（Ｃｕ）の他、例えば、金（Ａｕ）を用いることができる。しかし、本実施の形態のように銅（Ｃｕ）から成る突起電極４を用いることで、材料コストを大幅に低減することができる。

また、本実施形態の半田材５、および半田ボール１３は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビス膜（Ｓｎ−Ｂｉ）、錫−銀（Ｓｎ−Ａｇ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。

また、半導体チップ２の表面２ａと配線基板３の上面３ａの間には、アンダフィル樹脂（封止体）６が配置され、パッド２ｄと端子１１の接合部はアンダフィル樹脂６により封止されている。このようにパッド２ｄと端子１１の接合部をアンダフィル樹脂６により封止することで、パッド２ｄと端子１１の接合部周辺に生じる応力を分散させて緩和することができる。ただし、フリップチップ実装方式は、図２に示すようにアンダフィル樹脂６を半導体チップ２と配線基板３の間に配置する実施態様には限定されず、変形例としてアンダフィル樹脂６を配置しない構成に適用することができる。

＜端子接合部の周辺構造＞
次に、図２に示すパッド２ｄと端子１１の接合部周辺の詳細な構造について説明する。図６は、図４のＢ部において、端子と突起電極の平面的位置関係を示す拡大平面図である。また、図７は図６のＣ−Ｃ線に沿った拡大断面図、図８は図６のＤ−Ｄ線に沿った拡大断面図である。また、図９は、図７に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大断面図である。

図６に示す複数の端子１１は、配線基板３の上面３ａに形成された、ソルダレジスト膜１６により覆われる複数の配線１４とそれぞれ電気的に接続されている。複数の端子１１と複数の配線１４とは、同じ材料で構成され、一括して形成することができる導体パターンである。本実施の形態では、配線基板３の上面３ａに形成された導体パターンのうち、ソルダレジスト膜１６に覆われた部分を配線１４、ソルダレジスト膜１６から露出した部分を端子１１として説明する。

図６に示すように、複数の端子１１のそれぞれは、平面視において幅（図６に示す例では、端子１１が延びるＸ方向と直交するＹ方向の長さ）Ｗ２を有する部分からなる幅広部（幅太部ともいう）１１ｗを有している。また、複数の端子１１のそれぞれは、幅広部１１ｗと一体に形成され、平面視において幅Ｗ２よりも小さい幅（端子１１が延びるＸ方向と直交するＹ方向の長さ）Ｗ１を有する部分からなる、幅狭部（幅細部ともいう）１１ｎを有している。本実施の形態では、幅広部１１ｗの幅Ｗ２は、突起電極４の幅ＷＢと同程度であり、例えば、３０μｍ〜３５μｍ程度である。一方、幅狭部１１ｎの幅Ｗ１は幅Ｗ２よりも小さく（狭く）、例えば２０μｍ程度である。そして、複数の突起電極４（言い換えれば、パッド２ｄ）は、複数の端子１１の幅狭部１１ｎと重なる位置に配置され、図７および図８に示す半田材５を介して接続されている。なお、突起電極４の幅ＷＢは、突起電極４が円柱形の場合には、円柱形の底面または底面の直径により規定される。また、突起電極４の幅ＷＢは、突起電極４が四角柱の場合には、四角柱の底面または底面の一辺の長さにより規定される。

ところで、突起電極４と対向する領域における半田材５と端子１１の密着面積を増大させる観点からは、幅広部１１ｗと重なる位置に突起電極４を配置することが好ましい。しかし、本実施の形態では、以下の理由から幅狭部１１ｎと重なる位置に突起電極４を配置している。本実施の形態の突起電極４は、金（Ａｕ）と比較して酸化し易い銅（Ｃｕ）から成る。そして、突起電極４の表面に酸化膜が形成されると、半田材５の濡れ性が低下するため、半田材５と突起電極４の接合強度が低下する。このため、突起電極４の表面を予め半田材（半田材５の原料となる半田材）で覆った状態で、加熱処理（ローカルリフロー処理）を施して端子１１と接合する。

一方、本実施の形態の端子１１は、上述したように銅（Ｃｕ）から成る。したがって、突起電極４の場合と同様に、端子１１の表面に酸化膜が形成されると、半田材５の濡れ性が低下するため、半田材５と端子１１の接合強度が低下する。このため、端子１１の表面を予め半田材（半田材５の原料となる半田材）で覆った状態で、加熱処理（ローカルリフロー処理）を施して突起電極４と接合する。このように、突起電極４の表面および端子１１の表面のそれぞれに予め半田材５の原料を塗布した状態で接合することで、突起電極４と端子１１の接合部の接合強度を向上させることができる。

ところが、突起電極４の表面および端子１１の表面のそれぞれに予め半田材５の原料となる半田材を塗布した状態で接合する場合、端子１１および突起電極４の表面を確実に覆うためには、半田材の量が多くなる。特に、端子１１の表面に半田材５の原料となる半田材を印刷法により塗布する（詳細は後述する）場合、例えば１５μｍ〜１８μｍ程度の厚さになる。

この場合、突起電極４および端子１１のそれぞれに塗布した半田材を一体化させて形成する半田材５の量が多くなる。このため、半導体チップ２を搭載することにより突起電極４の先端面４ｓ（図８参照）と端子１１の上面との間隔が狭くなると、突起電極４の先端面４ｓと端子１１の上面の間に介在していた半田材５の一部が、接合領域の周囲（例えば図８に示す隣り合う突起電極４の間）にはみ出てしまうことが判った。

そして、接合領域の周囲に半田材５がはみ出ると、隣り合う端子１１間（あるいは突起電極４間）の距離によっては、はみ出た半田材５を介して隣り合う端子１１同士が電気的に接続され、短絡する可能性がある。つまり、半導体装置の信頼性低下の原因となる。言い換えれば、半田材５がはみ出た場合であっても隣り合う端子１１間（あるいは突起電極４間）が短絡しないようにすることは、多数の端子間の距離を近づけて、端子の集積度を向上させる上での阻害要因となる。つまり、半導体装置の高機能化（あるいは小型化）を阻害する要因となる。

上記課題に対する対応策として、以下の工法が考えられる。一つの工法としては、端子１１の表面に酸化膜が形成されることを防止ないしは抑制するため、銅（Ｃｕ）からなる端子１１の表面を、例えば金（Ａｕ）など、銅（Ｃｕ）よりも酸化し難い材料からなる金属膜で覆う工法が考えられる。この場合、端子１１の表面に予め半田材５の原料となる半田材を塗布しなくても、端子１１の表面における半田材５の濡れ性低下を抑制することができる。しかしこの場合、リフロー処理時に半田材５が接合部の周囲に流れ、突起電極４と端子１１の導通不良の原因となる。

また、他の工法としては、端子１１の表面に半田材５の原料となる半田材をめっき法により塗布（形成）する工法が考えられる。例えば、電解めっき法によれば、半田材５の原料となる半田材（半田膜）を５μｍ程度の厚さで塗布することができる。しかし、電解めっき法で半田材を塗布（形成）するためには、複数の端子１１のそれぞれを、電流を流すための配線（給電線）に接続する必要がある。つまり、配線基板３に電解めっき用の給電線を配置するスペースを確保する必要が生じ、配線基板の小型化が困難になる。また、配線基板３の端子１１に接続される配線１４のレイアウトの自由度が低下する。

また、無電解めっき法で半田材を塗布（形成）する場合、給電線は配置しなくても良いが、塗布される半田材にムラが生じ易い。言い換えれば、端子１１の突起電極４と対向する位置に半田材が形成されない場合がある。また、無電解めっき法は、還元作用によってめっき膜を堆積するため、銅（Ｃｕ）からなる端子１１が使用するめっき液に浸食され、本実施の形態のように端子１１の幅狭部１１ｎに突起電極４を接合する場合は、接合不良が発生しやすくなる。

そこで、本願発明者は、上記課題に鑑みて検討を行い、図６〜図８に示す構成を見出した。すなわち、複数の端子１１のそれぞれは、平面視において幅Ｗ２を有する幅広部（部分）１１ｗ、および幅広部１１ｗと一体に形成され、かつ、平面視において幅Ｗ２よりも小さい幅Ｗ１を有する幅狭部１１ｎを有している。そして、幅狭部１１ｎと重なる位置に突起電極４を配置して、半田材５を介して接合している。言い換えれば、突起電極４を接合するボンディング領域は、端子１１の幅狭部１１ｎと重なっている。

複数の端子１１の表面に印刷法により半田材を塗布する工法では、半田成分と、フラックス成分（半田成分を活性化させる成分）を含む半田ペースト、あるいは多数の半田粒子（半田粉末）とフラックスペースト（フラックス成分を含むペースト）を端子１１の表面に塗布する。そしてフラックス成分と半田成分を接触させた状態で、加熱処理（リフロー処理）を施すと、半田成分が溶融して一体化する。この時、溶融した半田成分（溶融半田）は、溶融半田自身の表面張力の影響を受けて、物理的に安定した形状となるように変形する。

ここで、半田材を塗布した端子１１の平面形状が例えば単純な四角形などの形状ではない場合、溶融半田はその表面張力の影響により、端子１１の形状に応じて変形する。すなわち、一定方向に延びる金属パターンにおいて、幅の広い部分と幅の狭い分が存在する場合、溶融半田は幅の広い部分に向かって集まり易いという傾向がある。

図６に示す例に当てはめると、幅広部１１ｗには、多くの溶融半田が集まって、図９に示すように幅広部１１ｗの形状に倣って、ドーム状（または半球状）の半田材（半田塊）５ａ１が形成される。一方、図６に示す幅狭部１１ｎ上、特に幅広部１１ｗと隣接する領域では、溶融半田が幅広部１１ｗに向かって移動するため、図９に示すように溶融半田が形成する半田材（言い換えれば半田膜）５ａ２の量は幅広部１１ｗよりも少なくなる。

そして、溶融半田を冷却し、洗浄によりフラックス成分の残渣などを取り除くと、溶融半田の表面張力により形成された形状を維持した状態で端子１１上に半田材（詳しくは、半田材５の原料となる半田材）が塗布される。つまり、端子１１の表面に予め塗布される半田材５ａのうち、幅狭部１１ｎに設けられた半田材５ａ２の量（または、厚さ）は、幅広部１１ｗに設けられた半田材５ａ１の量（または厚さ）よりも小さくなる。言い換えると、本実施の形態では、複数の端子１１のそれぞれが、幅広部１１ｗと幅狭部１１ｎを有する形状とすることにより、例えば、印刷法により半田材５ａを塗布する工法を用いた場合であっても、半田材５ａ２を安定的に薄く形成することができる。

例えば、本実施の形態では、半田材５ａ１の厚さ（端子１１の上面から半田材５ａ１の最高地点までの距離）は１０μｍ以上となっている。ただし、印刷法により半田材５ａを塗布する場合には、半田材５ａ１の厚さは１５μｍ以上とすることが特に好ましい。一方、半田材５ａ２の厚さ（端子１１の上面から半田材５ａ２の最高地点までの距離）は７μｍ以下となっている。ただし、半田材５ａ１の厚さを２０μｍ以上とした場合には、半田材５ａ２の厚さが１０μｍ以下となる場合がある。

このように、本実施の形態によれば、幅狭部１１ｎ上に塗布される半田材５ａ２の厚さを安定的に薄くすることができる。このため、薄く形成された半田材５ａ２上（つまり、幅狭部１１ｎと重なる位置）に突起電極４（図７参照）を配置して、半田材５ａ２と接合することで、図７および図８に示すように突起電極４と端子１１を接続する半田材５の量を適正量に制御することができる。

したがって、接合領域の周囲に半田材５がはみ出すことにより生じる半導体装置１の信頼性低下を防止ないしは抑制することができる。言い換えれば、半導体装置１の信頼性を向上させることができる。また、本実施の形態では印刷法により安定的に半田材５ａを形成することができるので、配線基板３に電解めっき用の配線（詳しくは、給電線）を設けていない。したがって、給電線の配置スペースおよびその周辺スペースを省くことができるので、配線基板３の平面サイズを小型化することができる。言い換えれば、半導体装置１の実装面積を低減することができる。また、給電線を設けないことにより、配線レイアウトの設計の自由度を向上させることができる。

また、本実施の形態によれば、半田材５ａの塗布方法として印刷法を適用することができるので、配線基板を量産する場合であっても、安定的に量産することができる。上記工法を適用した場合、図９に示す半田材５ａのうち、幅広部１１ｗ上に配置される半田材５ａ１は、突起電極４が接合されると、一部が突起電極４側に移動するが、図７に示すように、多くの部分が幅広部１１ｗ上に残留する。一方、図９に示す半田材５ａのうち、突起電極４との接合部とソルダレジスト膜１６で覆われた領域との間に配置される半田材５ａ２の厚さは、突起電極４を接合しても大きくは変化せず、図７に示すように、半田材５ａ２として残留する。

したがって、上記工法を適用した本実施の形態の半導体装置１は、突起電極４と端子１１を接合する半田材５のうち、突起電極４との接合部（先端面４ｓと端子１１に挟まれた領域）よりも幅広部１１ｗ側に配置される半田材５ｗの厚さは、突起電極４との接合部よりも幅狭部１１ｎ側（幅広部１１ｗに対して反対側）に配置される半田材５ａ２の厚さよりも厚くなる。ただし、半田材５のうち、突起電極４との接合部（先端面４ｓと幅狭部１１ｎに挟まれた領域）に配置される半田材５ｎの厚さは、表面張力の影響により、幅広部１１ｗ上に配置される半田材５ｗよりも厚くなる場合がある。

なお、本実施の形態に対する変形例として、印刷法以外の工法を適用して半田材５ａを形成する場合であっても、端子１１上に塗布した半田材に熱処理（加熱処理）を施し、半田材を溶融させると、上述したように溶融半田は端子１１の形状に応じて変形する。したがって、例えばめっき法（電解めっき法または無電解めっき法）を適用した場合であっても、例えば１０μｍ程度以上の厚さで半田材のめっき膜を成膜する場合には、上記した本実施の形態の構造を適用し、突起電極４を接合する前に半田材を溶融させて、図９に示す半田材５ａを形成することが有効である。

また、半田材５ａ２の厚さを安定的に薄くする観点からは、端子１１に設ける幅広部１１ｗと幅狭部１１ｎの幅を相対的に異なる幅とすれば良いので、例えば、図６に示す端子１１の変形例として、幅広部１１ｗの幅Ｗ２を突起電極４の幅ＷＢよりも広くして、幅狭部１１ｎの幅Ｗ１を突起電極４の幅と同程度にすることもできる。ただし、複数の端子１１の平面寸法を小型化する観点からは、図６に示すように、幅広部１１ｗの幅Ｗ２を突起電極４の幅ＷＢと同程度とし、かつ、幅狭部１１ｎの幅Ｗ１を突起電極４の幅よりも狭くすることが好ましい。

この場合、図８に示すように突起電極４の先端面４ｓの一部は、端子１１の外側にはみ出るように配置される。したがって、突起電極４を幅狭部１１ｎと重なる位置に接合することによる接合強度の低下を抑制する観点からは、半田材５ｎは端子１１の上面１１ｃおよび両側面１１ｄを覆うように形成することが好ましい。これにより、半田材５ｎと端子１１の接触面積を増加させることができるので、接合強度の低下を抑制できる。

＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態における半導体装置１は、図１０に示すフローに沿って製造される。図１０は、本実施の形態の半導体装置の製造工程の概要を示す説明図である。各工程の詳細については、図１１〜図３１を用いて、以下に説明する。

＜基板準備工程＞
まず、図１０に示す基板準備工程では、図１１および図１２に示す配線基板２０を準備する。図１１は、図１０に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図１２は図１１のＥ−Ｅ線に沿った拡大断面図である。

図１１に示すように、本工程で準備する配線基板２０は、枠部（枠体ともいう）２０ｂの内側に複数の製品形成領域２０ａを備えている。詳しくは、複数（図１１では２７個）の製品形成領域２０ａが行列状に配置されている。配線基板２０は、図１に示す配線基板３に相当する複数の製品形成領域２０ａと、各製品形成領域２０ａの間にダイシングライン（ダイシング領域ともいう）２０ｃを有する、所謂、多数個取り基板である。このように、複数の製品形成領域２０ａを備える多数個取り基板を用いることで、製造効率を向上させることができる。

また、図１２に示すように各製品形成領域２０ａには、図１〜図９を用いて説明した配線基板３の構成部材がそれぞれ形成されている。詳しくは、配線基板２０は、例えば樹脂から成り、上面１５ａおよび上面１５ａの反対側の下面１５ｂを有する絶縁層１５を備えている。

また、配線基板２０の製品形成領域２０ａのそれぞれは、上面３ａ側に配置される複数の端子１１、下面３ｂ側に配置される複数のランド１２、および複数の端子１１とランド１２を電気的に接続する複数の配線１４を備えている。また、絶縁層１５の上面１５ａ上および下面１５ｂの下は、それぞれソルダレジスト膜１６、１７に覆われ、ソルダレジスト膜１６に形成された開口部１６ａにおいて、複数の端子（ボンディングリード）１１がソルダレジスト膜１６から露出している。本実施の形態では、一つの開口部１６ａにおいて、複数の端子１１が露出している。また、ソルダレジスト膜１７に形成された複数の開口部１７ａにおいて、複数のランド１２がそれぞれソルダレジスト膜１７から露出している。

また、配線基板２０が備える導体パターン（端子１１、ランド１２および配線１４）はそれぞれ銅（Ｃｕ）を主成分とする金属材料で形成される。本実施の形態では、これらの導体パターンを形成する工法として、例えば、サブトラクト法やセミアディティブ法などの工法を用いて形成する。このような方法によれば、上述した図６に示すように、平面視において幅Ｗ２からなる幅広部１１ｗ、および幅広部１１ｗと一体に形成され、かつ、平面視において幅Ｗ２よりも小さい幅Ｗ１からなる幅狭部１１ｎを備える端子１１の形状を形成することができる。したがって、本工程で準備する配線基板２０が有する複数の端子１１は、それぞれ、図６に示すように幅広部１１ｗと幅狭部１１ｎを有する平面形状となっている。

また、複数の端子１１の上面１１ｃ上には、複数の半田材５ａが予め塗布されている。この半田材５ａは、上述したように図２に示す半田材５の原料である。また、半田材５ａは、端子１１の表面に予め塗布（形成）される半田材５ａのうち、幅狭部１１ｎに設けられた半田材５ａ２の量は、幅広部１１ｗに設けられた半田材５ａ１の量よりも小さくなるように塗布されている。言い換えれば、複数の端子１１は、幅広部１１ｗの隣に薄く（例えば７μｍ以下の厚さ）で半田材５ａ２が塗布された領域（幅狭部１１ｎ）を備えている。

この半田材５ａは、上述したように例えば印刷法により形成される。以下では、印刷法により半田材５ａ２を形成する方法を説明する。図１３は図１２に示す半田材を形成する方法の一例を模式的に示す説明図、図１４は、図１３とは異なる方法で図１２に示す半田材を形成する方法の一例を模式的に示す説明図である。

図１３に示す半田材の形成方法では、まずステップＳ１（図１０に示す基板準備工程）で、複数の端子１１が形成された配線基板２０を準備する。次にステップＳ２（図１０に示す半田材塗布工程）では、複数の端子１１上に半田ペーストＰｓｓを塗布（例えば印刷）する。この半田ペーストＰｓｓは、半田成分と、半田成分を活性化させるフラックス成分を含み、常温においてペースト状の性状を呈する半田材である。本実施の形態では、複数の端子１１のそれぞれに独立して半田ペーストＰｓｓを塗布するのではなく、複数の端子１１を一括して覆うように半田ペーストＰｓｓを塗布する。このような塗布方式を採用することで、塗布工程を簡略化することができる。

次に、ステップＳ３（図１０に示す熱処理工程）では、半田ペーストＰｓｓに熱処理（加熱処理、リフロー処理ともいう）を施し、半田ペーストＰｓｓに含まれる半田成分を溶融させる。なお、このときの加熱温度は、半田成分の融点により異なるが、例えば錫−銀（Ｓｎ−Ａｇ）系の鉛フリー半田を採用した場合は、２４０℃〜２８０℃で加熱する。本工程では、半田ペーストＰｓｓ中に含まれるフラックス（フラックス成分）ＦＬが、半田ペーストＰｓｓの半田成分を活性化することで、溶融半田Ｍｓの端子１１に対する濡れ性を向上させることができる。

また、本工程では、溶融半田Ｍｓが表面張力の影響を受けて、物理的に安定した形状となるように変形する。したがって、図９あるいは図１２に示す半田材５ａのように、幅広部１１ｗ上に多くの溶融半田Ｍｓ（図１３参照）が集まる。この結果、図１３に示す幅狭部１１ｎ上の溶融半田Ｍｓの厚さは、例えば７μｍ以下で安定的に薄くすることができる。次にステップＳ４（図１０に示す洗浄工程）では、溶融半田Ｍｓを冷却することで溶融半田Ｍｓを凝固させて半田材５ａを形成する。また、端子１１の周囲を洗浄し、半田材５ａの周囲に残ったフラックスＦＬの残渣を取り除くことにより、図１２に示す半田材５ａが形成された配線基板２０が得られる。

一方、図１４に示す半田材の形成方法は、以下の通りである。まず、図１４に示すステップＳ１（図１０に示す基板準備工程）で、複数の端子１１が形成された配線基板２０を準備する。次にステップＳ２（図１０に示す基板準備工程）では、配線基板２０に形成された複数の端子１１を処理液に浸し、乾燥させることで端子１１の表面（上面および側面）に粘着膜ＮＦを形成する。粘着膜ＮＦは、端子１１の表面の金属と処理液の化学反応により形成されるため、端子１１の露出面（上面および側面）に粘着膜ＮＦを形成することができる。

次に、ステップＳ３（図１０に示す半田材塗布工程）では、複数の端子１１上に多数の半田粒子（半田粉末、半田材）Ｐｗｓを塗布（印刷）し、粘着膜ＮＦに付着させる。粘着膜ＮＦは、端子１１の表面に選択的に形成されているので、半田粒子Ｐｗｓを複数の端子１１上に一括して塗布しても、絶縁層１５の上面１５ａには半田粒子Ｐｗｓは付着しない。したがって、端子１１上に選択的に半田粒子Ｐｗｓを付着させることができる。このため、図１４に示す方法の場合、図１３に示す方法と比較して、端子１１の周囲に付着する半田成分の量を低減することができる。また、半田粒子Ｐｗｓの平均粒径により、端子１１の周囲に付着する半田成分の量を制御することができる。つまり、半田粒子Ｐｗｓの平均粒径を小さくすれば、端子１１の周囲に付着する半田成分の量を低減することができる。反対に、半田粒子Ｐｗｓの平均粒径を大きくすれば、端子１１の周囲に付着する半田成分の量を増大させることができる。

次に、ステップＳ４（図１０に示す半田材塗布工程）では、複数の端子１１および半田粒子Ｐｗｓを覆うようにフラックスＦＬを含むペースト（フラックスペースト）を塗布（印刷）する。フラックスＦＬは半田粒子（半田成分）Ｐｗｓを活性化させて端子１１に対する濡れ性を向上させるために塗布するので、塗布工程を簡略化する観点から、例えば、複数の端子１１を覆うように一括して塗布する。次に、ステップＳ５（図１０に示す熱処理工程）では、半田粒子Ｐｗｓに熱処理（加熱処理、リフロー処理）を施し、半田成分を溶融させる。

なお、このときの加熱温度は、半田成分の融点により異なるが、錫−銀（Ｓｎ−Ａｇ）系の鉛フリー半田を採用した場合は、２４０℃〜２８０℃で加熱する。本工程では、半田粒子Ｐｗｓ上に塗布されたフラックスＦＬが半田成分を活性化することで、溶融半田Ｍｓの端子１１に対する濡れ性を向上させることができる。また、本工程では、上述したように、溶融半田Ｍｓが表面張力の影響を受けて、物理的に安定した形状となるように変形する。したがって、図９あるいは図１２に示す半田材５ａのように、幅広部１１ｗ上に多くの溶融半田Ｍｓ（図１３参照）が集まる。次にステップＳ６（図１０に示す洗浄工程）では、溶融半田Ｍｓを冷却することで溶融半田Ｍｓを凝固させて半田材５ａを形成する。また、端子１１の周囲を洗浄し、半田材５ａの周囲に残ったフラックスＦＬの残渣を取り除くことにより、図１２に示す半田材５ａが形成された配線基板２０が得られる。

なお、上記した半田材５ａの形成方法は、本願発明者が検討した中で、特に好適と考えられる二つの方法を例示的に取り上げたものである。したがって、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

＜半導体チップ準備工程＞
図１０に示す半導体チップ準備工程では、上述した図３に示す半導体チップ２を準備する。図１５は、図１０に示すウエハ準備工程で準備する半導体ウエハを示す斜視図、図１６は、図１５に示す半導体ウエハの一つのチップ領域に形成されたパッドの周辺を示す拡大断面図である。また、図１７は図１６に示す複数のパッド上に突起電極を形成した状態を示す拡大断面図、図１８は、図１７に示す突起電極の先端面上に半田材を取り付けた状態を示す拡大断面図、図１９は図１８に示すマスクを取り除いた状態を示す拡大断面図、図２０は、図１９に示す半田材を加熱して、ドーム形状に変形させた状態を示す拡大断面図である。

図３に示す半導体チップは、例えば以下のように製造される。まず、図１０に示すウエハ準備工程では、図１５に示すウエハ（半導体ウエハ）２５を準備する。本工程で準備するウエハ２５は、図１５に示すように略円形の平面形状を有する表面２ａおよび表面２ａの反対側に位置する裏面２ｂを有している。また、ウエハ２５は、複数のチップ領域（デバイス領域）２５ａを有し、各チップ領域２５ａが、それぞれ図３に示す半導体チップ２に相当する。また、隣り合うチップ領域２５ａの間には、スクライブライン（スクライブ領域）２５ｂが形成されている。スクライブライン２５ｂは格子状に形成され、ウエハ２５の表面２ａを複数のチップ領域２５ａに区画する。また、スクライブライン２５ｂには、チップ領域２５ａ内に形成される半導体素子などが正しく形成されているか否かを確認するためのＴＥＧ（Test Element Group）やアライメントマークなどの導体パターンが複数形成されている。

本工程で準備するウエハ２５には、例えばシリコン（Ｓｉ）から成る半導体基板の主面（素子形成面）に例えばトランジスタなどの複数の半導体素子（図示は省略）が形成されている。また、半導体基板の主面上には図１６に示すように複数の配線２ｅと隣り合う配線２ｅ間を絶縁する絶縁膜２ｆを備える配線層（図示は省略）が積層され、最上層には、これら複数の配線２ｅと電気的に接続される複数のパッド（電極パッド、ボンディングパッド、チップ電極ともいう）２ｄが形成されている。複数のパッド２ｄは、配線層の複数の配線２ｅを介して複数の半導体素子と電気的に接続されている。つまり、本工程で準備するウエハ２５には、予め半導体基板の主面上に集積回路が形成されている。また、半導体チップ２の表面２ａは、例えば酸化ケイ素（ＳｉＯ₂）などの絶縁膜２ｇにより覆われているが、複数のパッド２ｄ上において、表面２ａを覆う絶縁膜２ｇに開口部２ｈが形成されている。そして、開口部２ｈにおいて、パッド２ｄが絶縁膜から露出している。

次に図１０に示す突起電極形成工程では、図１７に示すように複数のパッド２ｄ上にそれぞれ金属膜を堆積させて突起電極４を形成する。本実施の形態では、図１７に示すようにウエハ２５の表面２ａ上にマスク２６を配置（詳しくは固定）する。そして、突起電極４を形成する位置に貫通孔２６ａを形成する。貫通孔２６ａは、例えばフォトリソグラフィ技術やエッチング技術を用いて形成することができる。

続いて貫通孔２６ａ内に金属膜を堆積させて突起電極４を形成する。本実施の形態では、銅膜を堆積させる。金属膜を堆積させる方法は、特に限定されず、例えばめっき法により堆積させることができる。また、銅膜とパッド２ｄの界面、あるいは突起電極４の先端面４ｓに銅とは異なる金属膜を形成する場合には、異なる金属材料を順次堆積させることで容易に形成することができる。

このように、金属膜を堆積させることにより突起電極４を形成する場合、突起電極４とパッド２ｄを接合する際に、パッド２ｄに加わるストレスを低減することができる。特に、突起電極をパッドに圧着（熱圧着を含む）する方式と比較すると、大幅にストレスを低減できる。このため、突起電極形成時のチップ領域２５ａの破損に起因する信頼性低下を抑制することができる。

また、マスク２６に複数の貫通孔２６ａが形成された状態で金属膜を堆積させることで、複数（多数）の突起電極４を一括して形成することができる。このため、突起電極４を効率的に形成することができる。また、ウエハ２５を分割する前に突起電極４を形成するので、複数のチップ領域２５ａに一括して突起電極４を形成する事ができる。このため、突起電極４を効率的に形成することができる。このようにマスク２６の貫通孔２６ａ内に金属膜を堆積させて形成した突起電極４は、柱状の立体形状を備えた柱状電極となる。また、突起電極４の平面形状は、貫通孔２６ａの開口形状に応じて形成される。例えば、本実施の形態では、円形の開口形状を有する貫通孔２６ａを形成することで、円柱形の突起電極４が得られる。

次に図１０に示す半田材形成工程では、図１８に示すように突起電極４の先端面４ｓ上にそれぞれ半田膜を堆積させて半田材５ｂを形成する。本実施の形態では、上述した突起電極形成工程で貫通孔２６ａ（図１７参照）の途中まで金属膜を堆積し、その後引き続いて（マスク２６を取り除くことなく）半田膜を堆積させる。このため、例えば銅膜を堆積させた後、引き続き半田膜を堆積させれば、半田膜を形成する前に銅膜に酸化膜が形成されることを抑制できる。したがって、半田材５ｂと突起電極４の接合界面の接合強度を向上させることができる。

また、本工程で突起電極４の先端面４ｓを半田材５ｂで覆うことにより、先端面４ｓが大気に曝露することを防止できるので、先端面４ｓに酸化膜が形成され難い状態を維持することができる。したがって、半田材５ｂと突起電極４の接合界面の接合強度を向上させることができる。この結果、図８に示すように半田材５と先端面４ｓの接合界面の接合強度を向上させることができる。

なお、突起電極４の酸化をより確実に抑制するためには、突起電極４の先端面４ｓにニッケル（Ｎｉ）膜を形成してもよい。但し、ニッケル膜を形成する場合、めっきの工程数（工程時間）が増えるため、本実施の形態のように、突起電極４の先端面４ｓに半田材５ｂを直接形成することが好ましい。

次に、マスク２６（図１８参照）を取り除き、洗浄を行うと、図１９に示すように、突起電極４の側面が露出する。この状態では半田材５ｂは突起電極４と同様に円柱形状となっているが、熱処理（加熱処理）を施し、半田材５ｂの少なくとも一部を溶融させると、図２０に示すように、半田材５ｂの形状が溶融半田の表面張力の影響により変形し、ドーム形状となる。このように熱処理を施すと、突起電極４の先端面４ｓと半田材５ｂをしっかりと接合することができる。また、図２０に示すようにドーム形状とした方が、半田材５ｂが安定するため、突起電極からの脱落や損傷を抑制できる。

以上の各工程により、複数のパッド２ｄの表面（上面）上に複数の突起電極４が形成（接合）され、かつ、複数の突起電極４の先端面４ｓに複数の半田材５ｂが形成されたウエハ２５が得られる。

次に、複数の突起電極４が形成されたウエハ２５の表面にバックグラインド用のテープ（図示は省略）を貼り付け、ウエハ２５の裏面を研磨（研削）することで、所望の厚さのウエハ２５を取得する。なお、準備するウエハ２５の厚さがウエハの準備段階において既に薄い場合、あるいは、薄くする必要が無い場合には、この研削工程を省略できる。

次に、図１０に示す分割工程では、図２０に示すウエハ２５をチップ領域２５ａ毎に分割（個片化）し、図３に示す半導体チップ２を複数個取得する。本工程では、図１５に示すスクライブライン２５ｂに沿ってウエハ２５を切断し、分割する。切断方法は特に限定されないが、ダイシングブレード（回転刃）を用いた切断方法やレーザを照射する切断方法を用いることができる。

＜チップ搭載工程＞
図１０に示すチップ搭載工程では、図２１に示すように、半導体チップ２を、表面２ａが配線基板２０の上面３ａと対向するように配線基板２０上に配置し、複数の端子１１と複数のパッド２ｄを電気的に接続する。図２１は、図１２に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。また、図２２は、配線基板上に半導体チップを配置した時の突起電極と端子の平面的位置関係を示す拡大平面図である。また、図２３は図２２のＣ−Ｃ線に沿った拡大断面図、図２４は図２２のＤ−Ｄ線に沿った拡大断面図である。また、図２５は、図２３に示す対向配置された半田材を接触させた状態を示す拡大断面図、図２６は図２４に示す対向配置された半田材を接触させた状態を示す拡大断面図である。また、図２７は、図２５に示す接触した半田材が一体化した状態を示す拡大断面図、図２８は図２６に示す接触した半田材が一体化した状態を示す拡大断面図である。

本工程では、まず、図２２〜図２４に示すように、半導体チップ２を、表面２ａが配線基板２０の上面３ａと対向するように配線基板２０上に配置する（半導体チップ配置工程）。この時、図２３および図２４に示すように、複数の突起電極４の先端面４ｓのそれぞれが、端子１１の幅狭部１１ｎ上（幅狭部１１ｎと重なる位置）に配置されるようにする。言い換えれば、突起電極４の先端面４ｓに取り付けられた半田材５ｂが、端子１１の幅狭部１１ｎと対向するように配置する。これは、突起電極４を半田材５ａが薄く形成された領域、すなわち、幅狭部１１ｎ上のボンディング領域に接合するためである。

また、図２３に示すように、本実施の形態では、突起電極４の先端面４ｓが端子１１の幅広部１１ｗと重ならないように配置する。ただし、図２３に示すように幅広部１１ｗに配置された半田材５ａ１は、ドーム上になっており、その頂点は、幅広部１１ｗの中央部に存在する。したがって、幅広部１１ｗの周縁部（半田材５ａ１の裾野部）では、中央部よりも半田材５ａ１の厚さは薄くなる。したがって、突起電極４の先端面４ｓの周縁部の一部が、幅広部１１ｗと重なっている場合でも、先端面４ｓの中央部が幅広部１１ｗ上に配置される場合と比較すると、半田材５（図２１参照）の端子１１上からのはみ出し量を低減することはできる。

しかし、半田材５の端子１１上からのはみ出し量を確実に低減し、確実に短絡不良を抑制する観点からは、図２３に示すように突起電極４の先端面４ｓ全体が端子１１の幅広部１１ｗと重ならないように配置することが好ましい。また、後述する加熱工程（熱処理工程、ローカルリフロー工程）で半田材５ａ、５ｂの温度が融点以上に到達するまでの時間を短縮する観点から、図２３および図２４に示す状態で半田材５ａおよび半田材５ｂを予め加熱しておく（予備加熱工程を実施する）ことが好ましい。

ただし、この段階では、半田材５ａ、５ｂを溶融させる必要はなく、予備加熱をしておけば良い。半田材５ａを加熱する方法としては、例えば、配線基板２０をヒートステージ（ヒータなどの加熱部を備えた基板保持台；図示は省略）に固定して、ヒートステージの温度を例えば１００℃程度に設定する。これにより、配線基板２０に形成された導体パターン（端子１１等）を介して半田材５ａを加熱することができる。また、ヒータなどの加熱部（図示は省略）により半導体チップ２を加熱することで半導体チップ２に取り付けられた半田材５ｂを加熱することができる。半導体チップ２は、配線基板２０よりも高温に加熱することができるため、配線基板２０よりも高い温度、例えば２００℃程度まで加熱しておく。

次に、図２５および図２６に示すように半導体チップ２と配線基板３の距離を近づけて半田材５ａ、５ｂを接触させる（半田材接触工程）。この時、図２５に示すように、半田材５ｂは、半田材５ａのうち、端子１１の幅狭部１１ｎ上に配置された半田材５ａ２と接触させる。また、図２６に示すように、複数の半田材５ｂと複数の半田材５ａをそれぞれ接触させるためには、半田材５ａまたは半田材５ｂの少なくとも一方が、接触後に変形する程度の硬さになるまで加熱されていることが好ましい。半田材５ａ、５ｂの一方を他方に食い込ませるように接触させることで、突起電極４や半田材５ａ、５ｂの厚さのばらつきが生じた場合であっても、全ての半田材５ａ、５ｂを接触させることができるからである。

また、この状態で半田材５ａ、５ｂが融点以上になるまでさらに加熱する（加熱工程（熱処理工程、ローカルリフロー工程ともいう））。加熱温度は、半田材５ａ、５ｂの融点により変化するが、錫−銀（Ｓｎ−Ａｇ）系の鉛フリー半田を採用した場合は、２４０℃〜２８０℃で加熱する。本工程では、半田材５ａ、５ｂを接触させた状態で加熱するので、例えば半田材５ｂからの熱伝達により半田材５ａを加熱することができる。そして、半田材５ａ、５ｂがそれぞれ溶融すると、半田材５ａ、５ｂが一体化する。つまり、半田材５ａ、５ｂが、所謂、「濡れた」状態となる。そして、一体化させた後で、溶融半田を冷却することにより、図２７および図２８に示す半田材５（詳しくは半田材５ｎ）が形成される。

このように半田材５ａ、５ｂを濡れた状態にすることで、強固に接合することができる。また、半田材５ａ、５ｂが一体化されると、一体化した溶融半田の表面張力により、物理的に安定な形状となるように変形する。このため、図２７に示すように、端子１１の幅広部１１ｗ上に配置された半田材の一部が突起電極４に向かって移動する。ただし、上述したように、溶融半田は、表面張力の影響により、平面積が広い幅広部１１ｗに集まり易い傾向があるため、多くの溶融半田は、幅広部１１ｗ上に残留する。つまり突起電極４の先端面４ｓ（図２８参照）に向かって移動する溶融半田の量は限定的である。

したがって、本工程で形成される半田材５の形状は図２７および図２８に例示的に示す形状になり易い。つまり、半田材５のうち、突起電極４との接合部（先端面４ｓと端子１１に挟まれた領域）に配置される半田材５ｎの厚さと、幅広部１１ｗ上に配置される半田材５ｗの厚さは略同等（半田材５ｎの方が僅かに厚い程度）である。一方、半田材５のうち、突起電極４との接合部の隣に配置され、かつ、半田材５ｗとは反対側に配置される半田材５ａ２は、その厚さに殆ど変化はなく、半田材５ｗ、５ｎよりも薄い。

また、突起電極４との接合部の幅方向（端子１１が延びる方向とは交差する方向）における断面では、図２８に示すように、半田材５ｎの量が少なくなることで、半田材５ｎの幅方向へのはみ出し量を抑制することができる。この結果、隣り合う半田材５ｎ同士の短絡（ショート）を抑制することができる。つまり、半導体装置の信頼性低下を抑制することができる。言い換えれば、半田材５ｎのはみ出した量を抑制することにより、隣り合う端子１１間の距離（突起電極４間の距離、パッド２ｄ間の距離）を近づけることができるので、集積度を向上させることができる。

＜封止工程＞
次に、図１０に示す封止工程では、図２９に示すように、半導体チップ２の表面２ａと、配線基板２０の上面３ａの間にアンダフィル樹脂６を供給して、パッド２ｄと端子１１の接合部を封止する。図２９は図２１に示す半導体チップと配線基板の間にアンダフィル樹脂を供給した状態を示す拡大断面図である。本工程では、例えば半導体チップ２の側面２ｃの外側に樹脂供給用のノズル２７を配置して、例えば熱硬化性樹脂であるアンダフィル樹脂６を半導体チップ２の表面２ａと、配線基板２０の上面３ａの間に供給する。これにより、パッド２ｄ、突起電極４、半田材５および端子１１の各接合部を一括して封止することができる。このように、パッド２ｄと端子１１の接合部をアンダフィル樹脂６により封止することで、接合部にかかる応力を、アンダフィル樹脂６を介して分散させることができるので、パッド２ｄと端子１１の接続信頼性を向上させる観点から好ましい。ただし、本実施の形態で説明する技術は、アンダフィル樹脂６を用いる半導体装置に限って適用されるものではなく、本実施の形態に対する変形例としては、図２９に示すアンダフィル樹脂６を配置しない半導体装置に適用することもできる。この場合、図１０に示す封止工程は省略することができる。また、アンダフィル樹脂６を用いる場合であっても、本実施の形態のように、半導体チップ２を配線基板２０上に配置してからアンダフィル樹脂６を半導体チップ２と配線基板２０との間に供給するのではなく、予め配線基板２０のチップ搭載領域にアンダフィル樹脂６を配置してから半導体チップ２を配線基板２０上に配置してもよい。

＜ボールマウント工程＞
次に、図１０に示すボールマウント工程では、図３０に示すように、配線基板２０の下面３ｂに形成された複数のランド１２に複数の半田ボール１３を接合する。図３０は、図２９に示す配線基板の上下を反転させた後、複数のランド上に半田ボールを接合した状態を示す拡大断面図である。本工程では、図３０に示すように配線基板２０を反転させた後、配線基板２０の下面３ｂにおいて露出する複数のランド１２のそれぞれの上に半田ボール１３を配置した後、加熱することで複数の半田ボール１３とランド１２を接合する。本工程により、複数の半田ボール１３は、配線基板２０を介して半導体チップ２と電気的に接続される。ただし、本実施の形態で説明する技術は、半田ボール１３を接合した、所謂ＢＧＡ（Ball Grid Array）型の半導体装置に限って適用させるものではない。例えば、本実施の形態に対する変形例としては、半田ボール１３を形成せず、ランド１２を露出させた状態、あるいはランド１２に半田ボール１３よりも薄く半田ペーストを塗布した状態で出荷する、所謂ＬＧＡ（Land Grid Array）型の半導体装置に適用することができる。

＜個片化工程＞
次に、図１０に示す個片化工程では、図３１に示すように、配線基板２０を製品形成領域２０ａ毎に分割する。図３１は図３０に示す多数個取りの配線基板を個片化した状態を示す平面図（下面図）である。本工程では、図３１に示すように、ダイシングライン（ダイシング領域）２０ｃに沿って配線基板２０を切断し、個片化された複数の半導体装置１を取得する。切断方法は特に限定されないが、例えばダイシングブレード（回転刃）を用いて配線基板を切削切断する方法を用いることができる。

以上の各工程により、図１〜図４を用いて説明した半導体装置１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。

（実施の形態２）
上記実施の形態１では、幅広部１１ｗおよび幅狭部１１ｎを有する端子１１のうち、幅狭部１１ｎと重なる位置に突起電極４を接合することで、半田材５のはみ出し量を低減させる技術について説明した。本実施の形態では、隣り合う幅広部１１ｗの間に幅狭部１１ｎを設けた端子１１のうち、幅狭部１１ｎと重なる位置に突起電極４を接合することで、上記実施の形態１よりも、さらに安定的に半田材５のはみ出し量を制御する技術について説明する。

図３２は、図６に対する変形例である本実施の形態の端子と突起電極の平面的位置関係を示す拡大平面図である。また、図３３は図３２に示す複数の端子のうちの一つを拡大して示す拡大平面図である。また、図３４は図３２のＣ−Ｃ線に沿った拡大断面図、図３５は図３２のＤ−Ｄ線に沿った拡大断面図である。また、図３６は、図３４に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大断面図である。また、図３７は、図３３に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大平面図である。また、図３８は、図６に示す配線基板に突起電極を接続する前に、予め半田材を塗布した状態を示す拡大平面図である。また、図３９は、図３８に示す端子に突起電極を接続した状態を示す拡大平面図である。

なお、本実施の形態は、上記実施の形態１の変形例であって、以下で説明する相違点を除き、上記実施の形態１で説明した技術を適用することができる。したがって、本実施の形態では上記実施の形態１と本実施の形態の相違点を中心に説明し、重複する説明は省略する。

また、図３２に示す複数の端子１１は、配線基板３の上面３ａに形成された、ソルダレジスト膜１６により覆われる複数の配線１４とそれぞれ電気的に接続されている。複数の端子１１と複数の配線１４とは、それぞれ同じ材料で構成され、一括して形成することができる導体パターンである。本実施の形態では、上記実施の形態１と同様に、配線基板３の上面３ａに形成された導体パターンのうち、ソルダレジスト膜１６に覆われた部分を配線１４、ソルダレジスト膜１６から露出した部分を端子１１として説明する。また、以下で説明する変形例においても、同様である。

図３２に示すように、本実施の形態の半導体装置１Ａは、平面視における複数の端子１１のそれぞれの形状が、図６に示す上記実施の形態１の半導体装置１と相違する。図３２に示すように、本実施の形態の半導体装置１Ａが有する複数の端子１１のそれぞれは、複数の幅広部１１ｗと、この幅広部１１ｗよりも幅（図３２に示すＹ方向に沿った長さ）が狭い幅狭部を有している。詳しくは、端子１１は、２つの幅広部１１ｗと、この２つの幅広部１１ｗの間に幅狭部１１ｎが配置され、この幅狭部１１ｎと重なる位置に、突起電極４が接続されている。言い換えれば、突起電極４の接合部である幅狭部１１ｎの両隣には、幅広部１１ｗ１、１１ｗ２が設けられている（連結されている）。

詳しくは、半導体装置１Ａが有する複数の端子１１のそれぞれは、図３３に示すように、平面視において、Ｘ方向に沿って端部（連結部）ＮＥ１と端部（連結部）ＮＥ２を有し、かつ、幅（Ｘ方向と直交するＹ方向に沿った長さ）Ｗ１を有する部分である幅狭部１１ｎを有している。また、複数の端子１１のそれぞれは、幅Ｗ１よりも大きい幅（Ｙ方向に沿った長さ）Ｗ２を有し、かつ、幅狭部１１ｎの端部ＮＥ１に連結されている部分である幅広部１１ｗ１を有している。また、複数の端子１１のそれぞれは、幅Ｗ１よりも大きい幅（Ｙ方向に沿った長さ）Ｗ３を有し、かつ、幅狭部１１ｎの端部ＮＥ２に連結されている部分である幅広部１１ｗ２を有している。そして、平面視において、突起電極４の先端面４ｓ（図３５参照）の中心は、端子１１の幅広部１１ｗ１と幅広部１１ｗ２との間に配置されている。

本実施の形態では、幅広部１１ｗと幅狭部１１ｎとを有する端子１１において、幅狭部１１ｎと重なる位置に突起電極４の先端面４ｓの中心が配置されている点では、上記実施の形態１と同様である。したがって、上記実施の形態１と同様の効果が得られる。

また、本実施の形態によれば、幅狭部１１ｎが隣り合う幅広部１１ｗ１、１１ｗ２の間に配置されているので、上記実施の形態１で説明した効果に加え、以下の効果が得られる。

まず、本実施の形態では、隣り合う幅広部１１ｗ１、１１ｗ２の間に幅狭部１１ｎが接続されているので、図３６や図３７に示す、端子１１に予め形成される半田材５ａの厚さを制御しやすくなる。上記実施の形態１で説明したように、半田材５ａを溶融させると、溶融した半田自身の表面張力の影響を受けて、相対的に面積が大きい領域に向かって溶融半田が集まる傾向がある。本実施の形態に当てはめると、図３６に示すように、幅広部１１ｗ１には、多くの溶融半田が集まって、幅広部１１ｗ１の形状に倣って、ドーム状（または半球状）の半田材（半田塊）５ａ１が形成される。また、幅広部１１ｗ２には、多くの溶融半田が集まって、幅広部１１ｗ２の形状に倣って、ドーム状（または半球状）の半田材（半田塊）５ａ３が形成される。一方、幅狭部１１ｎ上では、溶融半田が幅広部１１ｗに向かって移動するため、幅狭部１１ｎに形成される半田材５ａ２の量は幅広部１１ｗ１、１１ｗ２に形成された半田材５ａ１、５ａ３よりも少なくなる。

ここで、上記実施の形態１で説明した実施態様の場合、例えば図３８に示すように、半田材５ａ２の量は、幅広部１１ｗと幅狭部１１ｎとの境界から離れるのにしたがって、徐々に少なくなる。このため、突起電極４（図７参照）の先端面の位置によっては、突起電極４を接合する工程時における半田材５ａ２の量が少なすぎる場合もある。例えば、図２２に示す突起電極４と端子１１の平面視における接続位置が、幅広部１１ｗと幅狭部１１ｎとの境界から遠く離れ、ソルダレジスト膜１６の近傍である場合、半田材５ａの量を制御し難くなる。このため、突起電極４の接続位置における半田材５ａの量が極端に少なくなると、接合強度が低下する原因になる。

一方、本実施の形態によれば、幅広部１１ｗ１、１１ｗ２に挟まれた幅狭部１１ｎ上に接合された半田材５ａ２の厚さは、端部ＮＥ１、ＮＥ２の離間距離Ｌ１、（言い換えれば、幅広部１１ｗ１、１１ｗ２の離間距離Ｌ１）により制御することができる。このため、幅広部１１ｗ１、１１ｗ２の間、すなわち、幅狭部１１ｎと重なる位置であれば、どの場所でも、半田材５ａ２の厚さが所定の範囲内に収まるように制御できる。つまり、上記実施の形態１と比較して、幅狭部１１ｎ上に形成される半田材５ａ２の厚さを、さらに安定的に薄くすることができる。したがって、本実施の形態によれば、薄く形成された半田材５ａ２上（つまり、幅広部１１ｗ１、１１ｗ２の間）に突起電極４（図３４参照）を配置して、半田材５ａ２と接合することで、図３４および図３５に示すように突起電極４と端子１１を接続する半田材５（詳しくは半田材５ｎ）の量を適正量に制御することができる。

また、図３７に示す例では、平面視において、幅広部１１ｗ１の面積と、幅広部１１ｗ２の面積とが等しくなっている。このように、幅広部１１ｗ１、１１ｗ２の面積を揃えることにより、幅広部１１ｗ１、１１ｗ２にそれぞれ集まる半田材５ａの量（詳しくは、半田材５ａ１と半田材５ａ３の量）を揃えることができる。この場合、幅狭部１１ｎ上に形成される半田材５ａ２の厚さをさらに制御し易くなる。

また、幅広部１１ｗ１、１１ｗ２の面積を揃えることにより、図３３に示すように、突起電極４を接続した後における、半田材５の量を揃えることができる。詳しくは、図３３に示す幅広部１１ｗ１に形成される半田材５ｗ１の量と、幅広部１１ｗ２に形成される半田材５ｗ２の量を揃えることができる。このように半田材５ｗ１、５ｗ２の量を制御すれば、半田材５ｗ１、５ｗ２の間に形成される半田材５ｎの量を制御し易くなる。このため、図３３に示すように、突起電極４と端子１１との接続部の周辺に形成された、半田材５ｎの量を容易に制御することができる。

また、図３３に示す例では、幅広部１１ｗ１の幅Ｗ２と幅広部１１ｗ２の幅Ｗ３とが等しくなっている。詳しくは、図３３に示す例では、平面視において、幅広部１１ｗ１の面積と、幅広部１１ｗ２の面積とが等しく、かつ、幅広部１１ｗ１の幅Ｗ２と幅広部１１ｗ２の幅Ｗ３とが等しくなっている。言い換えれば、図３３に示す例では、平面視において、幅広部１１ｗ１、１１ｗ２が同じ形状になっている。幅広部１１ｗ１、１１ｗ２の形状を揃えることにより、図３６および図３７に示すように幅広部１１ｗ１、１１ｗ２にそれぞれ集まる半田材５ａの形状（詳しくは、半田材５ａ１と半田材５ａ３の形状）を揃えることができる。この場合、幅狭部１１ｎ上に形成される半田材５ａ２の厚さをさらに制御し易くなる。

また、上記実施の形態１で説明した図８と、本実施の形態の図３５を比較して判るように、本実施の形態によれば、突起電極４を接合する領域に配置される幅狭部１１ｎの側面１１ｄ側に回り込む半田材５の量を増加させることができる。このため、本実施の形態によれば、半田材５と幅狭部１１ｎとの接合強度を向上させることができる。

図３８に示すように、幅狭部１１ｎの一方の端部ＮＥ１のみに幅広部１１ｗが接続されている場合、端部ＮＥ１の近傍から遠くなるにしたがって、平面視において幅狭部１１ｎの周囲に配置される半田材５ａ２の幅Ｗ４が小さくなる。この場合、図３９に示すように、突起電極４を接続すると、突起電極４に予め形成された半田材５ｂ（図２６参照）と半田材５ａ２（図３８参照）とが一体化するので、平面視における半田材５ｎの幅Ｗ４は突起電極４の周囲において局所的に大きくなる。ただし、突起電極４の接続位置に予め形成された半田材５ａ２の量が少なく、かつ、溶融半田は、幅広部１１ｗに集まり易いので、半田材５ｎの幅Ｗ４はそれほど大きくならない。

一方、本実施の形態の場合、図３７に示すように、幅狭部１１ｎの両端部に幅広部１１ｗが配置されているので、平面視において幅狭部１１ｎの周囲に配置される半田材５ａ２の幅Ｗ４は、図３８に示す実施態様よりも大きくなる。つまり、本実施の形態では、図３７に示すように突起電極４を接続する前に、既に、平面視における半田材５ａ２の幅Ｗ４が大きくなっている。この状態で幅狭部１１ｎ上に突起電極４を接続すると、図３３に示すように、平面視における半田材５ｎの幅Ｗ４は突起電極４の周囲においてさらに大きくなる。この結果、図３５に示すように突起電極４を接合する領域に配置される幅狭部１１ｎの側面１１ｄ側に回り込む半田材５ｎの量を増加させることができる。

ところで、幅狭部１１ｎの側面１１ｄ側に回り込む半田材５ｎの量が過剰に多くなると、半田材５ｎの一部が接合領域の周囲にはみ出て、例えば隣り合う端子１１同士が電気的に接続されてしまうなど、信頼性低下の原因となる場合がある。しかし、本実施の形態によれば、平面視において幅狭部１１ｎの周囲に配置される半田材５ａ２の幅Ｗ４は、幅広部１１ｗ１の幅Ｗ２、幅広部１１ｗ２の幅Ｗ３、および端部ＮＥ１、ＮＥ２の離間距離Ｌ１により制御することができる。つまり、本実施の形態によれば、幅狭部１１ｎの側面１１ｄ側に回り込む半田材５ｎの量を増加させ、かつ、半田材５ｎが接合領域の周囲に過剰にはみ出ることを抑制することができる。この結果、隣り合う端子１１間の短絡などを抑制し、かつ端子１１と半田材５の接合強度を向上させることができるので、上記実施の形態１で説明した実施態様よりも、さらに信頼性を向上させることができる。

＜半導体装置の製造方法＞
次に、図３２〜図３５に示す、本実施の形態の半導体装置の製造方法について、説明する。本実施の形態の半導体装置は、上記実施の形態１で説明した半導体装置の製造方法と同様に製造することができる。詳しくは、本実施の形態の場合には、上記した図１０に示す基板準備工程において、配線基板２０（図１１参照）の製品形成領域２０ａに形成された複数の端子１１のそれぞれが、図３２〜図３５に示すように、複数の幅広部１１ｗの間に幅狭部１１ｎが連結されている点では上記実施の形態１と相違する。また、本実施の形態の場合には、上記したチップ搭載工程において、隣り合う幅広部１１ｗ１、１１ｗ２の間に突起電極４の先端面４ｓの中心が位置するように配置する点では、上記実施の形態１と相違する。その他の点では上記実施の形態１と同様に製造することができるので、重複する説明は省略する。

ただし、本願発明者が検討した所、半導体装置の製造方法の変形例として、上記実施の形態１で説明した端子１１の構造よりも、本実施の形態で説明した端子１１の構造を適用した方が特に好ましい製造方法があることが判った。本セクションでは、上記実施の形態１で説明した半導体装置の製造方法の変形例として、本実施の形態で説明した端子１１の構造を適用した方が好ましい実施態様について説明する。図４０は図１０に対する変形例である半導体装置の製造工程の概要を示す説明図である。

図４０に示す製造工程と、上記実施の形態１で説明した図１０に示す製造工程とは、チップ搭載工程を実施するタイミングが異なる。すなわち、図１０に示す製造工程では、半導体チップ２と配線基板２０を電気的に接続した後で、接続部分をアンダフィル樹脂６で封止する方式（以下、後注入方式と呼ぶ）を適用している。一方、図４０に示す製造工程では、チップ搭載工程で半導体チップ２を配線基板２０上に搭載する前に、封止材をチップ搭載領域に配置し（図４０に示す封止材配置工程）、接着材を介して半導体チップ２を配線基板２０に押し付けて配線基板２０と電気的に接続する方式（以下、先塗布方式と呼ぶ）を適用している。

上記実施の形態１で説明した、後注入方式の場合、図２９に示すように、半導体チップ２と配線基板２０の隙間の近傍に配置したノズル２７から樹脂を供給し、毛細管現象を利用してアンダフィル樹脂６を隙間に埋め込む。この場合、毛細管現象を利用して樹脂を隙間に埋め込むので、一つの製品形成領域２０ａに対する処理時間（樹脂を注入する時間）が長くなる。また、半導体チップ２の側面２ｃに沿ってノズル２７を移動させるスペースが必要になる。このため、半導体チップ２の周囲に広がるアンダフィル樹脂６の幅が太くなりやすい。

一方、図４０に示す先塗布方式の場合、半導体チップ２と配線基板２０の間に予め封止材を配置するので、上記した後注入方式と比較して、一つの製品形成領域２０ａに対する処理時間を短縮し、製造効率を向上させることができる点で好ましい。また、半導体チップ２の側面２ｃに沿ってノズル２７を移動させる必要がないので、半導体チップ２の周囲に広がる封止材６Ａ（図３４、図３５参照）の量（はみ出し量）を低減できる分、半導体装置の小型化の点で、後注入方式よりも有利である。さらに、半導体チップ２の表面２ａに形成されるパッド２ｄおよびこのパッド２ｄ上に形成される突起電極４の配置（レイアウト）が複雑（例えば、表面２ａの中央部にパッド２ｄおよび突起電極４が形成されている態様）であっても、封止材６Ａの充填性の点で、後注入方式よりも有利である。

ところが、本願発明者の検討によれば、先塗布方式の場合、予めチップ搭載領域に配置された封止材６Ａ（図３４、図３５参照）がリフロー処理時の半田材５の変形を阻害し易いため、幅狭部１１ｎ（図３５参照）の側面１１ｄ（図３５参照）側に回り込む半田材５（図３５参照）の量が後注入方式の場合よりも少なくなることが判った。幅狭部１１ｎの側面１１ｄ側に回り込む半田材５の量が低下すると、半田材５と端子１１の接合強度が低下するので、信頼性低下の原因になる。

そこで、本願発明者がさらに検討を行った結果、図３２〜図３９を用いて説明した本実施の形態の端子１１の構造を適用すれば、突起電極４を接続する前に、予め幅狭部１１ｎの側面１１ｄ側に回り込む半田材５の量を多くすることができるので、先塗布方式を適用した場合でも半田材５と端子１１の接合強度を向上させられることが判った。

以下、図４０に示す半導体装置の製造方法の詳細について、上記実施の形態１で説明した実施態様との相違点を中心に説明する。

＜基板準備工程＞
まず、図４０に示す基板準備工程では、図４１に示すように、配線基板２０Ａを準備する。図４１は、図１２に対する変形例を示す拡大断面図である。本実施の形態で準備する図４１に示す配線基板２０は、製品形成領域２０ａに形成された端子１１の形状、および端子１１に形成された半田材５ａの形状が上記実施の形態１と相違する。すなわち、図３７を用いて説明したように、本実施の形態で準備する配線基板２０Ａ（図４１参照）が備える複数の端子１１のそれぞれは、幅狭部１１ｎの一方の端部ＮＥ１に幅広部１１ｗ１が接続され、他方の端部ＮＥ２に幅広部１１ｗ２が接続されている点で上記実施の形態１で説明した配線基板２０と相違する。

また、図３７に示すように、端子１１に予め形成された半田材５ａには、幅広部１１ｗ１に接合される部分である半田材５ａ１、幅広部１１ｗ２に接合される部分である半田材５ａ３、および幅狭部１１ｎに接合される部分である半田材５ａ２が含まれる。また、半田材５ａ１、５ａ３の幅（すなわち、図３７に示すＹ方向の長さ）は幅広部１１ｗ１の幅Ｗ２および幅広部１１ｗ２の幅Ｗ３よりもそれぞれ大きい。一方、半田材５ａ２の幅Ｗ４は、幅狭部１１ｎの幅Ｗ１よりも大きく、かつ、幅Ｗ２、Ｗ３よりも小さい。また、図３７と図３８を比較して判るように、本実施の形態では、幅狭部１１ｎを隣り合う幅広部１１ｗの間に設けているので、半田材５ａ２の幅Ｗ４が、図３８に示す半田材５ａ２の幅Ｗ４よりも大きい。

上記のように、本実施の形態１で準備する配線基板２０Ａが有する端子１１に予め形成される半田材５ａは、上記実施の形態で説明した半田材５ａとは形状が異なるが、半田材５ａの形成方法は、上記実施の形態１で説明した方法と同様である。例えば上記実施の形態１で図１３を用いて説明した半田材の形成方法、あるいは図１４を用いて説明した変形例である半田材の形成方法を適用することができる。

また、本実施の形態の配線基板２０Ａは、上記相違点以外は、上記実施の形態１で説明した配線基板２０と同じである。例えば、配線基板２０Ａは、図１１に示す配線基板２０と同様に、枠部２０ｂの内側に複数の製品形成領域２０ａを備えている。また、本実施の形態の基板準備工程は、上記した相違点以外は、上記実施の形態１で説明した基板準備工程と同様である。したがって重複する説明は省略する。

＜封止材配置工程＞
次に、図４０に示す封止材配置工程では、図４２および図４３に示すように、配線基板２０Ａの製品形成領域２０ａのチップ搭載領域２ｐ１上に絶縁性の封止材６Ａを配置する。図４２は、図４１に示す配線基板の製品形成領域に封止材を配置した状態を示す拡大断面図である。また、図４３は、図４２に示す製品形成領域を示す拡大平面図である。

本工程で製品形成領域２０ａに配置する封止材６Ａは、絶縁性（非導電性）の材料（例えば樹脂材料）から成る。また、封止材６Ａはエネルギーを加えることで硬さ（硬度）が硬くなる（高くなる）樹脂材料で構成され、本実施の形態では、例えば熱硬化性樹脂を含んでいる。また、硬化前の封止材６Ａは図４２に示す端子１１よりも柔らかく、図４０に示すチップ搭載工程で、半導体チップ２（図３４参照）を押し付けることにより変形させることができる。

また、硬化前の封止材６Ａは、ハンドリング方法の違いから、以下の２通りに大別される。一つは、ＮＣＰ（Non-Conductive Paste）と呼ばれるペースト状の樹脂（絶縁材ペースト）から成り、図示しないノズルからチップ搭載領域２ｐ１に塗布する方式がある。もう一つは、ＮＣＦ（Non-Conductive Film）と呼ばれる、予めフィルム状に成形された樹脂（絶縁材フィルム）から成り、フィルム状態のままチップ搭載領域２ｐ１に搬送し、貼り付ける方法がある。図４２および図４３に示す例では、絶縁材フィルム（ＮＣＦ）である封止材６Ａをチップ搭載領域２ｐ１上に配置して、配線基板２０Ａの上面３ａと密着するように貼り付けた例を示している。ただし、図示は省略するが、変形例としては、絶縁材ペースト（ＮＣＰ）を用いることもできる。

封止材６Ａは、図３４に示すように、半導体チップ２と配線基板３との電気的接続部分である突起電極４を封止する機能を有している。したがって、半導体チップ２の表面２ａと配線基板３の上面３ａとの間に隙間が生じないように封止材６Ａを配置することが好ましい。このため、本実施の形態では、図４３に示すように、半導体チップ２（図３４参照）を搭載する予定領域であるチップ搭載領域２ｐ１の全体を覆うように、絶縁材フィルムである封止材６Ａを配置している。この場合、図４２に示すように、端子１１および端子１１の周囲に形成された半田材５ａは、封止材６Ａにより覆われる。

ただし、変形例として、絶縁材ペーストを使用する場合には、図４０に示すチップ搭載工程において、絶縁材ペーストを押し広げることができるので、本工程では、絶縁材ペーストである封止材６Ａが、チップ搭載領域２ｐ１の少なくとも一部を覆っていれば良い。

＜チップ搭載工程＞
また、図４０に示すチップ搭載工程では、図４４に示すように、半導体チップ２を、表面２ａが配線基板２０Ａの上面３ａと対向するようにチップ搭載領域２ｐ１上に配置し、複数の端子１１と複数のパッド２ｄを電気的に接続する。図４４は、図４２に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。また、図４５は、配線基板上に半導体チップを配置した時の突起電極と端子の平面的位置関係を示す拡大平面図である。また、図４６は図４５のＣ−Ｃ線に沿った拡大断面図、図４７は図４５のＤ−Ｄ線に沿った拡大断面図である。また、図４８は、図４６に示す接触した半田材が一体化した状態を示す拡大断面図、図４９は図４７に示す接触した半田材が一体化した状態を示す拡大断面図である。また、図５０は、図４９に対する検討例を示す拡大断面図である。

本工程では、まず、図４５〜図４７に示すように、半導体チップ２を、表面２ａが配線基板２０Ａの上面３ａと対向するように配線基板２０Ａ上に配置する（半導体チップ配置工程）。この時、図４６および図４７に示すように、突起電極４の先端面４ｓの中心が、端子１１の幅広部１１ｗ１と幅広部１１ｗ２との間に位置するように配置する。言い換えれば、本工程では、突起電極４の先端面４ｓの中心が、端子１１の幅狭部１１ｎ上（幅狭部１１ｎと重なる位置）に配置されるようにする。更に言い換えれば、本工程では、突起電極４の先端面４ｓに取り付けられた半田材５ｂが、端子１１に形成された半田材５ａのうち、端子１１の幅狭部１１ｎに接合された部分である半田材５ａ２と対向するように配置する。

また、半導体チップ２の表面２ａと配線基板２０Ａの上面３ａの距離を近づけて、半田材５ｂと半田材５ａを接触させる。本工程では、例えば、半導体チップ２の裏面２ｂ（図４４参照）側から図示しない押圧治具を押し付けると、突起電極４は、封止材６Ａを貫通し、半田材５ａ、５ｂを接触させることができる。この時、封止材６Ａは半導体チップ２の表面２ａと密着する。

上記実施の形態１では、半田材５ａ、５ｂの温度が融点以上に到達するまでの時間を短縮する観点から、半田材５ａ、５ｂを予め加熱しておく（予備加熱工程を実施する）ことが好ましいと説明した。しかし、図４０に示すように、先塗布方式を採用した場合には、予備加熱を行うと、封止材６Ａが硬化してしまい、半田材５ａ、５ｂの変形を阻害する要因になる。したがって、先塗布方式の場合には、予備加熱を行わず、封止材６Ａを柔らかい状態で維持することが好ましい。

次に、図４６および図４７に示すように、半田材５ａ、５ｂを接触させた状態で、半田材５ａ、５ｂが融点以上になるまでさらに加熱する。半田材５ａ、５ｂが軟化すると、半導体チップ２と配線基板２０Ａの距離を図４６および図４７に示す状態よりもさらに近づけることができる。加熱温度は、上記実施の形態１で説明したように、半田材５ａ、５ｂの融点により変化するが、錫−銀（Ｓｎ−Ａｇ）系の鉛フリー半田を採用した場合は、２４０℃〜２８０℃で加熱する。本工程では、半田材５ａ、５ｂを接触させた状態で加熱するので、例えば半田材５ｂからの熱伝達により半田材５ａを加熱することができる。そして、半田材５ａ、５ｂがそれぞれ溶融すると、半田材５ａ、５ｂが一体化する。つまり、半田材５ａ、５ｂが、所謂、「濡れた」状態となる。そして、一体化させた後で、溶融半田を冷却することにより、図４８および図４９に示す半田材５が形成される。

ここで、上記実施の形態１で説明したように、後注入方式を採用した場合、半田材５ａ、５ｂの周囲に中空空間が存在する状態で溶融させるので、溶融半田は、半田成分の表面張力により、球体に近づくように変形する。しかし、図４０に示すように、先塗布方式を採用した場合には、半田材５ａ、５ｂを溶融させる工程において、半田材５ａ、５ｂの周囲には、封止材６Ａが配置されている。そして、封止材６Ａは熱硬化性樹脂を含んでいるので、半田材５ａ、５ｂからの熱伝達により、封止材６Ａの一部で硬化が開始される。このため、一部が硬化した封止材６Ａが溶融半田の変形を阻害する要因になる。言い換えれば、先塗布方式を採用した場合には、後注入方式を採用した場合と比較して溶融半田の流動性が低くなる。

したがって、先塗布方式を採用した場合、半田材５ａ、５ｂの溶融速度と、封止材６Ａの硬化速度に応じて、半田材５の形状が制約を受ける。半田材５の形状は、種々の変形例があるが、例えば、図４７に示す半田材５ａ、５ｂが一体化する前に、半田材５ａ、５ｂの周辺の封止材６Ａが硬化した場合、図４９に示すように、側面視において、半田材５ｎの側面がくびれた状態になる場合がある。このように、先塗布方式を採用した場合、溶融半田の流動性が低下するので、チップ搭載工程を実施する前の半田材５ａ、５ｂの形状が反映され易い。

ところで、例えば、図３８に示すように、幅狭部１１ｎの一方の端部に幅広部１１ｗが接続され、他方の端部には幅広部１１ｗが接続されていない場合、上記したように、突起電極４（図３９参照）の接続領域における半田材５ａ２の幅Ｗ４が狭くなる。このため、例えば、図５０に示すように、半田材５ｎの幅Ｗ４が、突起電極４の幅よりも小さくなる時がある。言い換えれば、突起電極４の接合領域において、幅狭部１１ｎの側面１１ｄに回り込んだ半田材５ｎの幅が薄くなる。この場合、半田材５と端子１１の接合強度が低下する原因になる。

一方、本実施の形態によれば、上記した図３７に示すように、本工程の前に、突起電極４の接合領域に予め形成された半田材５ａ２の幅Ｗ４を大きくすることができる。また、半田材５ａ２の幅Ｗ４を大きくする観点からは、図３７に示す幅狭部１１ｎの長さＬ１を、例えば、幅広部１１ｗ１の幅Ｗ２や幅広部１１ｗ２の幅Ｗ３と同程度、あるいは幅Ｗ２、Ｗ３以下とすることが特に好ましい。このように、本実施の形態によれば、半田材５ａ２の幅Ｗ４を大きくすることにより、先塗布方式を採用し、封止材６Ａにより溶融半田の流動性が低下した場合であっても、図４９に示すように、幅狭部１１ｎの側面１１ｄに回り込んだ半田材５ｎの幅を大きくすることができる。

つまり、本実施の形態によれば、先塗布方式を採用した場合であっても、突起電極４を接合する領域の近傍において、端子１１の側面１１ｄに回り込んだ半田材５ｎの幅を厚くすることができるので、半田材５ｎと端子１１との接合強度を向上させることができる。そして、半田材５ｎと端子１１との接合強度を向上させることにより、図３２に示す半導体装置１Ａの信頼性を向上させることができる。

なお、図４０に示す製造工程のうち、上記した基板準備工程、封止材配置工程、およびチップ搭載工程、以外の各工程は、上記実施の形態１と同様なので、重複する説明は省略する。

＜実施の形態２の変形例＞
上記の通り、本実施の形態の基本的な構成について説明したが、本実施形態は、種々の変形例を適用することができる。以下では、本実施の形態の好ましい態様について、変形例を交えてさらに説明する。

（変形例１）
＜幅広部の延在距離＞
まず、図３３に示す幅広部１１ｗ１、１１ｗ２のＸ方向の長さＬ２、Ｌ３について説明する。図５１は、図３３に対する変形例である端子を示す拡大平面図である。図５１に示す端子３０は、幅広部１１ｗ１、１１ｗ２の長さＬ２、Ｌ３が幅（Ｙ方向の長さ）Ｗ２、幅（Ｙ方向の長さ）Ｗ３よりも、それぞれ短くなっている点で図３３に示す端子１１と相違する。その他の点では、図３３に示す端子１１と同様である。上述したように、例えば印刷法により端子３０上に半田材を塗布した後、該半田材を加熱して溶融させた場合、溶融半田は、端子３０の形状に応じて変形する。すなわち、一定方向に延びる金属パターンにおいて、幅の広い部分と幅の狭い分が存在する場合、溶融半田は幅の広い部分に向かって集まり易いという傾向がある。

この傾向は、幅広部１１ｗ１、１１ｗ２の長さＬ２、Ｌ３に係わらず発生するため、幅広部１１ｗ１、１１ｗ２が形成されていれば、幅狭部１１ｎの両端に設けられた幅広部１１ｗ１、１１ｗ２側に溶融半田を寄せることができる。したがって、図５１に示すように、例えば、幅Ｗ２、Ｗ３よりも短い、長さＬ２、Ｌ３を有する幅広部１１ｗを適用することができる。図５１に示す端子３０は、図３３に示す端子１１よりも平面積を小さくすることができるので、隣り合う端子１１間の離間距離を広くとることができる。言い換えれば、図５１に示す端子３０は、図３３に示す端子１１よりも平面積を小さくすることができるので、さらに複数の端子３０の配置ピッチをさらに小さくすることができる。

ただし、幅広部１１ｗ１平面積と半田材５ａ全体の塗布量の関係によっては、図３３に示すように幅狭部１１ｎに接合される半田材５ｎの量が多くなる場合がある。したがって、突起電極４を接合する領域の半田材５ａ２の量を少なくしてはみ出し量を低減させる観点からは、図３３に示すように幅広部１１ｗ１、１１ｗ２の長さＬ２、Ｌ３を長くすることが好ましい。本願発明者の検討によれば、幅広部１１ｗ１、１１ｗ２の長さＬ２、Ｌ３をそれぞれ幅Ｗ２、Ｗ３以上とすることで、幅狭部１１ｎ上に配置される半田材５ｎの量を安定的に少なくすることができる。

（変形例２）
＜幅狭部の延在距離＞
次に、端部ＮＥ１、ＮＥ２の離間距離Ｌ１、すなわち、幅狭部１１ｎの延在距離について説明する。図５２は、図３３に対する他の変形例である端子を示す拡大平面図である。図５２に示す端子３１は、幅広部１１ｗ１、１１ｗ２の離間距離Ｌ１、すなわち、幅狭部１１ｎのＸ方向に沿った延在距離が、突起電極４の幅ＷＢよりも短くなっている点で図３３に示す端子１１と相違する。その他の点では、図３３に示す端子１１と同様である。

図５２に示すように、幅広部１１ｗ１、１１ｗ２の離間距離Ｌ１が、突起電極４の幅ＷＢよりも短い場合、突起電極４の先端面の一部が、幅広部１１ｗ１、１１ｗ２のそれぞれと重なる位置に配置されることになる。この場合、図３３に示す端子１１と比較すると、幅狭部１１ｎの平面積が相対的に小さくなるので、半田材５ｎのはみ出し量は増加し易くなる。

ただし、図３７を用いて説明したように、隣り合う幅広部１１ｗ１、１１ｗ２の間に幅狭部１１ｎを接続した場合、幅狭部１１ｎに形成される半田材５ａ２の量は幅広部１１ｗ１、１１ｗ２に形成される半田材５ａ１、５ａ３の量よりも少なくなる。この現象は、端子３１のように幅狭部１１ｎの延在距離が短い場合でも、同様に発生する。したがって、突起電極４の先端面の中心と幅狭部１１ｎとが重なるように突起電極４と端子３１を接続することで、相対的に半田材５ａ（図３７参照）の量が少ない領域に突起電極４を接合させることができる。また、突起電極４の接続領域である幅狭部１１ｎの近傍に幅広部１１ｗ１、１１ｗ２が配置される場合、半田材５ａ、５ｂ（図４７参照）を溶融させて一体化させる際に、溶融半田の一部が幅広部１１ｗ１、１１ｗ２に向かって流出し易い。したがって、上記したチップ搭載工程において、突起電極４の先端面の中心が幅広部１１ｗ１、１１ｗ２の間に位置するように配置することで、半田材５ｎのはみ出し量を低減することができる。

また、端子３１の場合、幅広部１１ｗ１、１１ｗ２および幅狭部１１ｎから成る突起電極４の接続領域の平面積を図３３に示す端子１１よりも小さくすることができる。したがって、端子１１の平面積を低減する観点からは端子３１の方が好ましい。

また、上記したように、封止材６Ａを配置する際に、先塗布方式を適用する場合には、予め形成された半田材５ａの形状が変形し難いので、半田材５と幅狭部１１ｎの接続強度を向上させる観点から、幅狭部１１ｎの側面１１ｄに回り込んだ半田材５ａ２の量を多くすることが好ましい。端子３１の場合、幅狭部１１ｎの延在距離が短いので、図３３に示す端子１１よりも幅狭部１１ｎの側面１１ｄに回り込んだ半田材５ａ２の量を多くすることができる。したがって、端子１１と半田材５の接続強度を向上させる観点からは、図５２に示すように、幅広部１１ｗ１、１１ｗ２の離間距離Ｌ１が、突起電極４の幅ＷＢよりも短いことが好ましい。

また、上記のように、半田材５と幅狭部１１ｎの接続強度を向上させ、かつ、半田材５ｎのはみ出し量を低減させる観点からは、幅広部１１ｗ１、１１ｗ２の離間距離Ｌ１が、突起電極４の幅ＷＢと等しいことが特に好ましい。

（変形例３）
＜端子の形状＞
次に、幅広部１１ｗ１と幅広部１１ｗ２に接続される部材の形状を揃えた変形例について説明する。図５３は、図３３に対する他の変形例である端子を示す拡大平面図である。図５３に示す端子３２は、幅広部１１ｗ１が幅狭部１１ｎと接続される辺の反対側に幅狭部１１ｎ３が形成されている点で図３３に示す端子１１と相違する。その他の点では、図３３に示す端子１１と同様である。

図５３に示す端子３２は、幅広部１１ｗ１、１１ｗ２、および幅狭部１１ｎに加え、以下の部分を備えている。すなわち、端子３２は、幅広部１１ｗ２と配線１４との間に、幅（Ｙ方向に沿った長さ）Ｗ２、Ｗ３よりも小さい幅（Ｙ方向に沿った長さ）Ｗ５を有する部分である幅狭部１１ｎ２を有している。幅狭部１１ｎ２は、ソルダレジスト膜１６に覆われ、かつ端子３２と電気的に接続された（一体に形成された）配線１４と同じ材料で形成され、かつ同じ幅で形成されている。なお、幅狭部１１ｎ２については、図３３に示す端子１１、図５１に示す端子３０、図５２に示す端子３１もそれぞれ有している。

また、端子３２は、幅広部１１ｗ１の、幅狭部１１ｎと接続される辺Ｈ１とは反対側の辺Ｈ２に、幅Ｗ２、Ｗ３よりも小さい幅（Ｙ方向に沿った長さ）Ｗ６を有する部分である幅狭部１１ｎ３を有している。言い換えれば、端子３２は、幅広部１１ｗ１を介して幅狭部１１ｎの反対側に接続される幅狭部１１ｎ３を有している。

また、幅狭部１１ｎ２の幅Ｗ５と幅狭部１１ｎ３の幅Ｗ６とは等しく、例えば図５３に示す例では配線１４の幅（Ｙ方向に沿った長さ）と等しくなっている。図３３に示す端子１１の場合、幅広部１１ｗ１に集まる溶融半田と、幅広部１１ｗ２に集まる溶融半田の量を揃える観点から、幅広部１１ｗ１、１１ｗ２の面積、および形状を揃えることが好ましい点について説明した。しかし、幅広部１１ｗ２には、幅狭部１１ｎ２が接続され、幅広部１１ｗ１には幅狭部１１ｎ２に対応する部分が接続されていないので、厳密には溶融半田の集まり方が異なる。

そこで、図５３に示す端子３２は、幅広部１１ｗ１に幅狭部１１ｎ２と同じ幅Ｗ６を有する幅狭部１１ｎ３を接続している。これにより、幅広部１１ｗ１に集まる溶融半田と、幅広部１１ｗ２に集まる溶融半田の量を高精度で揃えることができる。

また、図５３に示す端子３２の構造を更に応用して、図５４に示す構造に適用することができる。図５４は、図３２に対する変形例を示す拡大平面図である。例えば、上記した各実施態様では、端子１１、３０、３１、３２の一方の端部は他の導体パターンに接続されず、他方の端部が配線１４に接続される実施態様について説明した。

図５４に示す例では、端子３２の両端部がそれぞれ配線１４に接続されている。図４２に示す配線基板３５は、端子３２の両端が、それぞれソルダレジスト膜１６に覆われる配線１４に接続されている点で図３２に示す配線基板３と相違する。その他の点は配線基板３と同様である。

図５４に示すように、端子３２の両端部をそれぞれ配線１４に接続する場合、いずれか一方の配線１４を介して下層の配線層（下層の配線層の配線）と接続することができる。つまり、下層の配線層の配線と電気的に接続するためには、ビア配線を形成する必要があるが、配線基板３５の場合、端子３２の両端部をそれぞれ配線１４に接続するので、ビア配線のレイアウトの自由度を向上させることができる。

＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、上記実施の形態では、半導体チップ２の周縁部に形成された複数の突起電極４を配線基板３、２０、２０Ａ、３５に形成された端子１１、３０、３１、３２と接続する実施態様について説明した。しかし、例えば図５５に示す半導体装置１Ｂのように半導体チップ２の表面２ａの中央部にパッド２ｄおよび突起電極４が形成され、この突起電極４を配線基板３と電気的に接続する場合がある。図５５は、図２に対する変形例である半導体装置を示す断面図である。この場合、半導体チップ２の表面２ａの中央部に形成される突起電極４と接続するボンディングリードとして、上記実施の形態で説明した端子１１、３０、３１、３２の構造を適用することができる。

また例えば、上記実施の形態では、配線基板３上に１個の半導体チップ２がフリップチップ実装方式により搭載された半導体装置１について説明したが、配線基板上に搭載される半導体チップの数は１個に限定されない。例えば、複数の半導体チップを積層する、ＳＩＰ（System in Package）などの半導体装置に適用することができる。また例えば、配線基板３上に、別の半導体装置を積層して、ＰＯＰ（Package on Package）と呼ばれる半導体装置に適用することがきる。

また、例えば、上記実施の形態では、例えば銅（Ｃｕ）から成り、柱状に形成された突起電極４を、半田材５を介して接合する実施態様について説明したが、種々の変形例を適用することができる。例えば、金（Ａｕ）から成り、ボールボンディング技術により形成された突起電極を用いる場合であっても、該突起電極に半田材を予め取り付けた状態で、端子１１上に塗布された半田材と接合する場合には、上記したように半田材のはみ出し量によっては、短絡不良が発生する場合がある。したがって、上記実施の形態で説明した技術を適用することによりこれを抑制することができる。

また、例えば、上記実施の形態では、半導体装置の製造方法の説明において、複数の製品形成領域２０ａを備える、所謂、多数個取り基板を用いる実施態様について説明した。しかし、変形例としては、半導体装置１個分に対応する製品形成領域に、予め個片化された配線基板を用いることもできる。この場合、図１０や図４０に示す個片化工程を省略することができる。

１、１Ａ、１Ｂ 半導体装置
２ 半導体チップ
２ａ 表面（主面）
２ｂ 裏面（主面）
２ｃ 側面
２ｄ パッド（電極パッド、ボンディングパッド、チップ電極）
２ｄ１ 第１列目パッド
２ｄ２ 第２列目パッド
２ｅ 配線
２ｆ、２ｇ 絶縁膜
２ｈ 開口部
２ｐ１ チップ搭載領域
３、２０、２０Ａ、３５ 配線基板（基材、インタポーザ）
３ａ 上面（チップ搭載面、表面）
３ｂ 下面（実装面、裏面）
３ｃ 側面
４ 突起電極（バンプ電極、柱状電極）
４ｓ 先端面
５、５ｎ、５ｗ 半田材
５ａ、５ａ１、５ａ２、５ａ３ 半田材（第１半田材）
５ｂ 半田材（第２半田材）
６ アンダフィル樹脂（封止体）
６Ａ 封止材
１１、３０、３１、３２ 端子（ボンディングリード、電極）
１１ａ 第１列目端子（第１列目ボンディングリード）
１１ｂ 第２列目端子（第２列目ボンディングリード）
１１ｃ 上面
１１ｄ 側面
１１ｎ、１１ｎ２、１１ｎ３ 幅狭部（幅細部）
１１ｗ、１１ｗ１、１１ｗ２ 幅広部（幅太部）
１２ ランド（端子、電極）
１３ 半田ボール
１４ 配線
１５ 絶縁層
１５ａ 上面
１５ｂ 下面
１６、１７ ソルダレジスト膜（絶縁膜）
１６ａ、１７ａ 開口部
２０ａ 製品形成領域
２０ｂ 枠部（枠体）
２０ｃ ダイシングライン（ダイシング領域）
２５ ウエハ（半導体ウエハ）
２５ａ チップ領域
２５ｂ スクライブライン（スクライブ領域）
２６ マスク
２６ａ 貫通孔
２７ ノズル
３１、３６ 半導体チップ
ＦＬ フラックス（フラックス成分）
Ｈ１、Ｈ２ 辺
Ｌ１ 距離
Ｌ２、Ｌ３ 長さ
Ｍｓ 溶融半田
ＮＦ 粘着膜
ＮＥ１、ＮＥ２ 端部（連結部）
Ｐ１ 距離
Ｐｓｓ 半田ペースト
Ｐｗｓ 半田粒子
Ｗ１、Ｗ２、Ｗ３、Ｗ４、Ｗ５、Ｗ６、ＷＢ 幅

Claims (12)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）チップ搭載面、前記チップ搭載面に形成された複数の端子、および前記複数の端子上にそれぞれ配置された複数の第１半田材、を備える配線基板を準備する工程；
   ここで、
   前記複数の端子のそれぞれは、第１部分と、第２部分と、第３部分と、を有し、
   平面視において、前記第１部分、前記第２部分および前記第３部分は、第１方向に沿って配置されており、
   平面視において、前記第１部分は、前記第２部分と前記第３部分との間に配置されており、
   平面視において、前記第２部分および前記第３部分のそれぞれの幅は、前記第１部分の幅よりも大きく、
   前記第１部分、前記第２部分および前記第３部分のそれぞれの幅は、前記第１方向と直交する第２方向に沿った長さであり、
   平面視において、前記第２部分の面積と前記第３部分の面積とが互いに等しくなっており、
   （ｂ）前記（ａ）工程の後、半導体チップの表面が前記配線基板の前記チップ搭載面と対向するように前記半導体チップを前記配線基板上に配置し、前記半導体チップの前記表面に形成された複数のパッドと前記配線基板の前記複数の端子を、前記複数のパッドにそれぞれ形成された複数の突起電極および前記複数の第１半田材を介して、それぞれ電気的に接続する工程；
   ここで、
   平面視において、前記複数の端子は、互いに隣り合って配置されており、
   前記（ｂ）工程では、前記複数の突起電極のそれぞれの中心が前記第２部分と前記第３部分との間に位置するように、前記半導体チップを前記配線基板上に配置する。
2. 請求項１において、
   前記第２部分の幅と前記第３部分の幅とが互いに等しくなっている、半導体装置の製造方法。
3. 請求項２において、
   前記複数の突起電極のそれぞれの端面には、第２半田材が形成されており、
   前記（ｂ）工程では、前記複数の第１および第２半田材を溶融させて互いに接合する、半導体装置の製造方法。
4. 請求項３において、
   前記複数の第１半田材のそれぞれは、
   前記複数の端子の前記第１部分上に位置する第４部分と、
   前記複数の端子の前記第２部分上に位置する第５部分と、
   前記複数の端子の前記第３部分上に位置する第６部分と、
   を有し、
   前記（ａ）工程において、前記複数の第１半田材の前記第４部分の厚さは、前記複数の端子の前記第５部分および前記第６部分の厚さよりも薄い、半導体装置の製造方法。
5. 請求項４において、
   以下の工程を更に含む半導体装置の製造方法：
   （ｃ）前記（ａ）工程の後で、かつ、前記（ｂ）工程の前に、前記配線基板の前記チップ搭載面のチップ搭載領域を覆うように絶縁性の封止材を配置する工程。
6. 請求項５において、
   前記封止材には熱硬化性樹脂が含まれる、半導体装置の製造方法。
7. 請求項３において、
   前記（ｂ）工程では、平面視において、前記複数の突起電極のそれぞれの先端面の一部が、前記第２部分および前記第３部分と重なるように前記複数の突起電極を配置する、半導体装置の製造方法。
8. 請求項３において、
   前記複数の第１半田材のそれぞれは、
   前記複数の端子の前記第１部分上に位置する第４部分と、
   前記複数の端子の前記第２部分上に位置する第５部分と、
   前記複数の端子の前記第３部分上に位置する第６部分と、
   を有し、
   前記（ｂ）工程では、平面視において、前記複数の突起電極のそれぞれの先端面の一部が、前記第５部分および前記第６部分と重なるように前記複数の突起電極を配置する、半導体装置の製造方法。
9. 請求項３において、
   前記第２部分の前記第１方向に沿った長さは、前記第２部分の幅よりも大きく、
   前記第３部分の前記第１方向に沿った長さは、前記第３部分の幅よりも大きい、半導体装置の製造方法。
10. 請求項３において、
    前記（ａ）工程で準備する前記配線基板は、
    前記チップ搭載面を覆い、かつ前記複数の端子が露出するように形成された絶縁膜と、
    前記絶縁膜に覆われ、かつ前記複数の端子と電気的に接続されている複数の配線と、
    を備え、
    前記複数の端子のそれぞれは、
    前記複数の配線のうちの第１配線と前記第１配線が電気的に接続される第３部分との間に配置される第４部分と、
    前記第２部分を介して前記第１部分の反対側に接続される第５部分と、
    を有し、
    前記第４部分は、前記第２方向に沿って、前記第２部分の幅および前記第３部分の幅よりも小さい幅を有し、
    前記第５部分は、前記第２方向に沿って、前記第４部分の幅と等しい幅を有する、半導体装置の製造方法。
11. 請求項３において、
    前記複数の突起電極のそれぞれの先端面は、平面視において、前記第２部分および前記第３部分と重ならない、半導体装置の製造方法。
12. 請求項４において、
    以下の工程を更に含む半導体装置の製造方法：
    （ｃ）前記（ｂ）工程の後、前記配線基板の前記チップ搭載面と前記半導体チップの間に樹脂を供給し、前記半導体チップの前記複数のパッドと前記配線基板の前記複数の端子の接合部を封止する工程。

Images