TWI600094B - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
TWI600094B
TWI600094B TW102137513A TW102137513A TWI600094B TW I600094 B TWI600094 B TW I600094B TW 102137513 A TW102137513 A TW 102137513A TW 102137513 A TW102137513 A TW 102137513A TW I600094 B TWI600094 B TW I600094B
Authority
TW
Taiwan
Prior art keywords
solder
solder material
terminals
terminal
semiconductor device
Prior art date
Application number
TW102137513A
Other languages
English (en)
Other versions
TW201430970A (zh
Inventor
Jumpei Konno
Takafumi Nishita
Nobuhiro Kinoshita
Kazunori Hasegawa
Michiaki Sugiyama
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201430970A publication Critical patent/TW201430970A/zh
Application granted granted Critical
Publication of TWI600094B publication Critical patent/TWI600094B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置之製造方法及半導體裝置
本發明係有關半導體裝置及其製造技術，例如，有關適用於將半導體晶片的突起電極，藉由焊錫材而連接於基板的端子之半導體裝置而為有效的技術構成。
對於日本特開2000-77471號公報(專利文獻1)係記載有將設置於半導體晶片的金所成之凸塊電極與配線基板之連接墊片，藉由焊錫材而連接之安裝方法(覆晶安裝方式)。
〔專利文獻〕
[專利文獻1]日本特開2000-77471號公報
本申請發明者係對於將配線基板與半導體晶片，藉由形成於半導體晶片之電極形成面上的複數之突起電極而加以電性連接，所謂覆晶連接方式進行檢討。
在覆晶安裝方式中，將形成於半導體晶片之複數的墊 片上之複數的突起電極，和形成於配線基板之晶片的搭載面之複數的端子(結合區)，藉由例如焊錫材等之連接材(接合材)而電性連接。但，當縮小相互鄰接之端子(例如突起電極)之配置間距時，發現從突起電極與端子之連接信賴性的觀點存在有課題。
其他課題與新穎的特徵係從本說明書之記載及附加圖面明確了解到。
經由一實施形態之半導體裝置之製造方法係將形成於配線基板之晶片搭載面的各複數之端子，在平面視中，作為配置有窄幅部於鄰接之寬幅部之間的形狀者。另外，經由一實施形態之半導體裝置之製造方法係形成於半導體晶片之各複數的突起電極之前端面的中心則在平面視中，呈與上述窄幅部重疊地，將上述複數之端子與上述複數之突起電極，藉由焊錫材而加以電性連接者。
如根據上述一實施形態，可提昇半導體裝置之信賴性者。
1、1A、1B‧‧‧半導體裝置
2‧‧‧半導體晶片
2a‧‧‧表面(主面)
2b‧‧‧背面(主面)
2c‧‧‧側面
2d‧‧‧墊片(電極墊片，接合墊片，晶片電極)
2d1‧‧‧第1列墊片
2d2‧‧‧第2列墊片
2e‧‧‧配線
2f、2g‧‧‧絕緣膜
2h‧‧‧開口部
2p1‧‧‧晶片搭載範圍
3、20、20A、35‧‧‧配線基板(基材、中介層)
3a‧‧‧上面(晶片搭載面、表面)
3b‧‧‧下面(安裝面、背面)
3c‧‧‧側面
4‧‧‧突起電極(凸塊電極、柱狀電極)
4s‧‧‧前端面
5、5n、5w‧‧‧焊錫材
5a、5a1、5a2、5a3‧‧‧焊錫材(第1焊錫材)
5b‧‧‧焊錫材(第2焊錫材)
6‧‧‧底膠樹脂(封閉體)
6A‧‧‧封閉材
11、30、31、32‧‧‧端子(結合區、電極)
11a‧‧‧第1列端子(第1列結合區)
11b‧‧‧第2列端子(第2列結合區)
11c‧‧‧上面
11d‧‧‧側面
11n、11n2、11n3‧‧‧窄幅部(細幅部)
11w、11w1、11w2‧‧‧寬幅部(粗幅部)
12‧‧‧金屬銲點(端子、電極)
13‧‧‧焊錫球
14‧‧‧配線
15‧‧‧絕緣層
15a‧‧‧上面
15b‧‧‧下面
16、17‧‧‧抗焊劑膜(絕緣膜)
16a、17a‧‧‧開口部
20a‧‧‧製品形成範圍
26b‧‧‧框部(框體)
20c‧‧‧切割線(切割範圍)
25‧‧‧晶圓(半導體晶圓)
25a‧‧‧晶片範圍
25b‧‧‧劃片線(劃片範圍)
26‧‧‧光罩
26a‧‧‧貫通孔
27‧‧‧噴嘴
31、36‧‧‧半導體晶片
FL‧‧‧助焊劑(助焊劑成分)
H1、H2‧‧‧邊
L1‧‧‧距離
L2、L3‧‧‧長度
Ms‧‧‧熔融焊錫
NF‧‧‧黏著膜
NE1、NE2‧‧‧端部(連結部)
P1‧‧‧距離
Pss‧‧‧焊錫電糊
Pws‧‧‧焊錫粒子
W1、W2、W3、W4、W5、W6、WB‧‧‧寬度
圖1係顯示一實施形態之半導體裝置之晶片搭載面側之全體構造的平面圖。
圖2係沿著圖1之A-A線的剖面圖。
圖3係顯示圖1所示之半導體晶片之表面(與配線基板之對向面)側之平面圖。
圖4係去除圖1所示之半導體晶片，顯示配線基板之晶片搭載面側之平面圖。
圖5係顯示圖1所示之半導體裝置之背面(安裝面)側的平面圖。
圖6係在圖4的B部中，顯示端子與突起電極之平面的位置關係之擴大平面圖。
圖7係沿著圖6之C-C線的擴大剖面圖。
圖8係沿著圖6之D-D線的擴大剖面圖。
圖9係顯示在連接突起電極於圖7所示之配線基板之前，預先塗佈焊錫材之狀態的擴大剖面圖。
圖10係顯示半導體裝置之製造工程的概要之說明圖。
圖11係顯示在圖10所示之基板準備工程所準備之配線基板的全體構造的平面圖。
圖12係沿著圖11之E-E線的擴大剖面圖。
圖13係模式性地顯示形成圖12所示之焊錫材的方法之一例的說明圖。
圖14係模式性地顯示以圖13所示之方法的其他方法而形成圖12所示之焊錫材之方法的一例之說明圖。
圖15係顯示在圖10所示之晶圓準備工程所準備之半導體晶圓的斜視圖。
圖16係顯示形成於圖15所示之半導體晶圓之一個晶片範圍之墊片的周邊的擴大剖面圖。
圖17係顯示形成突起電極於圖16所示之複數之墊片上的狀態之擴大剖面圖。
圖18係顯示安裝焊錫材於圖17所示之突起電極之前端面上的狀態之擴大剖面圖。
圖19係顯示除去圖18所示之光罩的狀態之擴大剖面圖。
圖20係顯示加熱圖19所示之焊錫材，變形成圓頂形狀之狀態的擴大剖面圖。
圖21係顯示搭載半導體晶片於圖12所示之配線基板上之狀態的擴大剖面圖。
圖22係顯示配置半導體晶片於配線基板上時之突起電極與端子之平面的位置關係之擴大平面圖。
圖23係沿著圖22之C-C線的擴大剖面圖。
圖24係沿著圖22之D-D線的擴大剖面圖。
圖25係顯示使圖23所示之加以對向配置之焊錫材接觸狀態之擴大剖面圖。
圖26係顯示使圖24所示之加以對向配置之焊錫材接觸狀態之擴大剖面圖。
圖27係顯示圖25所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖。
圖28係顯示圖26所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖。
圖29係顯示供給底膠樹脂於圖21所示之半導體晶片與配線基板之間之狀態的擴大剖面圖。
圖30係顯示在使圖29所示之配線基板的上下反轉之後，接合焊錫球於複數之金屬銲點上之狀態的擴大剖面圖。
圖31係顯示將圖30所示之採取多數個的配線基板作為個片化之狀態的平面圖(下面圖)。
圖32係顯示對於圖6的變形例之本實施形態的端子與突起電極之平面的位置關係的擴大平面圖。
圖33係擴大圖32所示之複數的端子之中之一個而顯示之擴大平面圖。
圖34係沿著圖32之C-C線的擴大剖面圖。
圖35係沿著圖32之D-D線的擴大剖面圖。
圖36係顯示在連接突起電極於圖34所示之配線基板之前，預先塗佈焊錫材之狀態的擴大剖面圖。
圖37係顯示在連接突起電極於圖33所示之配線基板之前，預先塗佈焊錫材之狀態的擴大平面圖。
圖38係顯示在連接突起電極於圖6所示之配線基板之前，預先塗佈焊錫材之狀態的擴大平面圖。
圖39係顯示連接突起電極於圖38所示之端子之狀態的擴大平面圖。
圖40係顯示對於圖10之變形例的半導體裝置之製造工程之概要的說明圖。
圖41係顯示對於圖12之變形例之擴大剖面圖。
圖42係顯示配置封閉材於圖41所示之配線基板之製品形成範圍之狀態的擴大剖面圖。
圖43係顯示圖42所示之製品形成範圍之擴大平面圖。
圖44係顯示搭載半導體晶片於圖42所示之配線基板上之狀態的擴大剖面圖。
圖45係顯示配置半導體晶片於配線基板上時之突起電極與端子之平面的位置關係之擴大平面圖。
圖46係沿著圖45之C-C線的擴大剖面圖。
圖47係沿著圖45之D-D線的擴大剖面圖。
圖48係顯示圖46所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖。
圖49係顯示圖47所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖。
圖50係顯示對於圖49之檢討例之擴大剖面圖。
圖51係顯示對於圖33之變形例之端子之擴大平面圖。
圖52係顯示對於圖33之其他變形例之端子之擴大平面圖。
圖53係顯示對於圖33之其他變形例之端子之擴大平面圖。
圖54係顯示對於圖32之變形例之擴大平面圖。
圖55係顯示對於圖2之變形例之半導體裝置之剖面圖。
(在本申請之記載形式‧基本用語‧用法說明)
在本申請中，實施形態之記載係因應必要，方便上分為複數的段落等而加以記載，但除了未特別明示內容之情況，此等並非相互各別獨立之構成，而不論記載的前後而為單一例之各部分，另一方則為另一方之詳細一部分或全部的變形例等。另外，作為原則，同樣的部分係省略反覆的說明。另外，在實施形態之各構成要素係無特別明示內容的情況，除了理論上限定其數量的情況及從文章未明確的情況，並非為必須的構成。
同樣地在實施形態等之記載中，對於材料，組成等，即使「由A所成之X」等，除了未特別明示內容之情況及從文章未明確的情況，亦非為排除包含A以外之要素的構成者。例如，如對於成分而言，為「作為主要成分而包含A之X」等之意思。例如，即使說為「矽構件」等，也並不限定為純粹的矽之構成，而當然亦包含SiGe(矽‧鍺)合金或將其他將矽作為主要成分之多元合金，含有其他添加物等之構件者。另外，即使說為鍍金，Cu層，鍍鎳等，除了未特別明示內容之情況，亦並非僅純粹之構成，而作為含有將各金，Cu，鎳等作為主要成分構件之構件者。
更且，在涉及到特定的數值，數量時，亦無特別明示內容之情況，除了理論上限定其數量之情況及從文章未明確的情況，超出其特定的數值之數值亦可，而亦可為不足 其特定之數值的數值。
另外，在實施形態之各圖中，同一或同樣的部分係以同一或類似的記號或參照編號顯示，原則上不重複說明。
另外，在本申請中，有著使用上面，或者下面之用語情況，但對於半導體封裝之安裝形態，係因存在有各種之形態之故，在安裝半導體封裝之後，例如，亦有將上面配置於較下面為下方之情況。在本申請中，將半導體晶片之元件形成面側之平面作為表面，將表面之相反側的面作為背面而記載。另外，將配線基板之晶片搭載面側之平面作為上面或表面，將位置於上面之相反側的面作為下面而記載。
另外，在附加圖面中，相反地對於成為繁雜之情況或與空隙之區別有明確之情況，係即使有剖面亦有省略影線等情況。對於關連於此，從說明等明確的情況等，即使平面上有閉合的孔，亦有省略背景的輪廓線之情況。更且，即使並非剖面，為了明示非空隙之情況，或者為了明示範圍之界線，而有附上影線或點圖案之情況。
(實施形態1) <半導體裝置>
圖1係顯示本實施形態之半導體裝置之晶片搭載面側之全體構造的平面圖。
另外，圖2係沿著圖1之A-A線的剖面圖。另外，圖3係顯示圖1所示之半導體晶片之表面(與配線基板之 對向面)側之平面圖。另外，圖4係去除圖1所示之半導體晶片，顯示配線基板之晶片搭載面側之平面圖，圖5係顯示1所示之半導體裝置之背面(安裝面)側的平面圖。 然而，在圖2~圖5中，為了容易辨識本實施形態之半導體裝置1所具備之墊片2d或端子11形狀，而對於各複數之墊片2d或端子11的平面尺寸，較以下例示說明之尺寸為大而顯示。
如圖1所示，本實施形態之半導體裝置1係具有半導體晶片2，及搭載半導體晶片2之基材，與半導體晶片2加以電性連接之配線基板(基材，中介層)3。
半導體晶片2係具備：在平面視中各構成四邊形之表面2a(參照圖2，圖3)，位置於表面2a之相反側之背面2b(參照圖1，圖2)。例如，在圖3所示的例中，半導體晶片2之平面形狀係一邊的長度為5mm程度之正方形。另外，半導體晶片2係具備位置於表面2a與背面2b之間的側面2c(參照圖2)。
另外，半導體晶片2係例如，具備由矽所成之半導體基板(圖示係省略)，於半導體基板之元件形成面的主面，例如形成有電晶體等之複數的半導體元件(圖示係省略)。對於半導體基板之主面上，係層積有具備複數之配線，與將複數之配線間絕緣之絕緣膜的配線層(圖示係省略)。配線層之複數的配線係與複數之半導體元件各加以電性連接，構成積體電路。
另外，對於半導體晶片2之表面2a(參照圖3)，係 形成有複數之墊片(亦稱作電極墊片，結合墊片，晶片電極)2d。複數之墊片2d係形成於層積於半導體基板上之配線層的最上層，藉由配線層之複數的配線而與複數的半導體元件加以電性連接。另外，半導體晶片2之表面2a係例如，經由氧化矽(SiO2)等之絕緣膜而加以被覆，但在複數之墊片2d上中，於被覆表面2a之絕緣膜形成有開口部。並且，在開口部中，墊片2d則從絕緣膜露出。如此，形成於半導體晶片2之表面2a之複數之墊片2d係與半導體晶片2所具備之複數之半導體元件加以電性連接，作為半導體晶片2之外部端子(換言之，電極)而發揮機能。
在本實施形態中，例如，如圖3所示，沿著半導體晶片2之4個的側面2c(邊)，配置有各複數之墊片2d。 半導體晶片2之表面2a係例如，區分為形成有邏輯電路等之主電路(亦稱作核心電路)之主電路形成範圍(邏輯電路形成範圍)，和配置有複數之墊片2d之輸出入端子形成範圍(亦稱作I/O範圍)。另外，在圖3所示的例中，於表面2a之中央部形成有主電路形成範圍，呈圍繞其主電路形成範圍地，配置有輸出入端子形成範圍。如此，由區分主電路形成範圍與輸出入端子形成範圍者，例如即使在產生有應力於複數之墊片2d之情況，亦可抑制其影響波及主電路者。另外，由將輸出入端子形成範圍統合於表面2a之周緣部者，可增加外部端子之墊片2d的數量，且擴大主電路形成範圍的面積者。
另外，在本實施形態中，沿著半導體晶片2之4個側面2c，以各複數列(在圖3中為2列)配置有複數之墊片2d。換言之，半導體晶片2係具備沿著側面2c所配置之複數的第1列墊片2d1，和配置於第1列墊片2d1與側面2c之間之複數的第2列墊片2d2。然而，在本實施形態中，第1列墊片2d1及第2列墊片2d2係配置於主電路形成範圍之外側(圖示係省略)，但對於將可緩和應力之構成採用於墊片2d，或者未考慮應力之情況，係例如第1列墊片2d1係配置於主電路形成範圍內亦可。
此第1列墊片2d1與第2列墊片2d2係對應於半導體晶片2之4個側面2c而加以設置。由如此，沿著側面2c以各複數列配置墊片2d者，可較以一列而配置之情況而更使墊片2d的數量增加。對於如此以複數列配置墊片2d之情況，如圖3所示，沿著側面2c而交互配置第1列墊片2d1與第2列墊片2d2，可作為所謂千鳥配置者。經由將墊片2d作為千鳥配置之時，於鄰接之第1列墊片2d1之間配置配線2e(參照後述之圖8)，可與第2列墊片2d2電性連接者。換言之，於連接於第2列墊片2d2之配線之間配置第1列墊片2d1者。因此，可效率化(窄間距化)在半導體晶片2之主面上的配線佈局之故，可增加外部端子之墊片2d的數量，且擴大主電路形成範圍之面積者。
如圖1及圖2所示，半導體晶片2係搭載於配線基板3。配線基板3係具備：在平面視中各構成四邊形之上面 (亦稱作晶片搭載面，表面)3a(參照圖2，圖4)，位 置於上面3a之相反側之下面(亦稱作安裝面，背面)3b(參照圖2，圖5)。例如，在圖3所示的例中，配線基板3之平面形狀係一邊的長度為7mm~8mm程度之正方形。另外，配線基板3係具備位置於上面3a與下面3b之間的側面3c(參照圖2)。
如圖4所示，對於配線基板3之上面3a係配置有複數之端子(例如，結合區)11。詳細為配線基板3係具有核心層，或稱作核心材之基材的絕緣層15，於絕緣層15之上面15a包含複數之端子11，及連接於端子11之配線，例如形成有銅(Cu)所成之導體圖案。此等導體圖案係經由形成於上面15a上之抗焊劑膜(亦稱為絕緣膜，保護膜)16而加以被覆。另外，對於抗焊劑膜16係形成有開口部16a於配置有複數之端子11的位置，複數之端子11係在開口部16a中，從抗焊劑膜16露出。
另外，在平面視中，複數之端子11係配置於與半導體晶片2之複數的墊片2d(參照圖3)重疊的位置。因此，在本實施形態中，沿著與半導體晶片2重疊之範圍的晶片搭載範圍的各邊(詳細為在平面視中構成四邊形之晶片搭載部的各邊)，配置有各複數之端子11。另外，在本實施形態中，沿著半導體晶片2重疊之範圍的晶片搭載範圍之各邊，以各複數列(在圖4中為2列)配置有複數之墊片2d。換言之，對於配線基板3之上面3a係具備沿著晶片搭載範圍之各邊所配置之複數之第1列端子(第1 列結合區)11a，和配置於第1列端子11a與晶片搭載範圍之各邊之間的複數之第2列端子(第2列結合區)11b。又換言之，對於複數之端子11，係包含有與複數之第1列墊片2d1加以電性連接之複數的第1列端子11a，和複數之第2列墊片2d2加以電性連接之複數的第2列端子11b。另外，第1列端子11a與第2列端子11b係因配置於與各半導體晶片2之墊片2d(參照圖3)對向的位置之故，對應於墊片2d之配置而加以千鳥配置。
另一方面，如圖5所示，對於配線基板3之下面3b係配置有半導體裝置1之外部端子的複數之金屬銲點12，而對於複數之金屬銲點12係接合有成為安裝半導體裝置1於未圖示之安裝基板時之安裝端子的複數之焊錫球13。詳細如圖2所示，配線基板3係具有絕緣層15，於絕緣層15下面15b，形成有包含複數之金屬銲點12及連接於金屬銲點12之配線，例如銅(Cu)所成之導體圖案。此等導體圖案係經由呈被覆下面15b地加以形成之抗焊劑膜(亦稱為絕緣膜，保護膜)17而加以被覆。
另外，對於抗焊劑膜17係形成有開口部17a於配置有金屬銲點12的位置，複數之金屬銲點12係在開口部17a中，從抗焊劑膜17露出。另外，接合於金屬銲點12之焊錫球13係在將半導體裝置1安裝於未圖示之安裝基板時，電性連接安裝基板側之複數的端子，和複數之金屬銲點12的導電性接合材。
另外，如圖5所示，在平面視中，複數之金屬銲點 12及焊錫球13係配置成行列狀(亦稱作陣列狀，矩陣狀)。如半導體裝置1，將外部端子的複數之金屬銲點12(或焊錫球13)，在安裝面中配置為行列狀之封裝係稱作區域陣列型之半導體裝置。區域陣列型之半導體裝置1係可作為外部端子之配置空間而有效地活用成為安裝面之配線基板3的下面3b之故，而可抑制安裝面積之增大同時，且可使端子數增加者。
另外，如圖2模式性所示，配線基板3之複數的端子11係藉由電性連接配線基板3之上面3a側與下面3b側之複數的配線14，而與複數之金屬銲點12加以電性連接。如此，配線基板3係在電性連接未圖示之安裝基板與半導體晶片2時，作為中繼安裝基板與半導體晶片2之中介層而發揮機能。
然而，在圖2中，模式性顯示將複數之配線14各使用直線，但對於複數之配線14係包含在配線基板3所具備之各配線層所捲繞之配線，及電性連接配線基板3所具備之複數的配線層之間之層間配線(貫通配線)。另外，在圖2中，作為一例而顯示具備4層(於絕緣層15之上面15a第1層，而於上面15a與下面15b之間第2層及第3層，於下面15b第4層，合計4層)之配線層的配線基板3，但配線層的數係不限於4層，而可因應端子數或配線布局而作變更者。
在本實施形態中，如圖2所示，在使半導體晶片2之表面2a作為與配線基板3之上面3a對向之狀態，將半導 體晶片2搭載於配線基板3上，所謂以覆晶安裝方式(倒裝安裝方式)而搭載。複數之端子11係配置於與半導體晶片2之複數的墊片2d對向之位置，如圖2所示，藉由複數之突起電極(例如，柱狀電極)4及焊錫材5而加以電性連接。另外，半導體晶片2係藉由複數之突起電極4及焊錫材5而加以固定於配線基板3之上面3a上。也就是，半導體晶片2係經由將形成於墊片2d上之突起電極4，藉由焊錫材5而接合於端子11之時，固定於配線基板3上，且與配線基板3加以電性連接。
本實施形態之突起電極4係例如由銅(Cu)所成，構成圓柱形狀之柱狀電極。然而，此突起電極4之形狀係不限於圓柱形狀，而亦可為角柱形狀。另外，作為接合於半導體晶片之電極墊片的突起電極之構成材料係除了銅(Cu)以外，例如，可使用金(Au)者。但如本實施形態，由使用銅(Cu)所成之突起電極4者，可大幅度地降低材料成本者。
另外，本實施形態之焊錫材5，及焊錫球13係實質上未含鉛(Pb)，所謂無鉛焊錫所成，例如僅錫(Sn)，錫-鉍膜(Sn-Bi)，錫-銀(Sn-Ag)，或錫-銀-銅(Sn-Ag-Cu)等。無鉛焊錫係意味鉛(Pb)的含有量為0.1wt%以下之構成，此含有量係作為RoHs(Restriction of Hazardous Substances)指令基準所訂定。
另外，對於半導體晶片2之表面2a與配線基板3之上面3a之間係配置有底膠樹脂(封閉體)6，墊片2d與 端子11之接合部係經由底膠樹脂6而加以封閉。由如此將墊片2d與端子11之接合部經由底膠樹脂6而封閉者，可使產生於墊片2d與端子11之接合部周邊的應力分散而緩和者。但，覆晶安裝方式係如圖2所示，未限定於將底膠樹脂6配置於半導體晶片2與配線基板3之間的實施形態，而作為變形例而可適用於未配置底膠樹脂6之構成者。
<端子接合部之周邊構造>
接著，對於圖2所示之墊片2d與端子11之接合部周邊的詳細之構造加以說明。圖6係在圖4的B部中，顯示端子與突起電極之平面的位置關係之擴大平面圖。另外，圖7係沿著圖6之C-C線之擴大剖面圖，而圖8係沿著圖6之D-D線之擴大剖面圖。另外，圖9係顯示在連接突起電極於圖7所示之配線基板之前，預先塗佈焊錫材之狀態的擴大剖面圖。
圖6所示之複數之端子11係形成於配線基板3之上面3a，與經由抗焊劑膜16所被覆之複數之配線14各加以電性連接。複數之端子11與複數之配線14係由相同的材料加以構成，而可總括形成之導體圖案。在本實施形態中，形成於配線基板3之上面3a之導體圖案之中，將由抗焊劑膜16所被覆之部分作為配線14，而將從抗焊劑膜16露出的部分作為端子11而加以說明。
如圖6所示，各複數之端子11係在平面視中具有寬 度(在圖6所示的例中，與端子11所延伸之X方向正交之Y方向的長度)W2之部分所成之寬幅部(亦稱作寬廣部)11w。另外，各複數之端子11係與寬幅部11w一體地加以形成，在平面視中具有較寬度W2為小之寬度(與端子11所延伸之X方向正交之Y方向的長度)W1之部分所成之窄幅部(亦稱作寬窄部)11n。在本實施形態中，寬幅部11w之寬度W2係與突起電極4之寬度WB相同程度，例如，30μm~35μm程度。另一方面，窄幅部11n之寬度W1係較寬度W2為小(窄)，例如20μm程度。 並且，複數之突起電極4(換言之，墊片2d)係配置於與複數之端子11之窄幅部11n重疊之位置，藉由圖7及圖8所示之焊錫材5而加以連接。然而，突起電極4之寬度WB係對於突起電極4為圓柱形之情況，係經由圓柱形之底面或底面之直徑所規定。另外，突起電極4之寬度WB係對於突起電極4為四角柱之情況，係經由四角柱之底面或底面之一邊的長度所規定。
但從使在與突起電極4對向之範圍的焊錫材5與端子11之密著面積增大之觀點，係配置突起電極4於與寬幅部11w重疊之位置者為佳。但在本實施形態中，從以下的理由配置突起電極4於與窄幅部11n重疊之位置。本實施形態之突起電極4係與金(Au)做比較容易氧化的銅(Cu)所成。並且，於突起電極4之表面形成有氧化膜時，焊錫材5之潤濕性則下降之故，而焊錫材5與突起電極4之接合強度則下降。因此，由預先以焊錫材(成為焊 錫材5之原料的焊錫材)被覆突起電極4的表面之狀態，施以加熱處理(局部回焊處理)而與端子11接合。
另一方面，本實施形態之端子11係如上述由銅(Cu)所成。隨之，與突起電極4之情況同樣地，於端子11之表面形成有氧化膜時，焊錫材5之潤濕性則下降之故，而焊錫材5與端子11之接合強度則下降。因此，由預先以焊錫材(成為焊錫材5之原料的焊錫材)被覆端子11的表面之狀態，施以加熱處理(局部回焊處理)而與突起電極4接合。如此，由各於突起電極4之表面及端子11的表面預先塗佈焊錫材5之原料的狀態而進行接合者，可使突起電極4與端子11之接合部的接合強度提升。
但各於突起電極4之表面及端子11的表面預先塗佈成為焊錫材5之原料的焊錫材之狀態而進行接合之情況，對於為了確實地被覆端子11及突起電極4之表面，係焊錫材的量則變多。特別是經由印刷法而塗佈成為焊錫材5之原料的焊錫材於端子11的表面(詳細係後述之)之情況，例如成為15μm~18μm程度之厚度。
此情況，使塗佈於各突起電極4及端子11的焊錫材作為一體化而形成之焊錫材5的量則變多。因此，經由搭載半導體晶片2而突起電極4之前端面4s(參照圖8)與端子11之上面之間隔則變窄時，了解到介入存在於突起電極4之前端面4s與端子11之上面之間的焊錫材5之一部分則露出於接合範圍之周圍(例如圖8所示之鄰接之突 起電極4之間)者。
並且，當焊錫材5露出於接合範圍之周圍時，經由鄰接之端子11間(或突起電極4)之距離，係藉由露出之焊錫材5而電性連接有鄰接之端子11彼此，而有產生短路之可能性。也就是，成為半導體裝置信賴性下降之原因。換言之，作為呈即使露出有焊錫材5之情況而鄰接之端子11間(或突起電極4間)亦未產生短路之情況係成為接近多數之端子間之距離，在使端子之集成度提升上之阻礙要因。也就是，成為阻礙半導體裝置之高機能化(或小型化)之要因。
作為對於上述課題之對應策略，可考慮以下的工法。 作為一個工法係考慮為了防止乃至抑制形成有氧化膜於端子11之表面的情況，將銅(Cu)所成之端子11的表面，例如以金(Au)等，較銅(Cu)不易易氧化之材料所成之金屬膜而被覆之工法。此情況，即使未預先塗佈成為焊錫材5之原料的焊錫材於端子11的表面，亦可抑制在端子11的表面之焊錫材5之潤濕性下降情況。但此情況，在回焊處理時焊錫材5則流動於接合部之周圍，而成為突起電極4與端子11之導通不良的原因。
另外，作為其他的工法，係考慮於端子11之表面，經由電鍍法而塗佈(形成)成為焊錫材5之原料的焊錫材於端子11的表面之工法。例如，如根據電解電鍍法，可以5μm程度之厚度塗佈成為焊錫材5之原料的焊錫材(焊錫膜)者。但對於為了以電解電鍍法而塗佈(形成) 焊錫材，係必須將各複數之端子11連接於為了流動電流之配線(供電線)。也就是，產生有必須確保配置電解電鍍用之供電線於配線基板3之空間，而配線基板之小型化則變為困難。另外，連接於配線基板3之端子11的配線14之佈局的自由度則降低。
另外，以無電解電鍍法而塗佈(形成)焊錫材之情況，即使未配置供電線亦可，但容易對於所塗佈之焊錫材產生不勻。換言之，有著未形成有焊錫材於與端子11之突起電極4對向之位置的情況。另外，無電解電鍍法係經由還原作用而堆積電鍍膜之故，銅(Cu)所成之端子11則被所使用之電鍍液所浸蝕，如本實施形態，於端子11之窄幅部11n接合突起電極4之情況係成為容易產生有接合不良。
因此，本申請發明者係有鑑於上述課題而進行檢討，發現圖6~圖8所示之構成。即，各複數之端子11係在平面視中一體地形成具有寬度W2之寬幅部(部分)11w，及寬幅部11w，且在平面視中具有較寬部W2為小寬度W1之窄幅部11n。並且，配置突起電極4於與窄幅部11n重疊之位置，藉由焊錫材5而接合。換言之，接合突起電極4之接合範圍係與端子11之窄幅部11n重疊。
在經由印刷法而塗佈焊錫材於複數之端子11的表面之工法中，將含有焊錫成分，和助焊劑成分(使焊錫成分活性化之成分)之焊錫電糊，或者將多數之焊錫粒子(焊錫粉末)與助焊劑電糊(含有助焊劑成分之電糊)塗佈於 端子11的表面。並且，以使助焊劑成分與焊錫成分接觸之狀態，施以加熱處理(回焊處理)時，焊錫成分則熔融而做為一體化。此時，熔融之焊錫成分(熔融焊錫)係受到熔融焊錫本身的表面張力影響，呈成為物理性安定的形狀地變形。
在此，塗佈焊錫材之端子11的平面形狀則例如在非為單純之四角形等之形狀的情況，熔融焊錫係經由其表面張力的影響，而因應端子11的形狀而變形。
即，在延伸於一定方向之金屬圖案中，存在有寬度寬的部分與寬度窄的部分之情況，熔融焊錫係有著容易朝向寬度寬的部分集中之傾向。
應用於圖6所示的例時，對於寬幅部11w係多數的熔融焊錫則集中，如圖9所示依照寬幅部11w之形狀，形成有圓頂狀(或半球狀)之焊錫材(焊錫塊)5a1。另一方面，圖6所示之窄幅部11n上，特別是在與寬幅部11w鄰接之範圍中，熔融焊錫則朝向於寬幅部11w而移動之故，如圖9所示，熔融焊錫所形成之焊錫材(換言之，焊錫膜)5a2的量係成為較寬幅部11w為少。
並且，冷卻熔融焊錫，經由洗淨而去除助焊劑成分之殘渣等時，在維持經由熔融焊錫的表面張力所形成之形狀的狀態，於端子11上塗佈焊錫材(詳細為成為焊錫材5的原料之焊錫材)。也就是，預先塗佈於端子11之表面之焊錫材5a之中，設置於窄幅部11n之焊錫材5a2的量(或厚度)係朝為較設置於寬幅部11w之焊錫材5a1的量 (或厚度)為小。
換言之，在本實施形態中，各複數之端子11則經由作為具有寬幅部11w與窄幅部11n之形狀之時，例如，即使為使用經由印刷法而塗佈焊錫材5a之工法，亦可安定地薄化形成焊錫材5a2者。
例如，在本實施形態中，焊錫材5a1之厚度(從端子11之上面至焊錫材5a1之最高地點為止之距離)係成為10μm以上。但對於經由印刷法而塗佈焊錫材5a之情況，焊錫材5a1之厚度係作為15μm以上為特別理想。
另一方面，焊錫材5a2之厚度(從端子11之上面至焊錫材5a2之最高地點為止之距離)係成為7μm以下。 但對於將焊錫材5a1之厚度作為20μm以上之情況，係有焊錫材5a2之厚度成為10μm以下之情況。
如此，如根據本實施形態，可安定地薄化塗佈於窄幅部11n上之焊錫材5a2的厚度者。因此，於加以薄化形成之焊錫材5a2上(也就是，與窄幅部11n重疊之位置)配置突起電極4(參照圖7)，由與焊錫材5a2接合者，如圖7及圖8所示，可適當量地控制連接突起電極4與端子11之焊錫材5的量者。
隨之，可防止乃至抑制經由焊錫材5露出於接合範圍之周圍而產生之半導體裝置1之信賴性下降者。換言之，可使半導體裝置1之信賴性提升。另外，在本實施形態中係因可經由印刷法而安定地形成焊錫材5a之故，於配線基板3未設置電解電鍍用之配線(詳細為供電線)。隨 之，因可節省供電線之配置空間及其周邊空間之故，可將配線基板3之平面尺寸作為小型化者。換言之，可使半導體裝置1之安裝面積降低。另外，經由未設置供電線，而可使配線布局的設計自由度提升。
另外，如根據本實施形態，因作為焊錫材5a之塗佈方法而可適用印刷法之故，即使為量產配線基板之情況，亦可安定地進行量產者。適用上述工法之情況，圖9所示之焊錫材5a之中，配置於寬幅部11w上之焊錫材5a1係當接合有突起電極4時，一部分則移動於突起電極4側，但如圖7所示，許多部分則殘留於寬幅部11w上。另一方面，圖9所示之焊錫材5a之中，配置於與突起電極4之接合部和由抗焊劑膜16所被覆之範圍之間的焊錫材5a2之厚度係即使接合突起電極4亦無大的變化，而如圖7所示，作為焊錫材5a2而殘留。
隨之，適用上述工法之本實施形態之半導體裝置1係接合突起電極4與端子11之焊錫材5之中，較與突起電極4之接合部(夾持於前端面4s與端子11之範圍)配置於寬幅部11w側之焊錫材5w的厚度係成為較與突起電極4之接合部配置於窄幅部11n側(對於寬幅部11w而言為相反側)之焊錫材5a2的厚度為厚。但焊錫材5之中，配置於與突起電極4之接合部(夾持於前端面4s與窄幅部11n之範圍)之焊錫材5n之厚度係經由表面張力之影響，而有成為較配置於寬幅部11w上之焊錫材5w為厚之情況。
然而，作為對於本實施形態而言之變形例，即使為適用印刷法以外之工法而形成焊錫材5a之情況，亦對於塗佈於端子11上之焊錫材施以熱處理(加熱處理)，當使焊錫材熔融時，如上述，熔融焊錫係因應端子11之形狀而變形。隨之，例如，即使為適用電鍍法(電解電鍍法或無電解電鍍法)之情況，例如對於以10μm程度以上之厚度將焊錫材的電鍍膜進行成膜之情況，適用上述之本實施形態之構造，於接合突起電極4之前使焊錫材熔融，形成圖9所示之焊錫材5a者為有效。
另外，從安定地薄化焊錫材5a2之厚度之觀點係因如將設置於端子11之寬幅部11w與窄幅部11n之寬度作為相對不同之寬度即可之故，例如，作為圖6所示之端子11的變形例，將寬幅部11w之寬度W2作為較突起電極4之寬度WB為寬，將窄幅部11n之寬度W1作為與突起電極4之寬度同程度者亦可。但從將複數之端子11之平面尺寸作為小型化之觀點係如圖6所示，將寬幅部11w之寬度W2作為與突起電極4之寬度WB同程度，且將窄幅部11n之寬度W1作為較突起電極4之寬度為窄者為佳。
此情況，如圖8所示，突起電極4之前端面4s之一部分係呈露出於端子11之外側地加以配置。隨之，從抑制經由接合突起電極4於與窄幅部11n重疊之位置情況之接合強度的下降之觀點係焊錫材5n係呈被覆端子11之上面11c及兩側面11d地形成為佳。經由此，因可使焊錫材5n與端子11之接觸面積增加之故，可抑制接合強度的下 降。
<半導體裝置之製造方法>
接著，對於本實施形態之半導體裝置之製造方法加以說明。在本實施形態之半導體裝置1係依照圖10所示之流程而加以製造。圖10係顯示本實施形態之半導體裝置之製造工程之概要的說明圖。對於各工程之詳細係使用圖11~圖31，於以下加以說明。
<基板準備工程>
首先，在圖10所示之基板準備工程中，準備圖11及圖12所示之配線基板20。圖11係顯示在圖10所示之基板準備工程所準備之配線基板的全體構造的平面圖，圖12係沿著圖11之E-E線的擴大剖面圖。
如圖11所示，在本工程所準備之配線基板20係於框部(亦稱作框體)20b之內側具備複數之製品形成範圍20a。詳細係配置複數(在圖11係27個)之製品形成範圍20a為行列狀。配線基板20係具有相當於圖1所示之配線基板3之複數之製品形成範圍20a，和於各製品形成範圍20a之間具有切割線(亦稱作切割範圍)20c，所謂，多數個採取基板。如此，由使用具備複數之製品形成範圍20a之多數個採取基板者，可使製造效率提升。
另外，如圖12所示，對於各製品形成範圍20a係各形成有使用圖1~圖9所說明之配線基板3之構成構件。 詳細為配線基板20係例如，由樹脂所成，具備具有上面15a及上面15a之相反側之下面15b的絕緣層15。
另外，各配線基板20之製品形成範圍20a係具備：配置於上面3a側之複數之端子11，配置於下面3b側之複數的金屬銲點12，及電性連接複數之端子11與金屬銲點12之複數之配線14。另外，絕緣層15之上面15a上及下面15b之下方係各由抗焊劑膜16，17所被覆，在形成於抗焊劑膜16之開口部16a中，複數之端子(接合導線)11則從抗焊劑膜16露出。在本實施形態中，在一個開口部16a中，露出有複數之端子11。另外，在形成於抗焊劑膜17之複數之開口部17a中，複數之金屬銲點12則從各抗焊劑膜17露出。
另外，配線基板20所具備之導體圖案(端子11，金屬銲點12及配線14)係各以將銅(Cu)作為主成分之金屬材料加以形成。在本實施形態中，作為形成此等導體圖案之工法，例如，使用相減法或半加成法等之工法而形成。如根據如此之方法，如上述之圖6所示，可形成具備在平面視中寬度W2所成之寬幅部11w，及與寬幅部11w一體地加以形成，且在平面視中較寬度W2為小的寬度W1所成之窄幅部11n之端子11的形狀。隨之，在本工程所準備之配線基板20所具有之複數之端子11係各如圖6所示，成為具有寬幅部11w與窄幅部11n之平面形狀。
另外，對於複數之端子11的上面11c係預先塗佈有複數之焊錫材5a。此焊錫材5a係如上述，圖2所示之焊 錫材5的原料。另外，焊錫材5a係預先塗佈(形成)於端子11之表面之焊錫材5a之中，設置於窄幅部11n之焊錫材5a2的量係呈成為較設置於寬幅部11w之焊錫材5a1的量為小地加以塗佈。換言之，複數之端子11係具備於寬幅部11w之旁邊，以薄(例如7μm以下的厚度)塗佈焊錫材5a2之範圍(窄幅部11n)。
此焊錫材5a係如上述，例如經由印刷法而加以形成。在以下，說明經由印刷法而形成焊錫材5a2之方法。 圖13係模式性地顯示形成圖12所示之焊錫材的方法之一例的說明圖，圖14係模式性地顯示以與圖13所示不同之方法而形成圖12所示之焊錫材之方法的一例之說明圖。
在圖13所示之焊錫材之形成方法中，首先在步驟S1(圖10所示之基板準備工程)，準備形成有複數之端子11的配線基板20。接著，在步驟S2(圖10所示之焊錫材塗佈工程)中，於複數之端子11上塗佈(例如，印刷)焊錫電糊Pss。此焊錫電糊Pss係包含焊錫成分，和使焊錫成分活性化之助焊劑成分，在常溫中呈現電糊狀之性狀的焊錫材。在本實施形態中，因並非於各複數之端子11獨立塗佈焊錫電糊Pss之故，呈總括被覆複數之端子11地塗佈焊錫電糊Pss。由採用如此之塗佈方式者，可簡略化塗佈工程。
接著，在步驟S3(圖10所示之熱處理工程)中，對於焊錫電糊Pss施以熱處理(亦稱作加熱處理，回焊處理)，使含於焊錫電糊Pss之焊錫成分熔融。然而，此時 之加熱溫度係經由焊錫成分之熔點而有差異，但例如，採用錫-銀(Sn-Ag)系之無鉛焊錫的情況係以240℃~280℃進行加熱。在本工程中，含於焊錫電糊Pss中之助焊劑(助焊劑成分)FL則由活性化焊錫電糊Pss之焊錫成分者，可使對於熔融焊錫Ms之端子11而言之潤濕性提升。
另外，在本工程中，熔融焊錫Ms則受到表面張力之影響，呈成為物理性安定之形狀地變形。隨之，如圖9或圖12所示之焊錫材5a，於寬幅部11w上集中有許多的熔融焊錫Ms(參照圖13)。此結果，圖13所示之窄幅部11n上之熔融焊錫Ms的厚度係例如，可以7μm以下安定地薄化。接著，在步驟S4(圖10所示之洗淨工程)中，由冷卻熔融焊錫Ms者而使熔融焊錫Ms凝固，形成焊錫材5a。另外，洗淨端子11之周圍，經由去除殘留於焊錫材5a之周圍之助焊劑FL的殘渣之時，得到形成有圖12所示之焊錫材5a之配線基板20。
另一方面，圖14所示之焊錫材之形成方法係如以下。首先，在圖14所示之步驟S1(圖10所示之基板準備工程)，準備形成有複數之端子11的配線基板20。接著，在步驟S2(圖10所示之基板準備工程)中，由將形成於配線基板20之複數之端子11浸漬於處理液，使其乾燥者，形成黏著膜NF於端子11之表面(上面及側面)。黏著膜NF係經由端子11之表面之金屬與處理液之化學反應而加以形成之故，可形成黏著膜NF於端子11 之露出面(上面及側面)。
接著，在步驟S3(圖10所示之焊錫材塗佈工程)中，塗佈(印刷)多數之焊錫粒子(焊錫粉末，焊錫材)Pws於複數之端子11上，使其附著於黏著膜NF。
黏著膜NF係因選擇性地形成於端子11之表面之故，即使總括塗佈焊錫粒子Pws於複數之端子11上，亦對於絕緣層15之上面15a係未附著焊錫粒子Pws。隨之，可選擇性地使焊錫粒子Pws附著於端子1]上。因此，圖14所示之方法的情況，與圖13之方法做比較，可降低附著於端子11之周圍的焊錫成分的量。另外，經由焊錫粒子Pws之平均粒徑，可控制附著於端子11之周圍的焊錫成分的量。也就是，如縮小焊錫粒子Pws之平均粒徑，可降低附著於端子11之周圍的焊錫成分的量。相反地，如增加焊錫粒子Pws之平均粒徑，可增大附著於端子11之周圍的焊錫成分的量。
接著，在步驟S4(圖10所示之焊錫材塗佈工程)中，呈被覆複數之端子11及焊錫粒子Pws地塗佈(印刷)包含助焊劑FL之電糊(助焊劑電糊)。助焊劑FL係因為了使焊錫粒子(焊錫成分)Pws活性化而提升對於端子11之潤濕性而進行塗佈之故，從簡略化塗佈工程之觀點，例如，呈被覆複數之端子11地總括進行塗佈。接著，在步驟S5(圖10所示之熱處理工程)中，對於焊錫粒子Pws施以熱處理(加熱處哩，回焊處理)，使焊錫成分熔融。
然而，此時之加熱溫度係經由焊錫成分之熔點而有差異，但採用錫-銀(Sn-Ag)系之無鉛焊錫的情況係以240℃~280℃進行加熱。在本工程中，塗佈於焊錫粒子Pws上之助焊劑FL則由活性化焊錫成分者，可使對於熔融焊錫Ms之端子11之潤濕性提升。另外，在本工程中，如上述，熔融焊錫Ms則受到表面張力之影響，呈成為物理性安定之形狀地變形。隨之，如圖9或圖12所示之焊錫材5a，於寬幅部11w上集中有許多的熔融焊錫Ms(參照圖13)。接著，在步驟S6(圖10所示之洗淨工程)中，由冷卻熔融焊錫Ms者而使熔融焊錫Ms凝固，形成焊錫材5a。另外，洗淨端子11之周圍，經由去除殘留於焊錫材5a之周圍之助焊劑FL的殘渣之時，得到形成有圖12所示之焊錫材5a之配線基板20。
然而，上述之焊錫材5a的形成方法係在本申請發明者進行檢討中，例示性地舉出認為特別適合之兩個方法之構成。隨之，在不脫離其內容之範圍，當然可做種種變更者。
<半導體晶片準備工程>
在圖10所示之半導體晶片準備工程中，準備上述圖3所示之半導體晶片2。圖15係顯示在圖10所示之晶圓準備工程所準備之半導體晶圓的斜視圖，圖16係顯示形成於圖15所示之半導體晶圓之一個晶片範圍之墊片的周邊的擴大剖面圖。另外，圖17係顯示形成突起電極於圖 16所示之複數之墊片上的狀態之擴大剖面圖，圖18係顯示安裝焊錫材於圖17所示之突起電極之前端面上的狀態之擴大剖面圖，圖19係顯示除去圖18所示之光罩的狀態之擴大剖面圖，圖20係顯示加熱圖19所示之焊錫材，變形成圓頂形狀之狀態的擴大剖面圖。
圖3所示之半導體晶片係例如，如以下加以製造。首先，在圖10所示之晶圓準備工程中，準備圖15所示之晶圓(半導體晶圓)25。在本工程所準備之晶圓25係如圖15所示，具有略圓形之平面形狀的表面2a及位置於表面2a之相反側的背面2b。另外，晶圓25係具有複數之晶片範圍(裝置範圍)25a，各晶片範圍25a則相當於各圖3所示之半導體晶片2。另外，對於鄰接之晶片範圍25a之間係形成有劃片線(劃片範圍)25b。劃片線25b係形成為格子狀，將晶圓25之表面2a區劃成複數之晶片範圍25a。另外，對於劃片線25b，係複數形成有為了確認是否正確形成有形成於晶片範圍25a內之半導體元件等之TEG(Test Element Group)或對準標記等之導體圖案。
在本工程所準備之晶圓25係例如，於矽(Si)所成之半導體基板之主面(元件形成面)，例如形成有電晶體等之複數之半導體元件(圖示係省略)。另外，對於半導體基板之主面上係如圖16所示，層積有具備絕緣複數之配線2e與鄰接之配線2e間的絕緣膜2f之配線層(圖示係省略)，而對於最上層係形成有與此等複數之配線2e加以電性連接之複數的墊片(亦稱作電極墊片，結合墊 片，晶片電極)2d。複數之墊片2d係藉由配線層之複數的配線2e而與複數之半導體元件加以電性連接。也就是，對於在本工程所準備之晶圓25係預先於半導體基板的主面上形成有積體電路。另外，半導體晶片2之表面2a係例如，經由氧化矽(SiO2)等之絕緣膜2g而加以被覆，但在複數之墊片2d上中，於被覆表面2a之絕緣膜2g形成有開口部2h。並且，在開口部2h中，墊片2d則從絕緣膜露出。
接著，在圖10所示之突起電極形成工程中，如圖17所示，於複數之墊片2d上，使各金屬膜堆積而形成突起電極4。在本實施形態中，如圖17所示，於晶圓25之表面2a上配置(詳細為固定)光罩26。並且，於形成突起電極4之位置形成貫通孔26a。貫通孔26a係例如，可使用光微影技術或蝕刻技術而形成者。
接著，於貫通孔26a內，使金屬膜堆積而形成突起電極4。在本實施形態中，係使銅膜堆積。使金屬膜堆積的方法係無特別加以限定，而例如可經由電鍍法而使其堆積者。另外，對於形成與銅不同之金屬膜於銅膜與墊片2d之介面，或者突起電極4之前端面4s之情況，係由使不同之金屬材料依序堆積者而可容易地形成。
如此，經由使金屬膜堆積之時而形成突起電極4之情況，在接合突起電極4與墊片2d時，可降低加上於墊片2d之壓力者。
特別是與將突起電極壓著(包含熱壓著)於墊片之方 式做比較，可大幅度地降低壓力。因此，可抑制因突起電極形成時之晶片範圍25a的破損引起之信賴性下降者。
另外，由在形成有複數之貫通孔26a於光罩26之狀態而使金屬膜堆積者，可總括形成複數(多數)之突起電極4。因此，可有效率地形成突起電極4。另外，因於分割晶圓25之前形成突起電極4之故，可作為對於複數之晶片範圍25a總括形成突起電極4之情況。因此，可有效率地形成突起電極4。如此，於光罩26之貫通孔26a內使金屬膜堆積而形成之突起電極4係成為具備柱狀之立體形狀之柱狀電極。另外，突起電極4之平面形狀係因應貫通孔26a之開口形狀而加以形成。例如，在本實施形態中，由形成具有圓形的開口形狀之貫通孔26a者，可得到圓柱形之突起電極4。
接著，在圖10所示之焊錫材形成工程中，如圖18所示，於突起電極4之前端面4s上，使各焊錫膜堆積而形成焊錫材5b。在本實施形態中，在上述之突起電極形成工程，至貫通孔26a(參照圖17)之途中為止使金屬膜堆積，之後持續(未除去光罩26)而使焊錫膜堆積。因此，例如，使銅膜堆積之後，如持續使焊錫膜堆積，可抑制於形成焊錫膜之前對於銅膜形成有氧化膜之情況。隨之，可使焊錫材5b與突起電極4之接合介面之接合強度提升者。
另外，經由在本工程以焊錫材5b被覆突起電極4之前端面4s之時，因可防止前端面4s曝露於大氣之情況之 故，可維持對於前端面4s不易形成有氧化膜之狀態者。 隨之，可使焊錫材5b與突起電極4之接合介面之接合強度提升者。其結果，如圖8所示，可使焊錫材5與前端面4s之接合介面之接合強度提升者。
然而，對於為了更確實地抑制突起電極4之氧化，係於突起電極4之前端面4s形成鎳(Ni)膜亦可。但形成鎳膜之情況，電鍍之工程數(工程時間)增加之故，而如本實施形態，於突起電極4之前端面4s直接形成焊錫材5b為佳。
接著，除去光罩26(參照圖18)，進行洗淨時，如圖19所示，突起電極4之側面則露出。在此狀態中，焊錫材5b係與突起電極4同樣地成為圓柱形狀，但施以熱處理(加熱處理)，使焊錫材5b之至少一部分熔融時，如圖20所示，焊錫材5b之形狀則經由熔融焊錫之表面張力的影響而變形，成為圓頂形狀。如此施以熱處理時，可緊密接合突起電極4之前端面4s與焊錫材5b者。另外，如圖20所示，作為圓頂形狀者則焊錫材5b為安定之故，而可抑制自突起電極之脫落或損傷。
經由以上的各工程，可得到於複數之墊片2d的表面(上面)上形成(接合)有複數之突起電極4，且於複數之突起電極4之前端面4s形成有複數之焊錫材5b的晶圓25。
接著，於形成有複數之突起電極4之晶圓25的表面，貼附背面研磨用之膠帶(圖示係省略)，由研磨(研 削)晶圓25之背面者，取得期望厚度之晶圓25。然而，所準備之晶圓25之厚度則對於在晶圓之準備階段中既已為薄之情況，或者無須薄化之情況，可省略此研削工程。
接著，在圖10所示之分割工程中，將圖20所示之晶圓25分割(個片化)成各晶片範圍25a，取得複數個圖3所示之半導體晶片2。在本工程中，沿著圖15所示之劃片線25b而切斷、分割晶圓25。切斷方法係無特別加以限定，但可使用採用切割刀(旋轉刀)之切斷方法或照射雷射之切斷方法者。
<晶片搭載工程>
在圖10所示之晶片搭載工程中，如圖21所示，將半導體晶片2，表面2a則呈與配線基板20之上面3a對向地配置於配線基板20上，電性連接複數之端子11與複數之墊片2d。圖21係顯示搭載半導體晶片於圖12所示之配線基板上之狀態的擴大剖面圖。另外，圖22係顯示配置半導體晶片於配線基板上時之突起電極與端子之平面的位置關係之擴大平面圖。另外，圖23係沿著圖22之C-C線之擴大剖面圖，而圖24係沿著圖22之D-D線之擴大剖面圖。另外，圖25係顯示使圖23所示之加以對向配置之焊錫材接觸狀態之擴大剖面圖，圖26係顯示使圖24所示之加以對向配置之焊錫材接觸狀態之擴大剖面圖。另外，圖27係顯示圖25所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖，圖28係顯示圖26所示之接觸之焊錫材 則作為一體化之狀態的擴大剖面圖。
在本工程中，首先，如圖22~圖24所示，將半導體晶片2，表面2a則呈與配線基板20之上面3a對向地配置於配線基板20上(半導體晶片配置工程)。此時，如圖23及圖24所示，各複數之突起電極4之前端面4s則作為呈配置於端子11之窄幅部11n上(與窄幅部11n重疊之位置)。換言之，安裝於突起電極4之前端面4s之焊錫材5b則呈與端子11之窄幅部11n對向地配置。此係為了將突起電極4接合於薄化形成有焊錫材5a之範圍，即，窄幅部11n上之接合範圍之故。
另外，如圖23所示，在本實施形態中，突起電極4之前端面4s則呈未與端子11之寬幅部11w重疊地配置。 但如圖23所示，配置於寬幅部11w之焊錫材5a1係成為於圓頂上，其頂點係存在於寬幅部11w之中央部。隨之，在寬幅部11w之周緣部(焊錫材5a1之周邊部)中，焊錫材5a1之厚度則成為較中央部為薄。隨之，突起電極4之前端面4s之周緣部之一部分則即使與寬幅部11w重疊之情況，與前端部4s之中央部配置於寬幅部11w上之情況做比較時，可降低焊錫材5(參照圖21)從端子11之露出的量者。
但從確實地降低從焊錫材5端子11上之露出的量，而確實地抑制短路不佳之觀點係如圖23所示，突起電極4之前端面4s全體則呈未與端子11之寬幅部11w重疊地配置者為佳。另外，從在後述之加熱工程(熱處理工程， 局部回焊工程)縮短焊錫材5a，5b的溫度到達至熔點以上為止之時間的觀點，在圖23及圖24所示之狀態，預先加熱焊錫材5a及焊錫材5b(實施預備加熱工程)者為佳。
但在此階段中，無須使焊錫材5a，5b熔融，而如進行預備加熱即可。作為加熱焊錫材5a之方法，係例如，將配線基板20固定於加熱台(具備加熱器等之加熱部的基板保持台；圖示係省略)，將加熱台的溫度設定為例如100℃程度。經由此，可藉由形成於配線基板20之導體圖案(端子11等)而加熱焊錫材5a。另外，以經由加熱器等之加熱部(圖示係省略)而加熱半導體晶片2者，可加熱安裝於半導體晶片2之焊錫材5b。半導體晶片2係可加熱至較配線基板20為高溫之故，而加熱至較配線基板20為高的溫度，例如至200℃程度為止。
接著，如圖25及圖26所示，接近半導體晶片2與配線基板3之距離而使焊錫材5a，5b接觸(焊錫材接觸工程)。此時，如圖25所示，焊錫材5b係與焊錫材5a之中，配置於端子11之窄幅部11n上之焊錫材5a2接觸。 另外，如圖26所示，對於為了使複數之焊錫材5b與複數之焊錫材5a各自接觸，係焊錫材5a或焊錫材5b之至少一方則加熱至成為接觸後產生變形程度之硬度為止者為佳。使焊錫材5a，5b之一方呈陷入於另一方地使其接觸者，即使產生有突起電極4或焊錫材5a，5b之不均之情況，亦可使所有的焊錫材5a，5b接觸之故。
另外，在此狀態更加熱至焊錫材5a，5b成為熔點以上為止(加熱工程(亦稱作熱處理工程，局部回焊工程))。加熱溫度係經由焊錫材5a，5b之熔點而有變化，但例如，採用錫-銀(Sn-Ag)系之無鉛焊錫的情況係以240℃~280℃進行加熱。在本工程中，因在使焊錫材5a，5b接觸之狀態進行加熱之故，例如可經由來自焊錫材5b之熱傳導而加熱焊錫材5a者。並且，焊錫材5a，5b則各自熔融時，焊錫材5a，5b則作為一體化。也就是，焊錫材5a，5b則成為所謂「潤濕」狀態。並且，在使其一體化之後，經由冷卻熔融焊錫之時，形成圖27及圖28所示之焊錫材5(詳細為焊錫材5n)。
由如此將焊錫材5a，5b作為潤濕狀態者，可堅固地接合。另外，當一體化焊錫材5a，5b時，經由作為一體化之熔融焊錫之表面張力之時，呈成為物理性安定之形狀地變形。因此，如圖27所示，配置於端子11之寬幅部11w上之焊錫材的一部分則朝向突起電極4而移動。但如上述，熔融焊錫係經由表面張力的影響，有著容易集中至平面積寬的寬幅部11w之傾向之故，而大部分的熔融焊錫係殘留於寬幅部11w上。也就是，朝向突起電極4之前端面4s(參照圖28)而移動之熔融焊錫的量係為限定的。
隨之，在本工程所形成之焊錫材5的形狀係容易成為於圖27及圖28例示性顯示之形狀。也就是，焊錫材5之中，配置於與突起電極4之接合部(由前端面4s與端子11所夾持之範圍)之焊錫材5n之厚度，和配置於寬幅部 11w上之焊錫材5w之厚度係略同等(焊錫材5n者則稍為厚的程度)。另一方面，焊錫材5之中，配置於與突起電極4之接合部的旁邊，且配置於與焊錫材5w相反側之焊錫材5a2係對於其厚度幾乎沒有變化，較焊錫材5w，5n為薄。
另外，在與突起電極4之接合部的寬度方向(與端子11所延伸之方向交叉的方向)之剖面中，如圖28所示，由於焊錫材5n的量變少者，可抑制對於焊錫材5n之寬度方向之露出的量者。其結果，可抑制鄰接之焊錫材5n彼此之短路(短路)者。也就是，可抑制半導體裝置之信賴性下降者。換言之，因經由抑制焊錫材5n之露出的量之時，可接近鄰接之端子11間之距離(突起電極4間之距離，墊片2d間之距離)之故，可使集成度提升。
<封閉工程>
接著，在圖10所示之封閉工程中，如圖29所示，於半導體晶片2之表面2a，和配線基板20之上面3a之間供給底膠樹脂6，封閉墊片2d與端子11之接合部。圖29係顯示供給底膠樹脂於圖21所示之半導體晶片與配線基板之間之狀態的擴大剖面圖。在本工程中，例如於半導體晶片2之側面2c之外側配置樹脂供給用之噴嘴27，例如，將熱硬化性樹脂之底膠樹脂6供給至半導體晶片2之表面2a，和配線基板20之上面3a之間。經由此，可總括封閉墊片2d，突起電極4，焊錫材5及端子11之各接合 部者。如此，以經由底膠樹脂6而封閉墊片2d與端子11之接合部者，因可使加上於接合部之應力，藉由底膠樹脂6而分散之故，從使墊片2d與端子11之連接信賴性提升之觀點為佳。但在本實施形態所說明之技術係並非限定於使用底膠樹脂6之半導體裝置所適用之構成，作為對應於本實施形態之變形例，係亦可適用於未配置圖29所示之底膠樹脂6之半導體裝置者。
此情況，可省略圖10所示之封閉工程者。另外，即使為使用底膠樹脂6之情況，如本實施形態，並非將半導體晶片2配置於配線基板20上之後將底膠樹脂6供給於半導體晶片2與配線基板20之間，而預先於配線基板20之晶片搭載範圍配置底膠樹脂6之後將半導體晶片2配置於配線基板20上亦可。
<球架工程>
接著，在圖10所示之球架工程中，如圖30所示，於形成於配線基板20之下面3b的複數之金屬銲點12，接合複數之焊錫球13。圖30係顯示在使圖29所示之配線基板的上下反轉之後，接合焊錫球於複數之金屬銲點上之狀態的擴大剖面圖。在本工程中，如圖30所示，在使配線基板20反轉之後，於在配線基板20之下面3b中露出之各複數之金屬銲點12上，配置焊錫球13之後，由進行加熱而接合複數之焊錫球13與金屬銲點12。經由本工程，複數之焊錫球13係藉由配線基板20而與半導體晶片 2加以電性連接。但在本實施形態所說明之技術係並非限定於接合焊錫球13，所謂BGA(Ball Grid Array)型之半導體裝置而適用者。例如，作為對於本實施形態之變形例，係可適用於在未形成焊錫球13而使金屬銲點12露出之狀態，或者於金屬銲點12，較焊錫球13為薄而塗佈焊錫電糊之狀態而出貨，所謂LGA(Land Grid Array)型之半導體裝置者。
<個片化工程>
接著，在圖10所示之個片化工程中，如圖31所示，將配線基板20分割成各製品形成範圍20a。圖31係顯示將圖30所示之採取多數個的配線基板作為個片化之狀態的平面圖(下面圖)。在本工程中，如圖31所示，沿著切割線(切割範圍)20c而切斷配線基板20，取得加以個片化之複數的半導體裝置1。切斷方法係並無特別加以限定，例如可使用採用切割刀(旋轉刀)而切削切斷配線基板之方法。
經由以上之各工程，得到使用圖1~圖4所說明之半導體裝置1。之後，進行外觀檢查或電性試驗等必要之檢查，試驗，而出貨，或者安裝於未圖示之安裝基板。
(實施形態2)
在上述實施形態1中，對於在具有寬幅部11w及窄幅部11n之端子11之中，由接合突起電極4於與窄幅部 11n重疊之位置者，使焊錫材5之露出量降低之技術加以說明。在本實施形態中，對於在設置窄幅部11n於鄰接之寬幅部11w之間的端子11之中，由接合突起電極4於與窄幅部11n重疊之位置者，較上述實施形態1，更安定地控制焊錫材5之露出量之技術加以說明。
圖33係顯示對於圖6的變形例之本實施形態的端子與突起電極之平面的位置關係的擴大平面圖。另外，圖33係擴大圖32所示之複數的端子之中之一個而顯示之擴大平面圖。另外，圖34係沿著圖32之C-C線之擴大剖面圖，而圖35係沿著圖32之D-D線之擴大剖面圖。另外，圖36係顯示在連接突起電極於圖34所示之配線基板之前，預先塗佈焊錫材之狀態的擴大剖面圖。另外，圖37係顯示在連接突起電極於圖33所示之配線基板之前，預先塗佈焊錫材之狀態的擴大平面圖。另外，圖38係顯示在連接突起電極於圖6所示之配線基板之前，預先塗佈焊錫材之狀態的擴大平面圖。另外，圖39係顯示連接突起電極於圖38所示之端子之狀態的擴大平面圖。
然而，本實施形態係為上述實施形態1之變形例，除了在以下所說明之不同點之外，可適用在上述實施形態1所說明之技術。隨之，在本實施形態中，將上述實施形態1與本實施形態之不同點為中心加以說明，省略重複之說明。
另外，圖32所示之複數之端子11係形成於配線基板3之上面3a，與經由抗焊劑膜16所被覆之複數之配線14 各加以電性連接。複數之端子11與複數之配線14係各由相同的材料加以構成，而可總括形成之導體圖案。在本實施形態中，與上述實施形態1同樣地，形成於配線基板3之上面3a之導體圖案之中，將由抗焊劑膜16所被覆之部分作為配線14，而將從抗焊劑膜16露出的部分作為端子11而加以說明。另外，在以下所說明之變形例中，亦為同樣。
如圖32所示，本實施形態之半導體裝置1A係在平面視之各複數之端子11的形狀則與圖6所示之上述實施形態1之半導體裝置1不同。如圖32所示，本實施形態之半導體裝置1A所具有之各複數之端子11係具有複數之寬幅部11w，和寬度(沿著圖32所示之Y方向的長度)較此寬幅部11w為窄之窄幅部。詳細為端子11係於2個寬幅部11w，和此2個之寬幅部11w之間配置有窄幅部11n，於與此窄幅部11n重疊之位置，連接有突起電極4。換言之，對於突起電極4之接合部的窄幅部11n之兩鄰係加以設置(加以連結)之寬幅部11w1，11w2。
詳細為半導體裝置1A所具有之各複數之端子11係如圖33所示，在平面視中，沿著X方向具有端部(連結部)NE1與端部(連結部)NE2，且具有擁有寬度(沿著與X方向正交之Y方向之長度)W1之部分的窄幅部11n。另外，各複數之端子11係具有較寬度W1為大之寬度(沿著Y方向之長度)W2，且具有連結於窄幅部11n之端部NE1之部分的寬幅部11w1。另外，各複數之端子 11係具有較寬度W1為大之寬度(沿著Y方向之長度)W3，且具有連結於窄幅部11n之端部NE2之部分的寬幅部11w2。並且，在平面視中，突起電極4之前端部4s(參照圖35)之中心係配置於端子11之寬幅部11w1與寬幅部11w2之間。
在本實施形態中，在具有寬幅部11w與窄幅部11n之端子11中，在配置有突起電極4之前端部4s之中心於與窄幅部11n重疊之位置的點，與上述實施形態1同樣。隨之，可得與上述實施形態1相同的效果。
另外，如根據本實施形態，因窄幅部11n加以配置於鄰接之寬幅部11w1，11w2之間之故，加上於在上述實施形態1所說明之效果，而得到以下之效果。
首先，在本實施形態中，因連接有窄幅部11n於鄰接之寬幅部11w1，11w2之間之故，成為容易控制圖36或圖37所示，預先形成於端子11之焊錫材5a之厚度。如在上述實施形態1所說明地，當使焊錫材5a熔融時，有著受到熔融之焊錫本身的表面張力的影響，朝向相對面積大之範圍集中有熔融焊錫之傾向。當應用於本實施形態時，如圖36所示，對於寬幅部11w1係集中有多數之熔融焊錫，依照寬幅部11w1的形狀而形成圓頂狀(或半球狀)之焊錫材(和錫塊)5a1。另外，對於寬幅部11w2係集中有多數之熔融焊錫，依照寬幅部11w2的形狀而形成圓頂狀(或半球狀)之焊錫材(和錫塊)5a3。另一方面，在窄幅部11n上中，熔融焊錫則朝向寬幅部11w而移 動之故，形成於窄幅部11n之焊錫材5a2的量係成為較形成於寬幅部11w1，11w2之焊錫材5a1，5a3為少。
在此，在上述實施形態1所說明之實施形態的情況，例如，如圖38所示，焊錫材5a2的量係隨著從寬幅部11w與窄幅部11n之邊界離開，緩慢變少。因此，經由突起電極4(參照圖7)之前端面的位置，係亦有在接合突起電極4之工程時的焊錫材5a2的量過少之情況。例如，在圖22所示之突起電極4與端子11之平面視的連接位置則從寬幅部11w與窄幅部11n之邊界遠離，在抗焊劑膜16之附近的情況，變為不易控制焊錫材5a的量。因此，在突起電極4之連接位置的焊錫材5a的量則極端變好時，成為接合強度下降的原因。
另一方面，如根據本實施形態，夾持於寬幅部11w1，11w2之接合於窄幅部11n上的焊錫材5a2之厚度係可經由端部NE1，NE2之隔離距離L1，(換言之，寬幅部11w1，11w2之隔離距離L1)而控制者。因此，寬幅部11w1，11w2之間，即，如為與窄幅部11n重疊之位置，在哪個場所，焊錫材5a2之厚度均可收在特定之範圍內地加以控制。也就是，與上述實施形態1做比較，更可安定地薄化形成於窄幅部11n上之焊錫材5a2的厚度者。 隨之，如根據本實施形態，於加以薄化形成之焊錫材5a2上(也就是，寬幅部11w1，11w2之間)配置突起電極4(參照圖34)，由與焊錫材5a2接合者，如圖34及圖35所示，可適當量地控制連接突起電極4與端子11之焊錫 材5(詳細為焊錫材5n)的量者。
另外，在圖37所示的例中，在平面視中，寬幅部11w1之面積，和寬幅部11w2之面積則成為均等。如此，經由將寬幅部11w1，11w2之面積作為一致之時，可將各集中於寬幅部11w1，11w2之焊錫材5a的量(詳細為焊錫材5a1與焊錫材5a3的量)作為一致者。此情況，成為更容易控制形成於窄幅部11n上之焊錫材5a2的厚度。
另外，經由將寬幅部11w1，11w2之面積作為一致之時，如圖33所示，可將在連接突起電極4之後的焊錫材5的量作為一致。詳細為可將圖33所示之形成於寬幅部11w1之焊錫材5w1的量，和形成於寬幅部11w2之焊錫材5w2的量作為一致。如此如控制焊錫材5w1，5w2的量時，成為容易控制形成於焊錫材5w1，5w2之間的焊錫材5n的量。因此，如圖33所示，可容易地控制形成於突起電極4與端子11之連接部的周邊之焊錫材5n的量。
另外，在圖33所示的例中，將寬幅部11w1之寬度W2與寬幅部11w2之寬度W3成為均等。詳細為在圖33所示的例中，在平面視，寬幅部11w1之面積，和寬幅部11w2之面積為均等，且寬幅部11w1之寬度W2與寬幅部11w2之寬度W3成為均等。換言之，在圖33所示的例中，在平面視，寬幅部11w1，11w2則成為相同形狀。經由將寬幅部11w1，11w2之形狀作為一致之時，如圖36及圖37所示，可將各集中於寬幅部11w1，11w2之焊錫材5a的形狀(詳細為焊錫材5a1與焊錫材5a3的形狀) 作為一致者。此情況，成為更容易控制形成於窄幅部11n上之焊錫材5a2的厚度。
另外，如比較在上述實施形態1所說明之圖8，和本實施形態之圖35而了解到，如根據本實施形態，可使繞入至配置於接合突起電極4之範圍的窄幅部11n之側面11d側之焊錫材5的量增加者。因此，如根據本實施形態，可使焊錫材5與窄幅部11n之接合強度提升。
如圖38所示，僅於窄幅部11n之一方的端部NE1連接有寬幅部11w之情況，隨著從端部NE1之附近遠離，在平面視中配置於窄幅部11n周圍之焊錫材5a2之寬度W4則變小。此情況，如圖39所示，當連接突起電極4時，因預先形成於突起電極4之焊錫材5b(參照圖26)與焊錫材5a2(參照圖38)則作為一體化之故，在平面視中之焊錫材5n之寬度W4係在突起電極4周圍局部變大。但預先形成於突起電極4之連接位置的焊錫材5a2的量則變少，且熔融焊錫係因容易集中於寬幅部11w之故，焊錫材5n的寬度W4係不會變大成如此程度。
另一方面，本實施形態之情況，如圖37所示，因配置有寬幅部11w於窄幅部11n之兩端部之故，在平面視配置於窄幅部11n周圍之焊錫材5a2之寬度W4係成為較圖38所示之實施形態為大。也就是，在本實施形態中，如圖37所示，在連接突起電極4之前，既已，在平面視之焊錫材5a2之寬度W4則變大。在此狀態下連接突起電極4於窄幅部11n上時，如圖33所示，在平面視之焊錫材 5n之寬度W4係在突起電極4周圍變更大。其結果，如圖35所示，可使繞入至配置於接合突起電極4之範圍的窄幅部11n之側面11d側的焊錫材5n的量增加。但當繞入至窄幅部11n之側面11d側的焊錫材5n的量過剩變多時，有著焊錫材5n之一部分則露出於接合範圍之周圍，例如，鄰接之端子11彼此則加以電性連接等，成為信賴性下降之原因的情況。但如根據本實施形態，在平面視配置於窄幅部11n周圍之焊錫材5a2之寬度W4係可經由寬幅部11w1之寬度W2，寬幅部11w2之寬度W3，及端部NE1，NE2之隔離距離L1而控制者。也就是，如根據本實施形態，使繞入至窄幅部11n之側面11d側之焊錫材5n的量增加，且可抑制焊錫材5n過剩地露出於接合範圍之周圍情況。其結果，因可抑制鄰接之端子11間的短路等，且使端子11與焊錫材5之接合強度提升之故，可較在上述實施形態1所說明之實施形態，更使信賴性提升者。
<半導體裝置之製造方法>
接著，對於圖32~35所示之本實施形態之半導體裝置之製造方法加以說明。本實施形態之半導體裝置係可與在上述實施形態1所說明之半導體裝置之製造方法同樣地進行製造。詳細為對於本實施形態之情況，係在上述圖10所示之基板準備工程中，形成於配線基板20(參照圖11)之製品形成範圍20a之各複數之端子11則如圖32~ 圖35所示，在連結有窄幅部11n於複數之寬幅部11w之間的點係與上述實施形態1不同。另外，對於本實施形態之情況，係在上述之晶片搭載工程中，在呈位置有突起電極4之前端面4s之中心於鄰接之寬幅部11w1，11w2之間地加以配置的點係與上述實施形態1不同。在其他的點，係因可與上述實施形態1同樣地進行製造之故，省略重複之說明。
但本申請發明者所檢討處，作為半導體裝置之製造方法的變形例，了解到有著較在上述實施形態1所說明之端子11的構造，而適用在本實施形態所說明之端子11的構造者則為特別理想之製造方法。在本部分中，作為在上述實施形態1所說明之半導體裝置之製造方法的變形例，對於適用在本實施形態所說明之端子11的構造者為佳之實施形態加以說明。圖40係顯示對於圖10之變形例的半導體裝置之製造工程之概要的說明圖。
圖40所示之製造工程，和在上述實施形態1所說明之圖10所示之製造工程係實施晶片搭載工程之時間則不同。即，在圖10所示之製造工程中，在電性連接半導體晶片2與配線基板20之後，適用以底膠樹脂6而封閉連接部分之方式(以下，稱為後注入方式)。另一方面，在圖40所示之製造工程中，適用在以晶片搭載工程將半導體晶片2搭載於配線基板20上之前，將封閉材配置於晶片搭載範圍(圖40所示之封閉材配置工程)，藉由接著材而按壓半導體晶片2於配線基板20，與配線基板20電 性連接之方式(以下，稱作先塗佈方式)。
在上述實施形態1所說明之後注入方式之情況，如圖29所示，從配置於半導體晶片2與配線基板20之間隙之附近的噴嘴27供給樹脂，利用毛細管現象而將底膠樹脂6埋入至間隙。此情況，因利用毛細管現象而將樹脂埋入至間隙之故，對於一個製品形成範圍20a之處理時間(注入樹脂之時間)則變長。另外，成為必須有沿著半導體晶片2之側面2c而使噴嘴27移動之空間。因此，擴散於半導體晶片2之周圍的底膠樹脂6之寬度容易變大。
另一方面，圖40所示之先塗佈方式之情況，因預先配置封閉材於半導體晶片2與配線基板20之間之故，與上述之後注入方式做比較，縮短對於一個製品形成範圍20a之處理時間，在使製造效率提升的點為佳。另外，因無須沿著半導體晶片2之側面2c而使噴嘴27移動之故，可降低擴散於半導體晶片2之周圍之封閉材6A(參照圖34，圖35)的量(露出量)部分，在半導體裝置小型化的點，較後注入方式為有利。更且，即使形成於半導體晶片2之表面2a的墊片2d及形成於此墊片2d上之突起電極4的配置(佈局)為複雜(例如，形成有墊片2d及突起電極4於表面2a之中央部的形態)，在封閉材6A之充填性的點，較後注入方式為有利。
但如根據本申請發明者之檢討，先塗佈方式之情況，預先配置於晶片搭載範圍之封閉材6A(參照圖34，圖35)則容易阻礙回焊處理時之焊錫材5的變形之故，了解 到繞入至窄幅部11n(參照圖35)之側面11d(參照圖35)側之焊錫材5(參照圖35)的量則變為較後注入方式的情況為少。當繞入至窄幅部11n之側面11d側之焊錫材5的量下降時，因焊錫材5與端子11之接合強度下降之故，呈為信賴性下降之原因。
因此，本申請發明者則更進行檢討之結果，如適用使用圖32~圖39所說明之本實施形態之端子11的構造時，在連接突起電極4之前，因可預先增加繞入至窄幅部11n之側面11d側之焊錫材5的量之故，了解到即使在適用先塗佈方式之情況，亦可使焊錫材5與端子11之接合強度提升者。
以下，對於圖40所示之半導體裝置之製造方法之詳細，將在上述實施形態1所說明之實施形態之不同點為中心加以說明。
<基板準備工程>
首先，在圖40所示之基板準備工程中，如圖41所示，準備配線基板20A。圖41係顯示對於圖12之變形例之擴大剖面圖。在本實施形態所準備之圖41所示之配線基板20係形成於製品形成範圍20a之端子11的形狀，及形成於端子11之焊錫材5a之形狀則與上述實施形態1不同。即，如使用圖37所說明地，在本實施形態所準備之配線基板20A(參照圖41)所具備之各複數之端子11係在連接有寬幅部11w1於窄幅部11n之一方的端部NE1， 而於另一方的端部NE2連接有寬幅部11w2的點，與在上述實施形態1所說明之配線基板20不同。
另外，如圖37所示，對於預先形成於端子11之焊錫材5a，係包含有接合於寬幅部11w1之部分的焊錫材5a1，接合於寬幅部11w2之部分的焊錫材5a3，及接合於窄幅部11n之部分的焊錫材5a2。另外，焊錫材5a1，5a3之寬度(即，圖37所示之Y方向的長度)係各較寬幅部11w1之寬度W2及寬幅部11w2之寬度W3為大。另一方面，焊錫材5a2之寬度W4係較窄幅部11n之寬度W1為大，且較寬度W2，W3為小。另外，呈比較圖37與圖38而了解到，在本實施形態中，因將窄幅部11n設置於鄰接之寬幅部11w之間之故，焊錫材5a2之寬度W4則較圖38所示之焊錫材5a2之寬度W4為大。
如上述，預先形成於在本實施形態1所準備之配線基板20A所具有之端子11的焊錫材5a係與在上述實施形態所說明之焊錫材5a形狀為不同，但焊錫材5a之形成方法係與在上述實施形態1所說明之方法為同樣。例如，可適用在上述實施形態1使用圖13所說明之焊錫材的形成方法，或者使用圖14所說明之變形例的焊錫材之形成方法者。
另外，本實施形態之配線基板20A係上述不同點以外，係與在上述實施形態1所說明之配線基板20相同。例如，配線基板20A係與圖11所示之配線基板20同樣地，於框部20b之內側具備複數之製品形成範圍20a。另 外，本實施形態之基板準備工程係上述不同點以外，係與在上述實施形態1所說明之基板準備工程同樣。隨之，重複之說明係省略之。
<封閉材配置工程>
接著，在圖40所示之封閉材配置工程中，如圖42及圖43所示，於配線基板20A之製品形成範圍20a的晶片搭載範圍2p1上配置絕緣性之封閉材6A。圖42係顯示配置封閉材於圖41所示之配線基板之製品形成範圍之狀態的擴大剖面圖。另外，圖43係顯示圖42所示之製品形成範圍之擴大平面圖。
在本工程配置於製品形成範圍20a之封閉材6A係由絕緣性(非導電性)之材料(例如，樹脂材料)所成。另外，封閉材6A係由加上能量而硬度變硬(變高)之樹脂材料加以構成，在本實施形態中係例如，含有熱硬化性樹脂。另外，硬化前之封閉材6A係較圖42所示之端子11為柔軟，而以圖40所示之晶片搭載工程，經由按壓半導體晶片2(參照圖34)而可使其變形者。
另外，硬化前之封閉材6A係從處理方法之不同，大致區分為以下2種。其一係由稱作NCP(Non-Conductive Paste)之電糊狀之樹脂(絕緣材電糊)所成，有著從未圖示之噴嘴而塗佈於晶片搭載範圍2p1之方式。另一種為稱作NCF(Non-Conductive Film)，預先成形為薄膜狀之樹脂(絕緣材薄膜)所成，有著搬送至保 持薄膜狀態之晶片搭載範圍2p1，貼附之方法。在圖42及圖43的例中，係顯示將絕緣材薄膜(NCF)之封閉材6A配置於晶片搭載範圍2p1上，呈與配線基板20A之上面3a密著地貼附的例。但雖省略圖示，作為變形例係亦可使用絕緣材電糊(NCP)者。
封閉材6A係如圖34所示，具有封閉半導體晶片2與配線基板3之電性連接部分之突起電極4的機能。隨之，呈未於半導體晶片2之表面2a與配線基板3之上面3a之間產生間隙地配置封閉材6A為佳。因此，在本實施形態中，如圖43所示，呈被覆搭載半導體晶片2(參照圖34)之預定範圍的晶片搭載範圍2p1全體地，配置絕緣材薄膜之封閉材6A。此情況，如圖42所示，端子11及形成於端子11之周圍的焊錫材5a係經由封閉材6A所被覆。
但作為變形例，對於使用絕緣材電糊之情況，係在圖40所示之晶片搭載工程中，因可擴張絕緣材電糊之故，在本工程中，絕緣材電糊之封閉材6A則如被覆晶片搭載範圍2p1之至少一部分即可。
<晶片搭載工程>
另外，在圖40所示之晶片搭載工程中，如圖44所示，將半導體晶片2，表面2a則呈與配線基板20A之上面3a對向地配置於晶片搭載範圍2p1上，電性連接複數之端子11與複數之墊片2d。圖44係顯示搭載半導體晶 片於圖42所示之配線基板上之狀態的擴大剖面圖。另外，圖45係顯示配置半導體晶片於配線基板上時之突起電極與端子之平面的位置關係之擴大平面圖。另外，圖46係沿著圖45之C-C線之擴大剖面圖，而圖47係沿著圖45之D-D線之擴大剖面圖。另外，圖48係顯示圖46所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖，圖49係顯示圖47所示之接觸之焊錫材則作為一體化之狀態的擴大剖面圖。另外，圖50係顯示對於圖49之檢討例之擴大剖面圖。
在本工程中，首先，如圖45~圖47所示，將半導體晶片2，表面2a則呈與配線基板20A之上面3a對向地配置於配線基板20A上(半導體晶片配置工程)。此時，如圖46及圖47所示，突起電極4之前端面4s的中心則呈位置於端子11之寬幅部11w1與寬幅部11w2之間地配置。換言之，在本工程中，突起電極4之前端面4s的中心則作為呈配置於端子11之窄幅部11n上(與窄幅部11n重疊之位置)。又換言之，在本工程中，安裝於突起電極4之前端面4s之焊錫材5b則在形成於端子11之焊錫材5a之中，呈與接合於端子11之窄幅部11n之部分的焊錫材5a2對向地配置。
另外，接近半導體晶片2之表面2a與配線基板20A之上面3a的距離，使焊錫材5b與焊錫材5a接觸。在本工程中，例如，從半導體晶片2之背面2b(參照圖44)側按壓未圖示之按壓治具時，突起電極4係貫通封閉材 6A，可使焊錫材5a，5b接觸者。此時，封閉材6A係與半導體晶片2之表面2a密著。
在上述實施形態1中，從縮短焊錫材5a，5b之溫度到達至熔點以上為止之時間的觀點，說明預先加熱焊錫材5a，5b(實施預備加熱工程)者為佳。但如圖40所示，對於採用先塗佈方式之情況，當進行預備加熱時，封閉材6A則硬化，成為阻礙焊錫材5a，5b之變形的要因。隨之，對於先塗佈方式之情況，未進行預備加熱而在柔軟之狀態而維持封閉材6A者為佳。
接著，如圖46及圖47所示，在使焊錫材5a，5b接觸之狀態，焊錫材5a，5b則成為熔點以上為止更進行加熱。當焊錫材5a，5b軟化時，可較圖46及圖47所示之狀態更可接近半導體晶片2與配線基板20A之距離者。加熱溫度係如在上述實施形態1所說明地，經由焊錫材5a，5b之熔點而有變化，但例如，採用錫-銀(Sn-Ag)系之無鉛焊錫的情況係以240℃~280℃進行加熱。在本工程中，因在使焊錫材5a，5b接觸之狀態進行加熱之故，例如可經由來自焊錫材5b之熱傳導而加熱焊錫材5a者。並且，焊錫材5a，5b則各自熔融時，焊錫材5a，5b則作為一體化。也就是，焊錫材5a，5b則成為所謂「潤濕」狀態。並且，在使其一體化之後，經由冷卻熔融焊錫之時，形成圖48及圖49所示之焊錫材5。
在此，如在上述實施形態1所說明地，採用後注入方式之情況，因在於焊錫材5a，5b之周圍存在有中空空間 之狀態而使其熔融之故，熔融焊錫係經由焊錫成分之表面張力，呈接近於球體地變形。但如圖40所示，對於採用先塗佈方式之情況，在使焊錫材5a，5b熔融之工程中，對於焊錫材5a，5b之周圍係配置有封閉材6A。並且，封閉材6A係因含有熱硬化性樹脂之故，經由來自焊錫材5a，5b之熱傳達而在封閉材6A之一部分開始硬化。因此，一部分硬化之封閉材6A則成為阻礙熔融焊錫之變形的要因。換言之，對於採用先塗佈方式之情況，係與採用後注入方式之情況做比較，熔融焊錫之流動性則變低。
隨之，採用先塗佈方式之情況，焊錫材5a，5b之熔融速度，和因應封閉材6A之硬化速度，焊錫材5的形狀則受到限制。焊錫材5的形狀係有著各種的變形例，但例如，在圖47所示之焊錫材5a，5b則作為一體化之前，焊錫材5a，5b之周邊的封閉材6A則硬化之情況，如圖49所示，在側面視中，焊錫材5n之側面有成為中間狹窄狀態之情況。如此，採用先塗佈方式之情況，因熔融焊錫之流動性下降之故，容易反映有實施晶片搭載工程之前之焊錫材5a，5b的形狀。
但例如，如圖38所示，於窄幅部11n之一方的端部連接有寬幅部11w，對於另一方之端部係未連接有寬幅部11w之情況，如上述，在突起電極4(參照圖39)之連接範圍的焊錫材5a2之寬度W4則變窄。因此，例如，如圖50所示，焊錫材5n之寬度W4則有變為較突起電極4之寬度為小之情況。換言之，在突起電極4之接合範圍中， 繞進於窄幅部11n之側面11d的焊錫材5n的寬度變薄。 此情況，成為焊錫材5與端子11之接合強度產生下降之原因。
另一方面，如根據本實施形態，如上述之圖37所示，於本工程之前，可加大預先形成於突起電極4之接合範圍的焊錫材5a2之寬度W4者。另外，從加大焊錫材5a2之寬度W4之觀點，係將圖37所示之窄幅部11n之長度L1，例如，作為與寬幅部11w1之寬度W2或寬幅部11w2之寬度W3相同程度，或者寬度W2，W3以下者為特別理想。如此，如根據本實施形態，經由加大焊錫材5a2之寬度W4之時，採用先塗佈方式，經由封閉材6A而熔融焊錫之流動性下降之情況，如圖49所示，亦可加大繞進於窄幅部11n之側面11d的焊錫材5n的寬度者。
也就是，如根據本實施形態，即使採用先塗佈方式之情況，因在接合突起電極4之範圍的附近，亦可加厚繞進於端子11之側面11d的焊錫材5n的寬度之故，可使焊錫材5n與端子11之接合強度提升。並且，經由使焊錫材5n與端子11之接合強度提升之時，可使圖32所示之半導體裝置1A之信賴性提升者。
然而，在圖40所示之製造工程之中，上述之基板準備工程，封閉材配置工程，及晶片搭載工程，以外之各工程係因與上述實施形態1同樣之故，省略重複之說明。
<實施形態2之變形例>
如上述，對於本實施形態之基本的構成已做過說明，但本實施形態係可適用各種之變形例。在以下中，對於本實施形態之理想的形態，摻雜變形例而更加以說明。
(變形例1) <寬幅部之延伸存在距離>
首先，對於圖33所示之寬幅部11w1，11w2之X方向的長度L2，L3加以說明。圖51係顯示對於圖33之變形例之端子之擴大平面圖。圖51所示之端子30係在寬幅部11w1，11w2之長度L2，L3則呈為各較寬度(Y方向之長度)W2，寬度(Y方向之長度)W3為短的點，與圖33之端子11不同。在其他的點中，與圖33所示之端子11同樣。如上述，例如經由印刷法而將焊錫材塗佈於端子30上之後，加熱該焊錫材而使其熔融的情況，熔融焊錫係因應端子30的形狀而變形。即，在延伸於一定方向之金屬圖案中，存在有寬度寬的部分與寬度窄的部分之情況，熔融焊錫係有著容易朝向寬度寬的部分集中之傾向。
此傾向係無關於寬幅部11w1，11w2之長度L2，L3而產生之故，而如形成有寬幅部11w1，11w2，可將熔融焊錫靠近於設置在窄幅部11n兩端之寬幅部11w1，11w2側者。隨之，如圖51所示，例如，可適用較寬度W2，W3為短，具有長度L2，L3之寬幅部11w者。圖51所示之端子30係因可較圖33所示之端子11縮小平面積之故，可採取加寬鄰接之端子11間的隔離距離者。換言 之，圖51所示之端子30係因可較圖33所示之端子11縮小平面積之故，更可縮小複數之端子30的配置間距者。
但根據寬幅部11w1平面積與焊錫材5a全體的塗佈量的關係，係有如圖33所示，接合於窄幅部11n之焊錫材5n的量變多之情況。隨之，從減少接合突起電極4之範圍的焊錫材5a2的量而使露出量降低之觀點，係如圖33所示加長寬幅部11w1，11w2之長度L2，L3者為佳，如根據本申請發明者之檢討，由將寬幅部11w1，11w2之長度L2，L3各做為寬度W2，W3以上者，可安定地減少配置於窄幅部11n上之焊錫材5n的量。
(變形例2) <窄幅部之延伸存在距離>
接著，對於端部NE1，NE2之隔離距離L1，即窄幅部11n之延伸存在距離加以說明。圖52係顯示對於圖33之其他的變形例之端子之擴大平面圖。圖52所示之端子31係在寬幅部11w1，11w2之隔離距離L1，即沿著窄幅部11n之X方向之延伸存在距離則成為較突起電極4之寬度WB為短的點，與圖33所示之端子11不同。在其他的點中，與圖33所示之端子11同樣。
如圖52所示，寬幅部11w1，11w2之隔離距離L1則較突起電極4之寬度WB為短的情況，突起電極4之前端面之一部分則成為配置於與各寬幅部11w1，11w2重疊之位置。此情況，與圖33所示之端子11做比較時，因窄幅 部11n之平面積則相對變小之故，焊錫材5n的露出量係容易增加。
但如使用圖37而說明地，連接窄幅部11n於鄰接之寬幅部11w1，11w2之間的情況，形成於窄幅部11n之焊錫材5a2的量係成為較形成於寬幅部11w1，11w2之焊錫材5a1，5a3的量為少。此現象係如端子31，在窄幅部11n之延伸存在距離為短之情況，亦同樣地發生。隨之，由突起電極4之前端面的中心與窄幅部11n呈重疊地連接突起電極4與端子31者，相對地可於焊錫材5a(參照圖37)的量少之範圍，使突起電極4接合。另外，於突起電極4之連接範圍的窄幅部11n之附近配置有寬幅部11w1，11w2之情況，在使焊錫材5a，5b(參照圖47)熔融而作為一體化時，熔融焊錫之一部分則容易朝向寬幅部11w1，11w2而流出。隨之，在上述之晶片搭載工程中，由突起電極4之前端面之中心則呈位置於寬幅部11w1，11w2之間地配置者，可降低焊錫材5n的露出量。
另外，端子31之情況，可將寬幅部11w1，11w2及窄幅部11n所成之突起電極4之連接範圍的平面積，作為較圖33所示之端子11為小者。隨之，從降低端子11之平面積的觀點係端子31為佳。
另外，如上述，在配置封閉材6A時，對於適用先塗佈方式之情況，預先所形成之焊錫材5a之形狀因不易變形之故，從使焊錫材5與窄幅部11n之連接強度提升的觀點，增加繞進至窄幅部11n之側面11d之焊錫材5a2的量 者為佳。端子31之情況，因窄幅部11n之延伸存在距離為短之故，可較圖33所示之端子11，增加繞進至窄幅部11n之側面11d之焊錫材5a2的量者。隨之，從使端子11與焊錫材5之連接強度提升的觀點，如圖52所示，寬幅部11w1，11w2之隔離距離L1則較突起電極4之寬度WB為短者為佳。
另外，如上述，從使焊錫材5與窄幅部11n之連接強度提升，且使焊錫材5n的露出量降低之觀點，係寬幅部11w1，11w2之隔離距離L1則與突起電極4之寬度WB均等者為特別理想。
(變形例3) <端子的形狀>
接著，對於將連接於寬幅部11w1與寬幅部11w2之構件的形狀作為一致之變形例加以說明。圖53係顯示對於圖33之其他的變形例之端子之擴大平面圖。圖53所示之端子32係在於寬幅部11w1則與窄幅部11n加以連接的邊之相反側形成有窄幅部11n3的點，與圖33所示之端子11不同。在其他的點中，與圖33所示之端子11同樣。
如圖53所示之端子32係加上於寬幅部11w1，11w2，及窄幅部11n，具備以下的部分。即，端子32係於寬幅部11w2與配線14之間，具有擁有較寬度(沿著Y方向之長度)W2，W3為小寬度(沿著Y方向之長度)W5之部分的窄幅部11n2。窄幅部11n2係與由抗焊劑膜 16所被覆，且與端子32加以電性連接(一體地加以形成)之配線14相同材料加以形成，且以相同寬度加以形成。然而，對於窄幅部11n2係亦各具有圖33所示之端子11，圖51所示之端子30，圖52所示之端子31。
另外，端子32係於寬幅部11w1之和與窄幅部11n加以連接的邊H1相反側的邊H2，具有擁有較寬度W2，W3為小寬度(沿著Y方向之長度)W6之部分的窄幅部11n3。換言之，端子32係具有藉由寬幅部11w1而連接於窄幅部11n之相反側的窄幅部11n3。
另外，窄幅部11n2之寬度W5與窄幅部11n3之寬度W6係相等，例如，在圖53所示的例中，呈為與配線14之寬度(沿著Y方向之長度)相等。圖33所示之端子11的情況，從將集中於寬幅部11w1之熔融焊錫，和集中於寬幅部11w2之熔融焊錫的量作為一致之觀點，對於將寬幅部11w1，11w2之面積，及形狀者為佳的點已做過說明。但因對於寬幅部11w2係連接有窄幅部11n2，而對於寬幅部11w1係未連接有對應於窄幅部11n2之部分之故，對於緊密集中有熔融焊錫者為不同。
因此，圖53所示之端子32係連接具有與窄幅部11n2相同寬度W6之窄幅部11n3於寬幅部11w1。經由此，可以高精確度將集中於寬幅部11w1之熔融焊錫，和集中於寬幅部11w2之熔融焊錫的量作為一致者。
另外，更應用圖53所示之端子32之構造，可適用於圖54所示之構造者。圖54係顯示對於圖32之變形例之 擴大平面圖。例如，在上述之各實施形態中，對於端子11，30，31，32之一方的端部係未連接於其他的導體圖案，而另一方的端部則連接於配線14之實施形態已做過說明。
在圖54所示的例中，端子32之兩端部則各連接於配線14。圖42所示之配線基板35係在端子32之兩端則連接於各由抗焊劑膜16所被覆之配線14的點，與圖32所示之配線基板3不同。對於其他的點係與配線基板3相同。
如圖54所示，將端子32之兩端部各連接於配線14之情況，可藉由任一方之配線14而與下層之配線層(下層之配線層的配線)連接者。也就是，對於為了與下層之配線層的配線電性連接，有必要形成貫通配線，但配線基板35之情況，因將端子32之兩端部各連接於配線14之故，可使貫通配線之佈局的自由度提升者。
<其他之變形例>
以上，將經由本發明者所成之發明，依據實施形態已具體做過說明，但本發明並不限定於前述實施形態，在不脫離其內容之範圍當然可做各種變更。
例如，在上述實施形態中，對於將形成於半導體晶片2之周緣部的複數之突起電極4，與形成於配線基板3，20，20A，35之端子11，30，31，32連接之實施形態已做過說明。但例如，有著如圖55所示之半導體裝置1B， 於半導體晶片2之表面2a的中央部，形成有墊片2d及突起電極4，將此突起電極4與配線基板3電性連接之情況。圖55係顯示對於圖2之變形例之半導體裝置之剖面圖。此情況，作為與形成於半導體晶片2之表面2a的中央部之突起電極4連接的接合導線，可適用在上述實施形態所說明之端子11，30，31，32之構造者。
另外，例如在上述實施形態中，對於經由覆晶安裝方式而搭載1個半導體晶片2於配線基板3之半導體裝置1已做過說明，但搭載於配線基板上之半導體晶片的數量係不限定於1個。例如，可適用於層積複數之半導體晶片之SIP(System in Package)等之半導體裝置。另外，可適用於例如，於配線基板3上，層積另外的半導體裝置，稱作POP(Package on Package)之半導體裝置。
另外，例如，在上述實施形態中，對於例如由銅(Cu)所成，將形成為柱狀之突起電極4，藉由焊錫材5而接合之實施形態已做過說明，可適用各種之變形例者。 例如，即使為由金(Au)所成，經由焊接球技術所形成之突起電極之情況，對於在預先安裝焊錫材於該突起電極之狀態，與塗佈於端子11上之焊錫材接合之情況，係如上述經由焊錫材之露出量係亦有產生短路不佳之情況。隨之，經由適用在上述實施形態所說明之技術之時而可抑制此等。
另外，例如，在上述實施形態中，在半導體裝置之製造方法的說明，對於具備複數之製品形成範圍20a，所 謂，使用採取多數個基板之實施形態已做過說明。但作為變形例係亦可使用於對應於半導體裝置1個分之製品形成範圍，預先加以個片化之配線基板者。此情況，可省略圖10或圖40所示之個片化工程者。
2‧‧‧半導體晶片
3‧‧‧配線基板(基材、中介層)
4‧‧‧突起電極(凸塊電極、柱狀電極)
5‧‧‧焊錫材
16‧‧‧抗焊劑膜(絕緣膜)
16a‧‧‧開口部
11n‧‧‧窄幅部(細幅部)
11w、11w1、11w2‧‧‧寬幅部(粗幅部)
14‧‧‧配線
11‧‧‧端子(結合區、電極)
3a‧‧‧上面(晶片搭載面、表面)
1A‧‧‧半導體裝置

Claims (13)

  1. 一種半導體裝置之製造方法，包含：(a)準備具備晶片搭載面，形成於前述晶片搭載面之複數的端子，及各配置於前述複數之端子上的複數之第1焊錫材之配線基板的工程；其中，各前述複數之端子具有第1部份、第2部份和第3部份，其中，在平面視中，前述第1部份、前述第2部份和前述第3部份沿著第1方向配置，其中，在平面視中，前述第1部份配置在前述第2部份和前述第3部份之間，且其中，在平面視中，前述第2部份和前述第3部份的各寬度係大於前述第1部份的寬度，各前述第1部份、前述第2部份和前述第3部份的前述寬度係沿著垂直於前述第1方向的第2方向所測量；以及(b)在前述(a)工程之後，將半導體晶片配置於前述配線基板上，使得前述半導體晶片的前端面為面向前述配線基板的前述晶片搭載面，以及分別經由各形成於複數之墊片上的複數之突起電極和所述複數之第1焊錫材，將形成於前述前端面上的前述複數之墊片與前述複數之端子電性連接的工程，其中，在平面視中，前述複數之端子係彼此並排，且其中，在前述(b)工程中，各前述複數之突起電極的中心則呈位置於各端子的前述第2部分與前述第3部分 之間，以及使得在平面視中，各前述複數之突起電極不與前述各端子的前述第2部分與前述第3部分重疊。
  2. 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，在平面視中，前述第2部分之面積，和前述第3部分之面積則成為均等。
  3. 如申請專利範圍第2項記載之半導體裝置之製造方法，其中，前述第2部分之前述第2寬度與前述第3部分之前述第3寬度則成為均等。
  4. 如申請專利範圍第3項記載之半導體裝置之製造方法，其中，複數之第2焊錫材各連接於前述複數之突起電極的端面，且其中，在前述(b)工程中，使前述複數之第1及前述第2焊錫材熔融而接合。
  5. 如申請專利範圍第4項記載之半導體裝置之製造方法，其中，各前述複數之第1焊錫材係具有：位置於各前述複數之端子的前述第1部分上之第1部，和位置於各前述複數之端子的前述第2部分上之第2部，和位置於各前述複數之端子的前述第3部分上之第3 部，在前述(a)工程中，各前述複數之第1焊錫材之前述第1部的厚度係較各前述複數之第1焊錫材之前述第2部及前述第3部的厚度為薄。
  6. 如申請專利範圍第5項記載之半導體裝置之製造方法，其中，更包含以下之工程的半導體裝置之製造方法：(c)在前述(a)工程之後，且於前述(b)工程之前，呈被覆前述配線基板之前述晶片搭載面之晶片搭載範圍地配置絕緣性之封閉材之工程。
  7. 如申請專利範圍第6項記載之半導體裝置之製造方法，其中，前述封閉材係含有熱硬化性樹脂。
  8. 如申請專利範圍第4項記載之半導體裝置之製造方法，其中，在前述(b)工程中，在平面視中，各前述複數之突起電極的前端面之一部分則呈與前述第2部分及前述第3部分重疊地配置前述複數之突起電極。
  9. 如申請專利範圍第4項記載之半導體裝置之製造方法，其中，沿著前述第2部分之前述第1方向的長度係較前述第2寬度為大，沿著前述第3部分之前述第1方向的長度係較前述第3寬度為大。
  10. 如申請專利範圍第4項記載之半導體裝置之製造方法，其中，在前述(a)工程所準備之前述配線基板係具備：被覆前述晶片搭載面，且呈露出有前述複數之端子地加以形成之絕緣膜，和由前述絕緣膜所被覆，且與前述複數之端子加以電性連接之複數的配線，各前述複數之端子係具有：配置於前述複數之配線之中之第1配線與電性連接前述第1配線之第3部分之間的第4部分，和藉由前述第2部分而連接於前述第1部分之相反側的第5部分，前述第4部分係沿前述第2方向而具有較前述第2寬度及前述第3寬度為小之第4寬度，且前述第5部分係沿著前述第2方向而具有與前述第4寬度相等之第5寬度。
  11. 如申請專利範圍第5項記載之半導體裝置之製造方法，其中，更包含以下之工程的半導體裝置之製造方法：(c)前述(b)工程之後，於前述配線基板之前述晶片搭載面與前述半導體晶片之間供給樹脂，封閉前述半導體晶片之前述複數之墊片與前述配線基板之前述複數之端子的接合部之工程。
  12. 如申請專利範圍第1項記載之半導體裝置之製造方法，其中在前述(a)工程中，使前述複數之第1焊錫 材係各形成於前述複數之端子上之下述工程：(a1)提供具備前述晶片搭載面之前述配線基板，以及形成於前述晶片搭載面之前述複數之端子之工程；(a2)在前述(a1)之工程之後，呈被覆前述複數之端子地總括塗佈焊錫電糊之工程；(a3)在前述(a2)之工程之後，在前述配線基板上進行熱處理之工程。
  13. 如申請專利範圍第1項記載之半導體裝置之製造方法，其中在前述(b)工程之前，前述複數之第1焊錫材係藉由下述工程所形成：呈被覆形成於前述配線基板之前述晶片搭載面上的前述複數之端子的塗佈焊錫電糊之工程；以及對前述焊錫電糊施以熱處理之工程。
TW102137513A 2012-12-27 2013-10-17 Semiconductor device manufacturing method and semiconductor device TWI600094B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012286078A JP5991915B2 (ja) 2012-12-27 2012-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201430970A TW201430970A (zh) 2014-08-01
TWI600094B true TWI600094B (zh) 2017-09-21

Family

ID=50995260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137513A TWI600094B (zh) 2012-12-27 2013-10-17 Semiconductor device manufacturing method and semiconductor device

Country Status (5)

Country Link
US (1) US9455240B2 (zh)
JP (1) JP5991915B2 (zh)
KR (1) KR20140085359A (zh)
CN (2) CN203787415U (zh)
TW (1) TWI600094B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5626460B2 (ja) * 2011-04-27 2014-11-19 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
CN105762087B (zh) * 2014-08-13 2019-01-11 台湾积体电路制造股份有限公司 用于迹线上凸块芯片封装的方法和装置
KR20160090705A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 패키지 기판 및 이를 이용한 반도체 패키지
JP6588214B2 (ja) * 2015-03-19 2019-10-09 新光電気工業株式会社 電子部品装置と電子部品装置の製造方法
JP6704175B2 (ja) * 2016-01-27 2020-06-03 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール及びそれを用いた照明器具
JP7167721B2 (ja) * 2019-01-10 2022-11-09 株式会社デンソー 半導体装置およびその製造方法
TW202042359A (zh) * 2019-05-02 2020-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
JP7142604B2 (ja) * 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
US11545451B2 (en) 2020-02-19 2023-01-03 Nepes Co., Ltd. Semiconductor package
JP7413102B2 (ja) * 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JPH07297527A (ja) * 1994-04-28 1995-11-10 Toshiba Corp プリント基板
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2005268346A (ja) * 2004-03-17 2005-09-29 Nagase & Co Ltd 半導体パッケージ基板とその製造方法
JP4277777B2 (ja) * 2004-09-28 2009-06-10 セイコーエプソン株式会社 実装構造体、実装用基板、電気光学装置及び電子機器
JP5001731B2 (ja) * 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP2012028437A (ja) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US9257385B2 (en) * 2011-12-07 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Landing areas of bonding structures

Also Published As

Publication number Publication date
CN103903995A (zh) 2014-07-02
CN203787415U (zh) 2014-08-20
TW201430970A (zh) 2014-08-01
US9455240B2 (en) 2016-09-27
US20140183759A1 (en) 2014-07-03
JP5991915B2 (ja) 2016-09-14
JP2014127706A (ja) 2014-07-07
KR20140085359A (ko) 2014-07-07

Similar Documents

Publication Publication Date Title
TWI600094B (zh) Semiconductor device manufacturing method and semiconductor device
TWI574330B (zh) 半導體裝置之製造方法及半導體裝置
TWI619214B (zh) 半導體裝置及其製造方法
TWI529851B (zh) Manufacturing method of semiconductor device
JP4105409B2 (ja) マルチチップモジュールの製造方法
TWI470707B (zh) 佈線板及電子元件之安裝結構
TW201225210A (en) Semiconductor device and method of forming high routing density interconnect sites on substrate
KR20110109848A (ko) 반도체장치 및 반도체장치의 제조방법
TWI587415B (zh) 半導體裝置之製造方法
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP2015015362A (ja) 半導体装置の製造方法
JP5992078B2 (ja) 半導体装置
JP2021022604A (ja) 電子装置、および電子装置の製造方法
JP2013089886A (ja) 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法
JP2005217069A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees