WO2015087705A1 - 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法 - Google Patents

半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法 Download PDF

Info

Publication number
WO2015087705A1
WO2015087705A1 PCT/JP2014/081331 JP2014081331W WO2015087705A1 WO 2015087705 A1 WO2015087705 A1 WO 2015087705A1 JP 2014081331 W JP2014081331 W JP 2014081331W WO 2015087705 A1 WO2015087705 A1 WO 2015087705A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip substrate
electrode terminal
outside
substrate
electrical signal
Prior art date
Application number
PCT/JP2014/081331
Other languages
English (en)
French (fr)
Inventor
大谷　英嗣
岸上　裕治
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/035,839 priority Critical patent/US9881962B2/en
Publication of WO2015087705A1 publication Critical patent/WO2015087705A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Definitions

  • the present technology relates to a semiconductor device, a solid-state imaging device, an imaging device, an electronic apparatus, and a manufacturing method thereof, and in particular, a semiconductor device and a solid-state imaging device that can realize downsizing and thinning and can improve optical characteristics.
  • the present invention relates to an imaging device, an electronic apparatus, and a manufacturing method thereof.
  • Patent Document 1 a technique for connecting the electrode pad on the chip surface and the mounting pattern on the back surface by side wiring has been proposed.
  • the side surface portion is used as the wiring, but it is not used as the mounting terminal, and the wiring portion is protected, so that the assembly process may increase.
  • the present technology has been made in view of such a situation, and in particular, by providing a terminal on the side surface portion of the substrate, it is possible to reduce the size and thickness and remove the light reflected by wire bonding. By doing so, the optical characteristics can be improved.
  • a semiconductor device includes a chip substrate having a predetermined circuit, an electrode terminal that receives an electric signal or power supplied from the outside, or that supplies an electric signal or power output to the outside.
  • the electrode terminal is provided on the side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end of the surface. can do.
  • a solid-state imaging device includes a chip substrate having a circuit of the imaging device, and an electrode that receives an electrical signal or power supplied from the outside, or that supplies an electrical signal or power output to the outside And an electrode terminal is provided on a side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end of the surface. can do.
  • An imaging device includes a chip substrate having an imaging element circuit and an electrode terminal that receives an electrical signal or power supplied from the outside or supplies an electrical signal or power output to the outside
  • the electrode terminal is provided on the side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end of the surface. can do.
  • An electronic apparatus includes a chip substrate having an image sensor circuit and an electrode terminal that receives an electric signal or power supplied from the outside or supplies an electric signal or power output to the outside
  • the electrode terminal is provided on the side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end of the surface. can do.
  • a method of manufacturing a semiconductor device receives a chip substrate having a predetermined circuit and an electric signal or power supplied from the outside, or supplies an electric signal or power output to the outside.
  • a method of manufacturing a semiconductor device including an electrode terminal, wherein an electrode terminal is provided on a side surface of the chip substrate, the side surface of the chip substrate being at a position on the wafer where the electrode terminal is formed.
  • a method for manufacturing a solid-state imaging device includes a chip substrate having an imaging device circuit and an electrical signal or power supplied from the outside or output to the outside.
  • a solid-state imaging device including an electrode terminal to be supplied and provided with an electrode terminal on a side surface of the chip substrate, the side surface of the chip substrate on the wafer on which the electrode terminal is formed.
  • the chip substrate by cutting the wafer along the through hole, a first step of forming a through hole at the position, a second step of adding a metal forming the electrode terminal to the through hole, and And a third step of cutting out.
  • An image pickup apparatus manufacturing method receives a chip substrate having an image sensor circuit and an externally supplied electric signal or electric power, or supplies an electric signal or electric power output to the outside.
  • a method of manufacturing an imaging device wherein the electrode terminal is provided on a side surface of the chip substrate, the side surface of the chip substrate being a position on the wafer where the electrode terminal is formed
  • a first step of forming a through hole in the substrate a second step of adding a metal forming the electrode terminal to the through hole, and cutting the chip substrate by cutting the wafer along the through hole.
  • An electronic device manufacturing method receives a chip substrate having an imaging element circuit and an electric signal or power supplied from the outside, or supplies an electric signal or power output to the outside. And an electrode terminal provided on the side surface of the chip substrate, the side surface of the chip substrate, the position on the wafer where the electrode terminal is formed.
  • an electrode terminal that receives an electric signal or electric power supplied from the outside or supplies an electric signal or electric power output to the outside is provided on a side surface of a chip substrate having a predetermined circuit. Provided.
  • FIG. 1 is a block diagram illustrating a configuration example of an embodiment of an imaging apparatus to which the present technology is applied.
  • FIG. 1 shows a side sectional view of the vicinity of an image pickup element and an optical system block, and incident light is incident from the upper side to the lower side in the drawing.
  • an opening 15 a is provided in the substrate 15, and the image sensor 16 is connected to the lower surface of the substrate 15 in the figure via a chip wiring 17 at a position corresponding to the opening 15 a. Yes.
  • a glass plate 13 is provided on the upper surface of the substrate 15.
  • a lens barrel portion 11 containing an optical system block 12 having both or both of focus and focus adjustment optical characteristics, and the substrate 15 and the glass plate 13. It is fixed by an adhesive 14 applied thereon.
  • the image pickup device 16 is a solid-state image pickup device represented by CMOS (Complementary Metal-Oxide Semiconductor), and outputs an image signal composed of pixel signals generated by photoelectric conversion by the incident light thus entered.
  • CMOS Complementary Metal-Oxide Semiconductor
  • FIG. 2 is an enlarged view of a portion where the chip wiring 17 for connecting the image pickup device 16 and the substrate 15 is provided.
  • the upper portion is configured by only the image pickup device 16 and the lower portion is connected to the substrate 15. Is shown.
  • the image sensor 16 is formed together with the electrode pads 16 b on the front surface and the back surface (not shown) of the chip substrate 16 a.
  • Side electrode 16c is provided on the side surface of chip substrate 16a.
  • the electrode pad 15b provided on the substrate 15 and the side electrode 16c are electrically connected by being connected by the chip wiring 17 made of solder. Is done.
  • the electrode pad 15b and the electrode pad 16b are not connected by wire bonding as in the prior art, the space required for the routing of the wire becomes unnecessary, so that the connection site can be reduced, It is possible to reduce the thickness and size of the apparatus. Further, since they are not connected by wire bonding, it is possible to reduce flare and ghost generated by incident light being reflected by the surface of the wire, and to improve image quality. Further, the semiconductor device constituting the imaging element 16 is in a state where the side surface portion is soldered by the chip wiring 17, so that the strength is improved by the fillet formed by this soldering even if the substrate 15 is thinned. It becomes possible.
  • step S1 a wafer made of silicon or the like that forms the substrate of the image sensor 16 is polished to a predetermined thickness. At this point, circuits and electrode pads 16b constituting a plurality of image sensors 16 are formed on the wafer.
  • step S2 through holes are formed on the wafer at positions where individual side surfaces of the chip substrate 16a of the image sensor 16 are formed by TSV (Through Silicon Via) technology or the like.
  • step S3 the through hole is subjected to a metal plating process such as copper, nickel, palladium, or gold.
  • step S4 the boundary of the wafer is cut along the position where the metal plated through hole is provided, and the individual image pickup device 16 is cut out in units of chip substrates 16a.
  • the through hole is cut along the axis of the hole, so that a metal-plated portion is exposed along the axis of the through hole on the side surface of the chip substrate 16a forming the cut-out image pickup device 16. Therefore, the side electrode 16c is formed.
  • the side electrode 16c is formed, so that the electrical connection by the chip wiring 17 is possible between the image sensor 16 and the substrate 15 as shown in FIG.
  • the electrode pad 15b and the electrode pad 16b are not connected by wire bonding as in the conventional case, the space required for the routing of the wire is unnecessary, so that the connection site can be reduced, and the device Thinning and miniaturization can be realized. Further, since they are not connected by wire bonding, it is possible to reduce flare and ghost generated by incident light being reflected by the surface of the wire. Further, the semiconductor device constituting the image pickup device 16 is in a state where the side electrode 16c forming the side surface of the chip substrate 16a is soldered by the chip wiring 17, so that even if the substrate 15 is thinned, it is formed by this soldering. The fillet that is applied makes it possible to improve the strength.
  • the lens barrel portion 11 including the optical system block 12 is mounted on the glass plate 13 .
  • the optical system block 12 is mounted on a frame provided on the substrate 15. It may be.
  • the optical system block 12 is mounted on a frame 31 provided on the substrate 15. Also in this case, the substrate 15 is connected to the side electrode 16 c of the image sensor 16 and the electrode pad 15 b of the substrate 15 by the chip wiring 17.
  • an opening 15 a is provided in the substrate 15, and the imaging element 16 is mounted at a corresponding position at the lower portion of the substrate 15 in the drawing.
  • the substrate 15 is not provided with the opening 15 a, and the imaging element 16 is mounted on the corresponding position at the upper portion of the substrate 15 in the drawing.
  • this technique can also take the following structures.
  • a chip substrate having a predetermined circuit An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, An electrode terminal is provided on a side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end thereof.
  • the semiconductor device according to (1) (3) a chip substrate having an image sensor circuit; An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, A solid-state imaging device, wherein an electrode terminal is provided on a side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end thereof.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end of the surface.
  • a chip substrate having an image sensor circuit An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, An electronic device in which an electrode terminal is provided on a side surface of the chip substrate.
  • the electrode pad is further included at a position corresponding to the electrode terminal provided on the side surface of the chip substrate, at both ends of the front surface and the back surface of the chip substrate, or at least one end thereof.
  • a chip substrate having a predetermined circuit An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, A method of manufacturing a semiconductor device in which an electrode terminal is provided on a side surface of the chip substrate, A first step of forming a through hole in a side surface of the chip substrate at a position on the wafer where the electrode terminal is formed; A second step of adding a metal for forming the electrode terminal to the through hole; A third step of cutting the chip substrate by cutting the wafer along the through hole.
  • (10) a chip substrate having an image sensor circuit; An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, A manufacturing method of a solid-state imaging device in which electrode terminals are provided on the side surface of the chip substrate, A first step of forming a through hole in a side surface of the chip substrate at a position on the wafer where the electrode terminal is formed; A second step of adding a metal for forming the electrode terminal to the through hole; And a third step of cutting out the chip substrate by cutting the wafer along the through hole.
  • a chip substrate having an image sensor circuit An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, A manufacturing method of an imaging device in which an electrode terminal is provided on a side surface of the chip substrate, A first step of forming a through hole in a side surface of the chip substrate at a position on the wafer where the electrode terminal is formed; A second step of adding a metal for forming the electrode terminal to the through hole; A third step of cutting out the chip substrate by cutting the wafer along the through hole.
  • a chip substrate having an image sensor circuit; An electrode terminal for receiving an electrical signal or power supplied from the outside, or for supplying an electrical signal or power output to the outside, A method of manufacturing an electronic device in which an electrode terminal is provided on a side surface of the chip substrate, A first step of forming a through hole in a side surface of the chip substrate at a position on the wafer where the electrode terminal is formed; A second step of adding a metal for forming the electrode terminal to the through hole; A third step of cutting out the chip substrate by cutting the wafer along the through hole.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本技術は、小型化および薄型化を実現すると共に、光学特性を向上できるようにする半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法に関する。 撮像素子１６を形成する基板の側面に側面電極１６ｃを形成するようにする。この側面電極１６ｃと基板１５上の電極パッド１５ｂとが半田からなるチップ配線１７により接続されることで、撮像素子１６と基板１５とは電気的に接続される。これによりワイヤボンドを使用せずに撮像素子１６と基板１５とを電気的に接続できるので、ワイヤボンドに必要とされる空間が不要となり、装置の小型化、および薄型化を実現できる。本技術は、撮像装置に適用することができる。

Description

半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
　本技術は、半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法に関し、特に、小型化および薄型化を実現すると共に、光学特性を向上できるようにした半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法に関する。
　CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）に代表される撮像素子が組み付けられた基板とレンズ等からなる光学系ブロックとの組み付けに際して光学特性を向上させる技術が提案されている。
　例えば、受光面の下にある実装配線があると、赤外線は底まで透過し配線で反射した赤外線が出力画像に映りこんでしまうことが知られている。
　そこで実装配線を受光面の外周に配置し反射した赤外線が受光面に当たらないようにするため、チップ表面の電極パッドと裏面の実装パターンを側面配線により結ぶ技術が提案されている（特許文献１参照）。
特願２００７－１６５６９６号公報
　しかしながら、上述した技術においては、側面部を配線として用いているが、実装端子としては用いておらず、配線部が保護されているので、組立工程が増えてしまう恐れがあった。
　本技術は、このような状況に鑑みてなされたものであり、特に、基板側面部に端子を設けるようにすることで、小型化薄型化を実現すると共に、ワイヤボンディングにより反射される光を除去することで光学特性を向上できるようにするものである。
　本技術の一側面の半導体装置は、所定の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている。
　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含ませるようにすることができる。
　本技術の一側面の固体撮像素子は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている。
　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含ませるようにすることができる。
　本技術の一側面の撮像装置は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている。
　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含ませるようにすることができる。
　本技術の一側面の電子機器は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている。
　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含ませるようにすることができる。
　本技術の一側面の半導体装置の製造方法は、所定の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている半導体装置の製造方法であって、前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程とを含む。
　本技術の一側面の固体撮像素子の製造方法は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている固体撮像素子の製造方法であって、前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程とを含む。
　本技術の一側面の撮像装置の製造方法は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている撮像装置の製造方法であって、前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程とを含む。
　本技術の一側面の電子機器の製造方法は、撮像素子の回路を有するチップ基板と、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、前記チップ基板の側面に電極端子が設けられている電子機器の製造方法であって、前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程とを含む。
　本技術の一側面においては、所定の回路を有するチップ基板の側面に、外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子が設けられる。
　本技術の一側面によれば、小型化および薄型化を実現すると共に、光学特性を向上させることが可能となる。
本技術を適用した撮像装置の一実施の形態の構成を説明する図である。 図１の撮像素子の側面電極の構造を説明する図である。 図１の撮像素子の製造処理を説明するフローチャートである。 本技術を適用した撮像素子の変形例を説明する図である。
　以下、発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．　第１の実施の形態（ガラス面上に光学系ブロックを組み付ける例）
２．　変形例（フレーム上に光学系ブロックを組み付ける例）
＜＜１．　第１の実施の形態＞＞
　＜撮像装置の構成例＞
　図１は、本技術を適用した撮像装置の一実施の形態の構成例を示すブロック図である。
　図１の撮像装置は、撮像素子および光学系ブロック付近の側面断面図を示しており、図中の上方から下方に入射光が入射される。
　図１においては、基板１５に開口部１５ａが設けられており、この開口部１５ａに対応する位置であって、図中の基板１５の下面に撮像素子１６がチップ配線１７を介して接続されている。一方、基板１５の上面には、ガラス板１３が設けられている。
　さらに、ガラス板１３上には、フォーカスおよび焦点調整用の両方、またはそのいずれかの光学特性を備えた光学系ブロック１２を内包する鏡筒部１１が設けられており、基板１５およびガラス板１３上に塗布された接着剤１４により固定されている。
　図１で示されるような構成により、図中の上方より入射される入射光が光学系ブロック１２を透過することにより、撮像素子１６上で合焦するように調整されて、ガラス板１３を透過して、撮像素子１６に入射される。撮像素子１６は、CMOS（Complementary Metal-Oxide Semiconductor）に代表される固体撮像素子であり、このように入射された入射光により、光電変換で発生した画素信号からなる画像信号を出力する。
　＜図１の撮像素子と基板とを接続するチップ配線について＞
　次に、図２を参照して、撮像素子１６と基板１５とを接続するチップ配線１７の詳細について説明する。図２は、撮像素子１６と基板１５とを接続するチップ配線１７が設けられた部位を拡大表示したものであり、上部が撮像素子１６のみの構成であり、下部が基板１５に接続された状態を示している。
　図２の上部で示されるように、撮像素子１６からなる半導体装置には、そのチップ基板１６ａの端部であって、表面および裏面（図示せず）に電極パッド１６ｂと共に、撮像素子１６を形成するチップ基板１６ａの側面に側面電極１６ｃが設けられている。
　このような構成により、図２の下部で示されるように、基板１５上に設けられた電極パッド１５ｂと側面電極１６ｃとが、半田からなるチップ配線１７により接続されることで、電気的に接続される。
　結果として、従来のように、電極パッド１５ｂと電極パッド１６ｂとがワイヤボンドにより接続されていないので、ワイヤの引き回しに必要とされる空間が不要となるので、接続部位を小さくすることができ、装置の薄型化および小型化を実現することが可能となる。また、ワイヤボンドにより接続されていないので、ワイヤの表面により入射光が反射するなどして発生するフレアやゴーストを低減させることが可能となり、高画質化することが可能となる。さらに、撮像素子１６を構成する半導体装置については、側面部分がチップ配線１７により半田付けされた状態となるので、基板１５が薄型化してもこの半田付けにより形成されるフィレットにより、強度を向上させることが可能となる。
　＜図１の撮像素子の製造処理について＞
　次に、図３のフローチャートを参照して、図１の撮像素子１６の製造処理について説明する。
　ステップＳ１において、撮像素子１６の基板を形成するシリコン等からなるウェハが所定の厚さまで研磨される。尚、この時点で、ウェハ上には、複数の撮像素子１６を構成する回路や電極パッド１６ｂが形成されている。
　ステップＳ２において、ウェハ上で、撮像素子１６のチップ基板１６ａの個別の側面が形成される位置に、TSV（Through Silicon Via）技術などにより貫通穴が形成される。
　ステップＳ３において、貫通穴に銅、ニッケル、パラジウム、または金などの金属メッキ処理が施される。
　ステップＳ４において、金属メッキが施された貫通穴が設けられた位置に沿ってウェハの境界がカットされて、個別の撮像素子１６がチップ基板１６ａ単位で切り出される。このとき、貫通穴が穴の軸に沿ってカットされることにより、切り出された撮像素子１６を形成するチップ基板１６ａの側面には、金属メッキ処理された部位が貫通穴の軸に沿って露出することになるので、側面電極１６ｃが形成された状態となる。
　以上の処理により、側面電極１６ｃが形成されるので、図２で示されるように撮像素子１６と基板１５との間でチップ配線１７による電気的な接続が可能となる。
　結果として、従来のように電極パッド１５ｂと電極パッド１６ｂとがワイヤボンドにより接続されないので、ワイヤの引き回しに必要とされる空間が不要とされるため、接続部位を小さくすることができ、装置の薄型化および小型化を実現することが可能となる。また、ワイヤボンドにより接続されていないので、ワイヤの表面により入射光が反射するなどして発生するフレアやゴーストを低減させることが可能となる。さらに、撮像素子１６を構成する半導体装置については、チップ基板１６ａの側面を形成する側面電極１６ｃがチップ配線１７により半田付けされた状態となるので、基板１５が薄型化してもこの半田付けにより形成されるフィレットにより、強度を向上させることが可能となる。
　また、以上においては、撮像素子１６として機能する半導体装置の例について説明してきたが、基板上にその他の回路が構成され、その他の機能を備えた半導体装置であっても、上述した手法と同様の手法でチップの側面に側面電極を構成することにより、同様の効果を奏することが可能である。
＜＜２．　変形例＞＞
　以上においては、基板１５に開口部１５ａを設けて、図１における基板１５の下部に撮像素子を接続する例について説明してきたが、例えば、図４の上段で示されるように、基板１５上に撮像素子１６を設けるようにしてもよい。この場合についても、基板１５は、撮像素子１６の側面電極１６ｃと基板１５の電極パッド１５ｂとがチップ配線１７により接続される。
　さらに、以上においては、ガラス板１３上に光学系ブロック１２を含む鏡筒部１１を搭載する例について説明してきたが、光学系ブロック１２は、基板１５上に設けられたフレーム上に搭載するようにしてもよい。
　すなわち、図４の中段、および下段で示されるように、光学系ブロック１２は、基板１５上に設けられたフレーム３１上に搭載されている。この場合においても、基板１５は、撮像素子１６の側面電極１６ｃと基板１５の電極パッド１５ｂとがチップ配線１７により接続される。尚、図４の中段においては、基板１５には開口部１５ａが設けられ、対応する位置であって、基板１５の図中の下部に撮像素子１６が搭載されている。また、図４の下段においては、基板１５には開口部１５ａが設けられておらず、対応する位置であって、基板１５の図中の上部に撮像素子１６が搭載されている。
　いずれにおいても、上述した効果と同様の効果を奏する。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　尚、本技術は、以下のような構成も取ることができる。
（１）　所定の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている
　半導体装置。
（２）　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
　（１）に記載の半導体装置。
（３）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている
　固体撮像素子。
（４）　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
　（３）に記載の固体撮像素子。
（５）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている
　撮像装置。
（６）　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
　（５）に記載の撮像装置。
（７）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている
　電子機器。
（８）　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
　（７）に記載の電子機器。
（９）　所定の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている半導体装置の製造方法であって、
　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
　を含む半導体装置の製造方法。
（１０）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている固体撮像素子の製造方法であって、
　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
　を含む固体撮像素子の製造方法。
（１１）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている撮像装置の製造方法であって、
　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
　を含む撮像装置の製造方法。
（１２）　撮像素子の回路を有するチップ基板と、
　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
　前記チップ基板の側面に電極端子が設けられている電子機器の製造方法であって、
　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
　を含む電子機器の製造方法。
　１１　鏡筒部，　１２　光学系ブロック，　１３　ガラス板，　１４　接着剤，　１５　基板，　１５ａ　開口部，　１５ａ　電極バッド，　１６　撮像素子，　１６ａ　チップ基板，　１６ｂ　電極パッド，　１６ｃ　側面電極，　１７　チップ配線，　３１　フレーム

Claims (12)

  1. 　所定の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている
    　半導体装置。
  2. 　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
    　請求項１に記載の半導体装置。
  3. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている
    　固体撮像素子。
  4. 　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
    　請求項３に記載の固体撮像素子。
  5. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている
    　撮像装置。
  6. 　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
    　請求項５に記載の撮像装置。
  7. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている
    　電子機器。
  8. 　前記チップ基板の表面および裏面の両面、または少なくともその一方の面の端部であって、前記チップ基板の側面に設けられた前記電極端子と対応する位置に、前記電極パッドをさらに含む
    　請求項７に記載の電子機器。
  9. 　所定の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている半導体装置の製造方法であって、
    　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
    　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
    　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
    　を含む半導体装置の製造方法。
  10. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている固体撮像素子の製造方法であって、
    　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
    　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
    　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
    　を含む固体撮像素子の製造方法。
  11. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている撮像装置の製造方法であって、
    　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
    　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
    　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
    　を含む撮像装置の製造方法。
  12. 　撮像素子の回路を有するチップ基板と、
    　外部より供給される電気信号または電力の供給を受ける、または前記外部に出力される電気信号または電力を供給する電極端子とを含み、
    　前記チップ基板の側面に電極端子が設けられている電子機器の製造方法であって、
    　前記チップ基板の側面であって、前記電極端子が形成される前記ウェハ上の位置に貫通穴を形成する第１の工程と、
    　前記貫通穴に前記電極端子を形成する金属を付加する第２の工程と、
    　前記貫通穴に沿って前記ウェハをカットすることにより前記チップ基板を切り出す第３の工程と
    　を含む電子機器の製造方法。
PCT/JP2014/081331 2013-12-10 2014-11-27 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法 WO2015087705A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/035,839 US9881962B2 (en) 2013-12-10 2014-11-27 Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013254730 2013-12-10
JP2013-254730 2013-12-10

Publications (1)

Publication Number Publication Date
WO2015087705A1 true WO2015087705A1 (ja) 2015-06-18

Family

ID=53371017

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/081331 WO2015087705A1 (ja) 2013-12-10 2014-11-27 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法

Country Status (2)

Country Link
US (1) US9881962B2 (ja)
WO (1) WO2015087705A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181161A1 (ja) * 2021-02-24 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06113214A (ja) * 1992-09-28 1994-04-22 Olympus Optical Co Ltd 固体撮像装置
JP2004088082A (ja) * 2002-06-24 2004-03-18 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2008311280A (ja) * 2007-06-12 2008-12-25 Iwate Toshiba Electronics Co Ltd カメラモジュールおよびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US6597713B2 (en) * 1998-07-22 2003-07-22 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP3437477B2 (ja) * 1999-02-10 2003-08-18 シャープ株式会社 配線基板および半導体装置
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP4609983B2 (ja) * 2004-04-30 2011-01-12 ルネサスエレクトロニクス株式会社 電極パッドを備える素子
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
WO2006117961A1 (ja) * 2005-04-26 2006-11-09 Kyushu Institute Of Technology 半導体パッケージ及びその製造方法
JP2007299968A (ja) * 2006-05-01 2007-11-15 Matsushita Electric Ind Co Ltd 半導体装置
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
WO2009136495A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
US9070393B2 (en) * 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
KR101359117B1 (ko) * 2009-01-27 2014-02-05 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
KR20100117977A (ko) * 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
EP2557593A1 (en) * 2010-04-30 2013-02-13 Wavenics, Inc. Integrated-terminal-type metal base package module and a method for packaging an integrated terminal for a metal base package module
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR101887084B1 (ko) * 2011-09-22 2018-08-10 삼성전자주식회사 멀티-칩 반도체 패키지 및 그 형성 방법
JP5991915B2 (ja) * 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101499716B1 (ko) * 2013-06-05 2015-03-09 삼성전기주식회사 어레이 타입 칩 저항기 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06113214A (ja) * 1992-09-28 1994-04-22 Olympus Optical Co Ltd 固体撮像装置
JP2004088082A (ja) * 2002-06-24 2004-03-18 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2008311280A (ja) * 2007-06-12 2008-12-25 Iwate Toshiba Electronics Co Ltd カメラモジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181161A1 (ja) * 2021-02-24 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
US20160293653A1 (en) 2016-10-06
US9881962B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
JP4663348B2 (ja) 配線基板、これを用いた固体撮像用半導体装置及びこれを用いた固体撮像用半導体装置の製造方法。
EP1774453B1 (en) System and method for mounting an image capture device on a flexible substrate
JP4724145B2 (ja) カメラモジュール
US9455358B2 (en) Image pickup module and image pickup unit
US20030223008A1 (en) Image sensor module and process of fabricating the same
JP2008130603A (ja) イメージセンサ用ウェハレベルパッケージ及びその製造方法
JP2005101711A (ja) 固体撮像装置およびその製造方法
JPH05268535A (ja) 視覚センサー
JP2009267122A (ja) 半導体装置
JP5515357B2 (ja) 撮像装置及びこれを用いた撮像モジュール
JP3984256B2 (ja) カメラ装置のイメージセンサーモジュール及びその組立方法
JP2007306387A (ja) カメラモジュール及びその製造方法
JP2006294720A (ja) カメラモジュール
JP4932745B2 (ja) 固体撮像装置およびそれを備えた電子機器
WO2015087705A1 (ja) 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
JP5811220B2 (ja) 撮像モジュール
JP4923967B2 (ja) 固体撮像装置及び電子機器
KR101184906B1 (ko) 듀얼 카메라 모듈, 이를 포함하는 휴대용 단말기 및 그 제조방법
JP2005012207A (ja) 固体撮像用半導体装置
JP2009088650A (ja) イメージセンサモジュールおよびイメージセンサモジュールの製造方法
KR20070116434A (ko) 다층 세라믹 기판 및 이를 구비한 카메라 모듈
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
KR200359949Y1 (ko) 카메라 칩 패키지
JP2010268353A (ja) 固体撮像装置及びその製造方法。
KR100688762B1 (ko) 모바일용 카메라 렌즈 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14869349

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15035839

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14869349

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP