JP4609983B2 - 電極パッドを備える素子 - Google Patents

電極パッドを備える素子 Download PDF

Info

Publication number
JP4609983B2
JP4609983B2 JP2004135547A JP2004135547A JP4609983B2 JP 4609983 B2 JP4609983 B2 JP 4609983B2 JP 2004135547 A JP2004135547 A JP 2004135547A JP 2004135547 A JP2004135547 A JP 2004135547A JP 4609983 B2 JP4609983 B2 JP 4609983B2
Authority
JP
Japan
Prior art keywords
insulating film
film
electrode pad
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004135547A
Other languages
English (en)
Other versions
JP2005317839A (ja
Inventor
太郎 守屋
康隆 中柴
聡 打矢
正之 冨留宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004135547A priority Critical patent/JP4609983B2/ja
Priority to TW094112614A priority patent/TWI306655B/zh
Priority to US11/118,475 priority patent/US7547976B2/en
Publication of JP2005317839A publication Critical patent/JP2005317839A/ja
Priority to US12/430,557 priority patent/US8089165B2/en
Application granted granted Critical
Publication of JP4609983B2 publication Critical patent/JP4609983B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

本発明は、電極パッドを備える素子に関する。
従来の電極パッドを備える素子としては、たとえば特許文献１に記載されたものがある。特許文献１記載の素子は、ウエハ上に設けられており、ダイシングの前にウエハ表面に保護シートを貼付することで、ダイシング時の切削屑などの電極パッドへの付着を抑制している。
特開平１１−１７１５８号公報
しかしながら、上記文献記載の技術をはじめとする従来技術は、ダイシング時の切削屑などが電極パッド上に残存しやすいという点で改善の余地を有していた。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、ダイシングの際に発生する切削屑などの電極パッド上への残存を抑制し、信頼性の高い素子を提供することにある。
本発明によれば、第一の絶縁膜と、前記第一の絶縁膜に覆われており、かつ、一部が前記第一の絶縁膜から露出することにより電極パッドを構成している導電膜と、前記第一の絶縁膜上に形成された第二の絶縁膜と、を含み、前記第一の絶縁膜は、前記電極パッドの外縁を覆うように前記導電膜を露出し、前記第二の絶縁膜は、前記第一の絶縁膜で覆われていない前記導電膜上の全域において選択的に除去されており、当該除去されている部分がスクライブ線につながっていることを特徴とする素子が提供される。
本発明によれば、電極パッドの素子周辺部側の領域に開口部を有していることにより、素子をウエハプロセスを用いて製造する際に、ダイシング屑などが電極パッドに残存することを抑制することができる。また、電極パッドの側面が絶縁保護膜に被覆されていることにより、素子の絶縁性を向上させることができる。したがって、絶縁性を向上させつつ、信頼性の高い素子を実現することができる。
本発明によれば、第一の絶縁膜と、前記第一の絶縁膜に覆われており、かつ、一部が前記第一の絶縁膜から露出することにより電極パッドを構成している導電膜と、前記第一の絶縁膜上に形成された第二の絶縁膜と、を含み、前記第一の絶縁膜は、前記電極パッドの外縁を覆うように前記導電膜を露出し、前記第二の絶縁膜は、透明樹脂膜を含み、前記透明樹脂膜は、前記第一の絶縁膜で覆われていない前記導電膜上の全域において選択的に除去されており、当該除去されている部分が素子外縁につながっていることを特徴とする固体撮像素子が提供される。
また、本発明によれば、電極パッドを有する導電膜を形成する工程と、前記導電膜を覆うように第一の絶縁膜を形成する工程と、前記第一の絶縁膜の一部を除去して前記電極パッドを露出させる工程と、前記第一の絶縁膜と前記電極パッドとを覆うように第二の絶縁膜を形成する工程と、前記第二の絶縁膜の一部を除去して、前記電極パッドを露出させる前記工程において露出させた前記電極パッドを再び露出させる工程と、を含み、前記電極パッドを露出させる前記工程において、前記第一の絶縁膜が前記電極パッドの外縁を覆うように前記導電膜を露出させ、前記電極パッドを再び露出させる前記工程において、前記第一の絶縁膜で覆われていない前記電極パッド上の全域において前記第二の絶縁膜を選択的に除去し、前記第二の絶縁膜を除去した部分がスクライブ線につながるように前記第二の絶縁膜を除去する、素子の製造方法が提供される。
さらに、本発明によれば、電極パッドを有する導電膜を形成する工程と、前記導電膜を覆うように第一の絶縁膜を形成する工程と、前記第一の絶縁膜の一部を除去して前記電極パッドを露出させる工程と、前記第一の絶縁膜と前記電極パッドとを覆うように第二の絶縁膜を形成する工程と、前記第二の絶縁膜の一部を除去して、前記電極パッドを露出させる前記工程において露出させた前記電極パッドを再び露出させる工程と、を含み、前記電極パッドを露出させる前記工程において、前記第一の絶縁膜が前記電極パッドの外縁を覆うように前記導電膜を露出させ、 前記第二の絶縁膜を形成する前記工程において、透明樹脂膜を含む前記第二の絶縁膜を形成し、前記電極パッドを再び露出させる前記工程において、前記第一の絶縁膜で覆われていない前記電極パッド上の全域において前記透明樹脂膜を選択的に除去し、前記透明樹脂膜を除去した部分が素子外縁につながるように前記透明樹脂膜を除去することを特徴とする固体撮像素子の製造方法が提供される。
本発明によれば、電極パッドの固体撮像素子周辺部側の領域に開口部を有していることにより、固体撮像素子をウエハプロセスを用いて製造する際に、ダイシング屑などが電極パッドに残存することを抑制することができる。また、電極パッドの側面が絶縁保護膜に被覆されていることにより、固体撮像素子の絶縁性を向上させることができる。したがって、絶縁性を向上させつつ、信頼性の高い固体撮像素子を実現することができる。
本発明によれば、ダイシングの際に発生する切削屑などの電極パッド上への残存を抑制し、信頼性の高い素子が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
第一の実施の形態
本実施形態においては、固体撮像素子の一部分を構成するパッド構造について図面を用いて説明する。なお、本実施形態における固体撮像素子は、そのパッド構造に特徴を有し、他の部分については通常の構造を有するものとする。
図１は、固体撮像素子のうち、パッド構造１００の構造を説明するための拡大断面図である。
パッド構造１００は、シリコン基板１０１、第１層間膜１０３、第１導電膜１０４、第２層間膜１０５、カバー酸化膜１０６、透明樹脂１０８および第２導電膜１１０から構成される。ここで、パッド構造１００はウエハプロセスにより製造されるので、ウエハ上に複数のパッド構造１００が設けられ、ウエハをスクライブ線に沿ってダイシングすることにより製造される。
第１導電膜１０４と第２導電膜１１０とにより電極パッドが構成される。
図１に示すように、第２導電膜１１０は凹部１１２を有している。また、第２導電膜１１０と第１導電膜１０４とは凹部１１２の部分で電気的に接続され、それ以外の部分では第２層間膜１０５により第１導電膜１０４と第２導電膜１１０とは電気的に分離されている。なお、凹部１１２の１辺の長さは、６０μｍ〜８０μｍ程度である。
凹部１１２近傍を上面から見た形状は、パッド構造１００の上面図である図２に示すように正方形などの四角形の形状となっている。ここで、図２中パッド構造１００の左側がダイシングの際のスクライブ線側である。なお、本実施形態においては、第１導電膜１０４および第２導電膜１１０を構成する材料としてＡｌを用いているが、他の導電性を有する材料を用いてもよい。
また、第１層間膜１０３および第２層間膜１０５を構成する材料としては、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ等を用いることができる。ここで、第１導電膜１０４および第２導電膜１１０の膜厚は、たとえば１μｍ程度である。また、第１層間膜１０３および第２層間膜１０５の膜厚とは、それぞれ１μｍ程度である。
なお、第２導電膜１１０の凹部１１２の露出は、パッド構造１００の製造工程の説明で後述するように、カバー酸化膜１０６および透明樹脂１０８を除去することによりなされる。
絶縁保護膜であるカバー酸化膜１０６は、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣなどの絶縁膜により構成されている。カバー酸化膜１０６により被覆されることによって、第２導電膜１１０を絶縁することができる。なお、本実施形態においては、カバー酸化膜１０６を構成する材料としてＳｉＯ２を用いており、その膜厚は、たとえば１μｍ程度である。
透明樹脂１０８は、図２に示すように、パッド構造１００をダイシングする際のスクライブ線側以外のカバー酸化膜１０６上に設けられている。すなわち、パッド構造１００をダイシングする際のスクライブ線側には透明樹脂１０８は設けられていない。そのため、凹部１１２はダイシングする際のスクライブ線側に開口部を有することとなる。
透明樹脂１０８は、平坦化膜１０８ａ、中間層１０８ｂ、トップコート１０８ｃの積層構造となっている。
ここで、平坦化膜１０８ａ、中間層１０８ｂ、トップコート１０８ｃを構成する材料としては、たとえば、アクリル樹脂などが用いられ、その膜厚は、それぞれ１μｍ程度とすることができる。ここで、透明樹脂１０８が、カバー酸化膜１０６のパッド構造１００のスクライブ線側に開口部を有することにより、ウエハ上のパッド構造１００をダイシングする際に発生するシリコン屑などが、凹部１１２に残存することを抑制することができる。
次に、パッド構造１００の製造工程について説明する。
図３〜図５は、本実施形態に係る固体撮像素子を構成するパッド構造１００の製造工程を示す拡大断面図である。
はじめに、シリコン基板１０１上に、ＣＶＤ法などを用いて、第１層間膜１０３を成膜する。第１層間膜１０３を構成する材料としては、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ等を用いることができる。また、成膜する第１層間膜１０３の厚さは、たとえば１μｍ程度である。次に、第１導電膜１０４をスパッタリング法などにより成膜する。第１導電膜１０４を構成する材料として、本実施形態においてはＡｌが用いられる。また、成膜する第１導電膜１０４の厚さは、たとえば１μｍ程度である。次に、第１導電膜１０４の上に、スピンコート法などを用いて、レジスト膜を形成する。フォトリソグラフィを用いて、レジスト膜にレジストパターンを形成した後、レジストパターンをマスクとしてドライエッチングすることにより、第１導電膜１０４を選択的に除去する。次に、ＣＶＤ法などを用いて、第２層間膜１０５を成膜する。第２層間膜１０５を構成する材料としては、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ等を用いることができる。また、成膜する第２層間膜１０５の厚さは、たとえば１μｍ程度である（図３（ａ））。
次に、第２層間膜１０５を被覆するように、スピンコート法などを用いて、レジスト膜を成膜する。次に、フォトリソグラフィを用いて、レジスト膜にレジストパターンを形成した後、レジストパターンをマスクとしてドライエッチングすることにより、第２層間膜１０５を選択的に除去する（図３（ｂ））。
ついで、第１導電膜１０４および第２層間膜１０５を被覆するように、第２導電膜１１０を、スパッタリング法などを用いて成膜する。第２導電膜１１０を構成する材料として、本実施形態においてはＡｌが用いられる。ついで、第２導電膜１１０を被覆するように、スピンコート法などを用いて、レジスト膜を成膜する。フォトリソグラフィを用いて、レジスト膜にレジストパターンを形成した後、レジストパターンをマスクとしてドライエッチングすることにより、第２導電膜１１０を選択的に除去する（図３（ｃ））。
次に、第２層間膜１０５および第２導電膜１１０上に、ＣＶＤ法などを用いてカバー酸化膜１０６を成膜する。カバー酸化膜を構成する材料としては、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣなどを用いることができる。ついで、カバー酸化膜１０６を被覆するように、スピンコート法などを用いてレジスト膜を成膜する。次に、フォトリソグラフィを用いて、レジスト膜にレジストパターンを形成した後、レジストパターンをマスクとしてドライエッチングすることにより、カバー酸化膜１０６を選択的に除去する（図３（ｄ））。
次に、カバー酸化膜１０６および第２導電膜１１０上に、スピンコート法などを用いて平坦化膜１０８ａ、中間層１０８ｂ、トップコート１０８ｃを順に成膜する（図４（ａ））。ついで、トップコート１０８ｃを被覆するように、スピンコート法などを用いてレジスト膜を成膜する。次に、フォトリソグラフィを用いて、レジスト膜にレジストパターンを形成した後、レジストパターンをマスクとしてドライエッチングすることにより、平坦化膜１０８ａ、中間層１０８ｂおよびトップコート１０８ｃを選択的に除去する（図４（ｂ））。
さらに、複数のパッド構造１００が搭載されたウエハ１５０をスクライブ線１６０に沿ってダイシングすることによりパッド構造１００とする（図５（ａ）および図５（ｂ））。ここで、ウエハ１５０はシリコン基板１０１と同じものである。以上のプロセスにより、カバー酸化膜１０６、透明樹脂１０８を選択的に除去し、第２導電膜１１０の凹部１１２を露出させた後に、ダイシングすることでパッド構造１００を製造することとなる。
以下、パッド構造１００の効果について説明する。
特許文献１記載の技術をはじめ、従来の技術においては、凹部を有するパッド構造において、凹部を取り囲むように電極パッドを構成する導電体の上に、透明樹脂が形成されていた。そのため、ウエハプロセスを用いてパッド構造を製造する際に、ダイシングの際に発生するダイシング屑等が凹部に付着すると、水を用いてパッド構造を洗浄しても、ダイシング屑などが凹部に残存しやすい。これに対して、パッド構造１００においては、カバー酸化膜１０６上に設けられた透明樹脂１０８は、カバー酸化膜１０６により第２導電膜１１０が被覆されている側（図１中左側）には設けられておらず、一部が開放されている。すなわち、四角形の形状を有する凹部１１２近傍の上面図である図２に示すように、凹部１１２を取り囲むカバー酸化膜１０６上に「コの字状」に透明樹脂１０８が形成されている。ゆえに、ウエハプロセスを用いてパッド構造１００を製造する際に、ダイシングの際に発生するダイシング屑などが凹部１１２に付着したとしても、水を用いてパッド構造１００を洗浄することにより、ダイシング屑などが凹部１１２に残存することを抑制できる。この理由としては、透明樹脂１０８が「コの字状」に形成されているため、透明樹脂１０８は開口部を有し、パッド構造１００を水洗する際に、凹部１１２に付着したダイシング屑などが凹部１１２から容易に排出されることが挙げられる。ここで、透明樹脂１０８の開口部は、凹部１１２に付着したダイシング屑などをパッド構造１００の外部に排出することができる構造であればよい。つまり、「コの字状」以外であっても、透明樹脂１０８の少なくとも一部が開口していればよく、たとえば、一辺の一部のみが開口していてもよいし、二辺が開口していてもよい。また、本実施形態においては、カバー酸化膜１０６が図１中左側においても第２導電膜１１０を被覆している。そのため、パッド構造１００の絶縁性を向上させることができる。この結果、絶縁性を向上させつつ、ダイシング屑などが凹部１１２に残存することを抑制することにより、信頼性の高いパッド構造１００を実現することができる。
第二の実施の形態
次に、図1および図２に示したパッド構造１００を備える、受光画素が一次元に配置された一次元固体撮像素子２００の構造について説明する。一次元固体撮像素子２００は、スキャナーやコピー機などに用いられる固体撮像素子である。
図６は、固体撮像素子２００の構造を説明するための上面図である。また、図７は、図６のａ−ａ’断面図である。
固体撮像素子２００は、シリコン基板１０１、第１層間膜１０３、カバー酸化膜１０６、フィルター素子群２０６、パッド構造１００を用いたボンディングパッド２１０、透明樹脂１０８、受光部（不図示）、電荷転送部（不図示）および出力部（不図示）から構成される。
シリコン基板１０１には、図７に示すように、その上にカバー酸化膜１０６が形成されている。
ボンディングパッド２１０は、図６に示すように固体撮像素子２００の周辺部側の領域に設けられており、パッド構造１００の開口部は上記周辺部の領域において、図６中外側に向いて設けられている。こうすることにより、ダイシング屑などの固体撮像素子２００の外部への排出を容易に行うことができる。
カラーフィルター部は、フィルター素子群２０６と、それを被覆する透明樹脂１０８から構成されている。
フィルター素子群２０６は、透明樹脂１０８を通して入射した光を、色に応じて分離する色分離フィルターとしての機能を有する。ここで、本実施形態において、フィルター素子群２０６の組み合わせとしては、緑フィルター素子２０６ａ、青フィルター素子２０６ｂ、赤フィルター素子２０６ｃの組みあわせを用いた。また、本実施形態において、緑フィルター素子２０６ａ、青フィルター素子２０６ｂ、赤フィルター素子２０６ｃは、固体撮像素子２００中、ストライプ状に形成されている。
受光部は、その内部に光電変換素子を備え、フィルター素子を透過した光を受光して、電荷に変換する機能を有する。
電荷転送部は、光電変換素子により変換された電荷を、受光部から出力部へ転送する機能を有する。
出力部は、電荷転送部を経由して得た電荷を読み込んで、映像に変換して出力する機能を有する。
本実施形態において、透明樹脂１０８は、平坦化膜１０８ａ、中間層１０８ｂ、トップコート１０８ｃの３層構造からなる。ここで、平坦化膜１０８ａは、フィルター素子群２０６を平坦に形成するために設けられる。中間層１０８ｂは、青フィルター素子２０６ｂ、赤フィルター素子２０６ｃを埋設する。トップコート１０８ｃは、緑フィルター素子２０６ａを保護するために設けられる。
以下、固体撮像素子２００の効果について説明する。
ここで、固体撮像素子２００は、第一の実施の形態で説明したような特徴を有するパッド構造１００を用いたボンディングパッド２１０を備えている。また、ボンディングパッド２１０は固体撮像素子２００の周辺部側の領域に設けられており、パッド構造１００の開口部は上記周辺部側の領域において、図６中外側に向いて設けられている。そのため、ウエハプロセスによって、固体撮像素子２００を製造する際に、ダイシング工程において発生するダイシング屑などがボンディングパッド２１０の凹部１１２に付着したとしても、水洗などによりダイシング屑などを凹部１１２から容易に排出することができるので、ダイシング屑などを固体撮像素子２００の外部に容易に排出することができる。ここで、第一の実施形態と同様に、パッド構造１００の透明樹脂１０８の開口部は、凹部１１２に付着したダイシング屑などをパッド構造１００の外部、すなわち固体撮像素子２００の外部に排出することができる構造であればよい。つまり、透明樹脂１０８の少なくとも一部が開口していればよく、たとえば、一辺の一部のみが開口していてもよいし、二辺が開口していてもよい。また、固体撮像素子２００の周辺部側の領域である外縁部がカバー酸化膜１０６により被覆されているため、固体撮像素子２００の絶縁性を向上させることができる。この結果、絶縁性を向上させつつ、ダイシング屑などがボンディングパッド２１０の凹部１１２に残存することを抑制することにより、信頼性の高い固体撮像素子２００を実現することができる。
なお、本実施形態においては、スキャナーやコピー機などに用いられる一次元固体撮像素子２００にパッド構造１００を用いたボンディングパッド２１０を用いる形態について説明したが、図８に示すように、デジタルカメラなどに用いられる、受光画素が二次元に配置された二次元固体撮像素子３００に、第一の実施の形態で説明したような特徴を有するパッド構造１００を用いたボンディングパッド２１０を用いてもよい。
固体撮像素子３００は、上面図である図８（ａ）および図８（ａ）のａ−ａ’断面図である図８（ｂ）に示すように、シリコン基板１０１、第１層間膜１０３、第１導電膜１０４、第２層間膜１０５、第２導電膜１１０、カバー酸化膜１０６、平坦化膜１０８ａ、トップコート１０８ｃ、フィルター素子群２０６、受光部１１１、電荷転送路（不図示）および出力部（不図示）から構成される。
受光部１１１は、フィルター素子群２０６を透過した光を受光する機能を有する。
本実施形態において、フィルター素子群２０６を構成する色分離フィルターである緑フィルター素子２０６ａ、青フィルター素子２０６ｂ、赤フィルター素子２０６ｃは、固体撮像素子３００中、モザイク状に設けられている。
ここで、二次元固体撮像素子３００は、第一の実施の形態で説明したような特徴を有するパッド構造１００を用いたボンディングパッド２１０を備えている。そのため、固体撮像素子２００同様、絶縁性を向上させつつ、ダイシング屑などがボンディングパッド２１０の凹部１１２に残存することを抑制することができる。したがって、信頼性の高い二次元固体撮像素子３００を実現することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第二の実施の形態においては、固体撮像素子にパッド構造１００を用いたボンディングパッド２１０を用いた形態について説明したが、固体撮像素子以外の素子の周辺部側の領域にパッド構造１００を用いたボンディングパッド２１０を用いてもよい。こうした素子の例としては、ＬＳＩやＩＣなどの半導体素子などが挙げられる。上記素子にボンディングパッド２１０を用いることにより、ウエハプロセスによって素子を製造する際に、ダイシング工程において発生するダイシング屑などが、ボンディングパッド２１０の凹部１１２に付着したとしても、水洗により容易にダイシング屑などを凹部１１２から排出することができる。したがって、ダイシング屑などを素子の外部に容易に排出することができる。ここで、上記実施形態と同様に、パッド構造１００の透明樹脂１０８の開口部は、凹部１１２に付着したダイシング屑などをパッド構造１００の外部、すなわち素子の外部に排出することができる構造であればよい。つまり、透明樹脂１０８の少なくとも一部が開口していればよく、たとえば、一辺の一部のみが開口していてもよいし、二辺が開口していてもよい。また、素子の周辺部側の領域である外縁部がカバー酸化膜１０６により被覆されているため、素子の絶縁性を向上させることができる。この結果、絶縁性を向上させつつ、ダイシング屑などがボンディングパッド２１０の凹部１１２に残存することを抑制することにより、信頼性の高い素子を実現することができる。
また、固体撮像素子以外のＬＳＩやＩＣなどの素子の周辺部側の領域に用いるボンディングパッド２１０に用いられるパッド構造においては、図９に示すように、カバー酸化膜１０６の上部に、スピンコート法などを用いてポリイミドなどにより構成される緩衝膜１１４を設けてもよい。さらにまた、第１導電膜１０４とＡｌ等により構成される第２導電膜１１８とを、タングステンなどにより構成されるビアプラグ１１６を用いて電気的に接続する構造としてもよい。ここで、図９に示すパッド構造は、透明樹脂１０８ではなく緩衝膜１１４が設けられている点、第１導電膜１０４と第２導電膜１１８とがビアプラグ１１６により電気的に接続されている点、および第２導電膜１１８が平坦である点以外は上記実施形態で説明したパッド構造１００と同じ特徴を有する。緩衝膜１１４を設けることにより、ＬＳＩやＩＣなどの素子の信頼性をより高めることができる。なお、ビアプラグ１１６は、第２層間膜１０５にドライエッチングなどを用いてビアホールを形成し、次にＣＶＤ法などによりビアホールにタングステンなどを埋設することにより形成され、ビアプラグ１１６の直径は０．２μｍ〜０．６μｍ程度である。
また、上記実施形態においては、電極パッドを構成する第２導電膜１１０が凹部を有することによりパッド構造１００が凹部１１２を有する形態について説明したが、電極パッドとカバー酸化膜との間に段差が存在することにより、パッド構造が凹部を有していてもよい。この例としては、例えば図９に示すパッド構造のように、電極パッドを構成する第２導電膜１１８が平坦で、その周辺領域の上部に第２導電膜１１８を囲むように設けられた絶縁膜であるカバー酸化膜１０６との間に段差が生じることにより、パッド構造が凹部１１２を有する形態などが挙げられる。
また、ウエハプロセスを用いて、パッド構造や固体撮像素子を製造する際に、透明樹脂１０８の上に保護シートを貼付してもよい。こうすることにより、ダイシング工程におけるダイシング屑の透明樹脂への付着を抑制することができる。したがって、より信頼性の高いパッド構造、素子および固体撮像素子を実現することが可能になる。
また、透明樹脂１０８を形成するにあたり、中間層１０８ｂを形成しなくてもよい。
また、上記実施形態においては、シリコン基板１０１を用いた形態について説明したが、化合物半導体基板など他の半導体基板を用いてもよい。
また、上記実施形態においては、第１導電膜１０４、第２導電膜１１０にＡｌを用いた形態について説明したが、第１導電膜としてＴｉ、第２導電膜としてＡｌを用いるなど、導電材料を用いた他の組み合わせでもよい。
また、上記実施形態においては、第１導電膜１０４と第２導電膜１１０とを備えるパッド構造１００について説明したが、パッド構造を構成する導電膜は１層でもよいし、３層以上でもよい。
また、第二の実施の形態においては、緑フィルター素子２０６ａ、青フィルター素子２０６ｂおよび赤フィルター素子２０６ｃの組み合わせからなるフィルター素子群２０６を用いた形態について説明したが、他の色のフィルター素子を組み合わせてもよい。
実施の形態に係るパッド構造を模式的に示した断面図である。 実施の形態に係るパッド構造を模式的に示した上面図である。 実施の形態に係るパッド構造の製造工程を模式的に示した工程断面図である。 実施の形態に係るパッド構造の製造工程を模式的に示した工程断面図である。 実施の形態に係るパッド構造の製造工程を模式的に示した工程断面図である。 実施の形態に係る固体撮像素子の構造を模式的に示した上面図である。 実施の形態に係る固体撮像素子の構造を模式的に示したａａ’断面図である。 実施の形態に係る固体撮像素子の構造を模式的に示した図である。 実施の形態に係るパッド構造を模式的に示した断面図である。
符号の説明
１００ パッド構造
１０１ シリコン基板
１０３ 第１層間膜
１０４ 第１導電膜
１０５ 第２層間膜
１０６ カバー酸化膜
１０８ 透明樹脂
１０８ａ 平坦化膜
１０８ｂ 中間層
１０８ｃ トップコート
１１０ 第２導電膜
１１１ 受光部
１１２ 凹部
１１４ 緩衝膜
１１６ ビアプラグ
１１８ 第２導電膜
１５０ ウエハ
１６０ スクライブ線
２００ 固体撮像素子
２０６ フィルター素子群
２０６ａ 緑フィルター素子
２０６ｂ 青フィルター素子
２０６ｃ 赤フィルター素子
２１０ ボンディングパッド
３００ 固体撮像素子

Claims (18)

  1. 第一の絶縁膜と、
    前記第一の絶縁膜に覆われており、かつ、一部が前記第一の絶縁膜から露出することにより電極パッドを構成している導電膜と、
    前記第一の絶縁膜上に形成された第二の絶縁膜と、
    を含み、
    前記第一の絶縁膜は、前記電極パッドの外縁を覆うように前記導電膜を露出し、
    前記第二の絶縁膜は、前記第一の絶縁膜で覆われていない前記導電膜上の全域において選択的に除去されており、当該除去されている部分がスクライブ線につながっていることを特徴とする素子。
  2. 請求項１に記載の素子において、
    前記第一の絶縁膜は、スクライブ線に接する部分にまで形成されていることを特徴とする素子。
  3. 請求項１または２に記載の素子において、
    前記第一の絶縁膜の下に位置する第三の絶縁膜をさらに有し、
    前記導電膜が凹部を有し、前記凹部が前記第一の絶縁膜から露出しており、
    前記第三の絶縁膜が選択的に除去された位置に前記凹部が形成されていることを特徴とする素子。
  4. 請求項１乃至３いずれか１項に記載の素子において、
    平面視で、前記第二の絶縁膜が除去されている前記部分が前記第一の絶縁膜から露出している前記導電膜の領域よりも大きいことを特徴とする素子。
  5. 請求項１乃至４いずれか１項に記載の素子において、
    前記電極パッドが、スクライブ線に沿って複数設けられたことを特徴とする素子。
  6. 請求項１乃至５いずれか１項に記載の素子において、
    前記電極パッドの形状が矩形状であることを特徴とする素子。
  7. 請求項６に記載の素子において、
    前記第二の絶縁膜が前記電極パッドの３辺を囲むように設けられていることを特徴とする素子。
  8. 請求項７に記載の素子において、
    前記第二の絶縁膜が前記スクライブ線に向かって開口していることを特徴とする素子。
  9. 請求項１乃至８いずれか１項に記載の素子において、
    前記第一の絶縁膜がＳｉＯ ２ 、ＳｉＯＮ及びＳｉＯＣのいずれかから構成されている素子。
  10. 第一の絶縁膜と、
    前記第一の絶縁膜に覆われており、かつ、一部が前記第一の絶縁膜から露出することにより電極パッドを構成している導電膜と、
    前記第一の絶縁膜上に形成された第二の絶縁膜と、
    を含み、
    前記第一の絶縁膜は、前記電極パッドの外縁を覆うように前記導電膜を露出し、
    前記第二の絶縁膜は、透明樹脂膜を含み、
    前記透明樹脂膜は、前記第一の絶縁膜で覆われていない前記導電膜上の全域において選択的に除去されており、当該除去されている部分が素子外縁につながっていることを特徴とする固体撮像素子。
  11. 請求項１０に記載の固体撮像素子において、
    前記第一の絶縁膜は、前記素子外縁に接する部分にまで形成されていることを特徴とする固体撮像素子。
  12. 請求項１１に記載の固体撮像素子において、
    前記電極パッドが、素子外縁に沿って複数設けられたことを特徴とする固体撮像素子。
  13. 請求項１０乃至１２いずれか１項に記載の固体撮像素子において、
    前記電極パッドの形状が矩形状であることを特徴とする固体撮像素子。
  14. 請求項１３に記載の固体撮像素子において、
    前記透明樹脂膜が前記電極パッドの３辺を囲むように設けられていることを特徴とする固体撮像素子。
  15. 請求項１４に記載の固体撮像素子において、
    前記透明樹脂膜が前記素子外縁に向かって開口していることを特徴とする固体撮像素子。
  16. 請求項１０乃至１５いずれか１項に記載の固体撮像素子において、
    前記第一の絶縁膜がＳｉＯ ２ 、ＳｉＯＮ及びＳｉＯＣのいずれかから構成されている固体撮像素子。
  17. 電極パッドを有する導電膜を形成する工程と、
    前記導電膜を覆うように第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜の一部を除去して前記電極パッドを露出させる工程と、
    前記第一の絶縁膜と前記電極パッドとを覆うように第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜の一部を除去して、前記電極パッドを露出させる前記工程において露出させた前記電極パッドを再び露出させる工程と、
    を含み、
    前記電極パッドを露出させる前記工程において、前記第一の絶縁膜が前記電極パッドの外縁を覆うように前記導電膜を露出させ、
    前記電極パッドを再び露出させる前記工程において、前記第一の絶縁膜で覆われていない前記電極パッド上の全域において前記第二の絶縁膜を選択的に除去し、前記第二の絶縁膜を除去した部分がスクライブ線につながるように前記第二の絶縁膜を除去する、素子の製造方法。
  18. 電極パッドを有する導電膜を形成する工程と、
    前記導電膜を覆うように第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜の一部を除去して前記電極パッドを露出させる工程と、
    前記第一の絶縁膜と前記電極パッドとを覆うように第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜の一部を除去して、前記電極パッドを露出させる前記工程において露出させた前記電極パッドを再び露出させる工程と、
    を含み、
    前記電極パッドを露出させる前記工程において、前記第一の絶縁膜が前記電極パッドの外縁を覆うように前記導電膜を露出させ、
    前記第二の絶縁膜を形成する前記工程において、透明樹脂膜を含む前記第二の絶縁膜を形成し、
    前記電極パッドを再び露出させる前記工程において、前記第一の絶縁膜で覆われていない前記電極パッド上の全域において前記透明樹脂膜を選択的に除去し、前記透明樹脂膜を除去した部分が素子外縁につながるように前記透明樹脂膜を除去することを特徴とする固体撮像素子の製造方法。
JP2004135547A 2004-04-30 2004-04-30 電極パッドを備える素子 Expired - Lifetime JP4609983B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004135547A JP4609983B2 (ja) 2004-04-30 2004-04-30 電極パッドを備える素子
TW094112614A TWI306655B (en) 2004-04-30 2005-04-20 Device comprising electrode pad
US11/118,475 US7547976B2 (en) 2004-04-30 2005-05-02 Electrode pad arrangement with open side for waste removal
US12/430,557 US8089165B2 (en) 2004-04-30 2009-04-27 Device comprising electrode pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004135547A JP4609983B2 (ja) 2004-04-30 2004-04-30 電極パッドを備える素子

Publications (2)

Publication Number Publication Date
JP2005317839A JP2005317839A (ja) 2005-11-10
JP4609983B2 true JP4609983B2 (ja) 2011-01-12

Family

ID=35186223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004135547A Expired - Lifetime JP4609983B2 (ja) 2004-04-30 2004-04-30 電極パッドを備える素子

Country Status (3)

Country Link
US (2) US7547976B2 (ja)
JP (1) JP4609983B2 (ja)
TW (1) TWI306655B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431901B2 (ja) * 2007-01-19 2010-03-17 セイコーエプソン株式会社 半導体装置
JP5107959B2 (ja) * 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板
JP2011134821A (ja) * 2009-12-24 2011-07-07 Fujikura Ltd 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法
JP5858952B2 (ja) * 2013-05-20 2016-02-10 三菱電機株式会社 半導体装置の製造方法
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
TW202143511A (zh) * 2020-05-04 2021-11-16 晶元光電股份有限公司 發光元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201951A (ja) * 1988-02-05 1989-08-14 Matsushita Electron Corp カラー固体撮像装置の製造方法
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法
JP2001274129A (ja) * 2000-03-27 2001-10-05 Nec Kansai Ltd 半導体ウェーハ及びその製造方法
JP2003092353A (ja) * 2001-09-19 2003-03-28 Ricoh Co Ltd 半導体装置及びその製造方法
JP2003115466A (ja) * 2001-10-05 2003-04-18 Sony Corp 半導体製造方法、ｃｃｄセンサ製造方法、半導体素子、およびｃｃｄリニアセンサ
JP2003234348A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
JPH0982747A (ja) 1995-09-12 1997-03-28 Seiko Epson Corp 半導体装置のパッド電極構造及びその製造方法
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP3505433B2 (ja) * 1999-05-21 2004-03-08 三洋電機株式会社 半導体装置
JP2001196413A (ja) 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
EP1162661B1 (en) * 2000-06-06 2006-09-27 STMicroelectronics S.r.l. Electronic semiconductor device having a heat spreader
JP3512078B2 (ja) 2000-12-26 2004-03-29 関西日本電気株式会社 半導体装置の製造方法
US6765277B2 (en) * 2002-01-15 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication with corrosion inhibited bond pad
US6660624B2 (en) * 2002-02-14 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing fluorine induced defects on a bonding pad surface
JP3951779B2 (ja) 2002-04-10 2007-08-01 株式会社デンソー プリント回路板およびその製造方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201951A (ja) * 1988-02-05 1989-08-14 Matsushita Electron Corp カラー固体撮像装置の製造方法
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法
JP2001274129A (ja) * 2000-03-27 2001-10-05 Nec Kansai Ltd 半導体ウェーハ及びその製造方法
JP2003092353A (ja) * 2001-09-19 2003-03-28 Ricoh Co Ltd 半導体装置及びその製造方法
JP2003115466A (ja) * 2001-10-05 2003-04-18 Sony Corp 半導体製造方法、ｃｃｄセンサ製造方法、半導体素子、およびｃｃｄリニアセンサ
JP2003234348A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2005317839A (ja) 2005-11-10
US20050242433A1 (en) 2005-11-03
TWI306655B (en) 2009-02-21
US20090218652A1 (en) 2009-09-03
US7547976B2 (en) 2009-06-16
TW200540940A (en) 2005-12-16
US8089165B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
JP4944399B2 (ja) 固体撮像装置
JP4432502B2 (ja) 半導体装置
CN102915991B (zh) Bsi图像传感器芯片中的焊盘结构
JP4825542B2 (ja) 固体撮像素子の製造方法
US10170511B1 (en) Solid-state imaging devices having a microlens layer with dummy structures
KR102340576B1 (ko) 스트레스 완화 구조물을 갖는 이미지 센서 및 이의 형성 방법
CN107919371B (zh) 光电转换装置和系统
JP2015092521A (ja) 半導体装置およびその製造方法
US8089165B2 (en) Device comprising electrode pad
WO2013054535A1 (ja) 固体撮像装置及びその製造方法
EP1962346A2 (en) Photoelectric conversion device and method of manufacturing the same
JP2007088057A (ja) 固体撮像素子およびその製造方法
TW201904038A (zh) 封裝結構及其製程
JP2012204387A (ja) 固体撮像素子およびその製造方法
JP5383124B2 (ja) 固体撮像装置およびその製造方法
JP2006294963A (ja) 固体撮像素子
JP2006294991A (ja) 固体撮像装置及びその製造方法
JP2005311015A (ja) 固体撮像素子およびその製造方法
US20220415960A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2020066841A1 (ja) 半導体装置、固体撮像装置及び半導体装置の製造方法
JP2005277404A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2006319133A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子
JP2023004854A (ja) 半導体装置及びその製造方法
JP2006294773A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2007134713A (ja) バンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4609983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350