JP2005277404A - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents

固体撮像素子及び固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2005277404A
JP2005277404A JP2005048933A JP2005048933A JP2005277404A JP 2005277404 A JP2005277404 A JP 2005277404A JP 2005048933 A JP2005048933 A JP 2005048933A JP 2005048933 A JP2005048933 A JP 2005048933A JP 2005277404 A JP2005277404 A JP 2005277404A
Authority
JP
Japan
Prior art keywords
wiring
solid
light receiving
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005048933A
Other languages
English (en)
Inventor
Hidetaka Nishimura
英孝 西村
Naohiko Osato
尚彦 大郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005048933A priority Critical patent/JP2005277404A/ja
Publication of JP2005277404A publication Critical patent/JP2005277404A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体基板表面に対して斜め方向から入射した光に起因する光像の再現性の低下についてこれを好適に抑制することのできる固体撮像素子及び固体撮像素子の製造方法を提供する。
【解決手段】CCDイメージセンサは、半導体基板10と、この半導体基板10の一主面に形成された複数の受光画素と、その複数の受光画素上方に配置され、互いに異なる波長の光を透過する複数のフィルタ24aが規則的に配列されたカラーフィルタ24を備えている。そして、上記受光画素の各々の境界に対応する位置には、前記カラーフィルタ24を透過した光を遮光するダミー配線50がクロック配線と電気的に分離されたかたちで形成されている。
【選択図】 図1

Description

本発明は、固体撮像素子及び固体撮像素子の製造方法に関するものである。
周知のように、ディジタルカメラやその他の機器の撮像素子としてCCDイメージセンサが広く用いられている。そして、このCCDイメージセンサとしては、例えばフレームトランスファ型のCCDイメージセンサが知られている。
図13に示すように、フレームトランスファ型のCCDイメージセンサは、光電変換を行う撮像部100Pと、この光電変換された電荷を一時的に蓄えておく蓄積部100Cと、同蓄積部100Cに蓄えられた電荷を出力部100Sに出力するための水平転送部100Hとを有して構成されている。
ここで、撮像部100Pは、照射された光像に対応した光電変換を行う部分である。そして、この撮像部100Pにおいて画素毎に光電変換された情報電荷は、蓄積部100Cに対し1フレーム毎に高速転送(フレームシフト)される。一方、この蓄積部100Cに取り込まれた1フレーム分の情報電荷は水平転送部100Hへ1ライン毎に転送される。そして、水平転送部100Hに取り込まれた情報電荷は、順次1画素毎に出力部100Sに転送され、この出力部100Sに転送された情報電荷が電圧値に変換され、当該CCDイメージセンサの撮像信号として信号処理系(図示略)に出力される。
こうした情報電荷の転送動作は、CCDイメージセンサの各部のゲート電極(転送電極)に電圧を印加することで行われる。詳しくは、撮像部100P及び蓄積部100Cにおいては、例えば3相の異なる転送クロック(駆動電圧)(φP1〜φP3、φC1〜φC3)を所定のゲート電極に印加することで情報電荷の転送を行う。これに対し、水平転送部100Hにおいては、例えば2相の異なる転送クロック(駆動電圧)(φH1、φH2)を所定のゲート電極に印加することで情報電荷の転送を行う。
図14は、同CCDイメージセンサの撮像部の平面図を示したものである。この図14に示すように、シリコン基板110上には図示しないゲート絶縁膜を介して、3原色であるレッド(R)、グリーン(G)、ブルー(B)の各画素に対応したゲート電極121が配置されている。このゲート電極121上には層間絶縁膜が形成されており、この層間絶縁膜上には、上記撮像部100P(図13)から蓄積部100C(図13)への情報電荷の転送方向に沿ってクロック配線140が形成されている。これら各クロック配線140は、上記情報電荷の転送方向にそれぞれ位相をずらして、上記各ゲート電極121の隣接する2つおきのものと接続孔141によって電気的に接続されている。そして、これら各クロック配線140に上記3相の異なる転送クロックφP1〜φP3のいずれかを印加することで、上記電荷の転送方向に隣接するゲート電極121の2つおき毎に、同一の電圧が印加されるようになる。
また、図15は、同CCDイメージセンサの撮像部の断面図を示したものである。この図15に示すように、このCCDイメージセンサにおいては、n型のシリコン基板110にp型の不純物が注入されてpウェル111が形成されている。そして、このpウェル111には、上記レッド(R)、グリーン(G)、ブルー(B)の各画素に対応してn型の不純物が注入されたチャネル領域112が形成されている。更に、このシリコン基板110上には、ゲート絶縁膜120を介して上記ゲート電極121が形成されている。
ここで、各画素に対応するチャネル領域112の各々は、pウェル111と協働して、光を受光して光電変換する受光画素を構成する。そして、受光画素に蓄積された情報電荷は、クロック配線140から接続孔141(図14)を介してゲート電極121に電圧が印加されることで、上記蓄積部100C(図13)に向かう方向に順次転送されていく。
一方、上記シリコン基板110上には、ゲート電極121を覆うようにして層間絶縁膜122が形成されている。そして、この層間絶縁膜122上には、レッド(R)、グリーン(G)、ブルー(B)の各フィルタが規則的に配列されたカラーフィルタ124が各画素に対応するかたちで形成されている。更に、このカラーフィルタ124上には例えばアクリルからなる平坦化膜125が形成されている。
このような断面構造からなるCCDイメージセンサに入射する光は、図示しないマイクロレンズによって受光画素を構成するチャネル領域112の中心部に集光され、ここで光電変換される。この際、これらチャネル領域112への光の入射に先立ち、まず、カラーフィルタ124によって各々所定の原色に対応した光が選択的に透過され、それ以外の光がカットされる。このため、上記各チャネル領域112では、各対応するカラーフィルタ124によって選択的に透過された原色の光に対応して光電変換が行われることとなる。
ところで、このようなCCDイメージセンサでは、隣接するフィルタを透過した斜め方向からの入射光が本来入射すべき受光画素とは異なる受光画素に入射することがある。すなわち、図15に併せて示すように、例えばブルー(B)のフィルタに入射した斜め入射光L1がグリーン(G)のフィルタに対応した受光画素へ入射することがある。そして、このような場合には、本来ブルー(B)に対応した受光画素にて光電変換されるべき信号がグリーン(G)に対応した受光画素にてグリーン成分として加算されてしまうために混色を引き起こし、色の再現性を低下させてしまう。
また近年、固体撮像素子においては解像度の向上等のため画素数の増加が進む一方、その固体撮像素子自体の大きさについては小型化が要求されているため、画素については極小化や高集積化が進んでいる。したがって、上記斜め入射光による混色の問題はいっそう顕著なものとなっている。
なお、上記フレームトランスファ型のCCDイメージセンサに限らず、カラーフィルタを備える固体撮像素子にあっても、上述したような斜め方向からの入射光に起因して色の再現性が低下するこうした実情は概ね共通したものとなっている。
また、カラーフィルタを備える固体撮像素子に限らず、いわゆるモノクロCCDイメージセンサ等の固体撮像素子にあっても、こうして斜め方向から入射した光が隣接する画素に受光される場合には、撮像される光像の再現性は低下する。その意味では、このような固体撮像素子にあっても、斜め方向からの光の入射に起因して光像の再現性の低下を招く上記実情は共通しているといえる。
本発明は、上記実情に鑑みなされたものであって、その目的は、半導体基板表面に対して斜め方向から入射した光に起因する光像の再現性の低下についてこれを好適に抑制することのできる固体撮像素子及び固体撮像素子の製造方法を提供することにある。
こうした目的を達成するため、請求項1に記載の発明は、半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通
じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子において、前記複数の受光画素上方に形成される絶縁層の前記受光画素の各々の境界に対応する位置に、前記クロック配線とは電気的に分離されたダミー配線が設けられてなることをその要旨とする。
上記構成によれば、上記クロック配線とダミー配線とにより各受光画素を囲む態様でいわゆる遮光壁が形成される。このため、斜め方向からの入射光が本来入射すべき受光画素とは異なる受光画素に入射することを上記クロック配線及びダミー配線によって抑止することができ、それに起因する光像の再現性の低下についても好適に抑えることができる。
請求項2に記載の発明は、請求項1に記載の発明において、互いに波長の異なる光を選択的に透過する複数のフィルタが前記複数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に前記絶縁層を介して規則的に配列されたカラーフィルタを更に備えてなることをその要旨とする。
上記構成によれば、カラーフィルタを備える固体撮像素子であれ、隣接するカラーフィルタから入射する光を上記ダミー配線及びクロック配線により遮光することができるため、斜め方向から入射する光に起因する混色の発生を好適に抑えることができる。
請求項3に記載の発明は、請求項1または2に記載の固体撮像素子において、前記クロック配線と前記ダミー配線とが同一の配線層に形成されてなることをその要旨とする。
上記構成によれば、上記クロック配線とダミー配線とが同一の配線層に形成されるため、両者を同じ工程で形成することが可能となる。したがって、製造工数の増加等を招くことなく、上記遮光壁の形成が可能となる。
請求項4に記載の発明は、請求項3に記載の固体撮像素子において、前記クロック配線及び前記ダミー配線が形成された配線層と異なる層には、それらクロック配線及びダミー配線が形成された位置にそれぞれ対応して遮光性を有する壁がさらに形成されてなることをその要旨とする。
上記構成によれば、上記壁を形成するため製造工数は増えるものの、上記遮光壁の壁高がより高められることとなり、ひいては斜め方向からの入射光に対するより確実な遮光が可能となる。
請求項5に記載の発明は、半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子を製造する方法であって、配線材料膜を成膜する工程と、この成膜した配線材料膜の上面の前記受光画素の各々の境界に対応する位置に前記クロック配線に対応する第1のレジストパターンと該第1のレジストパターンから物理的に離間される第2のレジストパターンとを形成する工程と、前記第1のレジストパターンに対応して残存する前記クロック配線及び前記第2のレジストパターンに対応して残存するダミー配線を一括形成する工程とを備えることをその要旨とする。
請求項6に記載の発明は、請求項5に記載の固体撮像素子の製造方法において、前記固体撮像素子は、互いに波長の異なる光を選択的に透過する複数のフィルタが前記複数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に絶縁層を介して規則的に配列されたカラーフィルタを備えるものであることをその要旨とする。
また、請求項7に記載の発明は、半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子を製造する方法であって、前記受光画素の各々の境界に対応する位置に、適宜の層間絶縁膜を介して、前記情報電荷の転送のための接続孔、及び前記クロック配線に対応する第1の溝、及び該第1の溝から物理的に離間する第2の溝を形成する工程と、前記接続孔及び前記第1及び第2の溝が埋まる態様で配線材料膜を成膜する工程と、前記接続孔及び前記第1及び第2の溝に埋設された配線材料のみが残る態様で前記配線材料膜を除去する工程とを備えることをその要旨とする。
請求項8に記載の発明は、請求項7に記載の発明において、前記固体撮像素子は、互いに波長の異なる光を選択的に透過する複数のフィルタが前記複数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に絶縁層を介して規則的に配列されたカラーフィルタを備えるものであることをその要旨とする。
上述した製造方法によれば、上記請求項3に記載の固体撮像素子を容易且つ的確に製造することができる。
この発明によれば、半導体基板表面に対して斜め方向から入射した光に起因する光像の再現性の低下を好適に抑制することができる。
(第1の実施の形態)
以下、本発明にかかる固体撮像素子をフレームトランスファ型のCCDイメージセンサに具体化した第1の実施の形態について、図1〜図3を参照して説明する。なお、本実施の形態に係るCCDイメージセンサも基本的には先の図13〜図15に示したものと同様であるため、その同様の構成についての詳細な説明は省略する。
図1及び図2に示すように、本実施の形態のCCDイメージセンサは、上述したようにn型の半導体基板10にp型の不純物が注入されてpウェル11が形成されており、そのpウェル11にはレッド(R)、グリーン(G)、ブルー(B)の各画素に対応してn型の不純物の注入されたチャネル領域12が形成されている。そして、各画素に対応するチャネル領域12の各々は、pウェル11と協働して受光した光を光電変換する受光画素を形成する。これらチャネル領域12間には、隣接するチャネル領域12間を分離すべく、p型の不純物が注入されたチャネル分離領域13が形成されている。
この半導体基板10上にはゲート絶縁膜20を介してゲート電極21が形成されている。このゲート電極21上には絶縁層を構成する第1の層間絶縁膜22(例えばシリコン酸化膜)が形成されており、この第1の層間絶縁膜22上にはゲート電極21に転送クロック(駆動電圧)を供給するためのクロック配線40(図2)が形成されている。そして、このクロック配線40から接続孔41(図2)を介してゲート電極21に順次転送クロックが印加されることにより、各受光画素に蓄積された情報電荷が、先に述べた撮像部から蓄積部へと順次転送される。
また、クロック配線40及び第1の層間絶縁膜22の上に形成されて絶縁層を構成する第2の層間絶縁膜23(例えばシリコン酸化膜)の上には、レッド(R)、グリーン(G)、ブルー(B)といった複数のフィルタ24aが各受光画素に対応して規則的に配列されたカラーフィルタ24が形成されている。また、このカラーフィルタ24の上にはこれ
らカラーフィルタ24を平坦化する例えばアクリルからなる平坦化膜25が積層されている。
ところで、本実施の形態では上記クロック配線40と同一の配線層にダミー配線50(図1)が形成されている。このクロック配線40及びダミー配線50は、共に、上記カラーフィルタ24を構成する各フィルタ24aよりも低い透過率で且つ、光に対する反射率の高い材料(例えばアルミニウム合金)で構成されている。なお、この材料としては、アルミニウム合金の他にも例えば、チタン、タングステン及びこれらの合金等を用いることもできる。
図3にも示すように、このダミー配線50は、上記受光画素(同図3にて破線で区画された領域)の各々の境界に対応して同境界に沿うようなかたちで形成されており、上記クロック配線40とともに各受光画素を囲むようなかたちとなっている。また、同図3に示されるように、このダミー配線50は電気的に分離されたかたちで形成されている。
そして、このような構造からなる本実施の形態のCCDイメージセンサにおいては、隣接するフィルタ24aを透過した斜め方向からの入射光L1,L2(図1)や入射光L3,L4(図2)は、上述した態様からなるクロック配線40及びダミー配線50により遮光されることとなる。また、クロック配線40及びダミー配線50は、上記のごとく反射率の高い材料で構成されているため、クロック配線40及びダミー配線50で反射された斜め入射光L1〜L4は本来入射すべき受光画素へ導かれることとなる。
次に、本実施の形態にかかるCCDイメージセンサの製造方法について図4を参照して説明する。
同CCDイメージセンサの製造に際してはまず、図4(a)に示されるように、n型の半導体基板10の一主面にpウェル11を形成するとともに、このpウェル11の表面領域にチャネル領域12及びチャネル分離領域13を形成する。続いて、チャネル領域12及びチャネル分離領域13の表面上にゲート絶縁膜20を介してゲート電極21を形成し、このゲート電極21上に第1の層間絶縁膜22を形成する。そして、ゲート電極21にコンタクトする上記接続孔41(図示略)を形成する。なお、この一連の工程は周知の半導体プロセスを用いて行われる。
そして、接続孔41が形成された第1の層間絶縁膜22の上に、上記クロック配線40及びダミー配線50の材料となる配線材料膜60(例えばアルミニウム合金からなる膜)を例えば蒸着やスパッタリングにより形成する。
次いで、図4(b)に示されるように、第1の層間絶縁膜22にレジスト61を塗布し、周知のフォトリソグラフィによって所望とする上記クロック配線40に対応する第1のレジストパターン61a、及び第1のレジストパターン61aと物理的に離間してダミー配線50に対応する第2のレジストパターン61bを形成する。
次いで、図4(c)に示されるように、前の工程で形成された第1及び第2のレジストパターン61a,61bの形状をマスクとして上記配線材料膜60をエッチングすることにより、上記クロック配線40及びダミー配線50を一括形成する。そして、クロック配線40及びダミー配線50が形成された第1の層間絶縁膜22を覆うように第2の層間絶縁膜23を形成する。
そして、図4(d)に示されるように、上記第2の層間絶縁膜23を例えばCMPやエッチバックにより平坦化処理を行った後、カラーフィルタ24を各受光画素に対応したか
たちで形成する。さらに、そのカラーフィルタ24上に例えばアクリルからなる平坦化膜25及び図示しないマイクロレンズ等を配置する。これにより本実施の形態にかかるCCDイメージセンサが製造される。
以上説明した実施の形態によれば、以下に列記する効果が得られるようになる。
(1)上記受光画素の各々の境界に対応する位置に、上記クロック配線40とは電気的に分離されたダミー配線50が形成される構成とした。このため、上記クロック配線40とダミー配線50とにより各受光画素を囲む態様でいわゆる遮光壁が形成される。したがって、斜め方向からの入射光が本来入射すべき受光画素とは異なる受光画素に入射することが上記クロック配線40及びダミー配線50によって抑止され、それに起因する混色についてこれを好適に抑えることができる。
(2)クロック配線40とダミー配線50とが同一の配線層に形成されるため、両者を同じ工程で同時に形成することが可能となる。したがって、ダミー配線50のみを形成する独立した工程を必要とせず、製造工程の増加を招くようなこともない。
(3)カラーフィルタ24を構成する各フィルタ24aよりも低い透過率を有する材料によって上記クロック配線40及びダミー配線50を形成することとした。このため、十分な遮光特性を確保することができる。
(4)反射率の高い材料でクロック配線40及びダミー配線50を構成することとした。このため、混色の問題となる斜め方向からの入射光がクロック配線40及びダミー配線50による反射によって本来受光されるべき受光画素に導かれることとなる。したがって、光量の低下が避けられ、CCDイメージセンサとしての集光特性が向上されることとなる。
なお、上記実施の形態は以下のように変更して実施することもできる。
・上記実施の形態では、クロック配線40と同一の配線層にダミー配線50を形成することとしたが、クロック配線40と異なる配線層にダミー配線50を形成してもよい。この場合、製造工程数は増えることとなるが、斜め入射光を好適に抑制することができる。
(第2の実施の形態)
次に、本発明にかかる固体撮像素子を上記第1の実施の形態と同じくフレームトランスファ型のCCDイメージセンサに具体化した第2の実施の形態について図5及び図6を参照して説明する。なお、上記第1の実施の形態と異なる点を中心に説明し、その他の同様な部分についての説明は省略する。
図5及び図6は、上記第1の実施の形態における図1及び図2と同様な部分における撮像部の断面図を示すものである。この図5及び図6に示されるように、本実施の形態のCCDイメージセンサでは、クロック配線40及びダミー配線50が第1の層間絶縁膜22に形成された溝22a及び溝22bに埋め込まれたかたちで形成されている。そして、クロック配線40及びダミー配線50が形成された第1の層間絶縁膜22の上に第2の層間絶縁膜23等が積層されている。
次に、本実施の形態にかかるCCDイメージセンサの製造方法について図7を参照して説明する。なお、本実施の形態では、クロック配線40、上記接続孔41及びダミー配線50を埋め込みプロセスで形成する、いわゆるデュアルダマシン法を用いてCCDイメージセンサを製造することとしている。また、ゲート電極21を形成する工程までは上記第
1の実施の形態と同様に周知の半導体プロセスにより製造されたものとして以下説明する。
図7(a)に示されるように、ゲート電極21の上に、例えばプラズマCVD法等により第1の層間絶縁膜22を成膜する。続いて、その第1の層間絶縁膜22の上に図示しないレジストを塗布し、このレジストを周知のフォトリソグラフィによって接続孔41に対応した開口部を有する形状にするとともに、このレジストをマスクとして例えばドライエッチング等によるエッチングを行う。これにより、同図7(a)に示すように、第1の層間絶縁膜22を貫通してゲート電極21に達する接続孔41が形成される。
次いで、図7(b)に示されるように、上記エッチングに続けて例えばドライエッチング等によるエッチングを第1の層間絶縁膜22に対して同様に行い、接続孔41の上方に上記クロック配線40に対応する溝22aを形成するとともに、この溝22aから物理的に離間して上記ダミー配線50に対応する溝22bを併せて形成する。
次に、図7(c)に示されるように、接続孔41及び溝22a,22bの内壁面を含めた第1の層間絶縁膜22の表面に、例えば蒸着やスパッタリング等によって配線材料膜(例えばアルミニウム合金からなる膜)62を成膜する。続いて、図7(d)に示されるように、その配線材料膜62を例えばCMP(化学的機械的研磨)等による研磨処理(平坦化処理)を施すことで配線材料膜62を除去して第1の層間絶縁膜22を露出させる。これにより、溝22a,22bに埋め込まれたかたちでクロック配線40及びダミー配線50が一括形成される。
そして、図7(e)に示されるように、クロック配線40及びダミー配線50が形成された第1の層間絶縁膜22の上に例えばプラズマCVD(化学気相成長)法により、第2の層間絶縁膜23を成膜する。そして、第2の層間絶縁膜23を例えばCMP等による平坦化処理を行った後、カラーフィルタ24を受光画素に対応して形成する。さらに、そのカラーフィルタ24上に、例えばアクリルからなる平坦化膜25及び図示しないマイクロレンズ等を配置することで本実施の形態にかかるCCDイメージセンサが製造される。
以上説明した実施の形態によれば、上記第1の実施の形態の効果(1)〜(4)に加えて以下に列記する効果が得られるようになる。
(5)第1の層間絶縁膜22に接続孔41及び溝22a,22bを形成し、これらを埋め込むかたちでクロック配線40及びダミー配線50を形成することとした。このため、エッチング工程によりダミー配線50を形成する上記第1の実施の形態に比べて、より細く、高い壁状にダミー配線50を形成することが可能となる。したがって、ダミー配線50に起因する光量の低下が避けられ、同ダミー配線50についてこれをより望ましいかたちで実現することができる。
なお、上記実施の形態は以下のように変更して実施することもできる。
・上記実施の形態では、クロック配線40と同一の配線層にダミー配線50を形成することとしたが、クロック配線40と異なる層にダミー配線50を形成してもよい。例えば、第2の層間絶縁膜23といった他の絶縁膜に埋め込むかたちでダミー配線50を形成してもよい。この場合、製造工程数は増えることとなるが、斜め入射光については同様にこれを好適に抑制することができる。
(第3の実施の形態)
次に、本発明にかかる固体撮像素子を上記第1の実施の形態と同じくフレームトランス
ファ型のCCDイメージセンサに具体化した第2の実施の形態について図8〜図10を参照して説明する。なお、上記第1及び第2の実施の形態と異なる点を中心に説明し、その他の同様な部分についての説明は省略する。
図8及び図9は、上記第1の実施の形態における図1及び図2と同様な部分における撮像部の断面図を示すものである。
この図8及び図9に示されるように、本実施の形態にかかるCCDイメージセンサは、上記第1の層間絶縁膜22上の同一の配線層に形成される上記クロック配線40及びダミー配線50を備えるほか、そのクロック配線40及びダミー配線50が形成される配線層と下地絶縁膜26を介して隣接する層に遮光壁70を備えている。この遮光壁70は、第1の層間絶縁膜22に形成された溝22cに埋め込まれたかたちで形成されており、クロック配線40及びダミー配線50が形成された位置に対応して形成されている(図10参照)。なお、クロック配線40は、上記下地絶縁膜26及び第1の層間絶縁膜22を貫通する接続孔41(図9)を介してゲート電極21と接続されている。
次に、本実施の形態のCCDイメージセンサの製造方法について図11を参照して説明する。なお、本実施の形態では、遮光壁70を埋め込みプロセスで形成する、いわゆるダマシン法を用いてCCDイメージセンサを製造することとしている。また、ゲート電極21までは上記第1の実施の形態と同じく周知の半導体プロセスにより製造されたものとして以下説明する。
図11(a)に示されるように、上記ゲート電極21の上に第1の層間絶縁膜22を形成する。そして、この第1の層間絶縁膜22の上に、レジスト63を塗布し、周知のフォトリソグラフィによってレジスト63に上記遮光壁70の形状に対応した開口部64を形成する。そして、上記開口部64が形成されたレジスト63の形状をマスクとして上記第1の層間絶縁膜22をエッチングする。
次いで、図11(b)に示されるように、上記エッチングにより第1の層間絶縁膜22に形成された溝22cの内壁面を含めた表面に、例えば蒸着やスパッタリングによって遮光材料膜65(例えばアルミニウム合金からなる膜)を成膜する。
そして、図11(c)に示されるように、上記工程により成膜された遮光材料膜65を例えばCMP(化学的機械的研磨)等によって、上記溝22cに埋設された遮光材料のみが残る態様で研磨処理(平坦化処理)を施して遮光材料膜65を除去することで、遮光壁70を溝22c内に形成する。そして、この遮光壁70及び第1の層間絶縁膜22の上に下地絶縁膜26を成膜する。
次に、図11(d)に示されるように、下地絶縁膜26及び第1の層間絶縁膜22を介してゲート電極21に貫通する上記接続孔41(図示略)を形成する。なお、この接続孔41は上記遮光壁70と干渉しない位置に形成する必要がある。そして、上記第1の実施の形態と同様のプロセスによりクロック配線40及びダミー配線50を形成する。すなわち、上記下地絶縁膜26の上に配線材料膜(例えばアルミニウム合金からなる膜)を成膜するとともに、その配線材料膜上にレジストを塗布し、例えばフォトリソグラフィにより所望とする上記クロック配線40及びダミー配線50の形状のパターンを形成する。そして、このレジスト形状をマスクとして例えばエッチング等を行うことで下地絶縁膜26上にクロック配線40及びダミー配線50を形成する。
そして、図11(e)に示されるように、上記下地絶縁膜26、クロック配線40及びダミー配線50の上に例えばプラズマCVD(化学気相成長)法により、第2の層間絶縁
膜23を成膜する。そして、第2の層間絶縁膜23を例えばCMPによる平坦化処理を行った後、カラーフィルタ24を受光画素に対応して形成する。さらに、そのカラーフィルタ24上に例えばアクリルからなる平坦化膜25及び図示しないマイクロレンズ等を配置する。これにより、CCDイメージセンサが製造される。
以上説明した実施の形態によれば、上記第1の実施の形態の効果(1)〜(4)及び上記第2の実施の形態の効果(5)に加えて以下に列記する効果が得られるようになる。
(6)クロック配線40及びダミー配線50が形成される配線層に隣接する層に、これらクロック配線40及びダミー配線50に対応した遮光壁70を備える構成とした。これにより、遮光壁70を形成するため製造工数は増えるものの、ダミー配線50のみで構成される上記第1及び第2の実施の形態に比べて遮光可能な壁高がより高められることとなり、ひいては斜め方向からの入射光に対するより好適な遮光を実現することができる。
(7)クロック配線40と異なる層に遮光壁70を形成することとした。このため、遮光壁70を形成するに際してクロック配線40によって制約を受けることがなくなり、遮光壁70の設計の自由度が増すこととなる。したがって、本実施の形態のように遮光壁70によって受光画素を囲むような形状を採用することも可能となり、斜め方向からの入射光の侵入をより抑えることができるようになる。
なお、上記実施の形態は以下のように変更して実施することもできる。
・上記実施の形態では、遮光壁70をクロック配線40及びダミー配線50が形成される配線層と下地絶縁膜26を介して隣接する層に形成することとしたが、この遮光壁70が形成される層の数、位置は特に限定されない。例えば、上記配線層よりもカラーフィルタ24に近い側にさらなる遮光壁を備えるような構成とすることもできる。
その他、上記各実施の形態に共通して変更可能な要素としては次のようなものがある。
・上記各実施の形態では、カラーフィルタ24と受光画素との間にダミー配線50や遮光壁70を形成して斜め方向からの入射光を遮光することとしたが、例えば第1の実施の形態の断面構造を例とした図12に示すように、カラーフィルタ24の境界部分にも遮光壁80を設けるようにしてもよい。この場合、クロック配線40及びダミー配線50と遮光壁80との協働によって、より好適に斜め方向からの入射光が遮光されることとなる。
・上記各実施の形態では、光の反射率の高い材料でクロック配線40及びダミー配線50を構成することとしたが、カラーフィルタ24よりも透過率が低く、混色の問題とならない程度に斜め入射光を遮光可能であれば、他の材料を用いることもできる。例えば、ブラックカーボンのように光を吸収する性質の材料を用いてもよい。
・上記各実施の形態では、カラーフィルタが装着されるCCDイメージセンサについて示したが、カラーフィルタのないモノクロのCCDイメージセンサに本発明を適用することもできる。この場合も同様に上記クロック配線40及びダミー配線50により斜め方向からの入射光が遮光されるため、その斜め方向からの入射光に起因して光像の再現性が低下してしまうことを好適に抑えることができる。
・上記各実施の形態では、フレームトランスファ型のCCDイメージセンサに本発明を適用する場合について示したが、インターライン・トランスファ型等の他のCCDイメージセンサについても同様に本発明を適用することができる。また、CCDイメージセンサに限らず、斜め入射光による光像の再現性の低下といった問題は固体撮像素子分野におい
て共通の実情となっているため、他にCMOSイメージセンサ等の固体撮像素子についても本発明を適用することは可能である。
この発明にかかる固体撮像素子の第1の実施の形態についてその断面構造を示す図3におけるA−A線断面図。 上記第1の実施の形態の断面構造を示す図3におけるB−B線断面図。 この発明にかかる固体撮像素子の実施の形態の撮像部の構成を示す平面図。 (a)〜(d)は、上記第1の実施の形態にかかる固体撮像素子についてその製造工程を示す断面図。 この発明にかかる固体撮像素子の第2の実施の形態についてその断面構造を示す図3におけるA−A線断面図。 上記第2の実施の形態についてその断面構造を示す図3におけるB−B線断面図。 (a)〜(e)は、上記第2の実施の形態にかかる固体撮像素子についてその製造工程を示す断面図。 この発明にかかる固体撮像素子の第3の実施の形態についてその断面構造を示す図3におけるA−A線断面図。 上記第3の実施の形態についてその断面構造を示す図3におけるB−B線断面図。 上記第3の実施の形態における遮光壁についてその形態を示す斜視図。 (a)〜(e)は、上記第3の実施の形態にかかる固体撮像素子についてその製造工程を示す断面図。 別の実施の形態についてその断面構造を示す断面図。 従来の固体撮像素子についてその全体構成を示すブロック図。 従来の固体撮像素子についてその撮像部の構成を示す平面図。 従来の固体撮像素子についてその撮像部の構成を示す図14におけるA−A線断面図。
符号の説明
10…半導体基板、11…pウェル、12…チャネル領域、13…チャネル分離領域、20…ゲート絶縁膜、21…ゲート電極、22…第1の層間絶縁膜、22a,22b,22c…溝、23…第2の層間絶縁膜、24…カラーフィルタ、24a…フィルタ、25…平坦化膜、40…クロック配線、41…接続孔、50…ダミー配線、60,62…配線材料膜、61…レジスト、61a…第1のレジストパターン、61b…第2のレジストパターン、63…レジスト、64…開口部、65…遮光材料膜、70…遮光壁、80…遮光壁。

Claims (8)

  1. 半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子において、
    前記複数の受光画素上方に形成される絶縁層の前記受光画素の各々の境界に対応する位置に、前記クロック配線とは電気的に分離されたダミー配線が設けられてなる
    ことを特徴とする固体撮像素子。
  2. 請求項1に記載の固体撮像素子において、
    互いに波長の異なる光を選択的に透過する複数のフィルタが前記複数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に前記絶縁層を介して規則的に配列されたカラーフィルタを更に備えてなる
    ことを特徴とする固体撮像素子。
  3. 前記クロック配線と前記ダミー配線とが同一の配線層に形成されてなる
    請求項1または2に記載の固体撮像素子。
  4. 請求項3に記載の固体撮像素子において、
    前記クロック配線及び前記ダミー配線が形成された配線層と異なる層には、それらクロック配線及びダミー配線が形成された位置にそれぞれ対応して遮光性を有する壁がさらに形成されてなる
    ことを特徴とする固体撮像素子。
  5. 半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子を製造する方法であって、
    配線材料膜を成膜する工程と、この成膜した配線材料膜の上面の前記受光画素の各々の境界に対応する位置に前記クロック配線に対応する第1のレジストパターンと該第1のレジストパターンから物理的に離間される第2のレジストパターンとを形成する工程と、前記第1のレジストパターンに対応して残存する前記クロック配線及び前記第2のレジストパターンに対応して残存するダミー配線を一括形成する工程とを備える
    ことを特徴とする固体撮像素子の製造方法。
  6. 前記固体撮像素子は、互いに波長の異なる光を選択的に透過する複数のフィルタが前記複数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に絶縁層を介して規則的に配列されたカラーフィルタを備えるものである
    請求項5に記載の固体撮像素子の製造方法。
  7. 半導体基板の一主面に形成されて撮像される光像に対応した光電変換を行う複数の受光画素と、該受光画素の各々を通じて光電変換される電荷を情報電荷として転送するための転送クロックが印加されるクロック配線とを備える固体撮像素子を製造する方法であって、
    前記受光画素の各々の境界に対応する位置に、適宜の層間絶縁膜を介して、前記情報電荷の転送のための接続孔、及び前記クロック配線に対応する第1の溝、及び該第1の溝から物理的に離間する第2の溝を形成する工程と、前記接続孔及び前記第1及び第2の溝が埋まる態様で配線材料膜を成膜する工程と、前記接続孔及び前記第1及び第2の溝に埋設された配線材料のみが残る態様で前記配線材料膜を除去する工程とを備える
    ことを特徴とする固体撮像素子の製造方法。
  8. 前記固体撮像素子は、互いに波長の異なる光を選択的に透過する複数のフィルタが前記複
    数の受光画素の各々に対応するかたちでそれら複数の受光画素及び前記クロック配線の上方に絶縁層を介して規則的に配列されたカラーフィルタを備えるものである
    請求項7に記載の固体撮像素子の製造方法。
JP2005048933A 2004-02-24 2005-02-24 固体撮像素子及び固体撮像素子の製造方法 Pending JP2005277404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048933A JP2005277404A (ja) 2004-02-24 2005-02-24 固体撮像素子及び固体撮像素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004048254 2004-02-24
JP2005048933A JP2005277404A (ja) 2004-02-24 2005-02-24 固体撮像素子及び固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2005277404A true JP2005277404A (ja) 2005-10-06

Family

ID=35176668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048933A Pending JP2005277404A (ja) 2004-02-24 2005-02-24 固体撮像素子及び固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2005277404A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728268B2 (en) 2006-10-25 2010-06-01 Sony Corporation Solid-state imaging device and electronic device
JP2020187339A (ja) * 2019-05-10 2020-11-19 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited 光フィルタ構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130562A (ja) * 1987-11-17 1989-05-23 Texas Instr Japan Ltd 電荷結合素子
JPH0214570A (ja) * 1988-07-01 1990-01-18 Matsushita Electron Corp 固体撮像装置及びその製造方法
JPH04174559A (ja) * 1990-11-07 1992-06-22 Nec Corp 固体撮像素子とその駆動方法
JP2001196568A (ja) * 2000-01-14 2001-07-19 Sony Corp 固体撮像素子及びその製造方法、並びにカメラ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130562A (ja) * 1987-11-17 1989-05-23 Texas Instr Japan Ltd 電荷結合素子
JPH0214570A (ja) * 1988-07-01 1990-01-18 Matsushita Electron Corp 固体撮像装置及びその製造方法
JPH04174559A (ja) * 1990-11-07 1992-06-22 Nec Corp 固体撮像素子とその駆動方法
JP2001196568A (ja) * 2000-01-14 2001-07-19 Sony Corp 固体撮像素子及びその製造方法、並びにカメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728268B2 (en) 2006-10-25 2010-06-01 Sony Corporation Solid-state imaging device and electronic device
JP2020187339A (ja) * 2019-05-10 2020-11-19 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited 光フィルタ構造
US11081600B2 (en) 2019-05-10 2021-08-03 Visera Technologies Company Limited Light filter structure

Similar Documents

Publication Publication Date Title
KR101783560B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
US9412775B2 (en) Solid-state imaging devices and methods of fabricating the same
US9876044B2 (en) Image sensor and method of manufacturing the same
US7531884B2 (en) CMOS image sensor with backside illumination and method for manufacturing the same
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
JP6130221B2 (ja) 固体撮像装置、および電子機器
JP5468133B2 (ja) 固体撮像装置
US10170511B1 (en) Solid-state imaging devices having a microlens layer with dummy structures
US7537957B2 (en) Solid state imaging device and method for manufacturing solid state imaging device
JP2009021415A (ja) 固体撮像装置およびその製造方法
CN101740591A (zh) 半导体器件及其制造方法
US20220020797A1 (en) Image sensor
KR102497910B1 (ko) 솔리드-스테이트 이미지 센서
JP2015146356A (ja) 固体撮像装置および固体撮像装置の製造方法
CN111564459A (zh) 图像感测装置及其形成方法
CN114551485A (zh) 图像传感器及其制造方法
JP6141065B2 (ja) 固体撮像装置及び撮像システム
CN101471300B (zh) 图像传感器及其制造方法
JP6316902B2 (ja) 固体撮像装置、および電子機器
JP2005277404A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2008147378A (ja) 固体撮像装置
JP6607275B2 (ja) 固体撮像装置、および電子機器
JP2019134186A (ja) 固体撮像装置
US20230402476A1 (en) Image sensor
KR20240062818A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526