JP4431901B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4431901B2
JP4431901B2 JP2007010572A JP2007010572A JP4431901B2 JP 4431901 B2 JP4431901 B2 JP 4431901B2 JP 2007010572 A JP2007010572 A JP 2007010572A JP 2007010572 A JP2007010572 A JP 2007010572A JP 4431901 B2 JP4431901 B2 JP 4431901B2
Authority
JP
Japan
Prior art keywords
resin layer
hole
wiring
metal layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007010572A
Other languages
English (en)
Other versions
JP2008177426A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007010572A priority Critical patent/JP4431901B2/ja
Priority to US12/015,729 priority patent/US20080174026A1/en
Publication of JP2008177426A publication Critical patent/JP2008177426A/ja
Application granted granted Critical
Publication of JP4431901B2 publication Critical patent/JP4431901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関する。
近年、ウエハレベルＣＳＰと呼ばれる、半導体チップ上に配線を形成して外部端子を形成するパッケージが開発されている（特許文献１）。配線の下には樹脂層を形成して、配線に生じる応力を分散・吸収している。しかしながら、樹脂層によって、集積回路が形成された面（能動面）が覆われると放熱性が低下する。さらに、配線も、ハンダボールを載せるランドを除いてソルダレジストに覆われており熱が発散しにくくなっている。そのため、半導体装置がマザーボードに実装されると、集積回路で生じた熱の多くが外部端子に集中してマザーボードに伝達されていた。そのため、マザーボードに熱による影響を与えていた。
特開２００３−２８２７９０号公報
本発明は、樹脂層によってマザーボードに与える影響を減らすことを目的とする。
（１）本発明に係る半導体装置は、
集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
前記第１の樹脂層上に形成された金属層と、
前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
前記第１の貫通穴内で前記配線上に設けられた外部端子と、
有する。本発明によれば、配線を通じて外部端子から熱を伝えるだけでなく、金属層にも熱を伝え、第２の貫通穴を通して金属層から放熱することができる。これによって、半導体装置がマザーボードに実装されたときに、マザーボードに与える熱の影響を減らすことができる。
（２）この半導体装置において、
前記第２の貫通穴は、前記金属層の端部及び前記金属層の端部に隣接する前記第１の樹脂層の一部を、前記第２の樹脂層から露出させるように形成されていてもよい。
（３）この半導体装置において、
前記第２の貫通穴は、前記金属層の外周縁全体を、前記第２の樹脂層から露出させるように形成されていてもよい。
（４）この半導体装置において、
前記金属層の前記第１の樹脂層と平行な面は多角形をなし、
前記第２の貫通穴は、前記金属層の角部を、前記第２の樹脂層から露出させるように形成されていてもよい。
（５）この半導体装置において、
前記第２の樹脂層は前記金属層の外周縁全体を覆っていてもよい。
（６）この半導体装置において、
前記第２の樹脂層は、前記金属層とオーバーラップする第３の貫通穴をさらに有し、
前記第３の貫通穴内で前記金属層上に設けられた金属端子をさらに有してもよい。
（７）この半導体装置において、
前記第２の樹脂層には複数の前記第３の貫通穴が形成され、
前記金属端子が、前記複数の第３の貫通穴の各々に少なくとも一つ設けられることで、前記金属端子は複数設けられ、
前記複数の金属端子は、平行な複数の第１の直線と、前記複数の第１の直線とは直交する相互に平行な複数の第２の直線と、の複数の交点に位置し、前記第１及び第２の直線のいずれに沿った列においても隣同士の間隔が均一になるように配列されていてもよい。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。図２は、図１に示す半導体装置のII−II線断面図である。図３は、図１に示す半導体装置のIII−III線断面図である。
半導体装置は、半導体基板１０を有する。半導体基板１０は、最終製品としての半導体装置においては図１に示すように半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板１０は、集積回路１２（図１に示す半導体チップには１つの集積回路１２・半導体ウエハには複数の集積回路１２）が形成されている。集積回路１２は、半導体基板１０の一方の表層に作りこまれる。半導体基板１０内に形成された内部配線を介して１つの集積回路１２に電気的に接続された複数の電極１４を有する。半導体基板１０には、電極１４の少なくとも一部が露出する様にパッシベーション膜１６が形成されている。パッシベーション膜１６は無機材料（例えばＳｉＯ２等の無機酸化物）で形成されてもよい。
半導体基板１０の電極１４が形成された面（パッシベーション膜１６の表面）に、電極１４の少なくとも一部を避けて第１の樹脂層（応力緩和層）１８が形成されている。例えば、感光性樹脂によってフォトリソグラフィを適用して第１の樹脂層１８を形成してもよい。また、熱硬化性樹脂を使用して第１の樹脂層１８を形成してもよい。第１の樹脂層１８は、その底面と側面１９との角度が鋭角になるように、側面１９が傾斜していてもよい。側面１９の傾斜は、熱硬化性樹脂前駆体の熱収縮によって形成される。第１の樹脂層１８を、後述する半導体基板１０の切断ラインを避けて形成すれば、カッタ（又はスクライバ）の目詰まりを防止することができる。第１の樹脂層１８の表面（上面）は、ドライエッチングなどによって粗面加工してある。
第１の樹脂層１８（その上面）上には配線２０が形成されている。配線２０は、電極１４に電気的に接続されている。詳しくは、電極１４の上から第１の樹脂層１８の表面（上面）に至るように配線２０が形成されている。第１の樹脂層１８の表面が粗面加工されていると配線２０の密着性が高く、配線２０の第１の樹脂層１８との密着面が、粗面に対応した形状になって平坦面よりも広い面積を有するようになる。配線２０は、電極１４と第１の樹脂層１８の間ではパッシベーション膜１６上にも形成（接触）してよい。
第１の樹脂層１８（その上面）上には金属層２２が形成されている。金属層２２の第１の樹脂層１８と平行な面は多角形（例えば四角形）をなしている。金属層２２は、第１の樹脂層１８の側面１９には形成されていない。金属層２２は、配線２０と同じ材料で形成してもよいし、同時に形成してもよい。金属層２２は、配線２０とは電気的に接続されていない。金属層２２は、集積回路１２とは電気的に接続されていない。
第１の樹脂層１８上には第２の樹脂層２４（例えばソルダーレジスト層）が形成されている。第２の樹脂層２４は、配線２０及び金属層２２に載っている。第２の樹脂層２４には、配線２０（その一部であるランド２１）とオーバーラップする第１の貫通穴２６と、金属層２２の一部を露出させる第２の貫通穴２８と、が形成されている。第２の貫通穴２８は、金属層２２の端部及び金属層２２の端部に隣接する第１の樹脂層１８の一部（金属層２２からの露出部）を、第２の樹脂層２４から露出させるように形成されている。第２の貫通穴２８は、金属層２２の角部を、第２の樹脂層２４から露出させるように形成されている。完成品としての半導体装置において、第２の貫通穴２８は塞がれずに、金属層２２の一部が第２の貫通穴２８から露出する。
第２の樹脂層２４は、金属層２２とオーバーラップする、複数の第３の貫通穴３０をさらに有している。第３の貫通穴３０は、第１の樹脂層１８を露出させない位置に形成されている。すなわち、第３の貫通穴３０の内側全面に金属層２２が位置する。
第１の貫通穴２６内で配線２０上に外部端子３２が設けられている。外部端子３２は、集積回路１２と電気的に接続するための端子（信号端子又は電源端子）である。外部端子３２は、ハンダで形成してもよい。例えばクリームハンダを配線２０（ランド２１）上に設け、これを溶融して表面張力でボール状に形成してもよい。そして、半導体基板１０が半導体ウエハである場合はこれを切断（ダイシング又はスクライビング）して、半導体装置を得ることができる。
複数の第３の貫通穴３０内でそれぞれ金属層２２上に複数の金属端子３４が設けられている。金属端子３４が、複数の第３の貫通穴３０の各々に少なくとも一つ設けられることで、複数の金属端子３４が設けられている。金属端子３４は、電気的に集積回路１２には接続されていない（信号端子又は電源端子）ので、ダミー端子ということもできる。金属端子３４は、外部端子３２と同じ材料で形成し、同じ形状であってもよい。複数の金属端子３４（及び／又は複数の外部端子３２）は、平行な複数の第１の直線Ｌ１と、複数の第１の直線Ｌ１とは直交する相互に平行な複数の第２の直線Ｌ２と、の複数の交点に位置し、第１及び第２の直線Ｌ１，Ｌ２のいずれに沿った列においても隣同士の間隔が均一になるように配列されている。
本実施の形態によれば、配線２０を通じて外部端子３２から熱を伝えるだけでなく、金属層２２にも熱を伝え、金属端子３４からも熱を伝えることで放熱を図ることができ、さらに、第２の貫通穴２８を通して金属層２２からも直接放熱することができる。これによって、半導体装置がマザーボードに実装されたときに、マザーボードに与える熱の影響を減らすことができる。
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る半導体装置を示す図である。図５は、図４に示す半導体装置のＶ−Ｖ線断面図である。本実施の形態では、第２の貫通穴１２８は、金属層１２２の外周縁全体を、第２の樹脂層１２４から露出させるように形成されている。つまり、第２の貫通穴１２８は、リング状に形成されている。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。本実施の形態でも、第２の貫通穴１２８を通して金属層１２２から放熱することができる。
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る半導体装置を示す図である。図７は、図６に示す半導体装置のVII−VII線断面図である。本実施の形態では、第２の貫通穴２２８は、金属層２２２の外周縁よりも内側の領域のみを、第２の樹脂層２２４から露出させるように形成されている。すなわち、金属層２２２の周縁部は全て、第２の樹脂層２２４で覆われている。また、第２の樹脂層２２４をソルダレジストとして使用するため、金属端子３４の周囲にも第２の樹脂層２２４が配置されている。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。本実施の形態でも、第２の貫通穴２２８を通して金属層２２２から放熱することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の第１の実施の形態に係る半導体装置を示す図である。 図１に示す半導体装置のII−II線断面図である。 図１に示す半導体装置のIII−III線断面図である。 本発明の第２の実施の形態に係る半導体装置を示す図である。 図４に示す半導体装置のＶ−Ｖ線断面図である。 本発明の第３の実施の形態に係る半導体装置を示す図である。 図６に示す半導体装置のVII−VII線断面図である。
符号の説明
１０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １８…第１の樹脂層、 １９…側面、 ２０…配線、 ２１…ランド、 ２２…金属層、 ２４…第２の樹脂層、 ２６…第１の貫通穴、 ２８…第２の貫通穴、 ３０…第３の貫通穴、 ３２…外部端子、 ３４…金属端子、 １２２…金属層、 １２４…第２の樹脂層、 １２８…第２の貫通穴、 ２２２…金属層、 ２２４…第２の樹脂層、 ２２８…第２の貫通穴

Claims (6)

  1. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
    前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
    前記第１の樹脂層上に形成された金属層と、
    前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
    前記第１の貫通穴内で前記配線上に設けられた外部端子と、を有し、
    前記第２の貫通穴は、前記金属層の端部及び前記金属層の端部に隣接する前記第１の樹脂層の一部を、前記第２の樹脂層から露出させるように形成されてなる半導体装置。
  2. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
    前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
    前記第１の樹脂層上に形成された金属層と、
    前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
    前記第１の貫通穴内で前記配線上に設けられた外部端子と、を有し、
    前記第２の貫通穴は、前記金属層の外周縁全体を、前記第２の樹脂層から露出させるように形成されてなる半導体装置。
  3. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
    前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
    前記第１の樹脂層上に形成された金属層と、
    前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
    前記第１の貫通穴内で前記配線上に設けられた外部端子と、を有し、
    前記金属層の前記第１の樹脂層と平行な面は多角形をなし、
    前記第２の貫通穴は、前記金属層の角部を、前記第２の樹脂層から露出させるように形成されてなる半導体装置。
  4. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
    前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
    前記第１の樹脂層上に形成された金属層と、
    前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
    前記第１の貫通穴内で前記配線上に設けられた外部端子と、を有し、
    前記第２の樹脂層は前記金属層の外周縁全体を覆っている半導体装置。
  5. 集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された第１の樹脂層と、
    前記電極に電気的に接続され、前記第１の樹脂層上に形成された配線と、
    前記第１の樹脂層上に形成された金属層と、
    前記配線とオーバーラップする第１の貫通穴と、前記金属層の一部を露出させる第２の貫通穴と、が形成された第２の樹脂層と、
    前記第１の貫通穴内で前記配線上に設けられた外部端子と、を有し、
    前記第２の樹脂層は、前記金属層とオーバーラップする第３の貫通穴をさらに有し、
    前記第３の貫通穴内で前記金属層上に設けられた金属端子をさらに有する半導体装置。
  6. 請求項５に記載された半導体装置において、
    前記第２の樹脂層には複数の前記第３の貫通穴が形成され、
    前記金属端子が、前記複数の第３の貫通穴の各々に少なくとも一つ設けられることで、前記金属端子は複数設けられ、
    前記複数の金属端子は、平行な複数の第１の直線と、前記複数の第１の直線とは直交する相互に平行な複数の第２の直線と、の複数の交点に位置し、前記第１及び第２の直線のいずれに沿った列においても隣同士の間隔が均一になるように配列されてなる半導体装置。
JP2007010572A 2007-01-19 2007-01-19 半導体装置 Expired - Fee Related JP4431901B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007010572A JP4431901B2 (ja) 2007-01-19 2007-01-19 半導体装置
US12/015,729 US20080174026A1 (en) 2007-01-19 2008-01-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010572A JP4431901B2 (ja) 2007-01-19 2007-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2008177426A JP2008177426A (ja) 2008-07-31
JP4431901B2 true JP4431901B2 (ja) 2010-03-17

Family

ID=39640459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010572A Expired - Fee Related JP4431901B2 (ja) 2007-01-19 2007-01-19 半導体装置

Country Status (2)

Country Link
US (1) US20080174026A1 (ja)
JP (1) JP4431901B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573632A (en) * 1989-02-23 1996-11-12 Fuji Xerox Co., Ltd. Multilayer printed-circuit substrate, wiring substrate and process of producing the same
CN1146984C (zh) * 1996-10-30 2004-04-21 日立化成工业株式会社 半导体封装用芯片支持基片、半导体装置及其制造方法
KR100411679B1 (ko) * 1999-03-16 2003-12-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
TW515064B (en) * 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
KR20050001930A (ko) * 2003-06-28 2005-01-07 삼성전기주식회사 고밀도 칩 스케일 패키지 및 그 제조 방법
US7830011B2 (en) * 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP4609983B2 (ja) * 2004-04-30 2011-01-12 ルネサスエレクトロニクス株式会社 電極パッドを備える素子
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008177426A (ja) 2008-07-31
US20080174026A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US20090114436A1 (en) Substrate structure
US20160093796A1 (en) Semiconductor device and method for manufacturing the same
JP5193809B2 (ja) 配線基板及びその製造方法
JP6674677B2 (ja) チップ部品およびその製造方法
US7880289B2 (en) Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same
JP2009111279A (ja) 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP4305674B2 (ja) 半導体装置
JP3804797B2 (ja) 半導体装置及びその製造方法
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
JP4431901B2 (ja) 半導体装置
JP2007027482A (ja) 半導体装置及びその製造方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP4273356B2 (ja) 半導体装置の製造方法
TWI666736B (zh) 配線基板的製造方法及配線基板
JP5536388B2 (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP7161904B2 (ja) 半導体装置の製造方法
JP2006303169A (ja) 半導体装置
JP2006269747A (ja) Ｉｃチップ
JP2008177290A (ja) 半導体装置及びその製造方法
JP2006313832A (ja) 半導体装置
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001274295A (ja) 半導体装置およびその製造方法
JP2005093931A (ja) 半導体装置
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees