JP2008177290A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008177290A
JP2008177290A JP2007008314A JP2007008314A JP2008177290A JP 2008177290 A JP2008177290 A JP 2008177290A JP 2007008314 A JP2007008314 A JP 2007008314A JP 2007008314 A JP2007008314 A JP 2007008314A JP 2008177290 A JP2008177290 A JP 2008177290A
Authority
JP
Japan
Prior art keywords
resin layer
wirings
hole
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007008314A
Other languages
English (en)
Inventor
Kazunari Nagata
一成 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007008314A priority Critical patent/JP2008177290A/ja
Publication of JP2008177290A publication Critical patent/JP2008177290A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】本発明は、樹脂層18によって半導体基板10に与える影響を減らすことを目的とする。
【解決手段】半導体装置は、集積回路12に電気的に接続された複数の電極14を有する半導体基板10と、半導体基板10の複数の電極14が形成された面に形成された樹脂層18と、複数の電極14に電気的に接続されて樹脂層18の下に形成された複数の第1の配線24と、樹脂層18上に位置する複数のランド28を含むとともに複数の第1の配線24に電気的に接続する複数の第2の配線26と、を有する。樹脂層18には、隣同士の一対のランド28間に切れ目22が形成されてなる。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関する。
近年、ウエハレベルCSPと呼ばれる、半導体チップ上に配線を形成して外部端子を形成するパッケージが開発されている(特許文献1)。配線の下には樹脂層を形成してあり、半導体装置がマザーボードに実装されたときにマザーボードと半導体チップとの熱膨張係数の差によって配線に生じる応力が分散・吸収されるようになっている。これによって、配線の断線を防止している。しかしながら、樹脂層と半導体チップにも熱膨張係数の差があり、さらに樹脂層が形成されるときの硬化収縮もあって、樹脂層によって半導体チップに応力が生じていた。そのため、半導体チップに物理的な影響があったのみならず、集積回路の特性にも影響を与えていた。
特開2005−183518号公報
本発明は、樹脂層によって半導体基板に与える影響を減らすことを目的とする。
(1)本発明に係る半導体装置は、
集積回路が形成され、前記集積回路に電気的に接続された複数の電極を有する半導体基板と、
前記半導体基板の前記複数の電極が形成された面に形成された樹脂層と、
前記複数の電極に電気的に接続され、前記樹脂層の下に形成された複数の第1の配線と、
前記樹脂層上に位置する複数のランドを含み、前記複数の第1の配線に電気的に接続する複数の第2の配線と、
を有し、
前記樹脂層には、隣同士の一対の前記ランド間に切れ目が形成されてなる。本発明によれば、樹脂層に切れ目が形成されているので、樹脂層の半導体基板との接触面積が小さくなって半導体基板に与える影響を減らすことができる。しかも、切れ目が一対のランド間に形成されているので、ランドに外部端子を設けてマザーボードに接合したときに、マザーボードと半導体基板との熱膨張係数の差によって樹脂層に生じる応力を、切れ目によって吸収することができる。
(2)この半導体装置において、
前記樹脂層には、第1及び第2の貫通穴がさらに形成され、
前記第1の貫通穴は、いずれかの前記第1の配線の一部が露出するように位置し、
前記第2の貫通穴は、全ての前記第1の配線を避けて位置し、
少なくとも1つの前記第2の配線は、前記第1の貫通穴でいずれかの前記第1の配線と接続する第1の部分と、前記第2の貫通穴で前記半導体基板上に位置する第2の部分と、前記第2の部分からいずれかの前記ランドに接続する第3の部分と、を含んでもよい。
(3)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成され、前記集積回路に電気的に接続された複数の電極を有する半導体基板に、前記複数の電極に電気的に接続するように複数の第1の配線を形成する工程と、
(b)前記半導体基板に、前記複数の第1の配線に載るように、かつ、切れ目を有するように樹脂層を形成する工程と、
(c)前記樹脂層上に位置する複数のランドを含み、前記複数の第1の配線に電気的に接続するように、複数の第2の配線を形成する工程と、
を含み、
前記(c)工程で、隣同士の一対の前記ランドを、前記切れ目を挟むように形成する。本発明によれば、樹脂層に切れ目を形成するので、樹脂層の半導体基板との接触面積が小さくなって半導体基板に与える影響を減らすことができる。しかも、切れ目を一対のランド間に形成するので、ランドに外部端子を設けてマザーボードに接合したときに、マザーボードと半導体基板との熱膨張係数の差によって樹脂層に生じる応力を、切れ目によって吸収することができる。
(4)この半導体装置の製造方法において、
前記(b)工程で、前記樹脂層に、いずれかの前記第1の配線の一部を露出させる第1の貫通穴と、全ての前記第1の配線を避ける第2の貫通穴と、をさらに形成し、
前記(c)工程で、少なくとも1つの前記第2の配線を、前記第1の貫通穴でいずれかの前記第1の配線と接続する第1の部分と、前記第2の貫通穴で前記半導体基板上に位置する第2の部分と、前記第2の部分からいずれかの前記ランドに接続する第3の部分と、を含むように形成してもよい。
(半導体装置)
図1は、本発明の実施の形態に係る半導体装置の一部を示す図である。図2は、図1に示す半導体装置のII−II線断面の一部拡大図である。半導体装置は、半導体基板10を有する。半導体基板10は、最終製品としての半導体装置においては半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板10は、集積回路12(半導体チップには1つの集積回路12・半導体ウエハには複数の集積回路12)が形成されている。半導体基板10内に形成された内部配線を介して1つの集積回路12に電気的に接続された複数の電極14を有する。半導体基板10には、各電極14の少なくとも一部が露出する様にパッシベーション膜16が形成されている。
半導体基板10の電極14が形成された面(パッシベーション膜16の表面)に、各電極14の少なくとも一部を避けて樹脂層(応力緩和層)18が形成されている。樹脂層18の側面は傾斜面になっていてもよい。樹脂層18には貫通穴20が形成されている。貫通穴20の内面はテーパ(外方向に広がる傾斜面)が付けられている。貫通穴20は第1の配線24の一部とオーバーラップするように形成されている。樹脂層18は、隣同士の一対のランド28間に切れ目(又はスリット)22を有する。切れ目22は、樹脂層18を貫通している。したがって、切れ目22によって樹脂層18の半導体基板10との接触面積が小さくなるので半導体基板10に与える影響を減らすことができる。切れ目22は、いずれの第1の配線24ともオーバーラップしないように形成されている。切れ目22の内面もテーパ(外方向に広がる傾斜面)が付けられていてもよい。
複数の電極14にそれぞれ電気的に接続されるように複数の第1の配線24が形成されている。複数の第1の配線24は樹脂層18の下(パッシベーション膜16上)に形成されている。第1の配線24の一部が樹脂層18の貫通穴20から露出する。
複数の第1の配線24にそれぞれ電気的に接続するように複数の第2の配線26が形成されている。詳しくは、貫通穴20で、第2の配線26が第1の配線24と電気的に接続(例えば接触又は接合)されている。第2の配線26は、貫通穴20の内面に沿って(接触・密着して)、樹脂層18の上面に至るようになっている。複数の第2の配線26は、それぞれ、樹脂層18上に位置する複数のランド28を含む。第2の配線26を、そのランド28の中央部を除いて覆うように、ソルダレジスト層30が形成されている。樹脂層18上であって、第2の配線26のランド28上に外部端子(ハンダボール)32が設けられる。
本実施の形態では、樹脂層18の切れ目22が一対のランド28間に形成されている。したがって、ランド28に外部端子32を設けてマザーボード(図示せず)に接合したときに、マザーボードと半導体基板10との熱膨張係数の差によって樹脂層18に生じる応力を、切れ目22によって吸収することができる。
(半導体装置の製造方法)
本実施の形態に係る半導体装置の製造方法では、半導体基板(例えばSi(シリコン)からなる半導体ウエハ)10を使用する。半導体基板10には集積回路12を形成する。詳しくは、半導体基板10の一方の面に、周知の半導体プロセスによって集積回路12を形成する。集積回路12は、半導体基板10の一方の表層に作りこまれる。また、集積回路12に電気的に接続されるように電極14を形成し、電極14の少なくともが露出する様にパッシベーション膜16を形成する。言い換えると、集積回路12から接続された内部配線のうち、パッシベーション膜16から露出する部分が電極14である。パッシベーション膜16は無機材料(例えばSiO等の無機酸化物)で形成されてもよい。
半導体基板10に、複数の電極14に電気的に接続するように複数の第1の配線24を形成する。複数の第1の配線24はパッシベーション膜16上に形成する。
半導体基板10に、複数の第1の配線24に載るように、かつ、切れ目22を有するように樹脂層(応力緩和層)18を形成する。切れ目22は、第1の配線24とはオーバーラップしないように形成する。樹脂層18は、半導体基板10の電極14が形成された面に電極14の少なくとも一部を避けるように形成する。さらに、樹脂層18は、貫通穴20を有するように形成する。貫通穴20は、第1の配線24の一部上に形成する。感光性樹脂によってフォトリソグラフィを適用して樹脂層18を形成してもよい。熱硬化性樹脂を使用して樹脂層18を形成してもよい。樹脂前駆体層を形成してから、その一部を除去して切れ目22及び貫通穴20を形成することができる。樹脂層18は、その底面と側面との角度が鋭角になるように、側面が傾斜していてもよい。貫通穴20及び切れ目22の内面もテーパ(外方向に広がる傾斜面)が付けられていてもよい。側面又は内面の傾斜は、熱硬化性樹脂前駆体の熱収縮によって形成される。樹脂層18を、後述する半導体基板10の切断ラインを避けて形成すれば、カッタ(又はスクライバ)の目詰まりを防止することができる。樹脂層18の表面は、ドライエッチングなどによって粗面加工しておく。
樹脂層18上に、複数のランド28を含み、複数の第1の配線24に電気的に接続するように、複数の第2の配線26を形成する。詳しくは、樹脂層18の貫通穴20内で第1の配線24に接触するように第2の配線26を形成する。第2の配線26は、隣同士の一対のランド28が切れ目22を挟むように形成する。
そして、ランド28の中央部が露出するようにソルダレジスト層30を形成して、ランド28上に外部端子32を形成する。外部端子32は、ハンダで形成してもよい。例えばクリームハンダをランド28上に設け、これを溶融して表面張力でボール状に形成してもよい。そして、半導体基板10が半導体ウエハである場合はこれを切断(ダイシング又はスクライビング)して、半導体装置を得ることができる。
(第1の変形例)
図3は、本発明の実施の形態に係る半導体装置の第1の変形例を示す図である。図3では、樹脂層118には、上述した切れ目(図示せず)に加えて、第1及び第2の貫通穴120,122が形成されている。第1及び第2の貫通穴120,122についての、その他の詳細は貫通穴20について説明した内容が該当する。
第1の貫通穴120は、いずれかの第1の配線124の一部が露出するように位置している。第2の貫通穴122は、全ての第1の配線124を避けて位置している。少なくとも1つの第2の配線126は、第1の貫通穴120でいずれかの第1の配線124と接続する第1の部分129と、第2の貫通穴122で半導体基板10(例えばパッシベーション膜16)上に位置(接触)する第2の部分130と、第2の部分130からいずれかのランド128に接続する第3の部分132と、を含む。第1及び第2の配線124,126についての、その他の詳細は第1及び第2の配線24,26について説明した内容が該当する。
この半導体装置の製造方法では、樹脂層118に、いずれかの第1の配線124の一部を露出させる第1の貫通穴120と、全ての第1の配線124を避ける第2の貫通穴122と、を形成する。少なくとも1つの第2の配線126を、第1の貫通穴120でいずれかの第1の配線124と接続する第1の部分129と、第2の貫通穴122で半導体基板10上に位置する第2の部分130と、第2の部分130からいずれかのランド128に接続する第3の部分132と、を含むように形成する。本変形例によれば、第2の配線126が、第2の貫通穴122内を通ることで立体的に(樹脂層118の厚み方向に)屈曲するので、張力が加えられても変形することで対応でき、断線しにくくなっている。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。
(第2の変形例)
図4は、本発明の実施の形態に係る半導体装置の第2の変形例を示す図である。上述した図1に示す例では、複数の切れ目22(スリット)が形成されており、複数の切れ目22が、それぞれ、複数対のランド28間に位置している。これに対して、図4に示す例では、切れ目222の一部が一対のランド228間に位置し、その切れ目222の他の一部が他の一対のランド228間に位置している。すなわち、1つの切れ目222は、隣り合う複数対のランド228間にそれぞれ位置する複数の部分を有している。言い換えると、図4に示す切れ目222は、図1に示す複数の切れ目(スリット)22が一体的に連続したものである。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。
(第3の変形例)
図5は、本発明の実施の形態に係る半導体装置の第3の変形例を示す図である。図1又は図4に示す例では切れ目22,222が樹脂層18,218を切断していない(スリットを形成している)が、図5に示す例では、切れ目322によって樹脂層318が複数の部分に分離されている。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。
(第4の変形例)
図6は、本発明の実施の形態に係る半導体装置の第4の変形例を示す図である。図6に示す例では、樹脂層418が、第1の配線424を覆う部分442と、ランド428の下に位置する部分444と、を有し、両者は分離されている。また、樹脂層418の、第1の配線424を覆う部分442は、第1の配線424(その上面及び側面)を覆うのに必要な、ほぼ最小限の大きさに止めてあり、第1の配線424の相似形状になっていてもよい。同様に、樹脂層418の、ランド428の下に位置する部分444は、ランド428の下面全体を支持するのに必要な、ほぼ最小限の大きさに止めてあり、ランド428の相似形状になっていてもよい。その他の構成及び製造方法は、上記実施の形態で説明した内容を適用することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態に係る半導体装置を示す図である。 図2は、図1に示す半導体装置のII−II線断面の拡大図である。 図3は、本発明の実施の形態に係る半導体装置の第1の変形例を示す図である。 図4は、本発明の実施の形態に係る半導体装置の第2の変形例を示す図である。 図5は、本発明の実施の形態に係る半導体装置の第3の変形例を示す図である。 図6は、本発明の実施の形態に係る半導体装置の第4の変形例を示す図である。
符号の説明
10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 18…樹脂層、 20…貫通穴、 24…第1の配線、 26…第2の配線、 28…ランド、 30…ソルダレジスト層、 32…外部端子、 118…樹脂層、 120…第1の貫通穴、 124…第1の配線、 126…第2の配線、 128…ランド、 129…第1の部分、 130…第2の部分、 132…第3の部分、 318…樹脂層、 418…樹脂層、 424…第1の配線、 428…ランド、 442…部分、 444…部分

Claims (4)

  1. 集積回路が形成され、前記集積回路に電気的に接続された複数の電極を有する半導体基板と、
    前記半導体基板の前記複数の電極が形成された面に形成された樹脂層と、
    前記複数の電極に電気的に接続され、前記樹脂層の下に形成された複数の第1の配線と、
    前記樹脂層上に位置する複数のランドを含み、前記複数の第1の配線に電気的に接続する複数の第2の配線と、
    を有し、
    前記樹脂層には、隣同士の一対の前記ランド間に切れ目が形成されてなる半導体装置。
  2. 請求項1に記載された半導体装置において、
    前記樹脂層には、第1及び第2の貫通穴がさらに形成され、
    前記第1の貫通穴は、いずれかの前記第1の配線の一部が露出するように位置し、
    前記第2の貫通穴は、全ての前記第1の配線を避けて位置し、
    少なくとも1つの前記第2の配線は、前記第1の貫通穴でいずれかの前記第1の配線と接続する第1の部分と、前記第2の貫通穴で前記半導体基板上に位置する第2の部分と、前記第2の部分からいずれかの前記ランドに接続する第3の部分と、を含む半導体装置。
  3. (a)集積回路が形成され、前記集積回路に電気的に接続された複数の電極を有する半導体基板に、前記複数の電極に電気的に接続するように複数の第1の配線を形成する工程と、
    (b)前記半導体基板に、前記複数の第1の配線に載るように、かつ、切れ目を有するように樹脂層を形成する工程と、
    (c)前記樹脂層上に位置する複数のランドを含み、前記複数の第1の配線に電気的に接続するように、複数の第2の配線を形成する工程と、
    を含み、
    前記(c)工程で、隣同士の一対の前記ランドを、前記切れ目を挟むように形成する半導体装置の製造方法。
  4. 請求項3に記載された半導体装置の製造方法において、
    前記(b)工程で、前記樹脂層に、いずれかの前記第1の配線の一部を露出させる第1の貫通穴と、全ての前記第1の配線を避ける第2の貫通穴と、をさらに形成し、
    前記(c)工程で、少なくとも1つの前記第2の配線を、前記第1の貫通穴でいずれかの前記第1の配線と接続する第1の部分と、前記第2の貫通穴で前記半導体基板上に位置する第2の部分と、前記第2の部分からいずれかの前記ランドに接続する第3の部分と、を含むように形成する半導体装置の製造方法。
JP2007008314A 2007-01-17 2007-01-17 半導体装置及びその製造方法 Withdrawn JP2008177290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007008314A JP2008177290A (ja) 2007-01-17 2007-01-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007008314A JP2008177290A (ja) 2007-01-17 2007-01-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008177290A true JP2008177290A (ja) 2008-07-31

Family

ID=39704111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007008314A Withdrawn JP2008177290A (ja) 2007-01-17 2007-01-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008177290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181859A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181859A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI556379B (zh) 半導體封裝件及其製法
TW201535551A (zh) 晶片封裝體及其製造方法
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
TWI594382B (zh) 電子封裝件及其製法
JP2008210827A (ja) 半導体装置および配線基板、ならびにそれらの製造方法
JP5361264B2 (ja) 半導体装置
JP2008205078A (ja) 半導体装置及びその製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2007027482A (ja) 半導体装置及びその製造方法
JP2008177290A (ja) 半導体装置及びその製造方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
TWI624020B (zh) 電子封裝件及其製法
TWI666736B (zh) 配線基板的製造方法及配線基板
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
US8742575B2 (en) Semiconductor device and fabrication method thereof
TW201541605A (zh) 堆疊式封裝件及其製法
JP4305674B2 (ja) 半導体装置
JP4273356B2 (ja) 半導体装置の製造方法
JP2006318989A (ja) 半導体装置
JP4987683B2 (ja) 半導体装置およびその製造方法
JP4431901B2 (ja) 半導体装置
JP2007123426A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406