JP2007123426A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007123426A
JP2007123426A JP2005311476A JP2005311476A JP2007123426A JP 2007123426 A JP2007123426 A JP 2007123426A JP 2005311476 A JP2005311476 A JP 2005311476A JP 2005311476 A JP2005311476 A JP 2005311476A JP 2007123426 A JP2007123426 A JP 2007123426A
Authority
JP
Japan
Prior art keywords
semiconductor device
photosensitive resin
manufacturing
external terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005311476A
Other languages
English (en)
Inventor
Kazunari Nagata
一成 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005311476A priority Critical patent/JP2007123426A/ja
Publication of JP2007123426A publication Critical patent/JP2007123426A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置及びこれを効率よく製造する方法を提供する。
【解決手段】半導体装置の製造方法は、複数の外部端子50を有する半導体モジュール100を用意する工程と、半導体モジュール100に、ポジ型の感光性樹脂60を、外部端子50を連続的に覆うように設ける工程と、露光処理及び現像処理を行って感光性樹脂60の一部を除去し、互いに独立して配置された複数の樹脂層70を、それぞれが、いずれかの外部端子50の基端部を覆い、かつ、上端部を露出させるように形成する工程と、を含む。感光性樹脂60は、外部端子50の上端部を覆う第1の部分61と、基端部を覆う第2の部分62と、第2の部分よりも外側の第3の部分63とを含むように形成する。露光処理によって、第1及び第3の部分61,63のみにおいて、感光性樹脂60を底面まで感光させる。そして、現像処理によって、第1及び第3の部分61,63を除去する。
【選択図】図3

Description

本発明は、半導体装置及びその製造方法に関する。
半導体基板に外部端子が形成された半導体装置が知られている。そして、このタイプの半導体装置では、外部端子の根元を補強するために補強層を形成することが知られている。当該補強層は、特に、半導体装置がマザーボード等に実装された後に、外部端子の根元を補強するための役割を果たす。詳しくは、半導体基板とマザーボードとの膨張係数が異なる場合などには、半導体装置をマザーボードに実装した後に、外部端子の根元に応力が集中することが考えられる。補強層は、この場合に、外部端子の破損を防止する役割を果たすことができる。
ところで、一般的に、補強層は樹脂によって形成されるが、樹脂層は内部応力を発生させる。そして、樹脂層の体積が大きくなると、内部応力は大きくなる。半導体装置の信頼性をさらに高めるためには、補強層を、大きな内部応力を発生させない構造とすることが好ましい。
国際公開第01/071805号パンフレット
本発明の目的は、信頼性の高い半導体装置及びこれを効率よく製造する方法を提供することにある。
(1)本発明に係る半導体装置の製造方法は、半導体基板と、前記半導体基板上に形成された複数の外部端子と、を含む半導体モジュールを用意する工程と、
前記半導体モジュールに、ポジ型の感光性樹脂を、前記複数の外部端子を連続的に覆うように設ける工程と、
露光処理及び現像処理を行って前記感光性樹脂の一部を除去し、互いに分離して配置されてなる複数の樹脂層を、それぞれが、対応するいずれか1つの前記外部端子の基端部を覆い、かつ、上端部を露出させるように形成する工程と、
を含み、
前記感光性樹脂を、それぞれの前記外部端子の前記上端部を覆う第1の部分と、前記外部端子の前記基端部を覆う第2の部分と、前記第2の部分よりも外側の第3の部分とを含むように形成し、
前記露光処理によって、前記第1及び第3の部分のみにおいて、前記感光性樹脂を底面まで感光させ、
前記現像処理によって、前記第1及び第3の部分を除去する。本発明によると、外部端子の根元を補強することが可能で、かつ、内部応力が小さい樹脂層を有する、信頼性の高い半導体装置を効率よく製造することができる。
(2)この半導体装置の製造方法において、
前記感光性樹脂を、前記第2の部分が、前記第1及び第3の部分よりも厚くなるように形成してもよい。
(3)この半導体装置の製造方法において、
前記外部端子は、基端面と平行な平面で切断した断面が、前記基端面よりも大きくなる部分を有してもよい。
(4)この半導体装置の製造方法において、
前記外部端子で光を遮ることによって、前記感光性樹脂の前記第2の部分で感光反応が起こらないように前記露光処理を行ってもよい。
(5)この半導体装置の製造方法において、
前記露光処理を、前記感光性樹脂を覆うマスクを利用せずに行ってもよい。
(6)本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成された複数の外部端子と、
互いに分離して配置された複数の樹脂層と、
を含み、
それぞれの前記複数の樹脂層は、対応するいずれか1つの前記外部端子の基端部を覆うように、かつ、上端部を露出させるように形成されてなる。本発明によると、外部端子の根元を補強することが可能で、かつ、内部応力が小さい樹脂層を有する、信頼性の高い半導体装置を提供することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1〜図4は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図1に示す、半導体モジュール100を用意する工程を含む。図1は、半導体モジュール100の断面の一部拡大図である。以下、半導体モジュール100の構造について説明する。
半導体モジュール100は、図1に示すように、半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10の全体形状は特に限定されるものではないが、例えば、ウエハ状をなしていてもよい。ウエハ状の半導体基板10は、複数の半導体装置となる領域を含んでいてもよい。ただし、半導体基板10は、チップ状をなしていてもよい。半導体基板10は、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12を有する。集積回路12は、半導体装置となる領域毎に形成されていてもよい。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、半導体基板10は複数の電極14を有する。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を含めて、電極14と称してもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。さらに、半導体基板10は、パッシベーション膜16を有してもよい。パッシベーション膜16はそれぞれの電極14(例えば、電極14の中央部であってもよい)を露出させる開口を有する。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂等で形成してもよい。
半導体モジュール100は、樹脂層20を含んでいてもよい。樹脂層20は、半導体基板10上(パッシベーション膜16上)に形成されてなる。樹脂層20は、電極14を避ける(露出させる)ように形成されてなる。図1に示すように、樹脂層20は、半導体基板10の端部を避けて中央部に形成されていてもよい。樹脂層20は、応力緩和機能を有してもよい。樹脂層20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。樹脂層20は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成することができる。
半導体モジュール100は、導電パッド30を含んでいてもよい。導電パッド30は、図1に示すように、樹脂層20上に形成されていてもよい。導電パッド30は、電極14と電気的に接続されていてもよい。すなわち、導電パッド30は、電極14上から引き出されて樹脂層20上に至るように形成された導電パターン32の一部であってもよい。なお、導電パッド30は、ランド状に拡がった形状をなしていてもよい。
半導体モジュール100は、図1に示すように、レジスト層40を有してもよい。レジスト層40は、導電パターン32の少なくとも一部を覆っている。レジスト層40には、導電パッド30の中央部を露出させる開口が形成されていてもよい。このとき、レジスト層40は、導電パッド30の周縁部を覆ってもよい。
半導体モジュール100は、図1に示すように、半導体基板10上に形成された複数の外部端子50を含む。外部端子50は、導電パッド30と電気的に接続されてなる。外部端子50は、導電パッドと電気的に接続された導電部材55の一部を指していてもよい。外部端子50は、導電部材55のうち、レジスト層40から露出した部分(レジスト層40上に突出した部分)を指していてもよい。例えば、外部端子50は、レジスト層40の開口に充填された接続部52を介して、導電パッド30と電気的に接続されていてもよい。このとき、外部端子50の基端面54の一部は、接続部52と対向していてもよい。また、外部端子50の基端面54の他の一部は、レジスト層40と対向していてもよい。なお、導電部材55は、一体的に形成されていてもよい。すなわち、外部端子50と接続部52とは一体的に形成されていてもよい。外部端子50は、基端面54と平行な平面で切断した断面形状が、基端面54から先端面に向かって、連続的に小さくなる形状をなしていてもよい。外部端子50は、例えば、半球状をなしていてもよい。なお、外部端子50(導電部材55)の材料は特に限定されるものではないが、例えば、はんだを利用してもよい。
半導体モジュール100は、以上の構成をなしていてもよい。なお、半導体モジュール100を製造する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。
本実施の形態に係る半導体装置の製造方法は、図2(A)〜図2(C)に示すように、半導体モジュール100に、ポジ型の感光性樹脂60を、複数の外部端子50を連続的に覆うように設けることを含む。ここで、図2(A)は、図1に示す半導体モジュール100に感光性樹脂60を設けた様子を示す図である。また、図2(B)は、図2(A)の一部拡大図である。そして、図2(C)は、半導体モジュール100に感光性樹脂60が設けられた様子を示す上視図である。なお、図2(C)において、破線は外部端子50を示し、一点鎖線は、第1の部分61、第2の部分62、及び、第3の部分63の境界を示す。
本実施の形態に係る半導体装置の製造方法では、感光性樹脂60を、図2(A)〜図2(C)に示すように、それぞれの外部端子50の上端部(上面)を覆う第1の部分61と、外部端子50の基端部を覆う第2の部分62と、第2の部分62よりも外側の第3の部分63とを含むように形成する。なお、第2の部分62は、第1の部分61よりも外側の部分であってもよい。
本実施の形態に係る半導体装置の製造方法では、図2(A)及び図2(B)に示すように、感光性樹脂60を、第2の部分62の厚みが、第1及び第3の部分61,63よりも厚くなるように形成してもよい。逆に言うと、第1及び第3の部分61,63よりも厚みが厚い部分を指して、第2の部分62と称してもよい。ここで、感光性樹脂60(第1の部分61及び第2の部分62並びに第3の部分63)の厚みとは、感光性樹脂60の、半導体基板10の厚み方向への幅を指していてもよい。例えば、第1の部分61の厚みとは、第1の部分61(感光性樹脂60)の表面から外部端子50の上端面までの、半導体基板10の厚み方向への幅(図2(B)における距離D)を指していてもよい。あるいは、感光性樹脂60の厚みとは、感光性樹脂60の、後述する露光処理で照射される光の進行方向(指向方向)の幅を指していてもよい。感光性樹脂60の厚みは、例えば、感光性樹脂60の粘度や、レジスト層40及び外部端子50との親和性、あるいは、感光性樹脂60の使用量を調整することで制御してもよい。
感光性樹脂60は、外部端子50をすべて覆うように形成してもよい。また、感光性樹脂60は、レジスト層40をすべて覆うように形成してもよい。このとき、感光性樹脂60は、半導体モジュール100の外部端子50が形成された面をすべて覆うように設けてもよい。
本実施の形態に係る半導体装置の製造方法は、図3(A)〜図3(C)に示すように、露光現像処理を行って感光性樹脂60の一部を除去して、相互に分離(独立)して配置される複数の樹脂層70を形成することを含む。樹脂層70は、それぞれが、対応するいずれか1つの外部端子50の基端部を覆い、かつ、上端部を露出させるように形成する。以下、この工程について説明する。
はじめに、感光性樹脂60に露光処理を行う。具体的には、図3(A)に示すように、感光性樹脂60に、光200を照射する。光200は、例えば紫外光であってもよい。光200は、強い直進性を示す光であってもよい。このとき、光200は、感光性樹脂60の厚み方向(半導体基板10の厚み方向)に指向性を示す光であってもよい。当該露光処理では、図3(A)に示すように、光200を、感光性樹脂60の表面から照射してもよい。この場合、感光性樹脂60では、表面から底面に向かって感光反応が進んでいく。ここで、感光性樹脂60の底面とは、感光性樹脂60の半導体基板10と対向する面である。また、感光性樹脂60の表面とは、感光性樹脂60の、底面とは反対側の面である。なお、本工程では、感光性樹脂60(特に、第2の部分62)への光200の照射を妨げるための他の部材(マスク)を利用することなく、露光処理を行ってもよい。これによると、半導体装置を効率よく製造することができる。但し、マスクを利用して本工程を行ってもよい。
当該露光処理によって、図3(B)に示すように、第1及び第3の部分61,63のみにおいて、感光性樹脂60を底面まで感光させる。言い換えると、露光処理は、感光性樹脂60の感光反応領域が、第1及び第3の部分61,63のみにおいて、感光性樹脂60の表面から底面に至るように行ってもよい。すなわち、当該露光処理は、第2の部分62において、感光性樹脂60の底面が感光しないように行う。
そして、現像処理を行って、第1及び第3の部分61,63を除去する。例えば、感光性樹脂60を現像液に浸すことによって、感光性樹脂60のうち、感光反応した領域を除去してもよい(図3(C)参照)。最後に、パターニングされた感光性樹脂を硬化(重合)させて、図3(C)に示す、樹脂層70を形成してもよい。
本実施の形態に係る半導体装置では、感光性樹脂60として、ポジ型の材料を利用する。すなわち、感光性樹脂60は、光200が照射されることによって感光反応し、現像液への溶解性が高くなる性質を示す。そして、光200を感光性樹脂60の表面から照射することで、感光性樹脂60の感光反応は、感光性樹脂60の表面から底面に向かって進行させることができる。そのため、露光処理を、感光反応が、第1及び第3の部分61,63において感光性樹脂60の底面(底部)に至るように行えば、現像処理によって、第1及び第3の部分61,63を、すべて除去することができる。また、第2の部分62の底面(底部)が感光反応しないように露光処理を行うことで、第2の部分62の底部が残るように、現像処理がなされる。すなわち、ポジ型の感光性の樹脂を利用することで、感光性樹脂60を、容易かつ効率よくパターニングすることができる。
特に、第2の部分62が、第1及び第3の部分61,63よりも厚くなるように形成されている場合には、両者の厚みの違いを利用して、第2の部分62の底部が感光反応しないように露光処理を行ってもよい。詳しくは、第1及び第3の部分61,63において感光性樹脂60の底部が感光反応するように、かつ、第2の部分62において感光性樹脂の底部が感光反応しないように、光200のエネルギーや照射時間を調整して、露光処理を行ってもよい。これによると、マスクを利用せずに感光性樹脂60をパターニングすることができるため、半導体装置を効率よく製造することができる。
なお、本実施の形態に係る半導体装置の製造方法によると、感光性樹脂60から第1の部分61が除去されるため、外部端子50の上端部が露出するように樹脂層70を形成することができる。また、感光性樹脂60から第3の部分63が除去されるため、複数の樹脂層70を、相互に分離(独立)するように形成することができる。さらに、第2の部分62の底部が残るように感光性樹脂60がパターニングされることから、外部端子50の基端部を覆うように、樹脂層70を形成することができる。
本実施の形態に係る半導体装置の製造方法は、さらに、検査工程や、半導体基板10を切断する工程を含んでいてもよい。これにより、図4に示す、半導体装置1を製造してもよい。但し、半導体基板10を切断する前の状態を指して、半導体装置と称してもよい。
本実施の形態に係る半導体装置の製造方法によると、信頼性の高い半導体装置を、効率よく製造することが可能になる。以下、その効果について説明する。
外部端子と、該外部端子の基端部(根元)を補強するための補強層とを有する半導体装置が知られている。当該補強層は、マザーボード等に実装された半導体装置の外部端子に応力がかかった場合に、外部端子(特に外部端子の根元部)を補強する役割を担う部材である。特に、半導体基板とマザーボードとの熱膨張係数に差があるときには、実装後の半導体装置の信頼性を確保するために重要な役割を果たす。このタイプの半導体装置の信頼性を高めるためには、補強層が、大きな内部応力を発生させない構造をなしていることが好ましい。補強層は、通常樹脂層であり、その体積が大きいほど、内部応力が大きくなる。逆に言うと、補強層の体積を小さくすることができれば、補強層の内部応力が小さくなり、半導体装置の信頼性を高めることができる。
ところで、半導体装置1では、複数の樹脂層70が、互いに分離して(独立して)配置されてなる。また、半導体装置1では、複数の樹脂層70が、それぞれ、対応するいずれか1つの外部端子50の基端部を覆うように、かつ、上端部を露出させるように形成されてなる。このことから、樹脂層70によると、個々の樹脂層の体積を小さくすることができるとともに、外部端子50の基端部を保護する役割を十分果たすことができる。まとめると、本実施の形態に係る半導体装置の製造方法によると、外部端子50の基端部(根元部)を補強することが可能で、かつ、体積の小さい(内部応力が小さい)樹脂層70を有する信頼性の高い半導体装置1を、効率よく製造することができる。
半導体装置1は、図4に示すように、半導体基板10(半導体チップ11)と、半導体基板10上に形成された複数の外部端子50と、互いに分離して配置された複数の樹脂層70と、を含む。そして、半導体装置1では、それぞれの樹脂層70は、対応するいずれか1つの外部端子50の基端部を覆うように、かつ、上端部(上面)を露出させるように形成されてなる。樹脂層70を、根元補強層と称してもよい。そして、図5には、半導体装置1が実装された回路基板1000を、図6には、半導体装置1を有する電子機器であるノート型パーソナルコンピュータ2000を、それぞれ示す。
(第2の実施形態)
図7(A)〜図7(D)は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図7(A)に示す、半導体モジュール101を用意することを含む。半導体モジュール101は、外部端子80を含む。外部端子80は、半導体基板10上に設けられてなる。外部端子80は、基端面82が半導体基板10と対向するように設けられてなる。外部端子80は、基端面82が、半導体基板10導電パッド(電極であってもよい)と対向して電気的に接続されていてもよい。外部端子80は、基端面82と平行な平面(半導体基板10の表面と平行な平面、あるいは、露光工程で照射される光の進行方向と直交する平面であってもよい)で切断した断面が、基端面82よりも大きくなる部分を有する形状をなす。
本実施の形態に係る半導体装置の製造方法は、図7(B)に示すように、半導体モジュール101に、ポジ型の感光性樹脂90を設けることを含む。感光性樹脂90は、外部端子80の上端部を覆う第1の部分91と、外部端子80の基端部を覆う第2の部分92と、第2の部分92の外側に配置された第3の部分93とを含むように形成する。第1及び第2の領域91,92は、外部端子80とオーバーラップする領域内に形成された部分であってもよい。そして、感光性樹脂90の第3の部分93は、外部端子80よりも外側の部分であってもよい。
本実施の形態に係る半導体装置の製造方法は、露光現像処理を行って第1及び第3の部分91,93を除去し、パターニングされた感光性樹脂90(第2の部分92)を硬化させることによって、図7(D)に示す、樹脂層95を形成することを含んでいてもよい。
本実施の形態に係る半導体装置の製造方法によると、第2の部分92への光の照射を、外部端子80によって遮ることができる。すなわち、外部端子80で光を遮ることによって、図7(C)に示すように、感光性樹脂90の第2の部分92で感光反応が起こらないように露光処理を行うことができる。そのため、光を遮断するための他の部材(マスク)を利用することなく、第2の部分92に光が照射されることを防止することができる。そのため、感光性樹脂90の形状や、露光処理で照射する光のエネルギーや照射時間を厳密に調整することなく、第2の部分92が感光反応しないように露光処理を行うことができる。そのため、信頼性の高い半導体装置を効率よく製造することが可能になる。なお、本実施の形態に係る半導体装置の製造方法では、感光性樹脂90は、図7(B)に示すように、表面が平坦面になるように形成してもよい。
なお、本発明は、電子モジュールに適用してもよい。例えば、外部端子80が形成された配線基板に対して、本発明を適用してもよい。このとき、配線基板を、インターポーザと称してもよい。本発明を電子モジュールに適用した場合でも、信頼性の高い電子モジュールを効率よく製造することが可能になる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図2(A)〜図2(C)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図3(A)〜図3(C)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図4は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図5は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図6は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図7(A)〜図7(D)は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
1…半導体装置、 10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…樹脂層、 30…導電パッド、 32…導電パターン、 40…レジスト層、 50…外部端子、 52…接続部、 54…基端面、 55…導電部材、 60…感光性樹脂、 61…第1の部分、 62…第2の部分、 63…第3の部分、 70…樹脂層、 80…外部端子、 82…基端面、 90…感光性樹脂、 91…第1の部分、 92…第2の部分、 93…第3の部分、 95…樹脂層、 100…半導体モジュール、 101…半導体モジュール

Claims (6)

  1. 半導体基板と、前記半導体基板上に形成された複数の外部端子と、を含む半導体モジュールを用意する工程と、
    前記半導体モジュールに、ポジ型の感光性樹脂を、前記複数の外部端子を連続的に覆うように設ける工程と、
    露光処理及び現像処理を行って前記感光性樹脂の一部を除去し、互いに分離して配置されてなる複数の樹脂層を、それぞれが、対応するいずれか1つの前記外部端子の基端部を覆い、かつ、上端部を露出させるように形成する工程と、
    を含み、
    前記感光性樹脂を、それぞれの前記外部端子の前記上端部を覆う第1の部分と、前記外部端子の前記基端部を覆う第2の部分と、前記第2の部分よりも外側の第3の部分とを含むように形成し、
    前記露光処理によって、前記第1及び第3の部分のみにおいて、前記感光性樹脂を底面まで感光させ、
    前記現像処理によって、前記第1及び第3の部分を除去する半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記感光性樹脂を、前記第2の部分が、前記第1及び第3の部分よりも厚くなるように形成する半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記外部端子は、基端面と平行な平面で切断した断面が、前記基端面よりも大きくなる部分を有する半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記外部端子で光を遮ることによって、前記感光性樹脂の前記第2の部分で感光反応が起こらないように前記露光処理を行う半導体装置の製造方法。
  5. 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
    前記露光処理を、前記感光性樹脂を覆うマスクを利用せずに行う半導体装置の製造方法。
  6. 半導体基板と、
    前記半導体基板上に形成された複数の外部端子と、
    互いに分離して配置された複数の樹脂層と、
    を含み、
    それぞれの前記複数の樹脂層は、対応するいずれか1つの前記外部端子の基端部を覆うように、かつ、上端部を露出させるように形成されてなる半導体装置。
JP2005311476A 2005-10-26 2005-10-26 半導体装置及びその製造方法 Withdrawn JP2007123426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005311476A JP2007123426A (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311476A JP2007123426A (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007123426A true JP2007123426A (ja) 2007-05-17

Family

ID=38146965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311476A Withdrawn JP2007123426A (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007123426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059819A (ja) * 2007-08-30 2009-03-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8779576B2 (en) 2010-05-07 2014-07-15 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059819A (ja) * 2007-08-30 2009-03-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8779576B2 (en) 2010-05-07 2014-07-15 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US9806014B2 (en) Interposer with beyond reticle field conductor pads
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4206885B2 (ja) 半導体装置の製造方法
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
JP2004304151A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2008047732A (ja) 半導体装置及びその製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3804797B2 (ja) 半導体装置及びその製造方法
WO2011078319A1 (ja) 半導体装置,半導体ウエハ,及び半導体装置の製造方法
JP2007123426A (ja) 半導体装置及びその製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
TWI666736B (zh) 配線基板的製造方法及配線基板
JP2007115958A (ja) 半導体装置
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US9596767B2 (en) Electronic component, method of manufacturing electronic component, and electronic device
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004172163A (ja) 半導体装置及びその製造方法
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3928729B2 (ja) 半導体装置
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304153A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106