JP3918941B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3918941B2
JP3918941B2 JP2003385421A JP2003385421A JP3918941B2 JP 3918941 B2 JP3918941 B2 JP 3918941B2 JP 2003385421 A JP2003385421 A JP 2003385421A JP 2003385421 A JP2003385421 A JP 2003385421A JP 3918941 B2 JP3918941 B2 JP 3918941B2
Authority
JP
Japan
Prior art keywords
resin layer
layer
semiconductor device
recess
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003385421A
Other languages
English (en)
Other versions
JP2004304153A (ja
Inventor
輝直 花岡
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003385421A priority Critical patent/JP3918941B2/ja
Priority to CNB2004100284438A priority patent/CN1301541C/zh
Priority to US10/801,110 priority patent/US6894394B2/en
Publication of JP2004304153A publication Critical patent/JP2004304153A/ja
Application granted granted Critical
Publication of JP3918941B2 publication Critical patent/JP3918941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の製造プロセスでは、配線上に樹脂層（例えばソルダレジスト層）を形成し、樹脂層に開口を形成し、配線の開口からの露出部上に外部端子（例えばハンダボール）が設けることがある。従来のプロセスでは、樹脂層に開口を形成してから外部端子を設けるまでの間に、樹脂層を硬化させる。この硬化工程では、配線の開口からの露出部が不活性化される（例えば酸化膜が形成される）。したがって、活性化工程（例えば酸化膜の除去工程）がさらに必要であった。
本発明は、配線の活性化工程をなくしてプロセスを簡略化することを目的とする。
国際公開第ＷＯ９８／３２１７０号パンフレット
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成されており、前記集積回路に電気的に接続したパッドを含む半導体基板に、前記パッドと電気的に接続する配線層を形成すること、
（ｂ）前記配線層を覆うように樹脂層を形成すること、
（ｃ）前記樹脂層の前記配線層とオーバーラップする領域に、第１の方法によって凹部を形成すること、
（ｄ）前記凹部を有する前記樹脂層を硬化させること、
（ｅ）前記第１の方法とは異なる第２の方法によって、前記凹部の底部を除去して、前記樹脂層に貫通穴を形成すること、及び、
（ｆ）前記配線層の前記貫通穴からの露出部上に外部端子を設けること、
を含む。本発明によれば、樹脂層を硬化させるときに、樹脂層には凹部が形成されてはいるが、配線層が露出していないので、配線層の不活性化を防止することができる。
（２）この半導体装置の製造方法において、
前記（ｂ）工程で、前記樹脂層を、熱硬化性樹脂前駆体によって形成し、
前記（ｄ）工程で、前記熱硬化性樹脂前駆体を加熱してもよい。
（３）この半導体装置の製造方法において、
前記（ｂ）工程で、前記樹脂層を、放射線に感応する樹脂前駆体によって形成し、
前記第１の方法は、前記樹脂前駆体への前記放射線の照射及び現像を含んでもよい。
（４）この半導体装置の製造方法において、
前記第２の方法は、ドライエッチングであってもよい。
（５）この半導体装置の製造方法において、
前記樹脂層を、ソルダレジストから形成してもよい。
（６）本発明に係る半導体装置は、上記方法によって製造されてなる。
（７）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（８）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１〜図５及び図１３〜図１６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１に示すように半導体基板１０を使用する。半導体基板１０には、集積回路１２が形成されている。半導体基板１０を複数の半導体チップに切り出す場合、半導体基板１０には、複数の集積回路１２が形成され、個々の半導体チップが個々の集積回路１２を有することになる。
半導体基板１０の表面には、パッシベーション膜１４が形成されていてもよい。例えば、ＳｉＯ２又はＳｉＮ等の無機材料でパッシベーション膜１４を形成してもよい。パッシベーション膜１４を複数層で形成してもよい。その場合、少なくとも１層（例えば表面層）を有機材料で形成してもよい。半導体基板１０（その表面）には、パッド１６が形成されている。パッド１６は、集積回路（例えば半導体集積回路）１２に電気的に接続されている。パッシベーション膜１４は、パッド１６の少なくとも中央部を避けて形成されている。
半導体基板１０には、応力緩和層１８を形成してもよい。応力緩和層１８は、半導体基板１０に樹脂前駆体（例えば熱硬化性樹脂前駆体）を塗布して形成してもよいし、半導体基板１０上で樹脂前駆体をスピンコートによって拡げて形成してもよい。応力緩和層１８は、複数層で形成してもよいし、１層で形成しもよい。応力緩和層１８は、電気的絶縁層である。応力緩和層１８は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成してもよい。応力緩和層１８は、導電性粒子を含まない。応力緩和層１８は、遮光性を有する材料で形成してもよい。
応力緩和層１８は、放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体で形成してもよい。放射線感応性樹脂前駆体（例えば感光性樹脂前駆体）として、放射線の照射された部分の溶解性が減少して不溶性となるネガ型と、放射線の照射された部分の溶解性が増加するポジ型がある。
応力緩和層１８は、パッド１６上を避けるように形成してもよい。応力緩和層１８は、半導体基板１０の切断用領域を避けるように形成してもよい。応力緩和層１８は、半導体基板１０上に連続的又は一体的に形成した後にパターニングしてもよい。半導体基板１０の複数領域（複数の集積回路１２が形成された領域）のそれぞれに、応力緩和層１８を形成してもよい。その場合、隣同士の応力緩和層１８の間にはスペースがある。
応力緩和層１８上に配線層２０を形成する。配線層２０は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングでＴｉＷ層及びＣｕ層を積層し、その上にメッキによってＣｕ層を形成してもよい。その形成方法には、公知の技術を適用することができる。配線層２０は、パッド１６上を通るように（パッド１６と電気的に接続されるように）形成する。配線層２０は、パッド１６上から応力緩和層１８上に形成する。配線層２０は、ランド（ラインよりも幅の広い部分）を有するように形成してもよい。ランドは、その上に外部端子２８を設けるためのものである。
応力緩和層１８上に樹脂層２２を形成する。本願では、樹脂層２２は、硬化（重合）前の状態（樹脂前駆体）及び硬化（重合）後の状態（樹脂）の両方を含む。樹脂層２２はソルダレジストから形成してもよい。樹脂層２２は、配線層２０（例えばその全体）を覆うように形成する。樹脂層２２は、応力緩和層１８を覆うように（例えば完全に覆うように）形成してもよい。樹脂層２２は、半導体基板１０の切断用領域が露出するように（切断用領域を避けるように）形成してもよい。樹脂層２２は、導電性粒子を含まない。樹脂層２２は、遮光性を有する材料で形成してもよい。樹脂層２２は、半導体基板１０上に連続的又は一体的に形成した後にパターニングしてもよい。半導体基板１０の複数領域（複数の集積回路１２が形成された領域）のそれぞれに、樹脂層２２を形成してもよい。隣同士の樹脂層２２の間にはスペースがある。
樹脂層２２は、熱硬化性樹脂前駆体によって形成してもよい。樹脂層２２は、放射線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有する放射線感応性樹脂前駆体（例えば感光性樹脂前駆体）で形成してもよい。
図２に示すように、樹脂層２２に凹部（第１の凹部）２３を形成する。凹部２３は、樹脂層２２の配線層２０（例えばランド）とオーバーラップする領域に形成する。凹部２３は、第１の方法によって形成する。第１の方法は、リソグラフィを含んでもよい。例えば、樹脂層２２を、放射線感応性樹脂前駆体で形成し、これに放射線を照射してパターニング（例えば現像）してもよい。放射線感応性樹脂前駆体（例えば感光性樹脂前駆体）として、放射線（例えば光）の照射された部分の溶解性が減少して不溶性となるネガ型と、放射線（例えば光）の照射された部分の溶解性が増加するポジ型がある。凹部２３は、その開口幅よりも深さ方向に進んだ位置での幅が小さくなるように形成してもよい。凹部２３は、その内面が角を有しないように形成してもよい。凹部２３は、その内面が緩やかな曲面になるように形成してもよい。
凹部２３の形成方法（第１の方法）についてさらに詳しく説明する。図１３及び図１４に示す例では、露光工程において、放射線の照射量を少なくすること（例えば照射時間の短縮、光の強度の低下）により、凹部２３を形成する。図１３に示すように、樹脂層２２の上方にマスク５０を配置し、マスク５０を介して、樹脂層２２に放射線６０を照射する。本実施の形態では、一例として、ポジ型の放射線感応性樹脂前駆体を使用する。マスク５０は、放射線６０に対する遮蔽部分５２と、放射線６０に対する透過部分５４とを有する。マスク５０はガラス基材を含み、放射線６０を、ガラス基材を介して樹脂層２２に照射してもよい。
本工程では、放射線６０の照射量を、通常の場合（例えば樹脂層２２にストレートに延びる壁面を有する開口を形成する場合）に比べて少なくする。そのため、放射線６０は樹脂層２２の下部（配線２０に接する部分）には到達しないようになっている。放射線６０は樹脂層２２に対して垂直のみならず、斜めにも入射する。垂直に入射する放射線６０は、マスク５０のパターニング形状に対応して（透過部分５４のパターニング形状）に対応して樹脂層２２に照射される。斜めに入射する放射線６０は、マスク５０の遮蔽部分５２と透過部分５４との境界から回り込むように樹脂層２２に照射される。したがって、マスク５０の遮蔽部分５２と透過部分５４との直下付近では、透過部分５２の中央部から遮蔽部分５４の方向に進むにつれ、徐々に樹脂層２２に対する放射線６０の照射が少なくなり、放射線６０が照射される深さが徐々に浅くなる。こうして、樹脂層２２のうち、放射線６０の照射によって溶解性が増加した部分を、凹部形状にすることができる。その後、現像工程において、樹脂層２２の溶解性が増加した部分を溶解及び除去し、図１４に示すように凹部２３を形成することができる。
凹部２３の形成方法（第１の方法）の変形例として、図１５及び図１６に示す例では、現像工程において、現像による溶解量を少なくすること（例えば現像時間の短縮、現像液の濃度の低下）により、凹部２３を形成する。まず、図１５に示すように露光工程を行う。本工程では、上述の形態（図１３参照）において説明した内容を適用することができるが、本変形例では、充分な量（例えば樹脂層２２にストレートに延びる壁面を有する開口を形成できる程度）の放射線６０を照射する。そのため、放射線６０は、樹脂層２２の下部（配線２０に接する部分）に到達するようになっている。放射線６０は、樹脂層２２の透過部分５２にオーバーラップする部分に照射される。図１５に示すように、放射線６０は、樹脂層２２に対する斜めの入射によって、透過部分５４の幅よりも大きい幅で照射されてもよい。その後、現像工程において、樹脂層２２の溶解性が増加した部分を溶解させるが、本変形例では現像による溶解量を少なくして行うので、図１６に示すように、樹脂層２２の溶解性が増加した部分の一部のみを除去することができる。現像液は、樹脂層２２の表面（配線２０とは反対の面）から浸入し、溶解性が増加した部分の中央部から端部の方向に進むにつれ、浸入深さが徐々に浅くなる。こうして、図１６に示すように凹部２３を形成することができる。
なお、通常の露光及び現像工程を行った場合でも、樹脂層２２の開口は、ストレート状の壁面は形成されず、開口の中央部から端部に進むにつれて厚くなるように樹脂の残さが生じることが多いが、この残さにより凹部２３を形成してもよい。
図３に示すように、樹脂層２２を硬化させる。樹脂層２２の硬化プロセスは、配線層２０を不活性化させる（例えば酸化膜を形成する）ものであってもよい。例えば、樹脂層２２を熱硬化性樹脂前駆体で形成した場合には、これを加熱して硬化（重合）させる。本実施の形態では、樹脂層２２を硬化させるときに、樹脂層２２には凹部２３が形成されてはいるが、配線層２０が露出していないので、配線層２０の不活性化を防止することができる。したがって、配線層２０の活性化工程をなくしてプロセスを簡略化することができる。
図４に示すように、樹脂層２２に貫通穴２４を形成する。貫通穴２４の形成は、樹脂層２２の硬化後に行う。貫通穴２４は、凹部２３の底部を除去することで形成する。貫通穴２４の形成は、第２の方法で行う。第２の方法は、凹部２３の形成方法（第１の方法）とは異なる。第２の方法は、例えばドライエッチングでもよい。
また、配線層２０に凹部（第２の凹部）２６を形成してもよい。凹部２６は、貫通穴２４とオーバーラップするように形成してもよい。凹部２６の開口全体が貫通穴２４内に形成されていてもよい。凹部２６の形成には、エッチング（例えばドライエッチング）を適用してもよい。凹部２６の形成方法は、貫通穴２４の形成と同じであってもよい。貫通穴２４を形成し、連続して凹部２６を形成してもよい。凹部２６は、その開口幅よりも深さ方向に進んだ位置での幅が小さくなるように形成してもよい。凹部２６は、その内面が角を有しないように形成してもよい。凹部２６は、その内面が緩やかな曲面になるように形成してもよい。
図５に示すように、外部端子２８を形成する。外部端子２８は配線層２０の貫通穴２４からの露出部（例えば凹部２６）に形成する。外部端子２８は配線層２０（例えばその凹部２６）に接合するように形成する。外部端子２８は、樹脂層２２の貫通穴２４の内面に接触してもよい。外部端子２８は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズ−銀（Ｓｎ−Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。外部端子２８の形成には、周知の方法を適用することができる。
図５に示すように、樹脂層２２上に第２の樹脂層３０を形成してもよい。第２の樹脂層３０には、応力緩和層１８の内容が該当してもよい。第２の樹脂層３０は、外部端子２８を囲むように設ける。第２の樹脂層３０は、外部端子２８の一部（例えば根本部）を覆っていてもよい。第２の樹脂層３０は、樹脂層２２を覆うように（例えば完全に覆うように）形成してもよい。第２の樹脂層３０は、半導体基板１０の全体を覆うように形成した後にパターニングしてもよい。第２の樹脂層３０を、外部端子２８が覆われるように設けた後、外部端子２８の上端部から第２の樹脂層３０を除去してもよい。パターニングには、応力緩和層１８のパターニングで説明した内容を適用することができる。あるいは、レーザの使用又はアッシングによって、第２の樹脂層３０の一部を除去してもよい。
本発明の実施の形態に係る半導体ウエハは、半導体基板１０を有する。半導体基板１０には、複数の集積回路１２（図１参照）が形成され、表面にパッド１６が形成されている。パッド１６は、それぞれの集積回路１２に電気的に接続する。パッド１６と電気的に接続するように配線層２０が形成されている。配線層２０上に、樹脂層２２が形成されている。配線層２０上に外部端子２８が形成されている。外部端子２８を囲むように第２の樹脂層３０が形成されていてもよい。
樹脂層２２には貫通穴２４が形成されている。配線層２０には凹部２６が形成されていてもよい。貫通穴２４及び凹部２６は、オーバーラップするように形成されていてもよい。凹部２６の開口全体が貫通穴２４内に形成されていてもよい。外部端子２８は、樹脂層２２の貫通穴２４の内面に接触していてもよい。
本実施の形態では、外部端子２８は、凹部２６に接合するように設けられている。したがって、凹部２６によって、配線層２０と外部端子２８の接合強度が高い。また、凹部２６を形成することで、配線層２０の外部端子２８との接触面積が大きくなるので、配線層２０と外部端子２８との電気的接続性能が向上する。その他の詳細については、上述した通りである。
図５に示すように、半導体基板１０を、例えばカッタ（又はブレード）３２等によって、切断（例えば、スクライビング又はダイシング）する。こうして、半導体装置を得ることができる。
図６及び図７は、本実施の形態に係る半導体装置を説明する図であり、図６は、図７のVI−VI線断面図である。半導体装置は、半導体チップ４０を有する。半導体チップ４０は、半導体基板１０から切り出されたものであってもよい。半導体装置のその他の詳細は、半導体ウエハについての内容が該当する。
（第２の実施の形態）
図８は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、配線層２０に形成する凹部３６の形状が、第１の実施の形態の凹部２６と異なる。凹部３６は、その開口幅よりも深さ方向に進んだ位置での幅が大きくなるように形成されてなる。凹部３６は、その開口幅よりも深さ方向に進んだ第１の位置での第１の幅が大きくなり、第１の幅よりもさらに深さ方向に進んだ第２の位置での第２の幅が小さくなるように形成されてなる。配線層２０を等方的にエッチングすると、この形状の凹部３６が得られる。例えば、樹脂層２２に貫通穴２４を形成した後に、ウエットエッチングによって凹部３６を形成してもよい。それ以外の内容は、第１の実施の形態で説明した内容が該当する。
図９は、本発明の第２の実施の形態に係る半導体装置を示す図である。半導体装置は、図８に示す半導体ウエハから製造してもよい。本実施の形態では、配線層２０の凹部３６に接合するように外部端子３８が設けられている。したがって、凹部３６によって、配線層２０と外部端子３８の接合強度が高い。また、凹部３６を形成することで、配線層２０の外部端子３８との接触面積が大きくなるので、配線層２０と外部端子３８との電気的接続性能が向上する。その他の内容は、第１の実施の形態で説明した内容が該当する。
図１０には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ２０００が示され、図１２には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、図７のVI−VI線断面の一部拡大図である。 図７は、本発明の第１の実施の形態に係る半導体装置を説明する図である。 図８は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。 図９は、本発明の第２の実施の形態に係る半導体装置を説明する図である。 図１０は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図１１は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１２は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１５は、本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。 図１６は、本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
符号の説明
１…半導体装置 １０…半導体基板 １２…集積回路 １４…パッシベーション膜 １６…パッド １８…応力緩和層 ２０…配線層 ２２…樹脂層 ２３…凹部 ２４…貫通穴 ２６…凹部 ２８…外部端子 ３０…第２の樹脂層 ３６…凹部 ３８…外部端子 ４０…半導体チップ

Claims (3)

  1. （ａ）集積回路が形成されており、前記集積回路に電気的に接続したパッドを含む半導体基板に、前記パッドと電気的に接続する配線層を形成すること、
    （ｂ）前記配線層を覆うように樹脂層を形成すること、
    （ｃ）前記樹脂層の前記配線層とオーバーラップする領域に、第１の方法によって凹部を形成すること、
    （ｄ）前記凹部を有する前記樹脂層を硬化させること、
    （ｅ）前記第１の方法とは異なる第２の方法によって、前記凹部の底部を除去して、前記樹脂層に貫通穴を形成すること、及び、
    （ｆ）前記配線層の前記貫通穴からの露出部上に外部端子を設けること、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記樹脂層を、熱硬化性樹脂前駆体によって形成し、
    前記（ｄ）工程で、前記熱硬化性樹脂前駆体を加熱する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記樹脂層を、放射線に感応する樹脂前駆体によって形成し、
    前記第１の方法は、前記樹脂前駆体への前記放射線の照射及び現像を含む半導体装置の製造方法。
JP2003385421A 2003-03-20 2003-11-14 半導体装置の製造方法 Expired - Fee Related JP3918941B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003385421A JP3918941B2 (ja) 2003-03-20 2003-11-14 半導体装置の製造方法
CNB2004100284438A CN1301541C (zh) 2003-03-20 2004-03-11 半导体装置的制造方法
US10/801,110 US6894394B2 (en) 2003-03-20 2004-03-15 Semiconductor device, circuit board, electronic apparatus, and method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003078095 2003-03-20
JP2003385421A JP3918941B2 (ja) 2003-03-20 2003-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004304153A JP2004304153A (ja) 2004-10-28
JP3918941B2 true JP3918941B2 (ja) 2007-05-23

Family

ID=33421946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385421A Expired - Fee Related JP3918941B2 (ja) 2003-03-20 2003-11-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6894394B2 (ja)
JP (1) JP3918941B2 (ja)
CN (1) CN1301541C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972211B2 (ja) * 2004-09-03 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN113891200A (zh) * 2021-09-24 2022-01-04 青岛歌尔智能传感器有限公司 一种麦克风的封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
JPH11297873A (ja) 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JPH11340277A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
US6940160B1 (en) 1999-03-16 2005-09-06 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR100440507B1 (ko) 2000-03-23 2004-07-15 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
JP2003209137A (ja) 2002-01-17 2003-07-25 Seiko Epson Corp 実装構造基板及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
CN1301541C (zh) 2007-02-21
JP2004304153A (ja) 2004-10-28
US6894394B2 (en) 2005-05-17
CN1532906A (zh) 2004-09-29
US20040245625A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JPH10135270A (ja) 半導体装置及びその製造方法
JP3707481B2 (ja) 半導体装置の製造方法
JP2004288816A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4324572B2 (ja) バンプの形成方法
JP2006245289A (ja) 半導体装置及び実装構造体
JP3945415B2 (ja) 半導体装置の製造方法
JP2004304151A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304152A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3538029B2 (ja) 半導体装置の製造方法
JP3301894B2 (ja) 半導体装置の製造方法
JP3918941B2 (ja) 半導体装置の製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4247611B2 (ja) 半導体装置
JP4225005B2 (ja) 電解めっきを用いた配線の形成方法
JP3664167B2 (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
TW201737363A (zh) 半導體封裝件之製造方法及半導體封裝件
JP2007123426A (ja) 半導体装置及びその製造方法
JP2004281897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5226640B2 (ja) 半導体装置および半導体装置の製造方法
JP2013026367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees