JP4324572B2 - バンプの形成方法 - Google Patents
バンプの形成方法 Download PDFInfo
- Publication number
- JP4324572B2 JP4324572B2 JP2005058955A JP2005058955A JP4324572B2 JP 4324572 B2 JP4324572 B2 JP 4324572B2 JP 2005058955 A JP2005058955 A JP 2005058955A JP 2005058955 A JP2005058955 A JP 2005058955A JP 4324572 B2 JP4324572 B2 JP 4324572B2
- Authority
- JP
- Japan
- Prior art keywords
- base metal
- metal film
- bump
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/1191—Forming a passivation layer after forming the bump connector
Landscapes
- Weting (AREA)
Description
"超微細ピッチはんだバンプを形成、接続する技術を実用化〜世界初!35μmピッチはんだバンプの形成、接続を実現〜",[online],2003年12月15日,富士通株式会社,[2005年2月28日検索],インターネット<URL:http://pr.fujitsu.com/jp/news/2003/12/15.html>
本発明の目的は、電極同士の間隔を狭めてもバンプ・ピッチを超微細に維持し続けることができるバンプの形成方法を提供することである。
保護膜の開口部から露出した電極であってAl又はその合金製の前記電極上にバンプを形成するバンプの形成方法において、
前記開口部より狭い第2の開口部を有する第1のレジストのパターンを形成する第1のパターン形成工程と、
前記第1のパターン形成工程後に、前記電極と前記バンプとの間に介在させる第1の下地金属膜であってTi、TiW又はTiNで構成される前記第1の下地金属膜を前記電極及び前記レジスト上に形成する第1の下地金属膜形成工程と、
前記第1の下地金属膜形成工程後に、前記電極と前記バンプとの間に介在させる第2の下地金属膜を前記第1の下地金属膜上に形成する第2の下地金属膜形成工程と、
前記第2の下地金属膜形成工程後に、前記第1のレジストのパターンと同様の第2のレジストのパターンを前記第2の下地金属膜上に形成する第2のパターン形成工程と、
前記第2のパターン形成工程後に、前記第2の開口部に対し、前記バンプを構成する金属でめっき処理を施して前記バンプを形成するめっき工程と、
前記めっき工程後に、前記第2のレジストを除去する第1の除去工程と、
前記第1の除去工程後に、前記バンプをマスクとして所定の第1のエッチャントで前記第2の下地金属膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程後に、前記バンプをマスクとして過酸化水素水とアルカリ塩とを混合したpH6.0〜8.0の第2のエッチャントで前記第1の下地金属膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程後に、前記第1のレジストを除去する第2の除去工程と、
を備えることを特徴としている。
請求項1に記載のバンプの形成方法において、
前記バンプがPbを含む材料で構成されており、
前記第2のエッチャントがEDTAを含むことを特徴としている。
請求項3に記載の発明は、
請求項1又は2に記載のバンプの形成方法において、
前記アルカリ塩が水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム、炭酸ナトリウム又は炭酸カリウムであることを特徴としている。
請求項1〜3のいずれか一項に記載のバンプの形成方法において、
前記第2の下地金属膜がCu、Ni又はAuで構成されていることを特徴としている。
図1は半導体装置100の構成を示す断面図である。
図1に示す通り、半導体装置100はフリップ・チップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられるものであり、シリコン製のウェハ2を有している。
図2(a)に示す通り、ウェハ2の能動面2b上に酸化膜3、電極4及び保護膜5が形成された状態において、公知のスパッタリング法による処理で第1の下地金属膜8を形成して電極4及び保護膜5の全面を第1の下地金属膜8で覆い(第1の下地金属膜形成工程)、その後に、公知のスパッタリング法による処理で第2の下地金属膜9を第1の下地金属膜8上に形成する(第2の下地金属膜形成工程)。
始めに、純水1lに対し過硫酸アンモニウムを約20〜40gの割合で添加して攪拌し、pH1.0〜2.0のエッチャントAを調製する。エッチャントAを調製したら、そのエッチャントAを水温20〜40℃に温度制御した状態で、当該エッチャントA中にウェハ2を浸漬して揺動し、約20〜110Å/秒の速度で第2の下地金属膜9をエッチングする。
始めに、純水1lに対しヨウ化カリウムを約20gの割合で添加して攪拌し、エッチャントBを調製する。エッチャントBを調製したら、そのエッチャントBを室温に温度制御した状態で、当該エッチャントB中にウェハ2を浸漬して揺動し、第2の下地金属膜9をエッチングする。
第2の実施形態に係る半導体装置(200)は第1の実施形態に係る上記半導体装置100(半導体装置100の製造方法を含む。)と下記の点で異なっており、それ以外は同様となっている。以下では、上記半導体装置100と異なる点を中心に説明してそれ以外の部分の説明を省略している。
図3に示す通り、下地金属膜7が、電極4とポスト11との間に介在しているだけでなく、ポスト11の側面をも覆っている。詳しくはポスト11の側面が第2の下地金属膜9で覆われ、当該第2の下地金属膜9の表面が第1の下地金属膜8で覆われている。そして、一のポスト11の側面を覆う下地金属膜7(第1の下地金属膜8)から他のポスト11の側面を覆う下地金属膜7(第1の下地金属膜8)にかけて封止部14が設けられている。
図4(a)に示す通り、ウェハ2の能動面2b上に酸化膜3、電極4及び保護膜5が形成された状態において、公知のスピンコート法による処理でフォトレジスト21を塗布し、電極4及び保護膜5の全面をフォトレジスト21で覆う(塗布工程)。
2 ウェハ
3 酸化膜
4 電極
5 保護膜
6 開口部
7 下地金属膜
8 第1の下地金属膜
9 第2の下地金属膜
10 ピラーバンプ(バンプ)
11 ポスト
12 ボール
13 隙間
14 封止部
15 フォトレジスト(レジスト)
21 フォトレジスト(第1のレジスト)
19,22 第2の開口部
23 ドライフィルム(第2のレジスト)
Claims (4)
- 保護膜の開口部から露出した電極であってAl又はその合金製の前記電極上にバンプを形成するバンプの形成方法において、
前記開口部より狭い第2の開口部を有する第1のレジストのパターンを形成する第1のパターン形成工程と、
前記第1のパターン形成工程後に、前記電極と前記バンプとの間に介在させる第1の下地金属膜であってTi、TiW又はTiNで構成される前記第1の下地金属膜を前記電極及び前記レジスト上に形成する第1の下地金属膜形成工程と、
前記第1の下地金属膜形成工程後に、前記電極と前記バンプとの間に介在させる第2の下地金属膜を前記第1の下地金属膜上に形成する第2の下地金属膜形成工程と、
前記第2の下地金属膜形成工程後に、前記第1のレジストのパターンと同様の第2のレジストのパターンを前記第2の下地金属膜上に形成する第2のパターン形成工程と、
前記第2のパターン形成工程後に、前記第2の開口部に対し、前記バンプを構成する金属でめっき処理を施して前記バンプを形成するめっき工程と、
前記めっき工程後に、前記第2のレジストを除去する第1の除去工程と、
前記第1の除去工程後に、前記バンプをマスクとして所定の第1のエッチャントで前記第2の下地金属膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程後に、前記バンプをマスクとして過酸化水素水とアルカリ塩とを混合したpH6.0〜8.0の第2のエッチャントで前記第1の下地金属膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程後に、前記第1のレジストを除去する第2の除去工程と、
を備えるバンプの形成方法。 - 請求項1に記載のバンプの形成方法において、
前記バンプがPbを含む材料で構成されており、
前記第2のエッチャントがEDTAを含むことを特徴とするバンプの形成方法。 - 請求項1又は2に記載のバンプの形成方法において、
前記アルカリ塩が水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム、炭酸ナトリウム又は炭酸カリウムであることを特徴とするバンプの形成方法。 - 請求項1〜3のいずれか一項に記載のバンプの形成方法において、
前記第2の下地金属膜がCu、Ni又はAuで構成されていることを特徴とするバンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005058955A JP4324572B2 (ja) | 2005-03-03 | 2005-03-03 | バンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005058955A JP4324572B2 (ja) | 2005-03-03 | 2005-03-03 | バンプの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245288A JP2006245288A (ja) | 2006-09-14 |
JP4324572B2 true JP4324572B2 (ja) | 2009-09-02 |
Family
ID=37051385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005058955A Expired - Fee Related JP4324572B2 (ja) | 2005-03-03 | 2005-03-03 | バンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4324572B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014014652A1 (en) * | 2012-07-16 | 2014-01-23 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4577095B2 (ja) * | 2005-06-03 | 2010-11-10 | 東ソー株式会社 | 金属チタンのエッチング用組成物及びそれを用いたエッチング方法 |
KR101162507B1 (ko) | 2010-11-22 | 2012-07-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치용 범프 및 그 제조 방법 |
JP5877645B2 (ja) * | 2011-02-15 | 2016-03-08 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
WO2013114587A1 (ja) * | 2012-02-01 | 2013-08-08 | パイオニア株式会社 | 基板デバイスの製造方法及び基板デバイス |
TWI497669B (zh) * | 2012-03-22 | 2015-08-21 | 矽品精密工業股份有限公司 | 形成於半導體基板上之導電凸塊及其製法 |
JP6111775B2 (ja) * | 2013-03-25 | 2017-04-12 | 富士通株式会社 | 電子デバイスの製造方法 |
JP6251043B2 (ja) * | 2014-01-08 | 2017-12-20 | 株式会社荏原製作所 | エッチング液、エッチング方法、およびはんだバンプの製造方法 |
KR102549580B1 (ko) * | 2016-06-14 | 2023-06-29 | (주)와이솔 | 플립 칩 |
JP7233019B2 (ja) * | 2018-06-05 | 2023-03-06 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
-
2005
- 2005-03-03 JP JP2005058955A patent/JP4324572B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014014652A1 (en) * | 2012-07-16 | 2014-01-23 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
US8659153B2 (en) | 2012-07-16 | 2014-02-25 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
CN104471680A (zh) * | 2012-07-16 | 2015-03-25 | 美光科技公司 | 垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法 |
US9129869B2 (en) | 2012-07-16 | 2015-09-08 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor devices including same and related methods |
EP2873091A4 (en) * | 2012-07-16 | 2016-03-30 | Micron Technology Inc | NETWORKING STRUCTURES WITH A PILLAR ON A PAD, SEMICONDUCTOR CHIPS AND CHIP GROUPS WITH SUCH CONNECTING STRUCTURES AND CORRESPONDING METHODS |
CN104471680B (zh) * | 2012-07-16 | 2018-02-16 | 美光科技公司 | 垫上柱体互连结构、半导体裸片、裸片组合件及相关方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006245288A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4324572B2 (ja) | バンプの形成方法 | |
JP2006245289A (ja) | 半導体装置及び実装構造体 | |
JP4993893B2 (ja) | 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 | |
US10629555B2 (en) | Packaging devices and methods of manufacture thereof | |
US7579692B2 (en) | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument | |
JP4354469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20060214296A1 (en) | Semiconductor device and semiconductor-device manufacturing method | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
CN102254876A (zh) | 半导体装置及半导体装置单元 | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
JP2009231681A (ja) | 半導体装置およびその製造方法 | |
JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004304151A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004304152A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4324573B2 (ja) | 半導体装置及び実装構造体 | |
US20120261812A1 (en) | Semiconductor chip with patterned underbump metallization | |
JP2004153249A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
TW201421590A (zh) | 增進底膠附著力之凸塊製程 | |
JP2009231682A (ja) | 半導体装置およびその製造方法 | |
JP2005150578A (ja) | 半導体装置及びその製造方法 | |
JP2008244218A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313803 |
|
RD99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R313D99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |