JP4354469B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4354469B2
JP4354469B2 JP2006220563A JP2006220563A JP4354469B2 JP 4354469 B2 JP4354469 B2 JP 4354469B2 JP 2006220563 A JP2006220563 A JP 2006220563A JP 2006220563 A JP2006220563 A JP 2006220563A JP 4354469 B2 JP4354469 B2 JP 4354469B2
Authority
JP
Japan
Prior art keywords
electrode pad
metal film
semiconductor device
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006220563A
Other languages
English (en)
Other versions
JP2008047652A (ja
Inventor
俊也 石尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006220563A priority Critical patent/JP4354469B2/ja
Priority to US11/889,113 priority patent/US7667336B2/en
Publication of JP2008047652A publication Critical patent/JP2008047652A/ja
Application granted granted Critical
Publication of JP4354469B2 publication Critical patent/JP4354469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置とその製造方法に関し、特に、外部接続端子としての金属膜の剥離、クラックを防止する技術に関する。
近年、携帯電話、デジタルカメラ等の電子機器の小型化、高速化の進展にはめざましいものがある。それに伴い、これらの機器に搭載される半導体装置をはじめ、あらゆる部品の小型化、高速化が求められている。
従来の半導体装置においては半導体チップと半導体チップと外部を接続するボンディングワイヤを封止樹脂によって覆い、アウターリードなどにより外部（電子機器の基板）と接続する構造を有しており、小型化、高速化への要求に十分に応えることが困難であった。
そこで、これらの要求に応える方法としてベア（裸）のチップを基板に直接実装するベアチップ実装が採用されている。ベアチップ実装では、半導体チップの電極パッドにハンダや金などからなる外部接続端子を形成し、実装基板に形成されたランドに接続している。
しかしながら、上記のベアチップ実装では、半導体チップの保護が十分でないため取り扱いが困難であることや、使用環境の温度変化によって外部接続端子での破断が生じやすいなどの問題を抱えている。これは外部接続端子として、それ自体にバネ効果があるアウターリードを用いていないため、実装基板と半導体チップの線膨張係数の差により直接両者間に存在する外部接続端子の接続部に応力が集中するためである。
上記の応力集中による外部接続端子の破壊の解決手段として、特許文献１に原子混合層を備えた半導体装置およびその製造方法が提案されている。
上記特許文献１に記載のベアチップ実装による半導体装置について、図１４を参照し以下に説明する。
図１４は、半導体装置の外部接続端子付近の拡大図を示している。同図に示すように、半導体チップ１００の素子形成面に、ＳｉＮからなるパッシベーション膜１０３が形成されている。パッシベーション膜１０３は、電極パッド１０２上に開口部１０３ａを有している。さらに、外部からのダメージから保護するためのポリイミド膜１０４が形成されている。ポリイミド膜１０４は、パッシベーション膜１０３の開口部１０３ａの内側に開口部１０４ａを有している。
また、バンプの下地金属膜として、電極パッド１０２と密着性の良いＣｒスパッタ膜（０．１μｍ）と、外部接続端子１３１であるＳｎ−Ｐｂハンダバンプと密着性の良いＣｕスパッタ膜（０．１μｍ）と、酸化防止膜としてのＡｕスパッタ膜（１μｍ）とが積層されている。特許文献１では、ハンダ材料として一般的なＰｂ−Ｓｎ合金使用時のクラック、剥離対策を提案している。
具体的には、Ｃｕスパッタ膜の形成後、またはＡｕスパッタ膜の形成後に、Ａｒ＋イオン照射を行うことによって、Ｃｒ膜とＣｕ膜との間に原子混合層を０．０５μｍ程度形成している。
特許文献１は、上記原子混合層を備えた半導体装置に対し、１５０℃における高温保存試験を行った結果を示している。この実験結果によると、外部接続端子１３１であるハンダに含まれるＳｎとＣｕ膜のＣｕとの合金化が進行することによって、Ｃｕ膜の未反応部が消失し、Ｓｎ−Ｃｕ合金層とＣｒ膜との界面に大きく成長したＰｂ析出物が占めることになるが、上記原子混合層が、Ｐｂ析出物に対しても高い密着性を発揮するため、クラック、剥離の問題はないとしている。
特開平１１−１４５１７４号公報（平成１１年５月２８日公開）
しかしながら、上記の従来の構成では、ポリイミド膜１０４はあまり密着力が強くない電極パッドメタル１０２上に形成されており、その部分で外部接続端子としての金属膜が形成されている。さらに、金属膜は、電極パッドメタル１０２との接続部以外では、あまり密着力が強くないポリイミド膜１０４のみと密着して形成されている。このため、特許文献１のように原子混合層を設ける対策だけでは、応力が集中しやすい外部接続端子を構成する金属膜およびその界面における剥離、クラックを十分に防止することはできない。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、外部接続端子を構成する金属膜、およびその界面の密着力を向上させることにより、剥離、クラックを防止し、良好な電気特性を有するベアチップ実装による半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、上記の課題を解決するために、回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置において、前記回路形成面上に積層され、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜と、前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜と、少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子とを備え、前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成されていることを特徴としている。
上記の構成によれば、前記第２パッシベーション膜の前記第２電極パッド開口部が、上記第１電極パッド開口部全体を露出するように形成されており、密着性が低い第２パッシベーション膜が、前記電極パッドと直接接触することはない。
したがって、前記電極パッドの上層が安定し、外部接続端子を構成する金属膜と前記電極パッドとの密着性を向上させることができる。
これにより、上記金属膜と電極パッドとの界面での剥離、クラックの発生を低減することができ、良好な電気特性を有する半導体装置を実現することができる。
上記半導体装置の構成において、前記第２電極パッド開口部の外周が、前記第１電極パッド開口部の外周と略一致するように形成されている構成としてもよい。
また、前記第２電極パッド開口部の外周が、前記第１電極パッド開口部の外周の外側に位置するように該第１電極パッド開口部よりも大きく形成されており、前記金属膜の一部が、前記第２電極パッド開口部の形成部分において第１パッシベーション膜と密着している構成としてもよい。
上記の構成によれば、前記第２電極パッド開口部が第１電極パッド開口部よりも大きく形成されているため、前記第２電極パッド開口部が形成された部分においては、第１パッシベーション膜上に第２パッシベーション膜は存在しない。この第２電極パッド開口部の形成部分において、前記外部接続端子を構成する金属膜の一部は、密着力・密接力が高い第１パッシベーション膜とも密着している。
すなわち、電極パッドと金属膜との接続部以外（電極パッドの周辺部位）でも、金属膜は、密接力の高い第１パッシベーション膜と密着している。このため、金属膜と電極パッドとの物理的接続状態がより安定する。また、前記電極パッドを介した前記半導体チップの素子部への水分の浸入を確実に阻止することができる。
この結果、上記金属膜と電極パッドとの界面での剥離、クラックの発生をより効果的に防止することがすることができ、良好な電気特性を有する半導体装置を実現することができる。
前記金属膜が、該電極パッドの外周の少なくとも一部に、第１パッシベーション膜との密着領域を有し、前記第２パッシベーション膜が、前記電極パッドの外周の一部を覆うように形成されている構成としてもよい。
前記金属膜が、該電極パッドの外周の全方向に、第１パッシベーション膜との密着領域を有し、前記第２パッシベーション膜が、前記電極パッドの外周の一部を覆うように形成されていてもよい。
また、前記第２電極パッド開口部が、前記電極パッドの外周を囲むように形成されていることが望ましい。
上記の構成によれば、前記金属膜が、該電極パッドの外周の全方向に、第１パッシベーション膜との密着領域を有している。このため、金属膜と電極パッドとの物理的接続状態がより安定する。また、前記電極パッドを介した前記半導体チップの素子部への水分の浸入を確実に阻止することができる。
さらに、前記第２電極パッド開口部が、前記電極パッドを囲むように形成すれば、前記半導体チップを外部からの物理的ダメージからより効果的に保護することができる。
この結果、上記金属膜と電極パッドとの界面での剥離、クラックの発生をより効果的に防止することがすることができ、良好な電気特性を有する半導体装置を実現することができる。
また、上記の半導体装置の構成において、前記第１パッシベーション膜が、前記第２パッシベーション膜よりも吸水率の低い材料からなることが望ましい。
上記の構成によれば、上記第１パッシベーション膜が、前記第２パッシベーション膜よりも吸水率の低い材料から形成されているため、前記金属膜との密着領域を有する該第１パッシベーション膜の吸湿を従来よりも抑制することができる。このため、第１パッシベーション膜の吸湿に起因した、前記金属膜の剥離を低減することができる。また、第１パッシベーション膜が吸湿、俳湿することによる体積変化に起因する金属膜の剥離、クラックを低減することができる。
また、上記の半導体装置の構成において、前記第１パッシベーション膜が、前記第２パッシベーション膜よりも線膨張係数の小さい材料からなることが望ましい。
上記の構成によれば、前記第１パッシベーション膜が、前記第２パッシベーション膜よりも線膨張係数の小さい材料から形成されている。このため、前記金属膜が形成される第１パッシベーション膜の熱変化による体積変化を従来よりも抑制することができる。このため、第１パッシベーション膜の体積変化に起因した、金属膜の剥離、クラックを防止することができる。
また、上記の半導体装置の構成において、前記第１パッシベーション膜が無機材料からなり、前記第２パッシベーション膜が有機材料からなることが望ましい。
上記の構成によれば、前記金属膜を、無機材料からなる密着性の高い第１パッシベーション膜と密着させることができ、さらに、半導体チップを弾力性、耐薬品性に優れ、保護機能を良好に発揮する有機材料からなる第２パッシベーション膜により外部からの物理的ダメージからより確実に保護することができる。
また、上記の半導体装置の構成において、前記金属膜が、積層方向の断面（ウエハ面に対して垂直な面）における各コーナ部が丸み帯びた形状に形成されていることが望ましい。
上記の構成によれば、電極パッド、第１電極パッド開口部、および／または第２電極パッド開口部の段差のため形成される金属膜の積層方向の断面における多角形状の各コーナ部が丸みを帯びた形状に形成されている。このため、実装時に用いるハンダ等の接続材料との界面の積層方向の断面が一直線とはならないため、上記金属膜表面での剥離、クラックのきっかけとなりにくく、また、剥離、クラックが生じたとしてもその進行を阻止することができる。また、違方性導電膜（ＡＣＦ）等の金属粒子の接触により電気的接続を行う場合においても狭ピッチでＡＣＦ接続する際の隣接する外部接続端子間のショートを防止することができる。
また、実装基板側にハンダペーストを供給し、ハンダを介して接続する場合や、金属膜の上に低融点（低融解温度）の金属、例えばＳｎ系のハンダ、特に鉛フリーハンダ等でバンプを形成する場合においては実装基板との線膨張係数のミスマッチにより、使用環境温度の変化で外部接続端子部に応力が集中する。特に外部接続端子の接続界面、周辺部などの角部は応力集中が顕著である。
これに対し、上記の構成によれば、金属膜の積層方向の断面における各コーナ部が丸みを帯びた形状に形成されているため、応力は金属膜全面に分散される。また、ハンダ等の接続材料と金属膜の界面の積層方向の断面が一直線上に形成されることがない。このため、クラックの伝播を抑制するハンダと金属膜の界面に沿ってクラックが発生することを防止することができる。
また、上記半導体装置の構成において、前記金属膜が、最上層である第１層と、該最上層の直下に積層された第２層とを含む複数の層が積層されてなり、前記第１層および第２層が、同一の金属または同一の金属を主成分とする材料からなり、かつ前記第１層では、該金属が前記第２層よりも疎な組織を形成することが望ましい。
上記の構成によれば、最上層である第１層に、第２層よりも疎な組織の金属を用いているため、例えば、積層方向の断面における各コーナ部が丸みを帯びた形状に容易に形成することができる。また、上記構成においては、特に、最上層である第１層とその下地金属層である第２層とが同一金属を主成分としているため、第２層の金属除去と、最上層である第１層の金属の断面形状への丸み形成とを同時に行うことができる。
前記複数の層は、さらに最下層であるバリア層としての第３層を含み、前記第１層がＣｕからなり、前記第１層の厚さが２μｍ以上であることが望ましい。
Ｃｕからなる第１層、第２層全体の厚さはＳｎ系のハンダ材料と接続する際に重要であるところ、上記の構成によれば、基板実装時および他の部品の実装時の熱処理におけるＣｕとＳｎとの拡散層がバリア層としての第３層に達することがない。このため、使用環境が室温であり、半導体チップの温度上昇がない場合においては、金属膜の剥離、クラックの発生を低減することができる。
また、前記外部接続端子が、前記金属膜上に形成され、少なくとも樹脂または金属からなるコア部と導電性の接合部材からなる被膜とを含む構成のバンプを備え、該コア部は該被膜の融解温度で溶融しない構成であることが望ましい。
上記バンプのコアが、金属被膜の融解温度で溶融しない金属または樹脂で形成されている場合においては、ハンダのみの金属球体に比べて実装部材との間の空間を高くできる。このため実装部材（実装基板等）との線膨張係数の不一致による使用環境等による熱変化にともなって生じる外部接続端子である金属膜への応力を分散することができる。また、コアに弾性変形する樹脂を含む場合においては、上記高さによる応力分散効果に加えて、コア自体が弾性変形し、金属膜への応力を分散することができる。この結果、さらに効果的に金属膜の剥離、クラックを防止することができる。
また、上記の半導体装置の構成において、前記外部接続端子は、前記金属膜上に形成されたＰｂフリーハンダ材料からなるバンプを備えていることが望ましい。
上記の構成によれば、前記第３層（バリア層）とバンプとの界面におけるＰｂの析出を防止することができる。このため、該バリア層との界面における剥離、クラックの発生を低減することができる。
上記の構成において、前記金属膜周辺の丸みを帯びた面がバンプ材料により覆われていること望ましい。
上記の構成によれば、丸みを帯びた面にバンプ材料が形成されるため、接続界面が一直線とならない。この結果、金属膜と電極パッドとの物理的接続状態がより安定させることができる。
また、上記の半導体装置の構成において、前記金属膜の側面がバンプ材料により覆われていることが望ましい。
上記の構成によれば、バンプ材料を前記金属膜の側面も覆う構成とすることで、バンプ材料と金属膜との物理的接続状態をより安定させることができる。また、上記金属膜の側面からの酸化の進行を防止できるため、金属膜のクラックをより効果的に低減することができる。
また、上記の半導体装置の構成において、前記金属膜が積層される第２電極パッド開口部の側面が、前記第２パッシベーション膜の裏面側から表面側に向かって外側に傾斜し、該第２パッシベーション膜の表面と連続した曲面を形成していることが望ましい。
上記の構成によれば、第２電極パッド開口部の側面が、前記第２パッシベーション膜の表面と連続した曲面を形成している。このため、第２電極パッド開口部の側面が第２パッシベーション膜の表面に対し垂直に設けられている場合に比べ、前記金属膜のカバレッジが良好となり、金属膜の積層状態が安定する。この結果、金属膜の剥離、クラックの発生をより低減することができる。また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより効果的に低減することができる。
また、前記金属膜が積層される第２電極パッド開口部の側面が、前記第２パッシベーション膜の裏面側から表面側に向かって外側に傾斜し、該第１パッシベーション膜における前記金属膜と密接する面と連続した曲面を形成することが望ましい。
上記の構成によれば、上記金属膜と第２パッシベーション膜との密着性を向上させることができる。また、上記のように連続した曲面を形成することで、応力の集中を避けることができる。この結果、金属膜の剥離、クラックの発生を抑制することができる。
また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、上記第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより効果的に防止することができる。
前記第２電極パッド開口部の面方向（ウエハ面に水平な面方向）の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状であることが望ましい。
また、前記第２パッシベーション膜が、前記電極パッドの外周の一部を覆うように形成されている構成においては、前記第２電極パッド開口部の面方向の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状の一部をなす形状であることが望ましい。
上記の構成によれば、例えば、前記第２電極パッド開口部が四角形の断面を有する場合に比べ、上記金属膜の各コーナ部でのカバレッジが良くなる。このため、金属膜の積層状態が安定し、該金属膜の剥離、クラックの発生をより低減することができる。また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより確実に防止することができる。
また、前記金属膜が積層される第１電極パッド開口部の側面が、前記第１パッシベーション膜の裏面側から表面側に向かって外側に傾斜していることが望ましい。
上記の構成によれば、金属膜が積層される第１電極パッド開口部の側面が平面方向に垂直に設けられている構成に比べ、上記金属膜の各コーナ部でのカバレッジが良くなる。このため、金属膜の積層状態が安定し、該金属膜の剥離、クラックの発生をより低減することができる。また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、上記第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより確実に防止することができる。
前記第１電極パッド開口部の側面が、前記第１パッシベーション膜の表面と連続した曲面を形成していることが望ましい。
上記の構成によれば、第１電極パッド開口部の側面が、前記第１パッシベーション膜の表面と連続した曲面を形成している。このため、第１電極パッド開口部の側面が表面に対し垂直に設けられている場合に比べ、前記金属膜のカバレッジが良好となり、金属膜の積層状態が安定する。また、上記のように連続した曲面を形成することで、応力の集中を避けることができる。この結果、金属膜の剥離、クラックの発生を抑制することができる。また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより効果的に防止することができる。
前記第１電極パッド開口部の側面が、前記電極パッドにおける上記金属膜との密着面と連続した曲面を形成していることが望ましい。
上記の構成によれば、前記第１電極パッド開口部の側面が、前記電極パッドにおける上記金属膜との密着面に対し垂直に設けられている構成に比べ、前記金属膜のカバレッジが良好となる。また、上記のように連続した曲面を形成することで、応力の集中を避けることができる。この結果、金属膜の剥離、クラックの発生を抑制することができる。
また、上記金属膜からの水分の浸入を阻止することができるため、第２パッシベーション膜との接触部分からの金属膜の剥離をより効果的に抑制することができる。
さらに、第２パッシベーション膜の温度変化による形状変化や吸湿による形状変化による金属膜との界面での応力が段差部に集中することを避けることができ（分散できる）、金属膜の剥離、クラックをより効果的に防止することができる。
前記第１電極パッド開口部の面方向（ウエハ面に水平な面方向）の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状であることが望ましい。
上記の構成によれば、例えば、上記第１電極パッド開口部が四角形の断面を有する場合に比べ、上記金属膜の各コーナ部でのカバレッジが良くなる。このため、金属膜の積層状態が安定し、該金属膜の剥離、クラックの発生をより低減することができる。
上記の半導体装置の構成において、前記第２電極パッド開口部の位置が、前記金属膜の略中央に位置する構成としてもよい。
上記の構成によれば、例えば、上記外部接続端子を構成するバンプをボール搭載法により形成する場合において、搭載する金属球体が上記金属膜の端の方に転がるといった問題を生じることなく、バンプを金属膜の中央部に形成することができる。このため、上記金属膜とバンプとの界面での接続不良による剥離、クラックを低減することができる。
また、上記の半導体装置の構成において、前記第１電極パッド開口部の中央が、前記金属膜の中央からずれた位置に形成されている構成としてもよい。
上記の構成でも、上記第２パッシベーション膜が、電極パッドとは直接接触しないように形成されているため、たとえ、上記金属膜が電極パッドの周辺で第１パッシベーション膜に密着していない領域がある場合であっても、従来の構成と比較すれば金属膜の剥離抑制効果は大きくなる。
さらに、上記の構成によれば、上記金属膜におけるバンプ等による外部との接続領域を電極パッドとの接続領域からずらして設けることができる。このため、金属膜の面積を広く形成することが可能となるため、基板実装等の外部との接続において、金属膜が受ける応力を広く形成された金属膜全体に分散させることができ、金属膜の剥離、クラックの抑制効果が向上する。
また、上記の構成によれば、電極パッドの形成位置における自由度が高くなるため、例えば、外部接続端子の配置上の制限がある場合に好適である。
また、上記の構成において、前記金属膜上における外部との接続領域以外の領域が、第３パッシベーション膜で覆われている構成とすることが望ましい。
上記の構成により、ハンダ材料等の実装基板との接続部が上記金属膜上で流れ出すことを防止し、所望の接続形状を得ることができる。また、上記金属膜上における外部との接続領域以外の領域が、第３パッシベーション膜により保護されているため、金属膜の酸化など、腐食を抑制し、金属膜の剥離、クラックをより低減することができる。
本発明の半導体装置の製造方法は、上記の課題を解決するために、回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置の製造方法であって、前記回路形成面上に、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜を積層する工程と、前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜を形成する工程と、少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子を形成する工程とを含み、前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成することを特徴としている。
上記の方法によれば、前記第２パッシベーション膜の前記第２電極パッド開口部が、上記第１電極パッド開口部全体を露出するように形成されており、密着性が低い第２パッシベーション膜が、前記電極パッドと直接接触することはない。
したがって、前記電極パッドの上層が安定し、外部接続端子を構成する金属膜と前記電極パッドとの密着性を向上させることができる。
これにより、上記金属膜と電極パッドとの界面での剥離、クラックの発生を防止することがすることができ、良好な電気特性を有する半導体装置を製造することができる。
上記の半導体装置の製造方法において、前記第２電極パッド開口部の外周を、回路形成面方向に前記第１電極パッド開口部の外周と略一致するように形成してもよい。
上記の半導体装置の製造方法において、前記第１電極パッド開口部と、第２電極パッド開口部とを同時に形成する構成とすることが望ましい。
上記の製造方法によれば、前記第１電極パッド開口部３と第２電極パッド開口部とを同時に形成することができるため、製造工程を簡略化することができる。
また、上記の半導体装置の製造方法において、前記第２電極パッド開口部から前記第１パッシベーション膜の一部を露出させる工程と、前記第２電極パッド開口部から露出した前記第１パッシベーション膜と前記金属膜とを密着させる工程とを含む構成とすることが望ましい。
上記の方法によれば、電極パッドと金属膜との接続部以外（電極パッドの周辺部位）でも、前記金属膜を、密接力の高い第１パッシベーション膜と密着させることができる。このため、前記金属膜と電極パッドとの物理的接続状態がより安定する。また、前記電極パッドを介した前記半導体チップの素子部への水分の浸入を確実に阻止することができる。
この結果、上記金属膜と電極パッドとの界面での剥離、クラックの発生をより効果的に防止することがすることができ、良好な電気特性を有する半導体装置を製造することができる。
また、上記半導体装置の製造方法は、前記第２電極パッド開口部と前記第２パッシベーション膜の一部の上層に積層される金属膜を露出するフォトレジストを形成する工程を含む構成としてもよい。
上記の構成において、第２電極パッド開口部と該第２電極パッド開口部の周辺を取り囲む第２パッシベーション膜上の金属膜を露出するようにフォトレジストを形成する工程を含むことが望ましい。
上記製造方法によれば、金属膜が、第２電極パッド開口部と該第２電極パッド開口部周辺に形成された第２パッシベーション膜とを覆うように形成されている。
すなわち、第２パッシベーション膜よりも半導体チップを物理的ダメージから保護する効果が大きい金属膜が、第２パッシベーション膜を覆うように形成されている。ここで、第２パッシベーション膜を金属膜の境界と一致させて形成した場合、露光量の過不足、現像の過不足等から生じる精度の兼ね合いで、第２パッシベーション膜、金属膜の何れにも覆われていない領域が生じえる。この場合、検査、運搬、基板実装等において半導体チップの取り扱いと同様に慎重に取り扱わなければならなくなる。
これに対し、上記の構成によれば、第２パッシベーション膜上をさらに完全に覆うように金属膜が形成されているため、半導体装置の取り扱いが容易となる。
前記金属膜の最上層の積層方向における周辺部に丸み付けをする工程を含むことが望ましい。
上記製造方法によれば、実装時に用いるハンダ等の接続材料との界面の積層方向の断面が一直線となることはない。このため、金属膜表面での剥離、クラックのきっかけとなりにくく、また、剥離、クラックが生じたとしてもその進行を阻止することができる。また、ＡＣＦ等の金属粒子の接触により電気的接続を行う場合においても隣接端子とのショートを防止することができる半導体装置を製造することができる。
前記金属膜の最上層の断面方向における周辺部と前記下地金属層とを同時にエッチングし、該最上層に丸みを形成することが望ましい。
上記製造方法によれば、製造工程をより簡略化することができる。
上記の構成において、ペースト状のバンプ材料を、金属膜表面とその周辺の丸み付けがなされた面を覆うように塗布し、熱処理によりバンプを形成する工程を含むことが望ましい。
また、上記の構成において、ペースト状のバンプ材料を、金属膜の側面を覆うように塗布し、熱処理によりバンプを形成する工程を含むことが望ましい。
上記の製造方法によれば、バンプ材料を金属膜表面とその周辺の丸み付けがなされた面を覆うように、または金属膜の側面を覆うように塗布することで、バンプ材料と金属膜との物理的接続状態をより安定させることができる。また、または金属膜の側面を覆うように塗布することで、上記金属膜の側面からの酸化の進行を防止できるため、金属膜のクラックをより低減することができる。
上記の構成において、フラックスを金属膜表面とその周辺の丸み付けがなされた面を覆うように塗布し、金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことが望ましい。
また、フラックスを金属膜表面と金属膜の側面を覆うように塗布し、金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことが望ましい。
上記の製造方法によれば、フラックスを金属膜表面とその周辺の丸みのある面を覆うように塗布する、またはフラックスを金属膜表面と金属膜の側面を覆うように塗布することで、バンプ材料と金属膜との物理的接続状態がより安定させることができる。また、フラックスを金属膜の側面を覆うように塗布することで、上記金属膜の側面からの酸化の進行を防止できるため、金属膜のクラックをより低減することができる。
上記の構成において、ペースト状のハンダ材料を金属膜表面と該金属膜表面の周辺の丸みのある面を覆うように塗布して金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含む構成とすることが望ましい。
また、ペースト状のハンダ材料を金属膜表面と該金属膜表面の側面を覆うように塗布して金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことが望ましい。
上記の製造方法によれば、バンプ材料を金属膜表面とその周辺の丸みのある面を覆うように塗布する、またはペースト状のハンダ材料を金属膜表面と該金属膜表面の側面を覆うように塗布して金属球体を搭載することで、バンプ材料と金属膜との物理的接続状態をより安定させることができる。このため、上記金属膜のクラックをより低減することができる。また、ペースト状のハンダ材料を金属膜表面の側面を覆うように塗布して金属球体を搭載することで、上記金属膜の側面からの酸化の進行を防止できるため、金属膜のクラックをより低減することができる。
また、ハンダ材料としてペースト状ハンダ材料または金属球体のみを用いる場合に比べてバンプの高さを高く形成することができる。このため、外部接続端子である金属膜およびバンプ形成部に加わる応力を分散できることができる半導体装置を製造することができる。
前記金属球体のコアを、金属被膜の融解温度で溶融しない金属または樹脂で形成することが望ましい。
金属球体のコアが、金属被膜の融解温度で溶融しない金属または樹脂で形成されている場合においては、ハンダのみの金属球体に比べて実装部材との間の空間を高くできる。このため実装部材（実装基板等）との線膨張係数の不一致による使用環境等による熱変化にともなって生じる外部接続端子である金属膜への応力を分散することができる。また、コアに弾性変形する樹脂を含む場合においては、上記高さによる応力分散効果に加えて、コア自体が弾性変形し、金属膜への応力を分散することができる。この結果、さらに効果的に金属膜の剥離、クラックを防止することができる。
本発明の半導体装置は、以上のように、回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置において、前記回路形成面上に積層され、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜と、前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜と、少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子とを備え、前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成されていることを特徴としている。
上記の構成によれば、前記第２パッシベーション膜の前記第２電極パッド開口部が、上記第１電極パッド開口部全体を露出するように形成されており、密着性が低い第２パッシベーション膜が、前記電極パッドと直接接触することはない。
したがって、前記電極パッドの上層が安定し、外部接続端子を構成する金属膜と前記電極パッドとの密着性を向上させることができる。
これにより、上記金属膜と電極パッドとの界面での剥離、クラックの発生を防止することがすることができ、良好な電気特性を有する半導体装置を実現することができる。
また、本発明の半導体装置の製造方法は、以上のように、回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置の製造方法であって、前記回路形成面上に、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜を積層する工程と、前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜を形成する工程と、少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子を形成する工程とを含み、前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成することを特徴としている。
上記の方法によれば、前記第２パッシベーション膜の前記第２電極パッド開口部が、上記第１電極パッド開口部全体を露出するように形成されており、密着性が低い第２パッシベーション膜が、前記電極パッドと直接接触することはない。
したがって、前記電極パッドの上層が安定し、外部接続端子を構成する金属膜と前記電極パッドとの密着性を向上させることができる。
これにより、上記金属膜と電極パッドとの界面での剥離、クラックの発生を防止することがすることができ、良好な電気特性を有する半導体装置を製造することができる。
本実施の形態にかかる半導体装置は、半導体チップを備えており、電子機器の基板に実装（接続）されて機能するものである。また、本半導体装置では、半導体チップの素子面に、外部接続端子であるバンプを備えており、電子機器の基板に対してフリップチップ接続されるように設計されている。
〔実施の形態１〕
本発明の一実施の形態について図１ないし図８、図１０および図１１を参照し以下に説明する。
図１に示すように、本実施の形態にかかる半導体装置を構成する半導体チップ１は、電極パッドメタル（電極パッド）２、第１パッシベーション膜３、第２パッシベーション膜４、金属膜（外部接続端子）１１、金属膜（外部接続端子）２１およびバンプ（外部接続端子、ハンダ接続領域）３１を備えている。
電極パッドメタル２は、半導体チップ１０と他の部材との電気的接続を実現するための電極である。
第１パッシベーション膜３は、窒化膜からなり、金属膜１１・２１を密着させ、主に化学的なダメージから半導体チップ１を保護する機能を有している。第１パッシベーション膜３は、電極パッドメタル２（例えばＡｌ系、Ｃｕ系金属）の内側と、スクライブ領域６に開口部（第１電極パッド開口部、第１スクライブライン開口部）を有している。なお、スクライブ領域６は、ウエハから個片化するときの切りしろとして設けられている。
第１パッシベーション膜３の材料は、無機材料である窒化膜に限定されないが、吸水率または線膨張係数の比較的小さな材料を用いることが好ましい。これは後述する外部接続端子を構成する金属膜２１および金属膜１１との密着性の確保や半導体チップ１の素子部（図示せず）への水分の浸入を防ぐ上で効果的だからである。
なお、有機材料の中にも吸水率、線膨張係数の比較的小さなポリイミドやポリベンゾオキサゾール（ＰＢＯ）などもあるが、第１パッシベーション膜３の材料としては、より吸水率、線膨張係数の小さな無機材料である酸化膜、窒化膜等が好ましい。
第２パッシベーション膜４は、有機材料であるポリイミドからなり、半導体チップ１を主に外部からの物理的ダメージから保護する封止樹脂として機能し、半導体装置としての取り扱いを容易にするものである。第２パッシベーション膜４は、電極パッドメタル２の外側と、スクライブ領域６に開口部（第２電極パッド開口部、第２スクライブライン開口部）を有している。
第２パッシベーション膜４の材料としては、ポリイミド以外に、ＰＢＯ、エポキシ等の有機材料のほか、酸化膜、窒化膜等の無機材料も用いることができる。しかしながら、弾力性（耐衝撃性）、耐薬品性に優れ、保護機能を良好に発揮する有機材料が好ましい。また、有機材料は、膜厚を容易に厚くできる点でも利点がある。
本実施の形態では、有機材料のなかでも弾力性（耐衝撃性）、耐薬品性が特に優れたポリイミド、ポリベンゾオキサゾール（ＰＢＯ）の中からポリイミドを用いている。
また、第１パッシベーション膜３の材料としては、第２パッシベーション膜４よりも吸水率が低いものを使用することが望ましい。
上記の構成によれば、第１パッシベーション膜３が、第２パッシベーション膜４よりも吸水率の低い材料から形成されているため、金属膜１１との密着領域を有する第１パッシベーション膜３の吸湿を従来よりも抑制することができる。このため、第１パッシベーション膜３の吸湿に起因した、金属膜１１・２１の剥離を低減することができる。また、第１パッシベーション膜３が吸湿、俳湿することによる体積変化に起因する金属膜１１・２１の剥離、クラックを低減することができる。
また、第１パッシベーション膜３の材料としては、第２パッシベーション膜４よりも線膨張係数が小さいものが望ましい。
上記の構成によれば、第１パッシベーション膜３が、第２パッシベーション膜４よりも線膨張係数の小さい材料から形成されている。このため、金属膜１１・２１が積層される第１パッシベーション膜の熱変化による体積変化を従来よりも抑制することができる。このため、第１パッシベーション膜３の体積変化に起因した、金属膜１１・２１の剥離、クラックを防止することができる。
また、第２パッシベーション膜４に用いるポリイミド等の有機材料はＡｌ系、Ｃｕ系金属と優れた密着力を示さない。このため、本実施の形態においては、ポリイミド膜である第２パッシベーション膜４は、第２電極パッド開口部４ａが、第１電極パッド開口部３ａ全体を露出し、電極パッド２に直接接触しない構成としている。
具体的には、第２パッシベーション膜４の開口部である第２電極パッド開口部４ａを、第１パッシベーション膜３の開口部である第１電極パッド開口部３ａよりも外側に位置するように第１電極パッド開口部３ａよりも大きく形成されており、金属膜１１・２１の一部が、第２電極パッド開口部４ａの形成部分において第１パッシベーション膜３と密着するように構成されている。
しかしながら、本発明は上記の構成に限らず、例えば、後述する実施の形態２のように、第２電極パッド開口部４ａの外周が、回路形成面方向に第１電極パッド開口部３ａの外周と略一致するように形成してもよい。
さらに、図４に示すように、第２電極パッド開口部４ａが、電極パッドメタル２のサイズよりも大きいサイズに形成されていることが望ましい。
このように、第２電極パッド開口部４ａを、電極パッドメタル２より大きく形成することにより、外部接続端子を大きく形成することができる。
外部接続端子が小さい場合、半導体装置の使用温度の変化により、半導体基板１と半導体装置との間の線膨張係数のミスマッチから外部接続端子に応力がより集中して加わることとなり、外部接続端子の接続部で破断する恐れがある。
これに対し、上記の構成によれば、外部接続端子を大きく形成できるため、応力集中による、外部接続端子の接続部の破断を抑制することができる。
また、図３に示すように、第１パッシベーション膜３の下地との密着を考慮した場合、第２パッシベーション膜４は、電極パッドメタル２上に存在する第１パッシベーション膜３上は避けて形成されていることが好ましい。
これは、外部接続端子に加わる応力により、第１パッシベーション膜３とともに第２パッシベーション膜４が剥離する場合も多いためである。
本実施の形態では、図３および図４に示すように、第２電極パッド開口部４ａは、第１電極パッド開口部３ａの外側に位置する電極パッドメタル２よりも大きいサイズで、電極パッドメタル２の外周を取り囲むように形成されている。また、第１電極パッド開口部３ａは、第２電極パッド開口部４ａのほぼ中央に位置するように形成されている。
また、第１電極パッド開口部３ａを覆うように、外部接続端子を構成する金属膜２１および金属膜１１が形成されている。
すなわち、本実施の形態における金属膜１１は、第１電極パッド開口部３ａを囲むように形成された第１パッシベーション膜３との密着領域を有している。
上記の構成によれば、第２電極パッド開口部４ａが第１電極パッド開口部３ａよりも大きく形成されているため、第２電極パッド開口部４ａが形成された部分においては、第１パッシベーション膜３上に第２パッシベーション膜４は存在しない。この第２電極パッド開口部４ａの形成部分において、外部接続端子を構成する金属膜１１の一部は、密着力・密接力が高い第１パッシベーション膜３とも密着している。
すなわち、電極パッドメタル２と金属膜１１との接続部以外（電極パッドメタル２の周辺部位）でも、金属膜１１は、密接力の高い第１パッシベーション膜３と密着している。このため、金属膜１１と電極パッドメタル２との物理的接続状態がより安定する。また、前記電極パッドメタル２を介した半導体チップ１の素子部への水分の浸入を確実に阻止することができる。
この結果、金属膜１１と電極パッドメタル２との界面での剥離、クラックの発生を効果的に低減することがすることができ、良好な電気特性を有する半導体装置を実現することができる。
金属膜２１には、低融点（低融解温度）の金属、例えばＳｎ系のハンダ、特に鉛フリーハンダからなる金属球体、またはコアに樹脂、高融点金属等他の金属または樹脂を含んだ金属球体が搭載されている。上記金属球体を、リフロー炉などで熱処理することによりバンプ３１を備えた外部接続端子を形成することができる。
本実施の形態に係る外部接続端子は、金属膜２１上に、少なくとも樹脂または金属からなるコア部と導電性の接合部材からなる被膜とを含む構成のバンプ３１が形成されおり、該コア部は該被膜の融解温度で溶融しないように構成されている。
上記のように金属球体のコアが、金属被膜の融解温度で溶融しない金属または樹脂で形成されている場合においては、ハンダのみの金属球体に比べて実装部材との間の空間を高くすることができる。このため実装部材（実装基板等）との線膨張係数の不一致による使用環境等による熱変化にともなって生じる外部接続端子である金属膜への応力を分散することができる。また、コアに弾性変形する樹脂を含む場合においては、上記高さによる応力分散効果に加えて、コア自体が弾性変形し、金属膜への応力を分散することができる。この結果、さらに効果的に金属膜の剥離、クラックを防止することができる。
図４に示すように、第２パッシベーション膜４は、第２電極パッド開口部４ａの中央が金属膜２１および金属膜１１のほぼ中央に位置するように形成されていることが望ましい。
これにより、バンプ３１を構成する金属球体が金属膜２１および金属膜１１の端の方に転がるといった問題を生じることなく、バンプ３１を金属膜２１および金属膜１１の中央部に形成することができる。
コアを有する金属球体を搭載する場合においては全てハンダからなる金属球体に比べてハンダのボリュームが少ないため、セルフアライメント(熱処理により接続領域の中央に移動する)性が劣るため特に有効である。このため、金属膜２１および金属膜１１とバンプ３１との界面での接続不良による剥離、クラックを低減することができる。
また、第１パッシベーション膜３および第２パッシベーション膜４における、金属膜１１で覆われる領域では、各開口部３ａ・４ａの断面方向の側壁形状が傾斜し、第１パッシベーション膜３および第２パッシベーション膜４の各表面から電極パッドメタル２の金属膜１１との密着面にかけて傾斜角度が変化し、連続した形状で形成されている。
すなわち、金属膜１１が積層される第２電極パッド開口部４ａの側面が、第２パッシベーション膜４の裏面側から表面側に外側に傾斜し、該第２パッシベーション膜４の側面は、その表面と連続した曲面を形成している。
また、第２パッシベーション膜４の側面は、第１パッシベーション膜３における金属膜と密接する面とも連続した曲面を形成している。
さらに、第１電極パッド開口部３ａと第２電極パッド開口部４ａの面方向（ウエハ面に水平な面方向）の断面は、四角形（多角形）の各コーナ部が丸み帯びた形状に形成されていることが望ましい。具体的には、図４の第１電極パッド開口部３ａは角部があるが、図８に示すように、第１電極パッド開口部３ａの各コーナ部に丸み付けがされていることが望ましい。この断面方向と平面方向の丸みは、外部接続端子を構成する金属膜２１および金属膜１１との密着性を維持するために必要となるものである。
金属膜２１および金属膜１１が形成される第１電極パッド開口部３ａおよび第２電極パッド開口部４ａの各側壁が、平面方向に垂直に形成されている場合、金属膜２１および金属膜１１のカバレッジが確実なものとなりにくく剥離の原因となりやすい。また、第１パッシベーション膜３および第２パッシベーション膜４が各々異なる材料からなる場合、各々の線膨張係数が異なるため、使用温度の変化により各々の界面で断面方向と水平方向に応力が発生する。
しかしながら、上記の本実施の形態のかかる構成によれば、第１電極パッド開口部３ａおよび第２電極パッド開口部４ａの各側面が傾斜し、第１パッシベーション膜3および第２パッシベーション膜４の各表面から各裏面の下地金属膜との各密着面にかけて傾斜角度を変化させつつ、連続した曲面を形成するように構成されている。これにより、クラックの発生のきっかけとなる応力集中ポイントがないため、応力の分散を図ることができる。さらに、第１パッシベーション膜３および第２パッシベーション膜４の各表面から下地密着面にかけて傾斜角度を変化させ連続した形状としているため、金属膜のカバレッジがさらに向上しより確実に密着させることができる。また、特異点がないため応力をさらに効果的に分散することができる。
上記の構成によれば、応力集中を避けることができるため、金属膜１１の剥離、クラックが生じにくく、電極パッドメタル２を通してデバイスに水分の浸入するのを防ぐことができる。
次に、第１電極パッド開口部３ａと第２電極パッド開口部４ａの水平方向（平面方向）の形状について説明する。
半導体チップ１の主材料、第１パッシベーション膜３、第２パッシベーション膜４の材料は、各々異なる材料であり、各々の線膨張係数が異なるため、使用温度の変化により各々の界面で応力が発生する。ここで、コーナ部に角がある場合には、角部の頂点に水平方向の応力が集中するため、その部分に剥離またはクラックが生じ、その隙間からの水分の浸入によりさらに界面の剥離を進行させてしまう結果となる。
このため、第１電極パッド開口部３ａおよび第２電極パッド開口部４ａは、面方向（ウエハ面に水平な面方向）の断面の形状が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状であることが望ましい。
ここで、素子が形成されていない半導体チップ１０の周辺の領域等については、物理的なダメージの心配が少ないため、必ずしも第２パッシベーション膜４を必要としない。したがって、例えば、図１０および図１１に示すように、第２パッシベーション膜４を、電極パッドメタル２の外周全体を覆うのではく、一部を覆うように形成してもよい。
一方、ウエハから個片化するときの切りしろとしてのスクライブ領域６には無機パッシベーション膜、有機パッシベーション膜等、何れの膜も形成しないことが好ましく、特に柔らかく、弾力性に富んだ有機材料は開口部を設けておく必要がある。
ウエハの個片化に用いるダイシングブレードは、ウエハの主な材料が例えばＳｉである場合はＳｉの材料特性に合わせてダイヤモンド粒子径やそれを固めるバインダー材料の種類、配合比率等を適正化して用いるが、酸化膜、窒化膜などの無機パッシベーション膜の場合は比較的Ｓｉに近い弾性、硬さ等の特性を有する。このため、Ｓｉと同時にダイシングすることはダイシング条件を適正化することにより、ダイシングが可能となる（Ｓｉのみをダイシングする場合よりは難しく、脆い無機パッシベーション膜のチッピングの原因となりやすい）。
しかしながら、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、エポキシなどの有機パッシベーション膜は、Ｓｉ用のブレードでダイシングすると、ブレードの目詰まりを起こしやすく、Ｓｉまたは無機パッシベーション膜のチッピング原因となる。また、有機材料はヒゲが発生しやすいため、以降の工程での搬送や、実装時のトラブルの原因となる。また、レーザを用いる場合においても有機パッシベーション膜は、熱により変質し、弾力性（耐衝撃性）、耐薬品性等の信頼性を損なう恐れがある。
そこで、本実施の形態では、スクライブ領域６において、第１パッシベーション膜３にスクライブライン開口部を設け、第２パッシベーション膜４には、第１パッシベーション膜３の第１スクライブライン開口部よりも幅の広い第２スクライブライン開口部を設けている。これは、第２スクライブライン開口部の位置精度を考慮して、確実にダイシング時の切りしろから隔てるためである。
次に、外部接続端子について説明する。
一般に、半導体装置の取り付け高さは、機器の寸法の都合で制限がある場合が多いが、この場合でも金属膜を外部接続端子として用いることができる。本実施の形態においても、金属膜２１および金属膜１１を外部接続端子として用いている。
具体的には、実装基板側の端子（ランド）にハンダペーストを数十μｍから百数十μｍ程度の厚さで供給し、半導体チップ１の外部接続端子を構成する金属膜２１および金属膜１１をランド位置に合わせて搭載し、リフロー炉などで熱処理することで実装している。
また、導電粒子を含有した樹脂膜（異方性導電膜：ＡＣＦ）または導電粒子を含有した液状樹脂（異方性導電ペースト：ＡＣＰ）を半導体装置の素子面側か実装基板側に貼り付けるか塗布し、熱圧着を行うことにより接続することもできる。この場合、実装基板のランド面は絶縁膜面と同レベルか、絶縁膜面よりも高く形成されていることが好ましく、ランド面と絶縁膜の段差と、金属膜との高さの合計が、少なくとも導電粒子径よりも大きく形成される必要がある。
例えば、実装基板のランド面が絶縁膜面と同レベルで、導電粒子径が１０μmの場合、金属膜２１および金属膜１１は１０μｍよりも大きな膜厚で形成する必要がある。その理由は、ＡＣＦまたはＡＣＰは含有する導電粒子が金属膜２１と実装基板の端子（ランド）とに接触する（または食い込む）ことで厚さ方向に電気的接続を行うものであるが、所望の外部接続端子位置で接続するためである。
半導体装置の取り付け高さにある程度ゆとりがある場合においてはバンプを金属膜上に形成することもできる。実装基板側へのハンダ供給だけでは確実な実装状態が得にくいことや、使用環境温度の変化によって半導体基板の線膨張係数のミスマッチが起因するバンプに集中する応力をバンプ高さ全体に逃がす効果がある。バンプの高さが高い場合と低い場合では応力を受ける領域が高い場合の方が広く、受けた応力をより分散することができるためである。
また、図３に示すように、本実施の形態では金属膜２１の積層方向の断面（ウエハ面に対して垂直な面）は、各コーナ部が丸みを帯びた形状に形成されている。
上記の構成によれば、実装時に用いるハンダ等の接続材料との界面の積層方向の断面が一直線とはならないため、金属膜表面での剥離、クラックのきっかけとなりにくく、さらに剥離、クラックが生じたとしてもその進行を阻止することができる。また、ＡＣＦ等の金属粒子の接触により電気的接続を行う場合においても狭ピッチでＡＣＦ（ＡＣＰ）接続する際の隣接端子間のショートを防止することができる。
また、半導体基板側にハンダペーストを供給し、ハンダを介して接続する場合や、金属膜の上に低融点の金属、例えば、Ｓｎ系のハンダ、特に鉛フリーハンダ等でバンプを形成する場合においては半導体基板との線膨張係数のミスマッチにより、使用環境温度の変化で外部接続端子部に応力が集中する。
これに対し、本実施の形態の構成によれば、断面における各コーナ部が丸みを帯びた形状に形成することにより、ハンダと金属膜の界面に沿ったクラックの発生を抑制することができ、またクラックが発生しても該クラックの伝播を抑制することができる。
すなわち、金属膜の周辺部では、バンプ材料等の接続材料のフィレットが形成されるため、クラックの発生を抑制することができる。たとえ、微小なクラックが入った場合においても、ハンダと金属膜の界面の積層方向の断面が一直線上に形成されないのでクラックの伝播を抑制することができる。
また、金属膜の断面方向における各コーナ部の丸みの内、金属膜の周辺部を除く部分は、特異点となる角部がないため実装基板とのミスマッチからくる応力の分散ができる。さらに、接続材料の巻き込みボイドや、ハンダ接続に用いるフラックス成分による金属膜の還元作用時に発生するボイドが固着しやすい角部がないため、クラックが伝播しやすい界面上にクラック伝播を促進させやすいボイドが存在しない。このため、クラックの伝播を抑制することができる。
金属膜２１の丸みはドライエッチングまたはウエットエッチングにより形成することができ、オーバーエッチするとさらに丸みを付けることができるのでさらに効果がある。
メッキの場合にはレジストよりも高く成長させマッシュルーム形状とすることで同様の形状を得ることができる。金属膜２１の組織が疎な場合においてはエッチングされ易いため、エッチングにより丸みを形成しやすいのでさらに効果がある。
また、液相や気相で形成する場合は、その成長速度を上げる方向にすると金属膜２１は疎な組織が成長する。したがって、金属膜の最上層はその下地の組織の疎密度によって適宜疎な方向に調整すると下地層の除去処理の間に、より大きな丸みを形成できるのでより好ましい。
最上層の方が密な組織であって、ウエットエッチングを行う場合には、下地層の側面が大きくエッチングされるため、その部分にエッチング液が残り易く、その後の腐食の原因となりやすい。下地層と最上層が同等の場合であっても、ウエットエッチングでは、金属膜の幅の細りが発生するため、外部との接続面が小さくなってしまう。一方、ドライエッチング（物理的エッチング）の場合においても最上層に丸みを形成するために、過度のエネルギーで半導体チップ１０の表面を処理するため、素子に与えるダメージが懸念される。
以上のことを考慮し、本実施の形態では、金属膜１１・２１を以下の構成としている。
すなわち、金属膜１１・２１を、最上層である第１層と、該最上層の直下に積層された第２層と、最下層であるバリア層としての第３層からなる３層が積層された構成とし、第１層および第２層が、同一の金属または同一の金属を主成分とする材料からなり、かつ前記第１層では、該金属が前記第２層よりも疎な組織を形成するように構成したことが望ましい。
これにより、金属膜１１・２１を、積層方向の断面（ウエハ面に対して垂直な面）における各コーナ部が丸みを帯びた形状に容易に形成することができる。さらに、最上層である第１層とその下地層である第２層とが同一金属を主成分としているので、第２層の金属除去と、最上層である第１層の金属の断面形状への丸み形成とを同時に行うことができる。この点について、上記構成の金属膜１１・２１の電気メッキによる形成工程の中で詳細に説明する。
まず、第３層および第２層を順次ウエハの全面に形成する。次に、フォトレジストをウエハ上にスピンコートし、乾燥させる。この後、金属膜１１・２１の形成領域となるフォトレジスト開口部を露光、現像により形成する。次に、電気メッキによりフォトレジスト開口部に金属膜２１の第１層（Ｃｕ等）を形成する。この後、フォトレジストを除去する。
次に、金属膜２１の第１層をマスクとして、ウエハ全面に形成された第２層を薬液（ウエットエッチング）、反応性ガスによる化学的エッチング（ドライエッチング）、スパッタ原子（分子）等による物理的エッチング（ドライエッチング）を行い除去する。
上記の第２層の金属除去工程で、特に化学的エッチングを行った場合、第２層目と反応しエッチングする物質を用いて第２層の金属を除去する。ここで、第１層に第２層と同一の金属または同一の金属を主成分とする材料を用いた場合、第１層もエッチングされることになる。
また、エッチングは通常、平坦な部分よりもエッジ部が集中的にエッチングされるため、エッジ部に丸みが形成される。さらに、第１層が疎な組織であればあるほどエッチングされやすいため、上記第２層のエッチングによる除去工程で丸みを帯びやすくなる。このため、第２層目のエッチングによる金属除去工程で、第１層が丸みを帯びやすくなる。この結果、第２層の金属除去と、最上層である第１層の金属の断面形状への丸み形成とを同時に行うことができる。
また、物理的エッチングにおいても金属の種類によってエッチングレートが異なるため、少なくとも同じ金属、合金または化合物で組織に粗密の差があれば疎な部分は密な部分よりもエッチングされやすくなるが、物理的エッチングでは半導体チップへのダメージが生じやすいため、化学的エッチングが好ましい。
次に、第３層を、薬液、反応ガスによる化学的エッチング、スパッタ原子・分子等による物理的エッチングを行い除去する。
本実施の形態では、最下層である第３層を、バリア効果の高いＴｉ、Ｔｉ−Ｗ、Ｃｒの中からＴｉを用いて、バリア効果の発揮できる０．０３μｍ厚に形成した。最上層の下地金属層である第２層は、Ｃｕを用いて０．１μｍ厚に形成し、最上層（第１層）にも第２層と同様にＣｕを用いたが、第２層のＣｕよりも疎な組織を有するＣｕを用いた。また、金属膜２１および金属膜１１の総厚を５μｍとなるように形成した。
ここで、Ｃｕからなる第１層および第２層の総厚はＳｎ系のハンダ材料と接続する際に重要であるところ、上記の構成とすることで、基板実装時および他の部品の実装時の熱処理におけるＣｕとＳｎとの拡散層がバリア層としての第３層に達することがない。このため、金属膜の剥離、クラックの発生を低減することができる。
次に、合金層の成長について、実験データを用いて説明する。
Ｓｎ系ハンダは、金属膜と接続する際の熱処理１回と、その後実装基板への本半導体装置の実装と他の部品を実装する熱処理を合わせて２回と想定すると合計３回の熱処理を経ることになる。この場合の金属膜２１および金属膜１１側へ成長した合金層の厚さは１．８μｍ程度であることが確認された。したがって、最低でも金属膜（最上層（第１層）とその直下に形成される下地金属層（第２層）の総厚）が１．８μｍ必要となる（使用環境が常温であり、使用時において半導体装置の温度が殆ど上昇しない場合）。
本実施の形態では、使用時のデバイスの温度上昇等を考慮し、第１層と第２層の総厚が４．５μｍ以上となるように形成した。これは、１５０℃の高温保存試験を行なった結果、１０００時間経過後の合金層は４．５μｍであることが確認されたためである。
本実施の形態においては、上述のように、金属膜の最上層には、Ｃｕを用いている。しかしながら、本発明はこれに限定されず、例えば、さらに酸化防止効果があるＡｕを用いても良い。この場合、ＳｎとＡｕは肥大化すると脆弱な合金層が形成されるため、Ａｕは１μｍ以下としなければならない。
また、金属膜２１の下地金属層（第２層）にＣｕを形成した場合、後述する金属膜への丸み付け形成は、金属膜の下地層の除去工程と同時に行うことはできない。一方、下地層をＡｕで形成する場合は、金属膜の最上層をＡｕとすると良いが、この場合、金属膜の最上層とその下地層のトータル厚は上記合金層の肥大化の理由により１μｍ以下とする必要があり、バリア層（第３層）までのＳｎの拡散が懸念される。
なお、金属膜に半径０．２μｍ程度の丸みを形成するとして、金属膜は厚みが０．２μｍ減少するため、丸みを形成するプロセスの手前では下地層と最上層のトータルで４．７以上の膜厚で形成しておく必要がある（使用環境が常温であり、半導体装置の温度上昇が殆どない場合は２μｍの厚さとなるようにしておく必要がある）。ここで、金属膜２１および金属膜１１の周辺部以外の部分、例えば第１電極パッド開口部３ａと第２電極パッド開口部４ａ側壁付近の段差部は傾斜角度が変化した形で形成されているため金属膜２１および金属膜１１のカバレッジがよい。
さらに、エッチングによってこの部分の金属膜２１および金属膜１１の中央部の段差部にも丸みを設けることで、半導体基板とハンダ接続する際にも確実に接続することができる。例えば、この段差部に角がある場合は、ハンダ接続の際に空気の巻き込みや、ハンダ接続に用いるフラックスにより発生するボイドが外部に放出されずに角部にとどまることがある。その場合はハンダ接続部にクラックや剥離が発生するきっかけとなることや、一度発生したクラックや剥離の進行を促進してしまうことになる。また、特異点がなくなるため応力の分散ができるため、剥離、クラックの発生を抑えることができる。
本実施の形態においては、第１電極パッド開口部３ａと第２電極パッド開口部４ａによる段差部にも丸みを形成し、鉛フリーハンダであるＳｎ−Ａｇ系合金によりバンプを形成した。このときの金属膜２１および金属膜１１上のバンプ高さは高いほど熱応力の分散ができるのでよい。１００μｍ以上の高さとすることで基板実装時の温度サイクル試験（１２５℃／−４０℃）において５００サイクルでも破断しないことを確認した。
図２に示す半導体装置においては半導体チップ１の周辺部に電極パッドメタル２を形成したが、図６に示すように、電極パッドメタル２を半導体チップ１の中央部に位置する構成としてもよい。このように、２次元的に電極パッドメタル２を配置することによって、限られた半導体チップ１の面内により多くの外部接続端子を配置することができる。
また、図５（ａ）ないし（ｅ）は、本実施の形態にかかる半導体装置の製造方法における各工程を示している。同図では、説明の便宜上、電極パッド近傍を拡大して示しているが、実際はウエハ単位で製造するものである。まず、素子が平面内に多数形成された半導体ウエハにおいて、各素子単位で多数の電極パッドメタル２が形成されている。その上、第１パッシベーション膜３である窒化膜を気相で積層、成長させることで半導体ウエハ全体に形成し、電極パッドメタル２の内側とスクライブ領域６に開口部（第１電極パッド開口部、第１スクライブライン開口部）を形成する。この開口部はドライエッチ条件を調整することによって第１パッシベーション膜３の下地密着面において連続して傾斜が変化した形状にすることができる。
その後、アルゴン、フッ素系プラズマ等により第１パッシベーション膜表面側の角を落として第１パッシベーション膜３表面から下地との密着面にかけて連続して傾斜が変化した形状を得た。ここで、ドライエッチングにウエットエッチングを組み合わせた方法を用いることもできる。
パッシベーション膜にリンが含有されている場合は比較的低温度で変形するので熱処理を行うことによってもパッシベーション膜表面から下地密着面に連続して変化した傾斜面を形成することができる。ただし、電極パッドメタル２などにＡｌを用いている場合には、その融点である６６０℃よりも低い温度で行う必要がある。
次に、第２パッシベーション膜４であるポリイミドを、既に半導体基板１上に形成された第１パッシベーション膜３上に形成する。第２パッシベーション膜４は、電極パッドメタル２の周辺外側と第1スクライブライン開口部の外側に側壁が形成されるように第２電極パッド開口部４ａと第２スクライブライン開口部を形成する。
第２電極パッド開口部４ａの側壁形状に傾斜を設けるには、ドライエッチングによるよりもウエットエッチングによる方が容易である。このため、本実施の形態では、ウエットエッチングにて側壁形状に傾斜を形成した。
ワニス状態のポリイミドを半導体ウエハ上にスピンコートし、乾燥後、さらにポジ型のフォトレジストをスピンコートし乾燥させる。次に、電極パッドメタル２部に開口部を有する第１電極パッド開口部３ａおよび第１スクライブライン開口部よりも外側に開口部を形成するように、第２電極パッド開口部４ａと第２スクライブライン開口部の形成領域にガラスマスクを用いて露光し、アルカリ系等の現像液を用いてフォトレジストに開口部を形成する。この後、フォトレジスト用現像液を用いて、フォトレジストをマスクとしてポリイミドをエッチングする。この場合、ポリイミドの乾燥温度を低く、エッチング液のアルカリ濃度を濃くして、開口部に沿ってエッチング後にダレを生じさせることによって開口部側壁に連続して傾斜角度が変化する傾斜を設けると良い。
次に、ポリイミドを熱処理して硬化させる。この硬化工程においては、本硬化を行う前に、硬化しにくい低温で予備加熱を行ってダレを生じさせた後に、硬化温度で本硬化を行うと良い。また、予備加熱温度や本硬化温度までの温度上昇過程を含めて処理する方法もあり、適宜組み合わせて処理を行うとさらに効果がある。これにより、第２パッシベーション膜４の表面から裏面にかけて連続した傾斜面を得ることができる。
さらに、酸素、アルゴン、フッ素系等のプラズマ処理により、第２パッシベーション膜４の表面側の角部を除去すると連続した傾斜面を容易に形成することができる。本実施の形態のように、第２電極パッド開口部４ａから第１電極パッド開口部３ａが完全に露出されている構成においては、第１電極パッド開口部３の丸み形成時のプラズマ処理とかねても良い。
本実施の形態では、傾斜の形成が比較的容易な非感光性のものを用いたが、感光性のものを用いる場合は、膜の底面側よりも表面側で広く開口することが容易であるポジ型が好ましく、ステッパー露光機では露光時にフォーカスを半導体ウエハ表面側により離れた方向に設定するか、一括露光機使用時にはマスクを半導体ウエハから隔てる方向にセットすると良い。また、露光量は過露光気味にする方が好ましい。以降の工程については、非感光性と感光性の区別もなく上記と同様の方法により連続した傾斜面を形成することができる。
また、第１電極パッド開口部３ａと第２電極パッド開口部４ａの平面形状においても上記のダレによって丸みを形成することができる。また、第１電極パッド開口部３ａおよび第２電極パッド開口部４ａ形成工程において、ガラスマスクのパターンに丸みを持たせるとさらに容易に丸み形成をすることができる。
次に、金属膜２１および金属膜１１の形成方法について説明する。
まず、最下層である下地との密着層兼バリア層１１としてＴｉを０．０３μｍの厚さで半導体ウエハの全面にスパッタ法により形成し、Ｃｕを０．１μｍの厚さで、先に形成したＴｉ上の全面にスパッタ法により形成する。
次に、フォトレジストをスピンコートにて上記スパッタＣｕ膜上に塗布し、乾燥後、第２電極パッド開口部４ａ周辺部よりも外側に、第２電極パッド開口部４ａがほぼ中央となるようにフォトリソグラフィーにより開口部を形成する。
次に、電気メッキによりフォトレジスト開口部にＣｕ膜を形成する。本実施の形態においてはフォトレジストの膜厚を６μｍ以上形成し、このときの金属膜の総厚が５μｍとなるように形成している。
次に、剥離液にてフォトレジストを除去し、５μｍの金属膜を形成した部分をマスクとしてＣｕスパッタ膜をエッチング液で除去する。このときＣｕスパッタ膜が除去される時間の１．５倍から５倍程度の時間をかけてオーバーエッチングを行い、金属膜の最上層の周辺部に丸み付けを行う。
本実施の形態ではＣｕスパッタ膜が除去される時間の１．５倍の時間をかけて半径０．２μｍ程度の丸みを形成している。０．１μｍのＣｕスパッタ膜を除去するだけであれば、金属膜の最上層は０．１μｍ程度エッチングされるため、金属膜の最上層の周辺部は半径０．１μｍの丸みとなるが、金属膜の最上層が比較的疎な組織を形成し、１．５倍のオーバーエッチングを行ったためである。さらに丸みを大きくする場合はさらにオーバーエッチングするか、Ａｒ等のプラズマ処理を行う方法もある。
その後、さらにＴｉスパッタ膜をエッチング液で除去し、金属膜２１および金属膜１１を形成する。
次に、金属膜２１および金属膜１１上と、その周辺の丸みを帯びた部分、さらには側面を含むようにフラックスを塗布し、鉛フリーハンダボールを搭載する。このとき、第２電極パッド開口部４ａの中央が金属膜２１および金属膜１１のほぼ中央に配置されているため、バンプ３１（ハンダボール（金属球体））が金属膜２１および金属膜１１の端の方に転がり落ちることはなく、（後の熱処理後において）金属膜２１および金属膜１１表面との界面での接続が確実に行われる（未接続領域がない）。
次に、Ｎ２雰囲気のリフロー炉で熱処理を行い、金属膜１１および金属膜２１上に高さ２００μｍのバンプ３１を形成している。
このとき金属膜２１および金属膜１１の周辺部は丸みがあるので丸みの部分に沿ってハンダバンプ３１との界面が形成される。ここで、フラックスは丸み部分を含むように塗布されているので、丸み部分の活性度が向上し、よりフィレットが形成されやすくなる。また、この丸みの部分が大きいほど、この部分にフィレットが広く形成されるため、接合面積が広くなる。
また、破断面となりやすい界面の曲率半径が大きく形成されるため、金属膜２１および金属膜１１周辺部に集中する応力は分散され、ハンダと金属膜との界面での破断を低減することができる。
また、金属膜２１および金属膜１１の周辺に丸みがない場合、融解温度以上まで加熱されたバンプ材料の表面張力によって側面までバンプ材料で覆うことができない。そこで、本実施の形態では、さらに丸みを大きくし、金属膜の側面までバンプ材料で覆うことができるようにしている。これにより、バンプ材料と金属膜との物理的接続状態をより安定させることができため、金属膜１１・２１のクラックをより低減することができる。
さらに、金属膜２１に酸化しやすい材料、例えば、本実施の形態のようにＣｕを用いる場合においても、金属膜２１の側面からの酸化を防ぐことができる。このため、電気伝導度を下げることなく、脆くなった金属膜での剥離を防止することができる。ここで、フラックスは金属膜２１および金属膜１１の側面まで含むように塗布されているので、金属膜２１及び金属膜１１の側面の活性度が向上し、バンプ材料が、より側面を覆いやすくなっている。
金属膜１１・２１上にバンプ３１を形成する方法としては他にハンダペーストなどのバンプ材料を印刷する方法がある。これは、印刷用のマスクの開口部と金属膜２１および金属膜１１の位置を合わせてセットし、スキージを用いてマスク開口部にハンダペーストを形成し、マスクを除去した後にＮ２リフロー炉等により加熱してバンプを形成するものである。この場合、マスクの開口部を金属膜２１および金属膜１１よりも大きく形成しておき、金属膜２１および金属膜１１の側面まで覆うようにハンダを形成しておくことにより、熱処理後のハンダバンプは側面まで覆いやすくなる。
ただし、この場合も表面張力が働くため、金属膜２１および金属膜１１の周辺部の形状に丸みを形成することが望ましい。
なお、上記の工程にて製造された半導体装置は、基板実装状態での温度サイクル試験（１２５℃／−４０℃）において１０００サイクル以上を確保することができた。
〔実施の形態２〕
本発明の他の実施の形態について図７および図８を参照し以下に説明する。
図４に示す実施の形態１の構成では、第１電極パッド開口部３ａの中央が第２電極パッド開口部４ａ、金属膜１１・１２のほぼ中央に位置している。本実施の形態では、図７に示すように、第２電極パッド開口部４ａの外周が、回路形成面方向に第１電極パッド開口部３ａの外周と略一致するように形成されている。また、第１電極パッド開口部３ａおよび第２電極パッド開口部４ａが、金属膜１１・２１の中央には位置されていない点でも実施の形態１の構成とは異なっている。
また、図８に示すように、第２電極パッド開口部４ａは、金属膜１１・２１の中央に位置する一方、第１電極パッド開口部３ａは、金属膜１１・２１の中央からずれて位置する構成とし、第１電極パッド開口部３ａと第２電極パッド開口部４ａとが、部分的に一致する構成としてもよい。
本実施の形態の構成によれば、金属膜１１・２１の少なくとも一部は、第１パッシベーション膜３に密着していない。このため、前述の実施の形態１の構成に比べると、水分浸入の抑制効果は得られない。しかしながら、本実施の形態の構成においても、密着性の弱い第２パッシベーション膜４は、電極パッドメタル２と直接接触していないように形成されているため、例えば、特許文献１に示す従来技術に比べると金属膜２１および金属膜１１の剥離抑制効果は大きくなる。
さらに、本実施の形態の構成によれば、電極パッドメタル（電極パッド）２の形成位置における自由度が高くなる。このため、例えば、電極パッドメタル２と外部接続端子の配置上の制限がある場合等に本実施の形態にかかる構成は好適といえる。
また、本実施の形態においては、第１電極パッド開口部３ａの各コーナ部のみならず、電極パッドメタル２の各コーナ部も丸みを帯びた形状に形成されている。このように、電極パッドメタル２の各コーナ部も丸みを帯びた形状とすることにより第１パッシベーション膜３との境界面における応力集中を避けることができる。この結果、金属膜の剥離、クラックをより効果的に防止することができる。
次に、本実施の形態にかかる半導体装置の製造方法について図７を参照し説明する。
図７に示す半導体装置の製造方法において、実施の形態１と同様に、第１電極パッド開口部３ａを形成した後に、第２電極パッド開口部４ａを一致させて形成してもよい。
しかしながら、本実施の形態では、第１パッシベーション膜３の第１電極パッド開口部３ａの形成に用いる材料として、フォトレジストの代わりに感光性ポリイミド、感光性ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を用いている。
フォトレジストは第１パッシベーション膜３の形成後除去されるが、感光性ポリイミド、感光性ＰＢＯ等の感光性保護膜用樹脂材料であれば、第２パッシベーション膜４として用いることができる。
このため、第２電極パッド開口部４ａの形状の膜表面側を広くした傾斜を形成する方がよいので、ポジ型の材料が好ましい。
なお、図８の半導体装置の製造方法は、実施の形態１と同様の方法、工程にて製造することができる。
〔実施の形態３〕
本発明のさらに他の実施の形態について図９を参照し以下に説明する。
本実施の形態においては、図９に示すように、電極パッドメタル２、第１電極パッド開口部３ａ、第２電極パッド開口部４ａ、金属膜２１・１１を全て円形に形成した点で、前述の実施の形態１、２と異なっている。
すなわち、実施の形態１、２では、第１電極パッド開口部３ａおよび第２電極パッド開口部４ａは、四角形（多角形）の各コーナ部が丸みを帯びた形状に形成しているが、本実施の形態では円形としている。
第１電極パッド開口部３ａのコーナ部の丸み部分、第２電極パッド開口部４ａの丸み部分においても応力の分散効果はあるが、第１電極パッド開口部３ａまたは第２電極パッド開口部４ａ、またはその両方を円形としたことにより、応力の分散効果をさらに大きくすることができる。また、電極パッドメタル２を円形にしたことでさらに応力分散効果を大きくしている。
また、本実施の形態の構成によれば、第２電極パッド開口部４ａを電極パッド２のサイズの近くまで縮小しても、金属膜２１および金属膜１１は電極パッド周辺、さらには電極パッドメタル２周辺の第１パッシベーション膜３の全域と密着させることができる。
なお、本実施の形態においては、円形状としたが、楕円形状でも同様の効果を得ることができる。
本実施の形態にかかる半導体装置の製造方法は、フォトリソグラフィー用のガラスマスクの電極パッドメタル部、第１電極パッド開口部、または第２電極パッド開口部の形状を円形状または楕円形状にする以外は、前述の実施の形態１と同様の方法、工程にて製造することができる。
〔実施の形態４〕
本発明のさらに他の実施の形態について図１２および図１３を参照し以下に説明する。
前述の実施の形態１ないし３では、外部との接続部であるバンプ３１は電極パッドメタル２と積層方向に重なる位置関係にあったが、本実施の形態においては図１２に示すように、バンプ３１の中心が第２パッシベーション膜４上に位置するように形成している。
すなわち、本実施の形態では、金属膜１１・１２が、電極パッドメタル２との接続領域と、第２パッシベーション膜上に形成されたバンプ３１との接続領域とを含む構成としている。
上記の構成によれば、バンプ（外部接続端子）の形成位置における自由度が上述の実施の形態２よりさらに向上するため、例えば、電極パッドメタル２、外部接続端子の配置に制限がある場合に好適である。また、金属膜１１・２１の面積を大きくすることができるので、半導体チップ１と実装基板との線膨張係数のミスマッチによる応力が、大きな面積を有する金属膜１１・２１全体に分散されるため、金属膜の剥離、クラックをより低減することができる。
半導体チップ１とハンダ等の低融点金属とを接続する場合においては、金属膜２１および金属膜１１全体へのハンダ等の流れ出しが起こり、所望の接続形状が得られないことがあるためハンダ制限部を設ける必要がある。
そこで、本実施の形態では、図１３に示すように、金属膜２１および金属膜１１上にさらに第３パッシベーション膜５を形成した点においても異なっている。図１３は、金属膜１１における電極パッドメタル２との接続領域と、第２パッシベーション膜４上に形成されたバンプ３１との接続領域とが一部重なっている構成を示している。
第３のパッシベーション膜５の材料としては、第２パッシベーション膜４と同様のポリイミドを用いることができる。しかしながら、一般的なポリイミド膜はＣｕの上に形成すると、脆くなるなど本来の性能を発揮できない場合が多い。そこで、本実施の形態では、ポリベンゾオキサゾール（ＰＢＯ）からなるハンダ制限部を用いている。
さらに、ハンダ接続部には、Ｓｎ−Ａｇ系の鉛フリーハンダからなるバンプを形成している。
本実施の形態にかかる半導体装置の製造方法は、バンプ形成前に第３パッシベーション膜５を形成する点のみ第１の本実施の形態と異なる。しかしながら、この第３パッシベーション膜５は、前述した第２パッシベーション４膜と基本的に同様の方法、工程にて製造することができる。
本実施の形態では、第３パッシベーション膜５の材料として、ポジ型の感光性のＰＢＯを用いて以下の方法にて製造している。
まず、ワニス状態のＰＢＯを第２パッシベーション膜４と金属膜２１および金属膜１１と第２スクライブライン開口部上に塗布し乾燥させる。その後、フォトリソグラフィーにより、ハンダ制限部を形成するように、ダムを形成すればハンダが金属膜２１および金属膜１１に沿って流れてしまうことを防ぐことができる。
ここで、金属膜として酸化しやすいＣｕを用いているため、金属膜２１および金属膜１１上のバンプ形成領域を除く部分を覆うことが好ましい。
また、ダイシングによるチッピングを起こさないためにも、第３のパッシベーション膜からなる第１スクライブライン開口部全体を露出する第３のスクライブライン開口部を形成しておくことが望ましい。さらに、この第３スクライブライン開口部は、第１スクライブライン開口部よりも広い開口部幅で形成することが望ましい（第２スクライブライン開口部よりも狭い開口部でもよい）。
その後、熱処理により第３パッシベーション膜５を硬化する。この状態においても実装基板側にハンダを供給することで実装できるが、本実施例においては、ハンダ制限領域にフラックスを供給し、鉛フリーハンダからなる金属球体を搭載し、Ｎ２リフロー炉等で熱処理を行うことでバンプを形成した。
以上のように、本実施の形態では、金属膜２１上における外部との接続領域であるバンプ３１形成領域以外の領域が、第３パッシベーション膜５で覆われている。
上記の構成により、バンプ３１のハンダ材料が金属膜２１上で流れ出すことを防止し、所望の接続形状を得ることができる。また、金属膜２１上における外部との接続領域であるバンプ３１形成領域以外の領域が、第３パッシベーション膜５により保護されているため、金属膜２１・１１の酸化など、腐食を抑制し、金属膜の剥離、クラックをより低減することができる。
以上のように、本発明の実施の形態および実施例について説明を行ったが、ここで開示した実施の形態および実施例は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれる。
本発明は、電子機器の実装基板に対してフリップチップ接続される半導体装置に好適に利用できるものである。
本発明の一実施の形態にかかる半導体装置の構成を示す断面図である。 本発明の一実施の形態にかかる半導体装置の構成を示す平面図である。 図１に示す半導体装置の外部接続端子部の構成を示す断面図である。 図３に示す半導体装置の外部接続端子部の構成を示す平面図である。 （ａ）ないし（ｅ）は、図１の半導体装置の製造工程を示す説明図である。 本発明の他の実施の形態にかかる半導体装置の構成を示す平面図である。 本実施の半導体装置の外部接続端子部の他の構成を示す平面図である。 本実施の半導体装置の外部接続端子部の他の構成を示す平面図である。 本実施の半導体装置の外部接続端子部の他の構成を示す平面図である。 本発明の半導体装置の外部接続端子部の他の構成を示す断面図である。 本発明の半導体装置の外部接続端子部の他の構成を示す平面図である。 本発明の半導体装置の外部接続端子部の他の構成を示す平面図である。 本発明の半導体装置の外部接続端子部の他の構成を示す断面図である。 従来の半導体装置の外部接続端子部の構成を示す断面図である。
符号の説明
１ 半導体基板
２ 電極パッドメタル（電極パッド）
３ 第１パッシベーション膜
３ａ 第１電極パッド開口部
４ 第２パッシベーション膜
４ａ 第２電極パッド開口部
５ 第３パッシベーション膜
６ スクライブ領域
１０ 半導体チップ（半導体装置）
１１ 金属膜（バリア層、第３層、外部接続端子）
２１ 金属膜（最上層（第１層）、下地層（第２層）、外部接続端子）
３１ バンプ（外部接続端子）

Claims (42)

  1. 回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置において、
    前記回路形成面上に積層され、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜と、
    前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜と、
    少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子とを備え、
    前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成されており、
    前記金属膜の積層方向の断面は、多角形状の各コーナ部が丸みを帯びた形状に形成されており、
    前記金属膜が、最上層である第１層と、該最上層の直下に積層された第２層とを含む複数の層が積層されてなり、前記第１層および第２層が、同一の金属または同一の金属を主成分とする材料からなり、かつ前記第１層では、該金属が前記第２層よりも疎な組織を形成することを特徴とする半導体装置。
  2. 前記第２電極パッド開口部の外周が、前記第１電極パッド開口部の外周と略一致するように形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第２電極パッド開口部の外周が、前記第１電極パッド開口部の外周の外側に位置するように該第１電極パッド開口部よりも大きく形成されており、前記金属膜の一部が、前記第２電極パッド開口部の形成部分において第１パッシベーション膜と密着していることを特徴とする請求項１記載の半導体装置。
  4. 前記金属膜が、該電極パッドの外周の少なくとも一部に、第１パッシベーション膜との密着領域を有し、
    前記第２パッシベーション膜が、前記電極パッドの外周の一部を覆うように形成されてなることを特徴とする請求項１または３記載の半導体装置。
  5. 前記金属膜が、該電極パッドの外周の全方向に、第１パッシベーション膜との密着領域を有し、
    前記第２パッシベーション膜が、前記電極パッドの外周の一部を覆うように形成されてなることを特徴とする請求項１または３記載の半導体装置。
  6. 前記第２電極パッド開口部が、前記電極パッドの外周を囲むように形成されていることを特徴とする請求項４または５記載の半導体装置。
  7. 前記金属膜が、前記第１パッシベーション膜との密着領域を有し、該密着領域は、前記第１電極パッド開口部を囲むように形成されていることを特徴とする請求項１、３ないし６の何れかに記載の半導体装置。
  8. 前記第１パッシベーション膜が、前記第２パッシベーション膜よりも吸水率の低い材料からなることを特徴とする請求項１ないし７の何れかに記載の半導体装置。
  9. 前記第１パッシベーション膜が、前記第２パッシベーション膜よりも線膨張係数の小さい材料からなることを特徴とする請求項１ないし８の何れかに記載の半導体装置。
  10. 前記第１パッシベーション膜が無機材料からなり、前記第２パッシベーション膜が有機材料からなることを特徴とする請求項１ないし９の何れかに記載の半導体装置。
  11. 前記複数の層は、さらに最下層であるバリア層としての第３層を含み、前記第１層がＣｕからなり、前記第１層の厚さが２μｍ以上であることを特徴とする請求項１記載の半導体装置。
  12. 前記外部接続端子が、前記金属膜上に形成されたＰｂフリーハンダ材料を含むバンプを備えることを特徴とする請求項１ないし１１の何れかに記載の半導体装置。
  13. 前記外部接続端子が、前記金属膜上に形成され、少なくとも樹脂または金属からなるコア部と導電性の接合部材からなる被膜とを含む構成のバンプを備え、該コア部は該被膜の融解温度で溶融しない構成であることを特徴とする請求項１ないし１２の何れかに記載の半導体装置。
  14. 前記金属膜周辺の丸みを帯びた面がバンプ材料により覆われていることを特徴とする請求項１ないし１３の何れかに記載に記載の半導体装置。
  15. 前記金属膜の側面がバンプ材料により覆われていることを特徴とする請求項１ないし１４の何れかに記載の半導体装置。
  16. 前記金属膜が積層される第２電極パッド開口部の側面が、前記第２パッシベーション膜の裏面側から表面側に向かって外側に傾斜し、表面と連続した曲面を形成することを特徴とする請求項１ないし１５の何れかに記載の半導体装置。
  17. 前記金属膜が積層される第２電極パッド開口部の側面が、前記第２パッシベーション膜の裏面側から表面側に向かって外側に傾斜し、前記第１パッシベーション膜における前記金属膜と密着する面と連続した曲面を形成することを特徴とする請求項１ないし１６の何れかに記載の半導体装置。
  18. 前記第２電極パッド開口部の面方向の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状であることを特徴とする請求項１ないし１７の何れかに記載の半導体装置。
  19. 前記第２電極パッド開口部の面方向の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状の一部をなす形状であることを特徴とする請求項４記載の半導体装置。
  20. 前記金属膜が積層される第１電極パッド開口部の側面が、前記第１パッシベーション膜の裏面側から表面側に向かって外側に傾斜していることを特徴とする請求項１ないし１９の何れかに記載の半導体装置。
  21. 前記第１電極パッド開口部の側面が、前記第１パッシベーション膜の表面と連続した曲面を形成することを特徴とする請求項１ないし２０の何れかに記載の半導体装置。
  22. 前記第１電極パッド開口部の側面が、前記電極パッドにおける前記金属膜との密着面と連続した曲面を形成することを特徴とする請求項１ないし２１の何れかに記載の半導体装置。
  23. 前記第１電極パッド開口部の面方向の断面が、楕円状、円形状、または多角形の各コーナ部が丸みを帯びた形状であることを特徴とする請求項１ないし２２の何れかに記載の半導体装置。
  24. 前記第２電極パッド開口部が、前記金属膜の略中央に位置するように形成されていることを特徴とする請求項１ないし２３の何れかに記載の半導体装置。
  25. 前記第１電極パッド開口部の中央が、前記金属膜の中央からずれた位置に形成されていることを特徴とする請求項１ないし２４の何れかに記載の半導体装置。
  26. 前記金属膜上における外部との接続領域以外の領域が、第３パッシベーション膜で覆われていることを特徴とする請求項１ないし２５の何れかに記載の半導体装置。
  27. 回路形成面上に、電極パッドが形成された半導体チップを備えた半導体装置の製造方法であって、
    前記回路形成面上に、前記電極パッドを露出させる第１電極パッド開口部が形成された、密着層としての第１パッシベーション膜を積層する工程と、
    前記第１パッシベーション膜上に積層され、前記電極パッドを露出させる第２電極パッド開口部が形成された、前記半導体チップを外部からの物理的ダメージから保護するための第２パッシベーション膜を形成する工程と、
    少なくとも前記第１電極パッド開口部を覆うように形成された金属膜を含み、前記電極パッドと外部とを接続する外部接続端子を形成する工程とを含み、
    前記第２電極パッド開口部は、前記第１電極パッド開口部全体を露出するように設けられており、前記第２パッシベーション膜が、前記電極パッドに直接接触しないように形成し、
    前記外部接続端子を形成する工程では、最上層である第１層と、該最上層の直下に積層された下地層である第２層とを含む複数の層を積層して前記金属膜を形成し、前記第１層および第２層が、同一の金属または同一の金属を主成分とする材料からなり、かつ前記第１層は、該金属が前記第２層よりも疎な組織となるよう形成し、前記金属膜の積層方向の断面は、多角形状の各コーナ部が丸みを帯びた形状に形成することを特徴とする半導体装置の製造方法。
  28. 前記第２電極パッド開口部の外周を、回路形成面方向に前記第１電極パッド開口部の外周と略一致するように形成する工程を含む請求項２７記載の半導体装置の製造方法。
  29. 前記第１電極パッド開口部と第２電極パッド開口部とを同時に形成することを特徴とする請求項２７または２８記載の半導体装置の製造方法。
  30. 前記第２電極パッド開口部から前記第１パッシベーション膜の一部を露出させる工程と、
    前記第２電極パッド開口部から露出した前記第１パッシベーション膜と金属膜との密着領域を設ける工程とを含むことを特徴とする請求項２７記載の半導体装置の製造方法。
  31. 前記第２電極パッド開口部から、前記第１電極パッド開口部を取り囲むように第１パッシベーション膜を露出する工程と、
    前記第１電極パッド開口部とその周辺を取り囲む領域の最上層の下地層となる金属層を露出してフォトレジストを形成する工程とを含むことを特徴とする請求項２７または３０記載の半導体装置の製造方法。
  32. 前記第２電極パッド開口部と前記第２パッシベーション膜の一部の上層に積層される金属膜を露出するフォトレジストを形成する工程を含むことを特徴とする請求項２７ないし３１の何れかに記載の半導体装置の製造方法。
  33. 前記第２電極パッド開口部とその周辺を取り囲むように形成された第２パッシベーション膜上に積層される金属膜を露出するようにフォトレジストを形成する工程を含むことを特徴とする請求項２７ないし３２の何れかに記載の半導体装置の製造方法。
  34. 前記金属膜の最上層の積層方向における周辺部に丸みを形成することを特徴とする請求項２７ないし３３の何れかに記載の半導体装置の製造方法。
  35. 前記金属膜の最上層の断面方向における周辺部と前記下地層とを同時にエッチングし、該最上層に丸みを形成することを特徴とする請求項２７ないし３４の何れかに記載の半導体装置の製造方法。
  36. ペースト状のバンプ材料を、金属膜表面とその周辺の丸みのある面を覆うように塗布し、熱処理によりバンプを形成する工程を含むことを特徴とする請求項３４または３５に記載の半導体装置の製造方法。
  37. ペースト状のバンプ材料を、金属膜の側面を覆うように塗布し、熱処理によりバンプを形成する工程を含むことを特徴とする請求項３４ないし３６の何れかに記載の半導体装置の製造方法。
  38. フラックスを金属膜表面とその周辺の丸みのある面を覆うように塗布し、金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことを特徴とする請求項３４または３５記載の半導体装置の製造方法。
  39. フラックスを金属膜表面と金属膜の側面を覆うように塗布し、金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことを特徴とする請求項３４、３５または３８記載の半導体装置の製造方法。
  40. ペースト状のハンダ材料を金属膜表面と該金属膜表面の周辺の丸みのある面を覆うように塗布して金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことを特徴とする請求項３４または３５記載の半導体装置の製造方法。
  41. ペースト状のハンダ材料を金属膜表面と該金属膜表面の側面を覆うように塗布して金属球体を搭載し、熱処理を行って前記金属膜上にバンプを形成する工程を含むことを特徴とする請求項３４、３５または４０記載の半導体装置の製造方法。
  42. 前記金属球体のコアを、金属被膜の融解温度で溶融しない金属または樹脂で形成することを特徴とする請求項３８ないし４１の何れかに記載の半導体装置の製造方法。
JP2006220563A 2006-08-11 2006-08-11 半導体装置および半導体装置の製造方法 Active JP4354469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006220563A JP4354469B2 (ja) 2006-08-11 2006-08-11 半導体装置および半導体装置の製造方法
US11/889,113 US7667336B2 (en) 2006-08-11 2007-08-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006220563A JP4354469B2 (ja) 2006-08-11 2006-08-11 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008047652A JP2008047652A (ja) 2008-02-28
JP4354469B2 true JP4354469B2 (ja) 2009-10-28

Family

ID=39049916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006220563A Active JP4354469B2 (ja) 2006-08-11 2006-08-11 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7667336B2 (ja)
JP (1) JP4354469B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US20090091028A1 (en) * 2007-10-03 2009-04-09 Himax Technologies Limited Semiconductor device and method of bump formation
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
DE102009035437B4 (de) * 2009-07-31 2012-09-27 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
JP2011044527A (ja) * 2009-08-20 2011-03-03 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
JP2011165938A (ja) * 2010-02-10 2011-08-25 Denso Corp 半導体装置
JPWO2011108715A1 (ja) * 2010-03-04 2013-06-27 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US8513814B2 (en) * 2011-05-02 2013-08-20 International Business Machines Corporation Buffer pad in solder bump connections and methods of manufacture
US20130335931A1 (en) * 2012-06-15 2013-12-19 Delphi Technologies, Inc. Surface mount interconnection system for modular circuit board and method
JP6211855B2 (ja) * 2013-09-03 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
WO2016175789A1 (en) * 2015-04-29 2016-11-03 Hewlett Packard Enterprise Development Lp Physical barrier to inhibit a penetration attack
US10103116B2 (en) 2016-02-01 2018-10-16 Qualcomm Incorporated Open-passivation ball grid array pads
KR102658923B1 (ko) * 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
US10276479B1 (en) 2017-10-11 2019-04-30 Micron Technology, Inc. Methods of processing semiconductor devices
KR102477356B1 (ko) * 2018-09-11 2022-12-15 삼성전자주식회사 반도체 패키지
KR102571558B1 (ko) 2018-09-17 2023-08-29 삼성전자주식회사 반도체 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213400A (ja) 1995-02-08 1996-08-20 Toshiba Corp はんだバンプ、その形成方法及びはんだバンプ形成体
JPH11145174A (ja) 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP3924552B2 (ja) 2003-06-16 2007-06-06 シャープ株式会社 導電性ボールおよびそれを用いた電子部品の外部電極形成方法
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
JP4327656B2 (ja) 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4360293B2 (ja) 2004-07-02 2009-11-11 株式会社村田製作所 半田バンプ電極構造
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures

Also Published As

Publication number Publication date
JP2008047652A (ja) 2008-02-28
US7667336B2 (en) 2010-02-23
US20080036086A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
US7456090B2 (en) Method to reduce UBM undercut
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
JP5299458B2 (ja) 半導体装置および半導体装置ユニット
US6924553B2 (en) Semiconductor chip and wiring board with bumps formed on pads/land and on passivation/insulation film and manufacturing method of the same
JP4722532B2 (ja) 半導体装置，電子機器および半導体装置の製造方法
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
JP4324572B2 (ja) バンプの形成方法
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US20080251916A1 (en) UBM structure for strengthening solder bumps
JPH11354560A (ja) 半導体装置の製造方法
US20060087039A1 (en) Ubm structure for improving reliability and performance
JP2007258438A (ja) 半導体装置及びその製造方法
JP4094574B2 (ja) 半導体装置及びその製造方法
JP4360293B2 (ja) 半田バンプ電極構造
JP2003068779A (ja) 半導体装置及びその製造方法
JP4342892B2 (ja) 半導体装置およびその製造方法
JP4264823B2 (ja) 半導体装置の製造方法
JP2009231682A (ja) 半導体装置およびその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2006073888A (ja) 半導体装置及びその製造方法
JP2009135345A (ja) 半導体装置及びその製造方法
JP2008091774A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Ref document number: 4354469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4