JP4360293B2 - 半田バンプ電極構造 - Google Patents

半田バンプ電極構造 Download PDF

Info

Publication number
JP4360293B2
JP4360293B2 JP2004196457A JP2004196457A JP4360293B2 JP 4360293 B2 JP4360293 B2 JP 4360293B2 JP 2004196457 A JP2004196457 A JP 2004196457A JP 2004196457 A JP2004196457 A JP 2004196457A JP 4360293 B2 JP4360293 B2 JP 4360293B2
Authority
JP
Japan
Prior art keywords
insulating film
opening
solder bump
electrode structure
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004196457A
Other languages
English (en)
Other versions
JP2006019550A (ja
Inventor
和広 吉田
英文 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004196457A priority Critical patent/JP4360293B2/ja
Publication of JP2006019550A publication Critical patent/JP2006019550A/ja
Application granted granted Critical
Publication of JP4360293B2 publication Critical patent/JP4360293B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半田バンプ電極構造に関するもので、特に、半田バンプの下に形成されるアンダーバリアメタル(Under Barrier Metal;以下、「UBM」と言う。)のさらに下に形成される絶縁膜の構造に関するものである。
半導体装置やSAWフィルタなどの電子部品素子において、フリップチップ実装(フェースダウンボンディング)のために、電極パッドの上にバンプを設けたバンプ電極構造を採用することが一般的になっている。このようなバンプ電極構造において、バンプとしては、実装相手に対して固相接合を前提とした金バンプ(たとえば、特許文献1参照)や、溶融接合を前提とした半田バンプ(たとえば、特許文献2〜4参照)などがある。この発明は、前述したように、特に半田バンプを備えるバンプ電極構造に向けられるものである。以下に、主として、半田バンプ電極構造について説明する。
半田バンプ電極構造は、半田バンプをその上に形成するための電極パッドを備えている。他方、半田バンプは、半田ペーストや半田ボールを電極パッド上に供給して溶融させてほぼ球状に形成される。この場合、所望の形状の半田バンプを形成するのに必要な半田量に対して電極パッドの面積が大きすぎると、溶融している半田は電極パッドに対する濡れ性が良好であるので、半田バンプを所望の形状に形成することが困難である。
そのため、電極パッドの一部のみを露出させるように所定の面積の開口部を有する絶縁膜を、電極パッド上に形成することが行なわれている(たとえば、特許文献2〜4参照)。このように、絶縁膜の形成によって電極パッドの露出部分が制限されると、絶縁膜の開口部を通して電極パッドに接する半田以外の半田については、その表面張力の作用でほぼ球形となり、その結果、所望の形状の半田バンプが形成されることができる。
電極パッド上に半田ボールを供給する場合には、半田バンプ形成時にこれを溶融させないこともあるが、この場合であっても、実装時には半田ボールを溶融させるので、所定の面積の開口部を有する絶縁膜の存在が有効に働く。なお、半導体装置にあっては、半導体表面を覆うように形成される保護膜が、上述した絶縁膜としても用いられることが多い。
他方、電極パッドは、通常、AuまたはAuを主成分とする金属から構成される。溶融した半田(Snを主成分とする半田)には、Auに拡散しやすいという性質がある。このような状況の下、半田のAuへの拡散を防止するため、電極パッドと半田バンプとの間にUBMを形成することが行なわれている。この場合、UBMは、電極パッドにおける開口部を通して露出した部分を完全に覆うように形成される必要があるため、UBMの周縁部は、必然的に、絶縁膜に乗り上げる状態となる(たとえば、特許文献2参照)。
ところで、半導体装置にあっては、半導体上に直接形成される絶縁膜は、耐湿性を確保するための無機材料膜としてのたとえばSiNx からなる窒化膜から構成される。しかしながら、前述したように、窒化膜上にUBMが形成されると、UBMには、その周縁部で剥がれやすいという性質がある。そして、このようにUBMが剥がれると、それに応じて、下の窒化膜が割れてしまい、また、UBMの、電極パッドと半田バンプとの間のバリアとしての役割が阻害されてしまう可能性がある。
そこで、窒化膜のような無機材料膜の上にもう1つの絶縁膜を形成することが知られている(たとえば、特許文献3および4参照)。この無機材料膜の上に形成される絶縁膜は、たとえばポリイミドやフッ素樹脂のような有機材料から構成される。ポリイミド膜のような有機材料膜は、窒化膜のような無機材料膜に比べると軟らかいため、外力から半導体装置を保護するという役割もある。
上述のように、無機材料膜の上に有機材料膜を設けた場合、UBMが、有機材料膜にも乗り上げるように形成されると、UBMが剥がれにくくなり、前述した問題を生じさせにくくすることができる。
特開2001−77150号公報 特開平9−129647号公報 特開平6−104262号公報 特開平11−186309号公報
上述したように、UBMが無機材料膜および有機材料膜の双方に乗り上げる構造の場合、乗り上げる部分においてUBMに段差が生じる。この場合、大きな段差があると、段差部分で、UBMが薄くなったり、亀裂が入ったりするという問題を引き起こす。その結果、半田バンプ電極構造が採用された電子部品素子において、上述の問題に起因する故障が発生したり、信頼性を低下させたりするという問題に遭遇する。
なお、以上説明した問題は、無機材料膜および有機材料膜というような材料にはこだわるものではなく、第1絶縁膜の上に第2絶縁膜が形成され、かつUBMが第1および第2絶縁膜の双方に乗り上げる構造を有している場合であれば、等しく遭遇し得る。
そこで、この発明の目的は、上述のような問題を解決し得る半田バンプ電極構造を提供しようとすることである。
この発明は、基板上に形成された電極パッドと、電極パッドの一部を露出させる第1開口部を形成した状態で電極パッド上に形成された第1絶縁膜と、第1開口部を取り囲む第2開口部を形成した状態で第1絶縁膜上に形成された第2絶縁膜と、第1開口部内および第2開口部内において電極パッドおよび第1絶縁膜を覆いかつ第2絶縁膜上に周縁部を位置させた状態で形成されたUBMと、UBM上に形成された半田バンプとを備える、半田バンプ電極構造に向けられるものであって、上述した技術的課題を解決するため、第1絶縁膜の第1開口部を規定する端縁部および第2絶縁膜の第2開口部を規定する端縁部には、スロープが付与されていて、上記アンダーバリアメタルの周縁部は、第2絶縁膜の第2開口部を規定する端縁部に付与された上記スロープ上に位置していることを特徴としている。
この発明において、好ましくは、第1絶縁膜は、SiNx 、SiONおよびSiO2 から選ばれた1種からなる無機材料膜を含み、かつ、第2絶縁膜は、ポリイミド、BCBおよびフッ素樹脂から選ばれた1種からなる有機材料膜を含む。
この発明は、基板が化合物半導体からなり、電極パッドがAuを含み、かつ、半田バンプがSnを主成分とする場合において、特に有利に適用される。
第1絶縁膜は、厚みが100〜600nmの範囲にあり、第2絶縁膜は、厚みが3〜10μmの範囲にあることが好ましい。
第1絶縁膜の第1開口部を規定する端縁部に付与されたスロープは、電極パッドの主面に対して45度以下の角度をもって傾斜していることが好ましい。
第1開口部の開口端と第2開口部の開口端との距離は、3μm以上であることが好ましい。
なお、前述した特許文献1には、図7に示すようなバンプ電極構造1が開示されている。すなわち、基板2上に、電極パッド3が形成され、電極パッド3の一部を露出させる第1開口部4を形成した状態で電極パッド3上には、第1絶縁膜5が形成され、第1開口部4を取り囲む第2開口部6を形成した状態で第1絶縁膜5上に第2絶縁膜7が形成されている。そして、第1開口部4内および第2開口部6内において電極パッド3および第1絶縁部5を覆いかつ第2絶縁膜7上に周縁部を位置させた状態で、バリア層8が形成され、バリア層8上にバンプ9が形成されている。
このようなバンプ電極構造1において、第1絶縁膜5の第1開口部4を規定する端縁部10および第2絶縁膜7の第2開口部6を規定する端縁部11には、スロープが付与されている。しかしながら、特許文献1に記載されたバンプ電極構造1は、前述したように、固相接合を前提としたものであって、バンプ9は金から構成されるものであり、この点において、半田バンプを備える半田バンプ電極構造に向けられる本件発明とは大きく相違している。
図7を参照して、第1および第2絶縁膜5および7の第1および第2開口部4および6の径は、電極パッド3の径よりかなり小さくされている。また、金バンプ9の寸法は、第1および第2開口部4および6の寸法よりはるかに大きく、電極パッド3の寸法とほぼ同じになっている。そのため、バリア層8は、開口部4および6だけでなく、第2絶縁膜7の上にも大きく張り出して形成されている。
バリア層8における電極パッド3を覆う領域は、金バンプ9と電極パッド3との相互拡散を防止するためのものであるとともに、金バンプ9と電極パッド3との密着性を向上させるためのものである。
これに対して、バリア層8における絶縁膜5および7上に形成されている部分は、金バンプ9と絶縁膜5および7との密着性を向上させるためのものである。そのため、厚みの比較的薄い第1絶縁膜5の第1開口部4を規定する端縁部10には、特にスロープが付与される必要はなく、電極パッド3の主面に対して垂直に立ち上がる壁部を形成していてもよく、厚みの比較的厚い第2絶縁膜7の第2開口部6を規定する端縁部11にスロープを付与して、バリア層8が形成されやすいようにすれば足りる。図7に示したバンプ電極構造1にあっては、段差が形成されることによるバリア層8の割れの問題などについては、全く考慮されていない。
これに対して、本件発明の場合には、UBMの周縁部が第1絶縁膜上ではなく第2絶縁膜上に位置するようにされているので、この点さえ満足すれば、UBMが第2絶縁膜上に大きく乗り上げて形成される必要はない。すなわち、UBMには半田バンプと第2絶縁膜との密着性向上の役割は特になく、そのため、第2絶縁膜上へのUBMの乗り上げはわずかでもよく、前述したように、UBMの周縁部は、第2絶縁膜の第2開口部を規定する端縁部に付与されたスロープ上に位置している
しかも、第2絶縁膜の第2開口部を規定する端縁部に付与されるスロープの傾斜は、第1絶縁膜の第1開口部を規定する端縁部に付与されるスロープの傾斜に比べると、それほど問題にする必要はない。仮に、第2絶縁膜の第2開口部を規定する端縁部に付与されるスロープの傾斜が急峻で、この端縁部上でUBMが割れるようなことがあっても、その下では、第2絶縁膜で保護されているばかりでなく、第1絶縁膜が存在するため、大きな問題となることはない。
この発明によれば、半田バンプを備える半田バンプ電極構造において、第1絶縁膜の第1開口膜を規定する端縁部および第2絶縁膜の第2開口部を規定する端縁部にはスロープが付与されているので、UBMが部分的に薄くなったり、段差部分でUBMが割れたりするといった問題を生じさせにくくすることができる。その結果、このような半田バンプ電極構造を備える電子部品素子の信頼性を確保することができる。
第1絶縁膜が、SiNx 、SiONおよびSiO2 から選ばれた1種からなる無機材料膜を含み、かつ、第2絶縁膜が、ポリイミド、BCBおよびフッ素樹脂から選ばれた1種からなる有機材料膜を含む場合、通常の半導体工程で使用されている材料のみで、半田バンプ電極構造を実現することができる。
基板が化合物半導体からなる場合、電極パッドは、通常、Auを含むが、半田バンプがSnを主成分とするとき、このSnはAuに非常によく浸透する。したがって、このような場合には、UBMに対して、より高い性能が要求され、この発明に係る半田バンプ電極構造による効果がより顕著に発揮されることになる。
第1絶縁膜の厚みが100〜600nmの範囲にあり、第2絶縁膜の厚みが3〜10μmの範囲にあるとき、通常の半導体工程をそのまま適用して、この発明に係る半田バンプ電極構造を得ることができるので、コストの上昇を招くことなく、半田バンプ電極構造において十分な信頼性を確保することができる。
第1絶縁膜の第1開口部を規定する端縁部に付与されたスロープが、電極パッドの主面に対して45度以下の角度をもって傾斜していると、第1絶縁膜への乗り上げによる段差部分でのUBMの厚みの減少をより確実に生じさせにくくすることができ、より高い信頼性を確保することができる。
第1開口部の開口端と第2開口部の開口端との距離が3μm以上であると、第2絶縁膜への乗り上げによるUBMの段差を、第1絶縁膜の第1開口部を規定する端縁部の近傍で生じさせないようにすることができる。そのため、第2絶縁膜への乗り上げによる段差部分においてUBMの割れが生じたとしても、その下に、第1絶縁膜を確実に位置させることができ、その結果、より高い信頼性を確保することができる。
また、この発明によれば、第2絶縁膜は、UBMの周縁部が第1絶縁膜上に位置しないようにする機能を有しているので、UBMの周縁部は、第2絶縁膜の上に大きく乗り上げる必要はなく、第2絶縁膜の第2開口部を規定する端縁部に付与されたスロープ上に位置していている。したがって、UBMの面積を小さくすることができ、半田バンプの小型化、狭ピッチ化の容易性を期待することができる。
図1は、この発明の一実施形態による半田バンプ電極構造21の断面構造を示す正面図である。
半田バンプ電極構造21は、たとえば半導体ウエハをもって構成された基板22上に形成された、たとえばAuを主成分とする電極パッド23を備えている。
また、第1絶縁膜24が、電極パッド23の一部を露出させる第1開口部25を形成した状態で電極パッド23上に形成されている。第1絶縁膜24は、たとえば、SiNx 、SiONまたはSiO2 のような無機材料膜をもって構成される。また、第1絶縁膜24は、その信頼性を確保するため、100〜600nmの範囲の厚みとされることが好ましい。
第1絶縁膜24上には、第2絶縁膜26が、第1開口部25を取り囲む第2開口部27を形成した状態で形成されている。第2絶縁膜26は、たとえば、ポリイミド、BCBまたはフッ素樹脂のような有機材料からなる膜をもって構成される。また、第2絶縁膜26は、このような半田バンプ電極構造21が採用される半導体装置またはSAWフィルタのような電子部品素子の表面の保護を十分に行なうためには、3〜10μmの範囲の厚みとされることが好ましい。
UBM28は、第1開口部25内および第2開口部27内において電極パッド23および第1絶縁膜24を覆いかつ第2絶縁膜26上に周縁部を位置させた状態で形成される。
UBM28は、図示しないが、電極パッド23側から、接着層としての機能、バリア層としての機能、半田濡れ性を確保する機能(バリア層の酸化防止層としての機能)をそれぞれ持つ金属が積層された構造を有している。ここで、接着層としての機能を持つ金属としては、Ti、Cr、Ni−Cr、Al、Ta等が用いられ、バリア層としての機能を持つ金属としては、Pt、Pd、Ni、Cu、W、Mo等の金属が用いられ、半田濡れ性確保のための機能を持つ金属としては、Au等が用いられる。
一例として、UBM28は、厚み50〜300nmのTi層、厚み300〜2000nmのNi層、厚み300〜2000nmのCu層および厚み50〜300nmのAu層からなる積層構造をもって構成される。
上述したUBM28上には、ほぼ球状の半田バンプ29が形成されている。半田バンプ29は、好ましくは、Snを主成分とする組成を有している。
このような構造の半田バンプ電極構造2において、第1絶縁膜24の第1開口部25を規定する端縁部30および第2絶縁膜26の第2開口部27を規定する端縁部31には、スロープが付与されていることを特徴としている。
特に、第1絶縁膜24の第1開口部25を規定する端縁部30に付与されたスロープは、電極パッド23の主面に対して45度以下の角度をもって傾斜していることが好ましい。この角度が45度を超えると、たとえば60度以上になると、この端縁部30がもたらす段差のために、UBM28にひびが入りやすくなり、十分な信頼性を確保できない場合があるからである。
また、第1開口部25の開口端と第2開口部27の開口端との距離Dは、3μm以上というように、より長い方が好ましい。このように、距離Dが3μm以上と長くされることにより、第2絶縁膜26上に位置するUBM28の周縁部を、第1絶縁膜24の第1開口部25を規定する端縁部30からより離すことができ、したがって、UBM28が与える応力によって、第1絶縁膜24が割れたり剥がれたりすることをより確実に防止できるからである。このことを立証するため、特定の条件下で実施した実験結果が表1に示されている。
Figure 0004360293
表1には、環境試験の結果、故障した割合が百分率で示されている。
この実験例では、UBM28の直径を68μmに固定して、第1絶縁膜24の開口径と第2絶縁膜26の開口径とをそれぞれ変化させた場合の信頼性を評価している。
表1に示すように、「第2絶縁膜の開口径」が67μmのとき、UBM28の直径68μmより小さいため、第2絶縁膜26上にUBM28が乗り上げており、他方、「第2絶縁膜の開口径」が71μm以上のとき、第2絶縁膜26上にUBM28が乗り上げていない。また、第1絶縁膜24上にUBM28が乗り上げている距離は、「第1絶縁膜の開口径」が大きくなるほど、小さくなっている。
表1から、第2絶縁膜26上にUBM28が乗り上げていない場合には、故障が発生していることがわかる。また、「第1絶縁膜の開口径」と「第2絶縁膜の開口径」との差が大きいほど、すなわち、第1絶縁膜24上にUBM28が乗り上げている距離が大きいほど、故障が少ないことがわかる。そして、表1に示した実験結果より、「第1絶縁膜の開口径」と「第2絶縁膜の開口径」との差が6μm以上のとき、すなわち、第1開口部25の開口端と第2開口部27の開口端との距離Dが、3μm以上であることが望ましいことがわかる。
次に、図2ないし図6を、図1とともに参照して、半田バンプ電極構造21の製造方法について説明する。
まず、図2に示すように、基板22上に、電極パッド23が形成され、その上に、たとえばSiNx で構成される第1絶縁膜24が形成され、さらに、フォトリソグラフィにより、後述する第1開口部25を形成するためのマスクレジスト32が形成される。このマスクレジスト32については、後で行なうエッチング条件に合わせて熱処理によりフローさせている。なお、次の工程であるエッチングをウェットエッチングまたは等方性ドライエッチングで行なう場合には、マスクレジスト32をフローさせる必要はない。
次に、エッチングによって、第1絶縁膜24におけるマスクレジスト32から露出する部分が除去される。このエッチングとしては、ドライエッチングを適用しても、ウェットエッチングを適用しても、あるいは、これら双方を適用してもよい。ドライエッチングを実施する場合には、たとえば、RIEにてCF4 +O2 ガスにより、マスクレジスト32とたとえばSiNx からなる第1絶縁膜24とを同時にエッチングすることで実現可能である。また、ウェットエッチングを適用する場合には、たとえばBHFエッチング液にて等方性エッチングすることが可能である。
このようなエッチングにより、図3に示すように、第1絶縁膜24に第1開口部25が形成されるとともに、第1開口部25を規定する端縁部30にスロープが付与される。そして、エッチング完了後、同じく図3に示すように、マスクレジスト32が除去される。
次に、図4に示すように、たとえば感光性ポリイミドを用いて、第2絶縁膜26が形成され、フォトリソグラフィを適用することによって、第2開口部27が形成される。その後、第2開口部27を規定する端縁部を、たとえば熱処理し、フローさせることにより、この端縁部31にスロープが付与される。なお、第2絶縁膜26を構成する材料としては、ポリイミドのほか、BCB、フッ素樹脂のように、フローさせることによりなだらかな形状となる材料であれば、他の材料を用いてもよい。
次に、図5に示すように、UBM形成用のフォトレジスト33が形成される。UBM28は、好ましくは、蒸着によって形成されるため、フォトレジスト33は、リフトオフが可能な形状とされる。そのため、最も単純には、単層のレジストを逆テーパ形状に形成することが行なわれるが、その他、リフトオフが可能なレジスト形状を多層レジスト法により形成してもよい。
次に、同じく図5に示すように、蒸着により、UBM28が成膜される。UBM28は、前述したような積層構造を有していて、この積層構造を構成する各層が順次蒸着により形成される。なお、フォトレジスト33上にも、UBM28と同じ組成の不要層34が形成される。
次に、リフトオフ法により、有機溶剤を用いて、フォトレジスト33が除去され、それによって不要層34も除去され、その結果、図6に示すように、UBM28の形成を完了する。
次に、UBM28上に、半田バンプ29が形成されたとき、図1に示すような半田バンプ電極構造21が得られる。半田バンプ29の形成には、たとえば、半田ペーストの印刷およびその溶融や半田ボールの接合を適用することができる。
前述したように、UBM28を蒸着により形成すれば、良好な精度をもってこれを形成することができ、また、スパッタリングやめっきによって形成する場合に比べて、工程数の削減および良好な再現性を得ることができる。
この発明の一実施形態による半田バンプ電極構造21の断面構造を示す正面図である。 図1に示した半田バンプ電極構造21を得るために実施される工程を説明するための図1に対応する図である。 半田バンプ電極構造21を得るため、図2に示した工程の次に実施される工程を説明するための図1に対応する図である。 半田バンプ電極構造21を得るため、図3に示した工程の次に実施される工程を説明するための図1に対応する図である。 半田バンプ電極構造21を得るため、図4に示した工程の次に実施される工程を説明するための図1に対応する図である。 半田バンプ電極構造21を得るため、図5に示した工程の次に実施される工程を説明するためのもので、(a)は図1に対応する図であり、(b)は平面図である。 この発明にとって興味ある従来技術としての金バンプ9を備えるバンプ電極構造1の断面構造を示す正面図である。
符号の説明
21 半田バンプ電極構造
22 基板
23 電極パッド
24 第1絶縁膜
25 第1開口部
26 第2絶縁膜
27 第2開口部
28 UBM
29 半田バンプ
30,31 端縁部

Claims (6)

  1. 基板上に形成された電極パッドと、
    前記電極パッドの一部を露出させる第1開口部を形成した状態で前記電極パッド上に形成された第1絶縁膜と、
    前記第1開口部を取り囲む第2開口部を形成した状態で前記第1絶縁膜上に形成された第2絶縁膜と、
    前記第1開口部内および前記第2開口部内において前記電極パッドおよび前記第1絶縁膜を覆いかつ前記第2絶縁膜上に周縁部を位置させた状態で形成されたアンダーバリアメタルと、
    前記アンダーバリアメタル上に形成された半田バンプと
    を備え、
    前記第1絶縁膜の前記第1開口部を規定する端縁部および前記第2絶縁膜の前記第2開口部を規定する端縁部には、スロープが付与されていて、
    前記アンダーバリアメタルの前記周縁部は、前記第2絶縁膜の前記第2開口部を規定する端縁部に付与された前記スロープ上に位置している、
    半田バンプ電極構造。
  2. 前記第1絶縁膜は、SiNx、SiONおよびSiO2から選ばれた1種からなる無機材料膜を含み、かつ、前記第2絶縁膜は、ポリイミド、BCBおよびフッ素樹脂から選ばれた1種からなる有機材料膜を含む、請求項1に記載の半田バンプ電極構造。
  3. 前記基板は化合物半導体からなり、前記電極パッドはAuを含み、かつ、前記半田バンプはSnを主成分とする、請求項1または2に記載の半田バンプ電極構造。
  4. 前記第1絶縁膜は、厚みが100〜600nmの範囲にあり、前記第2絶縁膜は、厚みが3〜10μmの範囲にある、請求項1ないし3のいずれかに記載の半田バンプ電極構造。
  5. 前記第1絶縁膜の前記第1開口部を規定する端縁部に付与された前記スロープは、前記電極パッドの主面に対して45度以下の角度をもって傾斜している、請求項1ないし4のいずれかに記載の半田バンプ電極構造。
  6. 前記第1開口部の開口端と前記第2開口部の開口端との距離が、3μm以上である、請求項1ないし5のいずれかに記載の半田バンプ電極構造
JP2004196457A 2004-07-02 2004-07-02 半田バンプ電極構造 Expired - Lifetime JP4360293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196457A JP4360293B2 (ja) 2004-07-02 2004-07-02 半田バンプ電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196457A JP4360293B2 (ja) 2004-07-02 2004-07-02 半田バンプ電極構造

Publications (2)

Publication Number Publication Date
JP2006019550A JP2006019550A (ja) 2006-01-19
JP4360293B2 true JP4360293B2 (ja) 2009-11-11

Family

ID=35793515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196457A Expired - Lifetime JP4360293B2 (ja) 2004-07-02 2004-07-02 半田バンプ電極構造

Country Status (1)

Country Link
JP (1) JP4360293B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4354469B2 (ja) 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2008153128A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
JP4873321B2 (ja) * 2007-08-17 2012-02-08 株式会社アルバック はんだバンプの形成方法
JP2009064812A (ja) 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
US8089156B2 (en) 2007-10-24 2012-01-03 Panasonic Corporation Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
WO2009069421A1 (ja) 2007-11-28 2009-06-04 Murata Manufacturing Co., Ltd. 弾性波装置
DE102009013921B3 (de) * 2009-03-19 2010-09-30 Forschungsverbund Berlin E.V. Verfahren zur Herstellung einer Metallisierung für mindestens ein Kontaktpad und Halbleiterwafer mit Metallisierung für mindestens ein Kontaktpad
JP6225414B2 (ja) * 2012-11-16 2017-11-08 セイコーエプソン株式会社 半導体装置
JP5656301B2 (ja) * 2013-05-23 2015-01-21 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit

Also Published As

Publication number Publication date
JP2006019550A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
KR100674211B1 (ko) 반도체 장치
US7476968B2 (en) Semiconductor device including an under electrode and a bump electrode
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
US20060076677A1 (en) Resist sidewall spacer for C4 BLM undercut control
US20080157362A1 (en) Method to reduce UBM undercut
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP2007317979A (ja) 半導体装置の製造方法
KR100451593B1 (ko) 반도체장치 및 그의 제조방법
JP4360293B2 (ja) 半田バンプ電極構造
JP2005333009A (ja) 半導体装置
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US8309373B2 (en) Method of manufacturing semiconductor device
JP2009124042A (ja) 半導体装置
TWI453806B (zh) Semiconductor device and method for manufacturing semiconductor device
JP4663391B2 (ja) 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP5361264B2 (ja) 半導体装置
US7365429B2 (en) Semiconductor device and method for manufacturing the same
JP4342892B2 (ja) 半導体装置およびその製造方法
KR100712548B1 (ko) 부양된 메탈라인을 갖는 웨이퍼 레벨 패키지 및 그 제조방법
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
JP2004296667A (ja) 半導体装置及びその製造方法
JP2002217224A (ja) バンプ電極構造の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Ref document number: 4360293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4