JP2004296667A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004296667A
JP2004296667A JP2003085532A JP2003085532A JP2004296667A JP 2004296667 A JP2004296667 A JP 2004296667A JP 2003085532 A JP2003085532 A JP 2003085532A JP 2003085532 A JP2003085532 A JP 2003085532A JP 2004296667 A JP2004296667 A JP 2004296667A
Authority
JP
Japan
Prior art keywords
pad
wiring
insulating film
wiring layer
pad region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003085532A
Other languages
English (en)
Inventor
Toru Tono
徹 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003085532A priority Critical patent/JP2004296667A/ja
Publication of JP2004296667A publication Critical patent/JP2004296667A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】パッド部表面が溶ける現象を最悪の状態に促進させることなく、信頼性上の不具合が解消されるパッド部を有する半導体装置及びその製造方法を提供する。
【解決手段】絶縁膜10上に配線層としてアルミニウム配線12が形成されている。ここでのアルミニウム配線12は各配線の最上層に位置し、パッドPADに繋がる。各配線は、少なくともエレクトロマイグレーション抑制のため、CuまたはCu及びSiを含有した、アルミニウムを主成分とする各配線で構成される。各配線のうち、所定のパッド領域へと導出されるパッド領域に対応する配線層と対向する層間絶縁膜との間に吸湿バリア層11が設けられている。吸湿バリア層11は、例えば、シリコン窒化膜である。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、外部接続用のパッド形成に係り、特に貴金属(主に金)との共晶を要するアルミニウムを主成分とするパッドを有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
半導体集積回路チップにおいて外部との電気的接続領域であるパッドは、接続されるボンディングワイヤやバンプ等の電気的接続の安定性を得るため、また高抵抗化を避けるために、ある程度の大きさを確保しなければならない。
【0003】
従来のパッド部形成の一工程を説明する。集積回路内部の導電領域と接続されるパッド部は、例えば多層配線の最上層の配線端部である。一般には、BPSG(ボロン・リン珪化ガラス)膜やSiO膜などの層間絶縁膜上に形成される最上層アルミニウム配線の端部である。パッシベーション膜は上記最上層アルミニウム配線上に設けられる絶縁性シリコン化合物(Si膜やSiO膜またはその積層)であり、図示しないレジストパターンに従ってエッチング開口される。これにより、パッド部が構成される。
【0004】
アルミニウム配線は層間絶縁膜上に図示しないTi/TiN等のバリアメタル積層が形成され、その上にアルミニウムを主成分とする実質的なアルミニウム薄膜が形成されている。アルミニウム配線のアルミニウムは、例えば、AlにCuを僅かに含有させたAl−Cu構造、さらにはSiを僅かに含有させたAl−Cu−Si構造としている。これにより、エレクトロマイグレーションを抑制し、配線寿命の向上を図っている。
【0005】
【発明が解決しようとする課題】
アルミニウム配線形成後の熱処理によって、Cuが偏析し易い。特に、パッドなどの露出部分ではダイシングなど水分が接触し易く、Cuの偏析を核として局部電池作用が起こる。すなわち、銅が+極、アルミニウムが−極となり、銅とアルミニウムの間に電流が流れる。これにより、銅の周りのアルミニウムが溶け出す。溶けた箇所のピンホールの大きさ、深さは様々であるが、さらに時間が経過すれば、吸湿は下部の層間絶縁膜内に達する恐れがある。この結果、ピンホールの大きさ、深さはより大きくなり、層間絶縁膜吸湿によるパッド腐食、ボンディング不良の可能性が高くなる。
【0006】
本発明は上記のような事情を考慮してなされたもので、パッド部表面が溶ける現象を最悪の状態に促進させることなく、信頼性上の不具合が解消されるパッド部を有する半導体装置及びその製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板上に形成された複数の素子に関係する配線層が層間絶縁膜を介して所定のパッド領域へと導出される構成を含み、少なくとも前記パッド領域に対応する前記配線層と対向する前記層間絶縁膜との間に吸湿バリア層が設けられていることを特徴とする。
【0008】
本発明に係る半導体装置は、半導体集積回路に構成される多層配線として少なくとも銅または銅及びシリコンを含有した、アルミニウムを主成分とする各配線と、前記各配線のうち、最上層配線の一部分のみ実質的に銅の含有を排除した、別のアルミニウムを主成分とする表面を露出させたパッド部と、前記パッド部を除いて前記最上層配線を保護する絶縁膜と、を具備したことを特徴とする。
【0009】
上記それぞれ本発明に係る半導体装置によれば、パッド表面から局部電池作用でピンホールが発生しても、吸湿バリア層の存在により、パッド下の層間絶縁膜への吸湿は防ぐことができる。これにより、ピンホール促進はパッド領域で抑制される傾向になる。
なお、前記吸湿バリア層はシリコン窒化膜を含み、前記配線層は、アルミニウムを主成分とした主導電部材及び2層以上で構成されるバリアメタルで構成されていることを特徴とする。
【0010】
本発明に係る半導体装置の製造方法は、半導体基板上に形成された複数の素子に関係する配線層が貫通孔を配した層間絶縁膜を介して所定のパッド領域へと導出される配線形成に関し、少なくとも前記パッド領域を構成する配線層が敷設される層間絶縁膜表面上においてその前記パッド領域及びその周辺に対応する領域に吸湿バリア層を形成する工程と、前記吸湿バリア層上が所定のパッド領域へと導出される配線層を形成する工程と、前記パッド領域を含む配線層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去し前記配線層におけるパッド領域の所定表面をパッド部として露出させる工程と、を具備したことを特徴とする。
【0011】
上記本発明に係る半導体装置の製造方法によれば、パッド表面から局部電池作用でピンホールが発生したとしても、吸湿バリア層を形成しているので、パッド下の層間絶縁膜への吸湿は防ぐことができる。これにより、ピンホール促進はパッド領域で抑制される傾向になる。
なお、前記吸湿バリア層はシリコン窒化膜を含み、化学気相的に堆積、フォトリソグラフィ技術によるマスクパターンの形成に従ってのエッチングの工程を有すること特徴とする。
【0012】
【発明の実施の形態】
図1は、本発明の第1実施形態に係る半導体装置の要部であり、パッド部の断面図である。素子が形成され半導体集積回路が構成される半導体基板上の所定層にBPSG(ボロン・リン珪化ガラス)膜やSiO膜などの図示しない配線との層間の絶縁膜10が形成されている。絶縁膜10上に配線層としてアルミニウム配線12が形成されている。ここでのアルミニウム配線12は各配線の最上層に位置し、パッド部PADに繋がる。パッド部PADの領域におけるアルミニウム配線12は図示しないが下層のアルミニウム配線と接続されている形態になっている場合もある。
【0013】
上記パッド部PADを除いて最上層を保護する絶縁膜13はパッシベーション膜であり、例えば、SiO膜131、SiN膜132からなる。SiO膜131は、図示しない配線ルールの最も狭い素子回路へのカバレッジまで保証するために比較的成膜速度を低くして薄く形成されるものである。SiN膜132はプラズマSiN膜であり、強度、厚みを確保するため比較的厚く形成されるものである。
【0014】
この実施形態では、各配線は、少なくともエレクトロマイグレーション抑制のため、CuまたはCu及びSiを含有した、アルミニウムを主成分とする各配線で構成される。各配線のうち、所定のパッド部PADの領域の配線層と対向する直下の層間の絶縁膜10との間に吸湿バリア層11が設けられている。吸湿バリア層11は、例えばシリコン窒化膜を含む。吸湿バリア層11の厚さはアルミニウム配線12またはパッド部PADの形成に支障がないような厚さであり、シリコン窒化膜を吸湿バリアとして用いる場合、応力変形に支障がないような厚さを考慮すべきである。パッド部PADの領域におけるアルミニウム配線12は図示しないが下層のアルミニウム配線と接続されている形態になっている場合もあるので、その場合は下層のアルミニウム配線と対向する直下の層間の絶縁膜10との間に吸湿バリア層11が設けられる。
【0015】
上記実施形態によれば、パッド部PAD表面から局部電池作用でピンホールが発生しても、吸湿バリア層11の存在により、パッド部下の層間の絶縁膜10への吸湿は防ぐことができる。これにより、ピンホール促進はパッド領域で抑制される傾向になる。パッド部PADに接触するボンディングワイヤ等の接続不良はある程度避けることが期待できる。なお、吸湿バリア層11はシリコン窒化膜の他、シリコン酸化膜系の緻密な膜を用いてもよい。
【0016】
図2は図1の構成の途中工程を示す断面図である。少なくともパッド部PADの形成予定領域において、配線層(12)が敷設される層間の絶縁膜10表面上においてパッド部PADの領域及びその周辺に対応する領域をカバーするように吸湿バリア層11としてシリコン窒化膜を形成する。シリコン窒化膜は周知の化学気相成長で形成される。プラズマ雰囲気内で形成すればより緻密な膜が得られる(プラズマシリコン窒化膜)。フォトリソグラフィ技術によるマスクパターンの形成に従ってエッチングしパターニングされる。このような吸湿バリア層11上を含み所定のパッド部PADを形成する配線層12を形成する。その後、図1に示すように、周知の技術により、パッド部12を含む配線層12上にパッシベーション膜13を形成する。
【0017】
図3は、上記図1の構成においてピンホール不良が発生した状態を示す。ピンホール30が吸湿バリア層11で進行が止まっている。これにより、その後の図示しないワイヤボンディングやバンプの形成において不良を避けることができる。もちろん、外観検査によってピンホールが発見されれば不良となるが、発見されないピンホールがあった場合、その後の不良を抑制することが期待できる。
【0018】
以上説明したように本発明によれば、パッド表面から局部電池作用でピンホールが発生しても、吸湿バリア層の存在により、パッド下の層間絶縁膜への吸湿は防ぐことができる。これにより、ピンホール促進はパッド領域までで抑制される傾向になる。この結果、パッド部表面が溶ける現象を最悪の状態に促進させることなく、信頼性上の不具合が解消されるパッド部を有する半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】一実施形態に係る半導体装置の要部で、パッド部の断面図。
【図2】図1の構成を実現する途中工程を示す断面図。
【図3】図1の構成においてピンホール不良が発生した状態を示す図。
【符号の説明】
10…絶縁膜、11…吸湿バリア層、12…アルミニウム配線、13…パッシベーション膜、30…ピンホール、PAD…パッド部。

Claims (4)

  1. 半導体基板上に形成された複数の素子に関係する配線層が層間絶縁膜を介して所定のパッド領域へと導出される構成を含み、
    少なくとも前記パッド領域に対応する前記配線層と対向する前記層間絶縁膜との間に吸湿バリア層が設けられていることを特徴とする半導体装置。
  2. 前記吸湿バリア層はシリコン窒化膜を含み、前記配線層は、アルミニウムを主成分とした主導電部材及び2層以上で構成されるバリアメタルで構成されていることを特徴とする請求項1記載の半導体装置。
  3. 半導体基板上に形成された複数の素子に関係する配線層が貫通孔を配した層間絶縁膜を介して所定のパッド領域へと導出される配線形成に関し、
    少なくとも前記パッド領域を構成する配線層が敷設される層間絶縁膜表面上においてその前記パッド領域及びその周辺に対応する領域に吸湿バリア層を形成する工程と、
    前記吸湿バリア層上を含み所定のパッド領域へと導出される配線層を形成する工程と、
    前記パッド領域を含む配線層上に絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去し前記配線層におけるパッド領域の所定表面をパッド部として露出させる工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  4. 前記吸湿バリア層はシリコン窒化膜を含み、化学気相的に堆積、フォトリソグラフィ技術によるマスクパターンの形成に従ってのエッチングの工程を有すること特徴とする請求項3記載の半導体装置の製造方法。
JP2003085532A 2003-03-26 2003-03-26 半導体装置及びその製造方法 Withdrawn JP2004296667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003085532A JP2004296667A (ja) 2003-03-26 2003-03-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003085532A JP2004296667A (ja) 2003-03-26 2003-03-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004296667A true JP2004296667A (ja) 2004-10-21

Family

ID=33400434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003085532A Withdrawn JP2004296667A (ja) 2003-03-26 2003-03-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004296667A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295859A (ja) * 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295859A (ja) * 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
JP4327656B2 (ja) 半導体装置
JP4596001B2 (ja) 半導体装置の製造方法
JP2009147218A (ja) 半導体装置とその製造方法
JP2011166072A (ja) 半導体装置及びその製造方法
JP2016195286A (ja) 半導体装置
JP2001168093A (ja) 半導体装置
JP3974039B2 (ja) 表面を自己保護したCuレーザーヒューズ
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
US8564090B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11244915B2 (en) Bond pads of semiconductor devices
JP2010251687A (ja) 半導体装置
JP4360293B2 (ja) 半田バンプ電極構造
JP4913563B2 (ja) 半導体装置の製造方法
JP3719994B2 (ja) 半導体装置
JP2008244134A (ja) 半導体装置及びその製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2009088002A (ja) 半導体装置及びその製造方法
JP6152434B2 (ja) 半導体装置
JP2004296667A (ja) 半導体装置及びその製造方法
JP2009124060A (ja) 半導体装置の製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
TW202030846A (zh) 半導體裝置及製造方法
JP2004296499A (ja) 半導体装置及びその製造方法
JP2010287750A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606