JP2010287750A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010287750A
JP2010287750A JP2009140685A JP2009140685A JP2010287750A JP 2010287750 A JP2010287750 A JP 2010287750A JP 2009140685 A JP2009140685 A JP 2009140685A JP 2009140685 A JP2009140685 A JP 2009140685A JP 2010287750 A JP2010287750 A JP 2010287750A
Authority
JP
Japan
Prior art keywords
film
wiring layer
layer
pad electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009140685A
Other languages
English (en)
Inventor
Satoshi Kouchi
聡 小内
Hiroshi Ishizeki
浩史 石関
Minoru Akaishi
実 赤石
Yoshiaki Sano
芳明 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009140685A priority Critical patent/JP2010287750A/ja
Publication of JP2010287750A publication Critical patent/JP2010287750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45114—Thallium (Tl) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１３とを有することを特徴とする。
【選択図】図１

Description

本発明は、銅配線層の段差を樹脂膜により解消し、銅配線層上にパッド電極を形成し銅ワイヤとの接合強度を向上させる半導体装置及びその製造方法に関する。
従来の半導体装置の製造方法の一実施例として、図１０（Ａ）〜図１０（Ｄ）に示す製造方法が知られている。図１０（Ａ）〜図１０（Ｄ）は、従来の半導体装置の製造方法を説明する断面図である。
図１０（Ａ）に示す如く、シリコン基板３１上面に、例えば、ＣＶＤ法によりシリコン酸化膜等の層間絶縁膜３２を形成する。次に、例えば、ダマシン法により層間絶縁膜３２に溝３３を形成し、溝３３内をバリアメタル膜３４、Ｃｕ配線層３５により埋設する。
図１０（Ｂ）に示す如く、層間絶縁膜３２上の全面に、例えば、スパッタリング法によりバリアメタル膜３６を形成する。そして、溝３３内のＣｕ配線層３５上面を被覆するようにバリアメタル膜３６を選択的に加工する。
図１０（Ｃ）に示す如く、層間絶縁膜３２上の全面にＳｉＮ膜３７を形成し、バリアメタル膜３６が露出するようにＳｉＮ膜３７に開口部３８を形成する。
図１０（Ｄ）に示す如く、開口部３８を埋設するようにＳｉＮ膜３７上の全面にＡｌ膜を堆積する。そして、Ａｌ膜を選択的に加工し、Ｃｕ配線層３５上にＡｌパッド３９を形成する。図示したように、Ｃｕ配線層３５とＡｌパッド３９との間にはバリアメタル膜３６が配置されることで、Ｃｕ配線層３５のＣｕがＡｌパッド３９へと拡散することを防止できる。そして、Ａｌパッド３９が適した硬さに維持された状態にて、金属細線がＡｌパッド３９へとワイヤボンディングされる（例えば、特許文献１参照。）。
特開２００２−３５３２２１号公報（第３−４頁、第１−４図）
従来の半導体装置の製造方法では、シリコン基板３１上面に堆積された層間絶縁層３２に溝３３を形成し、溝３３内をバリアメタル膜３４及びＣｕ配線層３５により埋設する。そして、バリアメタル膜３４及びＣｕ配線層３５は、スパッタリング法により堆積されるため、溝３３の幅を狭めるとバリアメタル膜３４及びＣｕ配線層３５が堆積されない領域が発生し、配線パターン内で断線し不良品となる問題が発生する。あるいは、配線パターンの形状により、溝３３の個々の領域において、Ｃｕ配線層３５の膜厚が異なり、膜厚の薄い領域にて電流集中が起こり断線し不良品となる問題が発生する。また、Ｃｕ配線層３５の膜厚のばらつきにより、半導体素子毎に配線抵抗値がばらつくという問題が発生する。前述した問題を解決するためには、バリアメタル膜３４やＣｕ配線層３５を堆積し易くするため、溝３３を一定幅以上とする必要があり、微細加工が難しく、配線パターンにより半導体素子の微細化が図り難いという問題がある。
更に、配線パターンの微細化を実現しつつ、Ｃｕ配線層３５の抵抗値を下げるためには、Ｃｕ配線層３５の膜厚を厚くする必要がある。この場合、溝３３の深さを深くする必要があり、微細化の観点から溝３３の幅を狭くすると溝３３のアスペクト比が大きくなる。その結果、前述したように、Ｃｕ配線層３５の断線等の問題が発生し、Ｃｕ配線層３５での抵抗値を下げ難いという問題がある。
また、Ａｌパッド３９と接続する金属ワイヤとして金ワイヤが用いられる場合、金ワイヤは銅ワイヤと比較して材料費が高く、原価コストを引き上げる問題がある。しかも、金ワイヤは銅ワイヤよりも許容電流密度が小さいため、大電流を扱う半導体素子では金ワイヤの径を太くする必要があり、材料コストが余分に掛かるという問題が発生する。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置は、半導体層上に形成される絶縁層と、前記絶縁層上に形成され、前記半導体層に形成される半導体素子と電気的に接続する銅配線層と、前記銅配線層を被覆し、前記絶縁層上に形成される樹脂膜と、前記樹脂膜に形成される開口領域を介して前記銅配線層と接続するパッド電極と、前記パッド電極上にワイヤボンディングされる銅ワイヤとを有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体層に半導体素子を形成し、前記半導体層上に絶縁層を形成し、前記絶縁層上に前記半導体素子と電気的に接続する銅配線層を形成する工程と、前記銅配線層を被覆するように前記絶縁層上に樹脂膜を形成した後、前記樹脂膜に前記銅配線層が露出するように開口領域を形成する工程と、前記開口領域を介して前記銅配線層と電気的に接続するパッド電極を形成した後、前記パッド電極上に銅ワイヤをワイヤボンディングする工程とを有することを特徴とする。
本発明では、Ｃｕ配線層上にパッド電極を形成することで、Ｃｕ配線層上にＣｕワイヤを接続させることができる。そして、従来のようなＡｕワイヤを用いる場合に比べ材料コストの低減を図りつつ、大電流仕様品にも対応可能となる。
また、本発明では、Ｃｕ配線層が樹脂膜により被覆されることで、その段差が大幅に軽減される。
また、本発明では、パッド電極がＡｌ膜またはＡｌ合金膜により形成されることで、Ｃｕワイヤとの接合強度が向上される。
また、本発明では、パッド電極の形状が丸形状となることで、パッド電極と樹脂膜との境界から樹脂膜へのクラックの発生が大幅に低減される。
また、本発明では、樹脂膜の開口領域の形状が丸形状となることで、樹脂膜へのクラックの発生が大幅に低減される。
また、本発明では、前述したように樹脂膜によるＣｕ配線層の段差軽減が図られているため、パッド電極を形成するＡｌ膜またはＡｌ合金膜のエッチングによる加工が可能となり、レジスト残渣によるパターニング不良を防止できる。
本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置を説明する断面図（Ａ）及び平面図（Ｂ）である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の他の実施の形態における半導体装置の製造方法を説明する断面図である。 従来の実施の形態における半導体装置の製造方法を説明する断面図である。
以下に、本発明の実施の形態である半導体装置について、図１及び図２を参照し説明する。図１は、半導体装置を説明する断面図である。図２（Ａ）は、パッド電極及びその周辺の構造を説明する断面図である。図２（Ｂ）は、パッド電極及びその周辺の構造を説明する平面図である。
図１に示す如く、シリコン基板１上には、絶縁処理用の絶縁層２が形成される。絶縁層２としては、例えば、シリコン酸化膜、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等の少なくとも１層が選択される。尚、シリコン基板１としては、単結晶基板でなるもの、単結晶基板上にエピタキシャル層が形成されるものが考えられる。また、シリコン基板１としては、化合物半導体基板であってもよい。
配線層３が、絶縁層２上に形成され、シリコン基板１に形成された半導体素子と電気的に接続される。配線層３は、３層構造から成り、バリアメタル膜上に金属膜が形成され、その金属膜上に反射防止膜が形成される。そして、バリアメタル膜は、例えば、チタン（Ｔｉ）やチタンナイトライド（ＴｉＮ）等の高融点金属から成る。また、金属膜は、例えば、アルミニウム（Ａｌ）膜やアルミニウム−銅（Ａｌ−Ｃｕ）膜やアルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜等のＡｌを主体とする合金膜から成る。また、反射防止膜は、例えば、ＴｉＮ、チタンタングステン（ＴｉＷ）等の高融点金属から成る。そして、配線層３の膜厚は、例えば、０．４〜３．０μｍである。
保護層６が、配線層３上を含め、絶縁層２上に形成される。保護層６は、平坦化膜４と、その平坦化膜４上に形成されたシリコン窒化膜５により形成される。平坦膜４は、例えば、ＴＥＯＳ酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜及びＴＥＯＳ酸化膜が積層されて成る。そして、シリコン窒化膜５は、半導体素子内への水分の浸入を防止し、配線層３等の腐食を防止する。そして、開口領域７が、配線層３上の保護層６に形成される。
メッキ用金属層８が、開口領域７を介して保護層６上にパターン配置される。メッキ用金属層８は、開口領域７内にも配置され、開口領域７内では配線層３と直接接続する。
このメッキ用金属層８は、例えば、クロム（Ｃｒ）層、Ｔｉ層またはＴｉＷ層等から成るバリアメタル膜と、メッキ用金属層８上にメッキ層を形成する際の種として用いられるＣｕシード層とが、それぞれスパッタリング法により形成される。
Ｃｕ配線層９が、メッキ用金属層８上面に、例えば、電解メッキ法により形成される。Ｃｕ配線層９の膜厚は、例えば、８．０〜１０．０μｍである。
樹脂膜１０が、Ｃｕ配線層９上を含め、保護層６上面に形成される。樹脂膜１０は、例えば、ポリベンズオキサゾール（ＰＢＯ）膜またはポリイミド樹脂膜等から成り、スピンコート法により塗布される。尚、ＰＢＯ膜は、感光性樹脂であり、高耐熱性、応力緩和特性及び低誘電性等の特性を有する膜である。
そして、樹脂膜１０の膜厚は、例えば、１０．０〜１５．０μｍ程度であり、樹脂膜１０はＣｕ配線層９を完全に被覆する。そして、開口領域１１が、Ｃｕ配線層９上の樹脂膜１０に形成される。開口領域１１からはＣｕ配線層９の一部が露出する。
パッド電極１２が、開口領域１１内を介してＣｕ配線層９上にパターン配置される。パッド電極１２は、開口領域１１内ではＣｕ配線層９と直接接続する。そして、パッド電極１２は、Ａｌ膜や前述したＡｌ−Ｃｕ膜やＡｌ−Ｓｉ−Ｃｕ膜等のＡｌ合金膜から成り、その膜厚は１．０μｍ程度である。尚、パッド電極１２の膜厚は、使用される用途に応じて任意の設計変更が可能であり、例えば、１．０〜３．５μｍの範囲で調整される。
Ｃｕワイヤ１３は、例えば、径が３３〜５０μｍ、９９．９〜９９．９９ｗｔ％の銅から成るものが使用される。図示したように、Ｃｕワイヤ１３は、パッド電極１２上にワイヤボンディングされる。そして、Ｃｕワイヤ１３を用いることで、材料特性としてＡｕワイヤよりも比抵抗が小さく単価も安いことから、Ａｕワイヤを用いる場合よりも材料コストが低減される。尚、Ｃｕワイヤ１３の径は、使用される用途に応じて任意の設計変更が可能である。
次に、図２（Ａ）では、図２（Ｂ）に示すＡ−Ａ線方向の断面図を示す。図示の如く、Ｃｕワイヤ１３が、開口領域１１内のパッド電極１２上にワイヤボンディングされる。パッド電極１２はＣｕワイヤ１３との接合強度を向上させるために設けられ、その膜厚は、例えば、１．０μｍ程度である。そして、ワイヤボンディング時の荷重により、Ｃｕワイヤ１３のＣｕボール１４は、若干、パッド電極１２内へと食い込み、Ｃｕボール１４の周囲にはスプラッシュ１５が発生する。しかしながら、パッド電極１２の膜厚が薄いため、スプラッシュ１５は、開口領域１１側面のパッド電極１２とＣｕボール１４との間に、若干、発生する程度である。この構造により、隣り合うパッド電極１２において、スプラッシュ１５が接触し、ショートすることはない。
尚、Ｃｕボール１４の大きさを小さくすることでボンディング荷重を調整し、前述したスプラッシュ１５の発生を極力抑えることもできる。また、パッド電極１２の膜厚は、前述したＣｕワイヤ１３との接合強度を向上させるため、ワイヤボンディング後にＣｕボール１４とＣｕ配線層９との間に残存する程度あれば良い。
次に、図２（Ｂ）に示す如く、点線で示すＣｕ配線層９の上面には樹脂膜１０が配置される。そして、一点鎖線は開口領域１１を示し、一点鎖線の内側の実線はＣｕボール１４を示し、一点鎖線の外側の実線はパッド電極１２を示す。尚、図２（Ｂ）ではスプラッシュ１５（図２（Ａ）参照）は図示していない。
先ず、パッド電極１２の下面に配置される前述した樹脂膜１０は、その膜上に金属膜がスパッタ形成されるとその金属膜の応力によりクラックが発生し易い膜であり、製品品質上そのクラックの発生を防止することが望ましい。しかしながら、本発明では、Ａｌ膜やＡｌ合金膜から成るパッド電極１２を樹脂膜１０上面に配置する必要がある。そこで、本発明では、前述したパッド電極１２の形状を、例えば、円形、楕円形等の丸形状に形成した。そして、パッド電極１２は、その外周面に鋭角な形状を有さない構造となることで、鋭角な箇所から樹脂膜１０にクラックが発生することを抑止する。
同様に、開口領域１１も、例えば、円形、楕円形等の丸形状に形成される。更に、図２（Ａ）に示すように、開口領域１１の側面は外側へ広がるように緩やかな傾斜となる。そして、開口領域１１内にはパッド電極１２が形成されるが、パッド電極１２と樹脂膜１０との境界に位置する開口領域１１の形状に鋭角な箇所が配置されない構造とする。その結果、前述したように、樹脂膜１０にクラックが発生することを抑止する。
次に、Ｃｕ配線層９の抵抗値を低減させるため、前述したようにＣｕ配線層９の膜厚は厚くなる。そのため、Ｃｕ配線層９上に薄膜であるパッド電極１２を形成する際に、Ｃｕ配線層９による段差が問題となる。
具体的には、パッド電極１２は、シリコン基板１上の全面にＡｌ膜やＡｌ合金膜を堆積した後に、レジスト膜をマスクにしてエッチングによりパターニングすることで形成される。このとき、前述したＣｕ配線層９上を含むシリコン基板１上にシリコン窒化膜等から成る絶縁膜を形成した場合には、その絶縁膜ではＣｕ配線層９の側壁を埋めることができない。そして、その絶縁層によってはＣｕ配線層９の側壁による段差が解消されない状態にて、その絶縁膜上にＡｌ膜やＡｌ合金膜が堆積される。一方、レジスト膜は、Ａｌ膜やＡｌ合金膜をパターニングした後に全て除去されるが、前述したＣｕ配線層９の段差により本来除去されるべきレジスト膜が、Ｃｕ配線層９の側壁に除去されずに残ってしまう。その結果、この残ったレジスト膜に被覆され、Ｃｕ配線層９の側壁にはＡｌ膜やＡｌ合金膜の残渣が発生し、パターニング不良となる問題がある。
そこで、本発明では、例えば、ＰＢＯ膜から成る樹脂膜１０の膜厚を、例えば、１０．０μｍ〜１５．０μｍ程度とすることで、Ｃｕ配線層９の段差を大幅に低減させ、上述したパターニング不良を抑止している。図２（Ａ）の丸印１６で示す領域は、図２（Ｂ）の点線上面に対応する。図示したように、樹脂膜１０を用いることでＣｕ配線層９の段差はほぼ解消され、樹脂膜１０の表面は、実質、平坦化される。
尚、本実施の形態では、Ｃｕ配線層９の上面に直接Ａｌ膜等から成るパッド電極１２を形成する場合について説明したが、この場合に限定するものではない。例えば、Ｃｕ配線層９とパッド電極１２との間にバリアメタル膜を配置する場合でもよい。この場合には、パッド電極１２を形成した後、ベーク処理によりＣｕ配線層９とパッド電極１２との境界に合金層を形成する工程を省くことができる。
また、Ａｌ膜やＡｌ合金膜から構成される配線層３上にＣｕ配線層９が形成される場合について説明したが、この場合に限定するものではない。例えば、シリコン基板１上にＡｌ配線層を有することなく、Ｃｕ配線層のみにより配線パターンが形成される場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の実施の形態である半導体装置の製造方法について、図３〜図８を参照し説明する。図３〜図８は、本実施の形態における半導体装置の製造方法を説明する断面図である。尚、本実施の形態では、図１に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付している。
先ず、図３に示す如く、シリコン基板（ウエハ）１を準備し、シリコン基板１上に絶縁層２を形成する。尚、シリコン基板１（エピタキシャル層が形成されている場合には、エピタキシャル層も含む）には、拡散領域により半導体素子が形成される。また、絶縁層２としては、シリコン酸化膜、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択される。
次に、絶縁層２上に配線層３を形成する。具体的には、シリコン基板１上に、例えば、スパッタリング法により、バリアメタル膜、金属膜及び反射防止膜を積層する。その後、フォトリソグラフィ技術及びエッチング技術を用い、前述したバリアメタル膜、金属膜及び反射防止膜を選択的に除去し、配線層３を形成する。
次に、配線層３上面を含む、絶縁層２上面に保護層６を形成する。保護層６としては、例えば、ＴＥＯＳ酸化膜、ＳＯＧ膜及びＴＥＯＳ酸化膜から成る平坦化膜４と、シリコン窒化膜５とを３０００〜１００００Å程度積層する。その後、フォトリソグラフィ技術及びエッチング技術を用い、シリコン窒化膜５と平坦化膜４を選択的に除去し、開口領域７を形成する。
次に、図４に示す如く、前述した保護層６上面に、例えば、スパッタリング法により、バリアメタル膜２１とＣｕシード層２２とから成るメッキ用金属層８を堆積する。そして、メッキ用金属層８は、開口領域７を介して配線層３と電気的に接続する。その後、Ｃｕ配線層９（図５参照）を形成するため、Ｃｕ配線層９の形成領域を除いた部分にフォトレジスト層２３を形成する。
次に、図５に示す如く、電解メッキ法により、Ｃｕ配線層９を形成した後、フォトレジスト層２３（図４参照）を取り除く。その後、Ｃｕ配線層９をマスクとして用い、ウエットエッチングによりメッキ用金属層８を選択的に除去する。
前述したように、メッキ用金属層８としてのバリアメタル膜２１及びＣｕシード層２２（図４参照）上面に電解メッキ法によりＣｕ配線層９を形成する。そのため、スパッタリング法によりＣｕ配線層を形成する場合と比較して配線パターンの微細加工も容易であり、半導体素子の微細化も実現し易い。更に、電解メッキ法を用いることで、従前のように溝のアスペクト比も問題とならず、Ｃｕ配線層９の膜厚を容易に厚くすることができ、Ｃｕ配線層９の抵抗値の低減も実現される。
次に、図６に示す如く、Ｃｕ配線層９上を含む、絶縁層２上面に、例えば、スピンコート法により樹脂膜１０を形成する。材料としては、ＰＢＯ膜、感光性ポリイミド樹脂膜等が用いられる。そして、フォトリソグラフィ技術及びエッチング技術を用い、樹脂膜１０を選択的に除去し、開口領域１１を形成する。
このとき、Ｃｕ配線層９上面を被覆する膜として樹脂膜１０を用いることで、Ｃｕ配線層９による段差を容易に解消でき、樹脂膜１０の表面の平坦化が実現される。そして、ウエットエッチングにより開口領域１１を形成することで、開口領域１１側面の傾斜が緩やかとなる。
次に、図７に示す如く、逆スパッタリング法により、開口領域１１から露出するＣｕ配線層９表面の酸化膜を除去した後、スパッタリング法により樹脂膜１０上面にＡｌ膜２４を形成する。その後、パッド電極１２（図８参照）の形成領域の上面が被覆されるようにフォトレジスト層２５を選択的に形成する。
最後に、図８に示す如く、例えば、ドライエッチングによりＡｌ膜２４を選択的に除去し、パッド電極１２を形成する。そして、フォトレジスト層２５（図７参照）を除去した後、ベーク処理を行い、Ｃｕ配線層９とパッド電極１２との境界から合金層（図示せず）を形成する。その後、Ｃｕワイヤ１３をパッド電極１２上にワイヤボンディングする。
前述したように、Ｃｕ配線層９の段差が解消され、樹脂膜１０の表面が、実質、平坦化されることで、Ａｌ膜２４は均一な膜厚で堆積され易い。そして、Ａｌ膜２４をエッチング加工する際に、本来取り除くべきフォトレジスト層２５（図７参照）が全て除去され、Ｃｕ配線層９の側壁にＡｌ膜２４の残渣が発生するといったパターニング不良を防止できる。また、パッド電極１２は、Ｃｕワイヤ１３との接合強度を向上させることを目的とするため、その膜厚は、例えば、１．０μｍ程度有していれば良い。その結果、Ａｌ膜２４はドライエッチングにより加工することが可能となる。
尚、本実施の形態では、Ａｌ膜２４を加工する際にドライエッチングにより行う場合について説明したが、この場合に限定するものではない。例えば、Ｃｕワイヤ１３をパッド電極１２上面にワイヤボンディングする際の衝撃をより緩和するために、Ａｌ膜２４を、例えば、３．０μｍ程度堆積した場合には、ウエットエッチングによりＡｌ膜２４を加工する方がドライエッチングするよりも作業性が良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
以上の説明では、従来のＡｕワイヤに代わってＣｕワイヤ１３をＣｕ配線層９上に形成する実施形態について説明したが、以下の説明では、Ｃｕワイヤ１３に代わってＣｕから成るスタッドバンプ方式を使用した実施形態について、図９を参照しながら説明する。なお、上述した第１の実施形態と同様の構成については、同符号を用いることで重複した説明を省略する。
図９において、第１の実施形態と大きく異なる構成は、Ｃｕ配線層９上にパッド電極１２を介してスタッドバンプ２６が形成されていることである。なお、スタッドバンプ２６はＣｕワイヤをワイヤボンディングした後、ワイヤを引き千切ったものである。更に言えば、スタッドバンプ２６の高さは、ワイヤを引き千切った後、その上に更にワイヤボンディングを施し更にワイヤを引き千切る工程を複数回繰り返すことで、高さを任意に設定できる。
尚、上述したスタッドバンプ２６が形成された半導体装置を回路基板に実装する場合の衝撃緩和を考慮して、前記Ｃｕ配線層９の下にスピンコート法により、ＰＢＯ膜、感光性ポリイミド樹脂膜等から成る樹脂膜２７を形成しておくことが好ましい。
１ シリコン基板
３ 配線層
９ Ｃｕ配線層
１０ 樹脂膜
１１ 開口領域
１２ パッド電極
１３ Ｃｕワイヤ

Claims (7)

  1. 半導体層上に形成される絶縁層と、
    前記絶縁層上に形成され、前記半導体層に形成される半導体素子と電気的に接続する銅配線層と、
    前記銅配線層を被覆し、前記絶縁層上に形成される樹脂膜と、
    前記樹脂膜に形成される開口領域を介して前記銅配線層と接続するパッド電極と、
    前記パッド電極上にワイヤボンディングされる銅ワイヤとを有することを特徴とする半導体装置。
  2. 前記樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする請求項１に記載の半導体装置。
  3. 前記パッド電極はアルミ膜またはアルミ合金膜から成り、前記パッド電極の形状は丸形状であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記開口領域の形状は丸形状であり、前記開口領域内は前記パッド電極により被膜されることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 半導体層に半導体素子を形成し、前記半導体層上に絶縁層を形成し、前記絶縁層上に前記半導体素子と電気的に接続する銅配線層を形成する工程と、
    前記銅配線層を被覆するように前記絶縁層上に樹脂膜を形成した後、前記樹脂膜に前記銅配線層が露出するように開口領域を形成する工程と、
    前記開口領域を介して前記銅配線層と電気的に接続するパッド電極を形成した後、前記パッド電極上に銅ワイヤをワイヤボンディングする工程とを有することを特徴とする半導体装置の製造方法。
  6. 前記樹脂膜としてポリベンズオキサゾール膜またはポリイミド樹脂膜を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記樹脂膜上にアルミ膜またはアルミ合金膜を堆積し、エッチングにより前記アルミ膜またはアルミ合金膜を加工し、前記パッド電極を形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
JP2009140685A 2009-06-12 2009-06-12 半導体装置及びその製造方法 Pending JP2010287750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009140685A JP2010287750A (ja) 2009-06-12 2009-06-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140685A JP2010287750A (ja) 2009-06-12 2009-06-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010287750A true JP2010287750A (ja) 2010-12-24

Family

ID=43543226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140685A Pending JP2010287750A (ja) 2009-06-12 2009-06-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010287750A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
CN105679730A (zh) * 2014-12-04 2016-06-15 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
CN105679730A (zh) * 2014-12-04 2016-06-15 瑞萨电子株式会社 半导体器件及其制造方法
JP2016111154A (ja) * 2014-12-04 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5455285B2 (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
US6998335B2 (en) Structure and method for fabricating a bond pad structure
EP1842233B1 (en) Method of forming bump sites on bond-pads
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US20110227216A1 (en) Under-Bump Metallization Structure for Semiconductor Devices
US20110254159A1 (en) Conductive feature for semiconductor substrate and method of manufacture
TW200901336A (en) Undercut-free BLM process for Pb-free and Pb-reduced C4
TW201133738A (en) Integrated circuit chip
US8044482B2 (en) Semiconductor device
US11244915B2 (en) Bond pads of semiconductor devices
US8697566B2 (en) Bump structure and manufacturing method thereof
JP5138248B2 (ja) 半導体装置及びその製造方法
US7646097B2 (en) Bond pads and methods for fabricating the same
JP2010251687A (ja) 半導体装置
JP3719994B2 (ja) 半導体装置
JP2008244134A (ja) 半導体装置及びその製造方法
JP2010287750A (ja) 半導体装置及びその製造方法
JP2011018832A (ja) 半導体装置及びその製造方法
US20020068385A1 (en) Method for forming anchored bond pads in semiconductor devices and devices formed
JP2009088002A (ja) 半導体装置及びその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
US8076781B2 (en) Semiconductor device and manufacturing method of the same
JP2011023568A (ja) 半導体装置及びその製造方法
KR101288790B1 (ko) 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606