JP3719994B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3719994B2
JP3719994B2 JP2002046918A JP2002046918A JP3719994B2 JP 3719994 B2 JP3719994 B2 JP 3719994B2 JP 2002046918 A JP2002046918 A JP 2002046918A JP 2002046918 A JP2002046918 A JP 2002046918A JP 3719994 B2 JP3719994 B2 JP 3719994B2
Authority
JP
Japan
Prior art keywords
film
pad
wiring pad
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002046918A
Other languages
English (en)
Other versions
JP2003257969A (ja
Inventor
正彦 蓮沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002046918A priority Critical patent/JP3719994B2/ja
Publication of JP2003257969A publication Critical patent/JP2003257969A/ja
Application granted granted Critical
Publication of JP3719994B2 publication Critical patent/JP3719994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係わり、特に大気に晒されることによる酸化が危惧されるＣｕ等の導電性元素よりなる、ＬＳＩ配線の配線パッド構造に関する。
【０００２】
【従来の技術】
半導体装置の微細化および高速化に伴い、多層配線はＡｌ多層配線からＣｕ多層配線に移ってきている。図７に、この種のＣｕ多層配線を用いた従来の配線パッド構造の断面図を示す。
【０００３】
従来の配線パッド構造は、絶縁膜７０の表面に埋込み形成されたＣｕパッド７１上に、バリアメタル膜７２を介してＡｌキャップ膜７３が設けられた構造になっている。Ａｌキャップ膜７３は、Ｃｕパッド７１の酸化を防止するためのものである。図において、７４，７５は絶縁膜を示している。Ａｌキャップ膜７３は例えばＡｌを主成分とし、Ｃｕを少量（例えば０．５ｗｔ％）含んだ膜である。
【０００４】
しかしながら、従来の配線パッド構造には、以下のような問題がある。すなわち、図８に示すように、プロービング工程時には、プローブ７７がＡｌキャップ膜７３に多い場合には１０回近く接触し、Ａｌキャップ膜７３がデラミネーションにより破壊されてＣｕパッド７１が大気に露出したり、ひどい場合にはＣｕパッド７１が破壊される。
【０００５】
このような大気露出、破壊が生じると、露出したＣｕパッド７１が酸化されたり、露出したＣｕパッド７１中のＣｕとＡｌキャップ膜７３中のＡｌとの反応により化合物が生成される。
【０００６】
その結果、ワイヤーボンディング耐性が劣化したり、パッド部の抵抗が大幅に上昇するなどの問題が起こる。さらに、配線層深部に酸化が進行すると、上記問題のみならず、エレクトロマイグレーション（ＥＭ）耐性やストレスマイグレーション（ＳＭ）耐性等の配線特性に致命的な劣化が生じるなどの問題も起こる。
【０００７】
【発明が解決しようとする課題】
上述の如く、従来の配線パッド構造は、プロービング工程時にプローブ接触によりＡｌキャップ膜が破壊され、Ｃｕパッドの露出や破壊が発生する恐れがある。これらはワイヤーボンディング耐性の劣化、パッド部の抵抗上昇を引き起こしたり、さらにはＥＭ耐性やＳＭ耐性等の配線特性に致命的な劣化を引き起こす。
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、配線パッド上に設けられた導電性保護膜が、プロービング工程において破壊されることによる信頼性の低下を防止できる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係る半導体装置は、配線パッドと、前記配線パッド上に設けられ、前記配線パッドに達する複数のコンタクトホールを有する絶縁膜と、前記配線パッド上に前記絶縁膜を介して設けられ、前記複数のコンタクトホールを介して前記配線パッドに電気的に接続する、前記配線パッドに対しての導電性保護層とを備えていることを特徴とする。
【００１０】
このような構成によれば、導電性保護膜がプローブ接触により破壊されても、導電性保護膜の下に存在する絶縁膜によって配線パッドの大気露出や破壊を防止でき、信頼性の低下を防止できるようになる。
【００１１】
また、本発明に係る他の半導体装置は、開口部を有する絶縁膜と、前記開口部内に設けられた複数の絶縁柱と、前記開口部内に該開口部の途中の深さまで埋め込まれた配線パッドと、前記開口部内を埋め込むように、前記配線パッド上に設けられた該配線パッドに対しての導電性保護層とを備えていることを特徴とする。
【００１２】
このような構成によれば、配線パッド／導電性保護層の積層体中に、複数の絶縁柱が分散されたパッド構造となり、プローブ接触時の配線パッド構造のダメージを複数の絶縁柱で緩和することができる。また、配線パッドと導電性保護層との界面が絶縁柱の上面より下になるパッド構造になることから、信頼性の低下を防止できるようになる。
【００１３】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＣｕ多層配線用の配線パッド構造を示す平面図である。図２は、図１の矢視Ａ−Ａ’断面図である。
【００１６】
これを製造工程に従って説明すると、まず、図示しないＳｉ基板上に層間絶縁膜１を堆積する。上記Ｓｉ基板の表面には能動素子等が集積形成され、その上にＣｕ多層配線が形成され、このＣｕ多層配線層上に層間絶縁膜１が堆積されている。
【００１７】
次に、層間絶縁膜１の表面にＣｕパッド２を埋込み形成し、その後層間絶縁膜１およびＣｕパッド２上にｄ（dual phase plasma）−ＴＥＯＳ膜３を形成する。ｄ−ＴＥＯＳ膜３の膜厚は例えば４００ｎｍである。
【００１８】
次に、Ｃｕパッド２の周縁部上のｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する。ここでは、１６個のコンタクトホール４を開口した。また、エッチングガスを制御し、コンタクトホール４の側壁に８０度のテーパー加工を施した。
【００１９】
次に、表面の清浄処理を行い、その後コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積し、続いてコンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する。Ａｌキャップ膜６は、純Ａｌ膜でも良いし、あるいはＣｕを少量（例えば０．５ｗｔ％）を含むＡｌ膜（Ａｌ合金膜）でも良い。
【００２０】
バリアメタル膜５、Ａｌキャップ膜６のカバレッジや密着性は、コンタクトホール４がテーパー加工されていることにより、良好なものとなる。また、バリアメタル膜５、Ａｌキャップ膜６の埋込み特性の観点からは、コンタクトホール４のアスペクト比は０．５以下であることが好ましい。
【００２１】
バリアメタル膜５は、ＴａＮ／Ｔａ積層膜またはＴａ／ＴｉＮ積層膜等が望ましいが、ＣｕとＡｌとの反応を抑制するものであれば構わない。また、Ａｌキャップ膜６を代表とする導電性保護層のコンタクトホール４内への埋め込み性を向上させるために、バリアメタル膜５上にライナー膜（図示せず）を設けても構わない。Ａｌキャップ膜６のライナー膜としては、例えばＮｂ膜、Ｔａ膜、ＮｂＮ膜、ＴａＮ膜等が好ましい。何故なら、これらはバリアメタルの性質も有するからである。
【００２２】
また、Ａｌキャップ膜６の成膜温度は２００℃以上の高温が好ましい。その理由は、Ａｌキャップ膜６の流動性が高まり、コンタクトホール４をＡｌキャップ膜６で容易に埋め込めるからである。
【００２３】
Ａｌキャップ膜６の成膜法には種々のものが考えられるが、特にステップカバレッジの良好な成膜方法が望ましく、例えばロングスロースパッタ、バイアススパッタ、イオン加速スパッタ、またはこれらの方式を組み合わせたスパッタ、高温リフロースパッタ、ＣＶＤなどが特に望ましい。
【００２４】
このようにして、Ｃｕパッド２がその周縁部において複数のコンタクトホール４を介してＡｌキャップ膜６と電気的に接続した構造が得られる。コンタクトホール４以外の領域のＡｌキャップ膜６とＣｕパッド２との間にはｄ−ＴＥＯＳ膜３が存在する。
【００２５】
コンタクトホール４を配置する箇所は、本実施形態のようにＣｕパッド２の周縁部などが好ましい。その理由は、このような配置であれば、プロービング工程やボンディング工程などにおけるコンタクト部への機械的作用を軽減でき、コンタクトホール４上のＡｌキャップ膜６の機械的破壊（デラミネーション）を回避でき、Ｃｕパッド２の露出を効果的に抑制できるからである。
【００２６】
次に、Ａｌキャップ膜６およびバリアメタル膜５をフォトリソグラフィおよびＲＩＥを用いて所定の形状に加工し、その後パッシベーション膜７を全面に堆積し、パッシベーション膜７をエッチングし、パッド開口部８を開口する。
【００２７】
パッド開口部８は、図２に示すように、コンタクトホール４上のＡｌキャップ膜６の少なくとも一部が、好ましくは全部がパッシベーション膜７で覆われるように開口することが望ましい。
【００２８】
これにより、プロービング工程時のプローブ接触によるコンタクトホール４上のＡｌキャップ膜６の破壊を防止でき、コンタクトホール４下のＣｕパッド２が大気に露出することを防止できるようになる。
【００２９】
また、上記ＲＩＥ加工後のＡｌキャップ膜６中に流れる電流の密度は、許容電流密度（一定の期間、例えば１０年間にＥＭによる故障が発生しない電流密度）以下になっている。言い換えれば、上記電流の密度が許容電流密度以下になるように、コンタクトホール径およびコンタクトホール数が決められている。
【００３０】
このようにして得られた配線パッド構造に対し、信頼性評価としてプロービングを複数回試験し、Ａｌキャップ膜６上にボンディングワイヤ９を形成し、その後１７５℃のオーブンで放置試験を１０００時間行い、デバイス動作試験を行った。上記プロービングはウェハレベルのものである。また、コンタクトホール４上のＡｌキャップ膜６は、パッシベーション膜７で全く覆わなかった。
【００３１】
その結果、図７に示したような従来の配線パッド構造の場合には、２回のプロービング試験での試料の収率が８０％、３回のプロービング試験での収率が５０％、６回のプロービング試験での収率０％であったのに対し、本実施形態の場合には、１０回のプロービング試験においても収率１００％であった。
【００３２】
本実施形態において、このような試験結果が得られた理由は、プローブが接触した箇所のＡｌキャップ膜６が破壊されても、その下にｄ−ＴＥＯＳ膜３が存在するところでは、Ｃｕパッド２の表面が大気に露出するという不良状態にまでは至らなかったからだと考えられる。すなわち、プローブ接触に対するＣｕパッド２の機械的強度が高くなり、Ｃｕパッド２の酸化や破壊の発生を防止できたからである。したがって、本実施形態によれば、Ｃｕパッド２上に設けられたＡｌキャップ膜６が、プロービング工程において破壊されることによる信頼性の低下を防止できる半導体装置を実現できるようになる。
【００３３】
次に、コンタクトホール４の径依存性を調べるために、０．２〜２０μｍ径のコンタクトホール４を形成し、同様な加速試験後に各種電気的試験を行った。その結果、径が０．２μｍ以上０．５μｍ未満の場合、ＥＭ試験が保証時間未達であった。解析の結果、コンタクトホール４上部でのＥＭ破断が観察された。
【００３４】
一方、径が１０μｍを越えると初期収率が９０％以下になることを確認した。解析の結果、コンタクトホール４内のＡｌキャップ膜６にプローブが接触して発生したデラミネーションにより、Ｃｕパッド２の表面が大気に露出し、その表面が酸化することが、初期収率の低下の原因であることが判明した。
【００３５】
以上の結果から、コンタクトホール４の径は０．５μｍ以上１０μｍ以下が望ましいことが判明した。なお、コンタクトホール４のピッチに関しては、スペースを減らすことに何ら支障は見られず、また上記径範囲において配線パッドは良好な電気特性（ショート、断線）を示した。
【００３６】
また、良好な試験結果を示した試料の断面観察などを行った結果、ｄ−ＴＥＯＳ膜３の破壊および割れ、ならびにＣｕパッド２の異常は観察されず良好であった。以上は、パッド周辺部にコンタクトホール４を１列配置した結果であるが、２列以上配置しても同様の結果が得られた。
【００３７】
図３に、本実施形態の変形例を示し、具体的には、ｄ−ＴＥＯＳ膜３の膜厚が厚い場合でも、コンタクトホール４のアスペクト比を小さくできる、配線パッド構造を示している。これは、デュアルダマシン配線（ＤＤ配線）のように、ｄ−ＴＥＯＳ膜３の表面の溝（ＤＤ配線では配線溝）内に、コンタクトホール４（ＤＤ配線ではプラグが埋め込まれる接続孔）が設けられた構造とすることにより、コンタクトホール４の深さを浅くし、アスペクト比を小さくしたものである。
【００３８】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＣｕ多層配線用の配線パッド構造を示す平面図である。図５は、図４の矢視Ａ−Ａ’断面図である。
【００３９】
これを製造工程に従って説明すると、まず、図示しないＳｉ基板上にｄ−ＴＥＯＳ膜２１を堆積する。上記Ｓｉ基板の表面には能動素子等が集積形成され、その上にＣｕ多層配線が形成され、このＣｕ多層配線層上にｄ−ＴＥＯＳ膜２１が堆積されている。
【００４０】
次に、フォトリソグラフィおよびＲＩＥを用いてｄ−ＴＥＯＳ膜２１を加工して、Ｃｕパッドが埋め込まれるパッド開口部２２を形成するとともに、ｄ−ＴＥＯＳ膜２１からなるｄ−ＴＥＯＳピラー２１ｐ（絶縁柱）を形成する。ｄ−ＴＥＯＳピラー２１ｐのピッチは４μｍ、径は２μｍである。
【００４１】
次に、Ｓｉ基板にバイアス印加した異方性スパッタ法により、Ｔａ系のバリアメタル膜２３およびＣｕ薄膜（不図示）を順次形成し、その後該Ｃｕ薄膜をシードに用いて電解メッキ法によりパッド開口部２２を埋め込むようにＣｕ膜２４を全面に堆積する。
【００４２】
次に、パッド開口部２２外部の不要なＣｕ膜２４およびバリアメタル膜２３をＣＭＰプロセスにより除去し、所定形状のＣｕパッド２４を得る。
【００４３】
次に、エッチングストッパ膜２５、パッシベーション膜２６を順次堆積する。ここでは、エッチングストッパ膜２５としてプラズマＣＶＤで形成した窒化シリコン膜（ｐ−ＳｉＮ膜）または炭化シリコン膜（ｐ−ＳｉＣ膜）、パッシベーション膜２６としてｄ−ＴＥＯＳ膜／ｐ−ＳｉＮ膜の積層膜を使用した。
【００４４】
次に、図示しないパッド開口部に対応したパターンを有するレジストをマスクにして、エッチングストッパ膜２５が露出するまで、パッシベーション膜２６をエッチングし、その後露出したエッチングストッパ膜２５を弗素系のガスを用いたＲＩＥプロセスにより除去する。その結果、エッチングストッパ膜２５、パッシベーション膜２６には、ｄ−ＴＥＯＳピラー２１ｐ、バリアメタル膜２３、Ｃｕパッド２４が露出する開口部が形成されることになる。
【００４５】
次に、上記ＲＩＥプロセス時に弗化したＣｕ膜２４の表層にＯ2 アッシャーを用いた酸化処理を施し、Ｃｕ膜２４の表層の弗素を酸素に置換し、その後ＲＩＥプロセス時の堆積物をウエット処理により除去する。
【００４６】
次に、スパッタ装置内で水素還元処理を行うことにより、Ｃｕ膜２４の表層の清浄化を行い、その後スパッタ法により厚さ１０ｎｍのＡｌ膜（不図示）を形成する。
【００４７】
次に、４００℃、３０分の熱処理を行い、上記Ａｌ膜とＣｕパッド２４とを反応させ、Ｃｕパッド２４の上面にＣｕ−Ａｌ合金層２７（導電性保護層）を形成する。その後、余剰Ａｌ膜をウエットエッチングにより除去する。上記熱処理の後に断面測定を行ったところ、Ｃｕ−Ａｌ合金層２７は約２００ｎｍ程度形成されていたことを確認した。
【００４８】
Ｃｕ−Ａｌ合金層２７のＡｌ組成比は２ｗｔ％以上、５０ｗｔ％以下であることが好ましく、特に１０ｗｔ％以上、５０ｗｔ％以下であることが好ましい。その理由は、以下の通りである。すなわち、Ａｌ組成比が２ｗｔ％未満だと、Ｃｕリッチとなり、Ｃｕ−Ａｌ合金層２７の酸化防止機能が不十分となるからである。一方、Ａｌ組成比が５０ｗｔ％を越えると、Ｃｕパッド２４へのＡｌの拡散が生じる恐れがあるからである。
【００４９】
Ｃｕ−Ａｌ合金層２７は、Ｃｕパッド２４の表面にＡｌイオンを注入し、その後アニールを行うことによって形成しても良い。あるいはＣｕパッド２４の上部をエッチングにより除去し、その上にＣｕ−Ａｌ合金層２７を形成しても良い。
【００５０】
このようにして得られた試料に対し、第１の実施形態と同様に信頼性評価としてプロービングを複数回試験した後、Ｃｕ−Ａｌ合金層２７上にボンディングワイヤ２８を形成し、その後１７５℃のオーブンで放置試験を１０００時間行い、デバイス動作試験を行った。その結果、第１の実施形態と同様に、１０回のプロービング試験後においても収率１００％という良好な結果が得られた。
【００５１】
このような良好な結果が得られた理由の一つは、プロービング工程時のプローブ接触によるＣｕパッド２４のダメージが、ｄ−ＴＥＯＳピラー２１ｐにより緩和されるからである。
【００５２】
他の理由としては、Ｃｕパッド２４とＣｕ−Ａｌ合金層２７との界面が、ｄ−ＴＥＯＳピラー２１ｐの上面より下にあることがあげられる。これにより、プローブ接触によるＣｕ−Ａｌ合金層２７の破壊がｄ−ＴＥＯＳピラー２１ｐにより緩和され、Ｃｕパッド２４上にＣｕ−Ａｌ合金層２７が残存する。その結果、Ｃｕ−Ａｌ合金層２７は保護層としての機能を十分に果たせるようになる。
【００５３】
以上は、４μｍピッチ、２μｍ径のｄ−ＴＥＯＳピラー２１ｐを配設した場合の結果である。ピッチ、径が上記と異なるｄ−ＴＥＯＳピラー２１ｐに対し、同様の評価を行った。その結果、加速試験後の収率にｄ−ＴＥＯＳピラー２１ｐのピッチ、径による依存がみられた。具体的には第１の実施形態と同様の理由で、ｄ−ＴＥＯＳピラー２１ｐのピッチと径で定まるＣｕ−Ａｌ合金層２７の幅（隣接するｄ−ＴＥＯＳピラー２１間の長さ）が０．５μｍ以上１０μｍ以下の場合において１００％収率が得られることを確認した。
【００５４】
また、Ｃｕ−Ａｌ合金層２７上に、第１の実施形態と同様に、Ａｌキャップ膜６を形成した場合においても、図５のパッド構造と同様に、良好な結果が得られた。
【００５５】
さらに、図５のＣｕ−Ａｌ合金層２７の代わりに、図６（ａ）に示すように、バリアメタル膜２９を形成し、バリアメタル膜２９上にＡｌキャップ膜６を形成した場合にも、図５のパッド構造と同様に、良好な結果を得ることができた。
【００５６】
その理由の一つは、プロービング工程時のプローブ接触によるＣｕパッド２４のダメージがｄ−ＴＥＯＳピラー２１ｐにより緩和されるからである。
【００５７】
他の理由としては、Ｃｕパッド２４とＡｌキャップ膜６との境界部分（バリアメタル膜２９）が、ｄ−ＴＥＯＳピラー２１ｐの上面よりも下にあることがあげられる。これにより、プローブ接触によるＡｌキャップ膜６の破壊がｄ−ＴＥＯＳピラー２１ｐにより緩和され、図６（ｂ）に示すように、Ｃｕパッド２４上にＡｌキャップ膜６が残存する。その結果、Ａｌキャップ膜６は保護層としての機能を十分に果たせるようになる。
【００５８】
図６に示したパッド構造の形成方法について、図５に示したパッド構造の形成方法と異なる点を中心にして簡単に説明する。
【００５９】
まず、ｄ−ＴＥＯＳピラー２１ｐ、パッド開口部２２を形成し、パッド開口部２２内にバリアメタル膜２３、Ｃｕパッド２４を形成する。Ｃｕパッド２４は、パッド開口部２２を埋め込むように形成する。
【００６０】
次に、ＨＣｌとＨ2 Ｏ2 の混合水溶液等によりＣｕパッド２４の表層を薄くエッチングし、Ｃｕパッド２４の上面を開口部２２の開口面よりも低くする。ここで、Ｃｕ膜２４のリセス量は、３０ｎｍ以上が望ましい。リセス量は多いほど望ましいが、上限量は配線電流密度設計の許容量によって制約される。
【００６１】
次に、エッチングストッパ膜２５、パッシベーション膜２６を形成し、エッチングストッパ膜２５、パッシベーション膜２６に開口部を形成し、ｄ−ＴＥＯＳピラー２１ｐ、バリアメタル膜２３、Ｃｕパッド２４を露出させる。その後、酸化処理、ウエット処理を行う。この工程は、図５のパッド構造の形成方法と同様である。
【００６２】
次に、スパッタ装置内で水素還元処理し、Ｃｕパッド２４の表層の洗浄化を行い、続いて真空を破ることなく、同スパッタ装置内で、バリアメタル膜２９、Ａｌキャップ膜６を順次堆積する。
【００６３】
ここで、バリアメタル膜２９は、例えばＴａＮ／Ｔａの積層膜である。好ましくは、ＴａＮ／Ｔａの積層膜を複数回成膜して得られる多層膜とする。このような多層膜を用いることにより、機械的強度を向上させることが可能となる。
【００６４】
また、多層膜を構成する積層膜間の密着性の低下を防止する観点からは、２層以上６層以下の積層膜からなる多層膜であることが望ましい。また、積層膜を構成する各膜の厚さは、ボンディング後のバリア性の観点から５ｎｍ以上、またボンディング後の密着性と成膜ダスト（多層膜の成膜時に発生するダスト）の観点から３０ｎｍ以下が望ましい。
【００６５】
その後、リソグラフィーとＲＩＥを用いてバリアメタル膜２９、Ａｌキャップ膜６を加工し、パッシベーション膜７を形成する。
【００６６】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、上記実施形態では、配線の主成分がＣｕであったが、Ｃｕ合金、ＡｇまたはＡｇ合金など他の導電材料であっても構わない。これらの導電材料を用いた場合も、上記実施形態と同様に、導電性保護層としてＡｌキャップ膜６や、Ｃｕ−Ａｌ合金層２７を使用することが可能である。
【００６７】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６８】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００６９】
【発明の効果】
以上詳説したように本発明によれば、配線パッド上に設けられた導電性保護膜が、プロービング工程において破壊されることによる信頼性の低下を防止できる半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＣｕ多層配線用の配線パッド構造を示す平面図
【図２】図１の矢視Ａ−Ａ’断面図
【図３】第１の実施形態の変形例を示す断面図
【図４】本発明の第２の実施形態に係るＣｕ多層配線用の配線パッド構造を示す平面図
【図５】図４の矢視Ａ−Ａ’断面図
【図６】第２の実施形態の変形例を説明するための断面図
【図７】従来のＣｕ多層配線用の配線パッド構造を示す断面図
【図８】従来のＣｕ多層配線用の配線パッド構造の問題点を説明するための断面図
【符号の説明】
１…層間絶縁膜
２…Ｃｕパッド（配線パッド）
３…ｄ−ＴＥＯＳ膜
４…コンタクトホール
５…バリアメタル膜
６…Ａｌキャップ膜（導電性保護層）
７…パッシベーション膜
８…パッド開口部
９…ボンディングワイヤ
２１…ｄ−ＴＥＯＳ膜
２１ｐ…ｄ−ＴＥＯＳピラー（絶縁柱）
２２…パッド開口部
２３…バリアメタル膜
２４…Ｃｕパッド
２５…エッチングストッパ膜
２６…パッシベーション膜
２７…Ｃｕ−Ａｌ合金層（導電性保護層）
２８…ボンディングワイヤ
２９…バリアメタル膜

Claims (6)

  1. Ｃｕからなる配線パッドと、
    前記配線パッド上に設けられ、前記配線パッドに達する複数のコンタクトホールを前記配線パッドの周縁部に有する絶縁膜と、
    前記配線パッド上に前記絶縁膜を介して設けられ、Ａｌ又はＡｌ合金からなり、前記複数のコンタクトホールを介して前記配線パッドに電気的に接続する、前記配線パッドに対しての導電性保護層と、
    前記配線パッドの直上で、前記導電性保護層の前記コンタクトホールが下方に存在しない中央部分にボンディングされたボンディング部材と、
    を具備してなることを特徴とする半導体装置。
  2. 前記コンタクトホールの径が０．５μｍ以上１０μｍ以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記導電性保護層の前記コンタクトホールが下方に存在する部分の一部又は全部がパッシベーション膜で被覆されていることを特徴とする請求項１記載の半導体装置。
  4. 開口部を有する絶縁膜と、
    前記開口部内に設けられた複数の絶縁柱と、
    前記開口部内に該開口部の途中の深さまで埋め込まれたＣｕからなる配線パッドと、
    Ｃｕ合金，Ａｌ又はＡｌ合金からなり、前記開口部内を埋め込むように、前記配線パッド上に設けられた該配線パッドに対しての導電性保護層と、
    を具備してなることを特徴とする半導体装置。
  5. 隣接する前記複数の絶縁柱間の長さが０．５μｍ以上１０μｍ以下であることを特徴とする請求項４記載の半導体装置。
  6. 前記導電性保護層は、前記配線パッドの酸化を防止するものであることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
JP2002046918A 2001-12-28 2002-02-22 半導体装置 Expired - Lifetime JP3719994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002046918A JP3719994B2 (ja) 2001-12-28 2002-02-22 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-401293 2001-12-28
JP2001401293 2001-12-28
JP2002046918A JP3719994B2 (ja) 2001-12-28 2002-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2003257969A JP2003257969A (ja) 2003-09-12
JP3719994B2 true JP3719994B2 (ja) 2005-11-24

Family

ID=28677450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046918A Expired - Lifetime JP3719994B2 (ja) 2001-12-28 2002-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JP3719994B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101266642B1 (ko) * 2005-12-09 2013-05-22 에이저 시스템즈 엘엘시 집적 회로 및 본드 패드 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242102B2 (en) 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP5148825B2 (ja) * 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8836150B2 (en) * 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
JP7263039B2 (ja) * 2019-02-15 2023-04-24 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101266642B1 (ko) * 2005-12-09 2013-05-22 에이저 시스템즈 엘엘시 집적 회로 및 본드 패드 형성 방법

Also Published As

Publication number Publication date
JP2003257969A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
US7675183B2 (en) Semiconductor device including an insulating film and insulating pillars and manufacturing method of the semiconductor device
US9312172B2 (en) Semiconductor device and method for making same
US7741714B2 (en) Bond pad structure with stress-buffering layer capping interconnection metal layer
JP4832807B2 (ja) 半導体装置
US9490205B2 (en) Integrated circuit interconnects and methods of making same
KR100388590B1 (ko) 반도체 장치
US20060145347A1 (en) Semiconductor device and method for fabricating the same
EP1609179B1 (en) Internally reinforced bond pads
US20090152100A1 (en) Thick metal interconnect with metal pad caps at selective sites and process for making the same
JP2006005288A (ja) 半導体装置
JP2009021528A (ja) 半導体装置
JP2009170763A (ja) 半導体装置およびその製造方法
JP2005529477A (ja) 集積回路における可溶性リンクの形成方法
JP2007005536A (ja) 半導体装置
JP3719994B2 (ja) 半導体装置
JP3952271B2 (ja) 半導体装置及びその製造方法
JP2007115980A (ja) 半導体装置及びその製造方法
JP2008300674A (ja) 半導体装置
JP2008300675A (ja) 半導体装置
JP5613272B2 (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
JP2004247522A (ja) 半導体装置及びその製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2011018832A (ja) 半導体装置及びその製造方法
JP2010232239A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

R151 Written notification of patent or utility model registration

Ref document number: 3719994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term