KR101266642B1 - 집적 회로 및 본드 패드 형성 방법 - Google Patents

집적 회로 및 본드 패드 형성 방법 Download PDF

Info

Publication number
KR101266642B1
KR101266642B1 KR1020060124916A KR20060124916A KR101266642B1 KR 101266642 B1 KR101266642 B1 KR 101266642B1 KR 1020060124916 A KR1020060124916 A KR 1020060124916A KR 20060124916 A KR20060124916 A KR 20060124916A KR 101266642 B1 KR101266642 B1 KR 101266642B1
Authority
KR
South Korea
Prior art keywords
capping layer
layer
integrated circuit
etched grooves
bonding
Prior art date
Application number
KR1020060124916A
Other languages
English (en)
Other versions
KR20070061458A (ko
Inventor
비비안 라이언
Original Assignee
에이저 시스템즈 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 엘엘시 filed Critical 에이저 시스템즈 엘엘시
Publication of KR20070061458A publication Critical patent/KR20070061458A/ko
Application granted granted Critical
Publication of KR101266642B1 publication Critical patent/KR101266642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

본 발명에 따른 집적 회로는 액티브 회로소자 및 적어도 하나의 본딩 패드를 포함한다. 적어도 하나의 본딩 패드는 금속화물 층 및 하나 이상의 그루브를 구비하는 캡핑 층을 포함한다. 금속화물 층은 액티브 회로소자의 적어도 일부와 전기적으로 접촉한다. 또한, 캡핑 층은 금속화물 층의 적어도 일부 위에 형성되고 금속화물 층과 전기적으로 접촉한다. 캡핑 층 내의 그루브는 응용에 따라 본딩 패드의 에지에 근접하게 위치되거나 또는 본딩 패드를 통과할 수 있다.

Description

집적 회로 및 본드 패드 형성 방법{INTEGRATED CIRCUIT HAVING BOND PAD WITH IMPROVED THERMAL AND MECHANICAL PROPERTIES}
도 1(a)은 본 발명의 예시적인 제 1 실시예에 따른 본딩 패드(bond pad)의 평면도.
도 1(b)은 도 1(a)의 실시예의 단면도.
도 2는 본 발명의 예시적인 제 2 실시예에 따른 본딩 패드의 평면도.
도 3은 본 발명의 예시적인 제 3 실시예에 따른 본딩 패드의 평면도.
도 4는 예시적인 IC의 평면도.
도 5는 와이어 본딩 구성에서의 도 1(a)의 실시예의 단면도.
도 6은 일부분을 떼어낸 IC 패키지 내에 장착된 예시적인 IC의 투영도.
도 7은 플립 칩 본딩 구성에서의 도 1(a)의 실시예의 단면도.
본 발명은 집적 회로에 관한 것으로, 보다 구체적으로는 집적 회로 내의 본딩 패드의 열적, 기계적 성질의 개선에 관한 것이다.
와이어 본딩은 IC 기술 초기부터 집적 회로(IC)에 사용되어왔다. 와이어 본딩에서, IC와 IC 패키지 기판 사이의 전기 접속은 IC 상의 본딩 패드로의 도선 접속에 의해 확립된다. 와이어 본딩이 오랫동안 사용되어왔고 계속 개선되어왔음에도 불구하고, 와이어 본딩은 보다 발달된 패키징 기술에 의해 일부 범위에서 대체되고 있다. 일반적인 IC 상호접속 기술에서 와이어 본딩을 대체하는 것은 플립 칩 본딩(flip chip bonding)이다. 와이어 본딩과 비교하여, 플립 칩 본딩은 IC 상의 각 본딩 패드에 부착된 도전성의 납땜 범프에 의해 IC를 IC 패키지 기판에 전기적으로 접속시킨다. 플립 칩 본딩을 사용하는 패키징이 와이어 본딩을 포함하는 다른 패키징 기술에 비교했을 때의 치수, 성능, 적응성, 신뢰도 및 비용에 대한 장점을 제공하기 위해 기술되었다. 그러나 이러한 장점에도 불구하고, 와이어 본딩이 여전히 현재의 IC 상호접속의 약 90%를 차지한다.
다양한 종류의 IC에 있어서, 알루미늄과 비교하였을 때 구리는 비용이 낮고 전도성이 높기 때문에 구리 금속화물은 급속히 알루미늄 금속화물을 대체하고 있다. 이러한 변화는 와이어 본딩 및 플립 칩 본딩 모두에 대해 새로운 이슈를 발생시켰다. 구리는 전자화학적으로 활동적이며 전기 환경에서 이동한다. 또한, 구리는 주변의 습기에 노출되었을 때 절연체인 구리 산화물을 형성하도록 부식되고, IC에서 일반적으로 사용되는 재료와 함께 원치 않는 합금을 형성한다. 그 결과, 종래의 와이어 본딩 및 플립 칩 본딩 기술은 종종 노출된 구리를 포함하는 본딩 패드와 함께 사용될 수 없었다.
이러한 이슈에 대한 대응으로서, 구리 본딩 패드는 종종 그들이 와이어 본딩되거나 또는 플립 칩 본딩되기 이전에 얇은 층의 알루미늄에 의해 씌워졌다(capped). 이러한 알루미늄 캡핑 층의 사용은, 예를 들어 미국 특허 제 5,785,236호의 "ADVANCED COPPER INTERCONNECT SYSTEM THAT IS COMPATIBLE WITH EXISTING IC WIRE BONDING TECHNOLOGY"에서 개시되며, 이것은 본 명세서에서 참조로서 인용된다. 알루미늄 캡핑 층은 구리 표면이 부식되는 것으로부터 보호하고 도선 또는 납땜 범프에 대해 결합가능한 표면을 제공한다. 그렇다 하더라도, 이러한 추가의 알루미늄 캡핑 층은 실행 및 프로세싱 면에 있어서 상당한 비용을 차지한다. 실행의 측면에 있어서, 알루미늄 캡핑 층은 구리에 비교하여 열전도성을 저하시킨다. 이것은 IC에서 IC 패키지로의 열소산 비율이 감소되며, 그에 따라 IC의 성능 및 신뢰도가 감소되거나 또는 보다 값비싼 패키지로 업그레이드해야할 필요성을 나타낸다. 프로세싱에 관련해서, 구리 위의 알루미늄 캡핑 층은, 특히 본딩 패드의 코너에서 얇은 조각으로 갈라지는 현상에 민감하게 영향을 받는다. 이러한 현상은 IC 제조 산출물에 대해 악영향을 미친다. 또한, 본딩 패드의 형태를 정사각형 또는 직사각형으로부터 예를 들어 8각형과 같은 형태로 변경함으로써 코너에서 작은 조각으로의 균열 현상을 수정하려는 시도는 열전도성을 더 저하시킬 수 있다. 정사각형 또는 직사각형의 형태가 아닌 본딩 패드는 일반적인 조립품 및 프로브 장비에 대해 패턴 인식 시스템에 관한 이슈를 발생시킬 것이다.
전술된 이유 때문에, 본딩 패드의 작은 조각으로의 균열 현상을 저지하고 열전도성을 향상시키며, 특히 구리 금속화물 층 상의 알루미늄 캡핑 층을 포함하는 장치 및 방법에 대한 필요성이 존재한다.
본 발명은 금속화물 층 상에 캡핑 층을 포함하는 본딩 패드의 균열 현상을 저지하고 열전도성 향상시키는 장치 및 방법을 제공함으로써 전술된 필요성을 해결한다. 본 발명의 측면에 따른 예시적인 실시예는 캡핑 층이 하나 이상의 그루브를 포함하도록 캡핑 층을 패터닝함으로써 이러한 목적을 부분적으로 달성할 것이다.
본 발명의 측면에 따르면, IC는 액티브 회로소자 및 적어도 하나의 본딩 패드를 포함한다. 적어도 하나의 본딩 패드는, 금속화물 층 및 캡핑 층을 포함한다. 금속화물 층은 액티브 회로소자의 적어도 일부분과 전기적으로 접촉한다. 또한, 캡핑 층은 금속화물 층의 적어도 일부분 위에 형성되고 금속화물 층과 전기적으로 접촉한다. 본 발명의 적어도 일부의 장점은, 캡핑 층이 하나 이상의 그루브를 포함하도록 캡핑 층을 패터닝함으로써 획득된다.
본 발명의 다른 측면에 따르면, 전술된 IC는 IC 패키지 내에 장착된다. IC 패키지는 예를 들어, 와이어 본딩 또는 플립 칩 본딩 기술에 기초할 수 있다.
예시적인 실시예에서, 본딩 패드는 구리 금속화물 층 상에 형성된 알루미늄 캡핑 층 및 탄탈 질화물 배리어 층을 포함한다. 일련의 평행한 그루브들은 캡핑 층 두께의 약 40-60%의 깊이로 캡핑 층을 가로질러 형성된다. IC 패키징 중에, 도선 또는 납땜 범프가 변경된 캡핑 층 상에 형성된다. 바람직하게, 그루브는 캡핑 층이 얇은 조각으로 균열되는 현상이 나타나는 것을 감소시킬 것이다. 또한, IC에서 도전/납땜 범프 및 임의의 인캡슐레이션 재료로의 열전도성 또한 향상된다.
본 명세서에는 IC 내에서 사용되는 예시적인 본딩 패드와 관련하여 본 발명이 기술될 것이다. 그러나, 본 발명은 본 명세서에서 도시되고 기술된 특정한 재료, 필름 층 및 프로세싱 단계로 제한되는 것은 아니다. 당업자는 설명을 위한 실시예에 대한 변경이 가능함을 이해할 것이다.
또한 첨부된 도면에 도시된 다양한 층 및/또는 영역들은 실제 축척대로 도시된 것이 아니며, 이러한 IC에서 일반적으로 사용되는 유형의 하나 이상의 반도체 층 및/또는 영역은 쉬운 설명을 위해 주어진 도면에 명백하게 도시되지는 않았다. 반도체 층 및/또는 영역이 명백하게 도시되지 않은 것이 실제 IC에서의 생략을 의미하는 것은 아니다.
특히 프로세싱 단계와 관련하여, 본 명세서에 제공된 설명은 기능적인 디바이스를 성공적으로 형성하는 데에 요구될 수 있는 모든 프로세싱 단계를 포함하는 것은 아니다. 오히려, 예를 들어 습식 클렌징(wet cleansing) 및 어닐링 단계(anealing step)와 같은, 종래의 IC 디바이스를 형성하는 데에 사용되는 임의의 프로세싱 단계들은 설명을 줄이기 위해 본 명세서에 의도적으로 기술되지 않았다. 그러나 당업자는 이 일반화된 설명에서 그러한 프로세싱 단계들이 생략되었다는 것을 쉽게 인지할 것이다. 또한, 이 반도체 디바이스를 제작하는 데에 사용되는 프로세스 단계의 세부 사항들은 예를 들어, 1986년 Lattice Press사에서 출판된 S. Wolf 및 R.N. Tauber의 "SILICON PROCESSING FOR THE VLSI ERA, Volume 1" 및 1988년 McGraw-Hill사에서 출판된 S.M. Sze의 "VLSI TECHNOLOGY" 제 2판과 같은 다수의 출판물에서 찾을 수 있으며, 상기 언급된 두 출판물은 모두 본 명세서에서 참조로서 인용된다.
본 명세서에서 수직 방향은 IC 내부에 포함된 반도체 기판의 표면을 포함하는 평면에 실질적으로 직교하는 방향으로 정의되었다. 따라서, 횡방향은 반도체 기판의 표면을 포함하는 평면에 실질적으로 평행하는 방향으로 정의되었다.
도 1(a)은 본 발명의 예시적인 제 1 실시예에 따른 본딩 패드(100)의 단순화된 평면도이다. 이 도면에서, 본딩 패드가 개략적으로 정사각형이라는 것을 알 수 있다. 그러나 이 형태는 쉬운 설명을 위해 사용되는 것으로 임의의 다른 본딩 패드 형태가 본 발명의 범위 내에서 사용될 수 있다. 본딩 패드는 예를 들어, 직사각형일 수도 있다. 직사각형 본딩 패드는 횡방향 비정렬(misalignment)에 대해 보다 큰 공간을 허용하고 결합 프로세스 중에 미끄러짐(skidding)을 허용할 수 있기 때문에, 직사각형 본딩 패드는 정사각형 본딩 패드보다 유리할 수 있다.
유사하게, 도 1(b)은 예시적인 본딩 패드(100)를 형성하도록 결합된 패터닝된 형상부(patterned feature)의 단면도이다. 최하단의 형상부는 인터레벨 유전체(ILD; interlevel dielectric) 층(120)에 의해 횡방향으로 둘러싸인 금속화물 층(110)을 포함한다. 위로 향하면, 패시베이션 층(passivation layer)(130)은 금속화물 층 위에 윈도우(window)의 경계를 정의한다. 배리어 층(140) 및 캡핑 층(150)은 이 윈도우와 하단의 금속화물 층 위에 등각으로 배치된다.
본 발명의 측면에 따르면, 도 1(a) 및 도 1(b)에 도시된 예시적인 실시예의 금속화물 층(110)은 구리를 포함한다. 전술된 바와 같이, 구리는 알루미늄과 비교 했을 때 낮은 비용과 높은 도전성 때문에 상호접속 재료로서 훌륭한 후보이다. 특히 낮은 유전체 상수를 갖는 유전체 재료로 형성된 ILD와 결합될 때, 금속화물 레벨에서 구리를 사용하는 것은 금속화물 레벨 내의 전기 신호 전달에 있어서 저항-캐패시턴스-유도된 시간 지연을 실질적으로 감소시킨다. 따라서 IC 성능이 향상된다.
본 발명의 다른 측면에 따르면, 캡핑 층(150)은 알루미늄을 포함한다. 캡핑 층은 약 500 내지 2,500㎚의 두께를 갖는 것이 바람직하다. 이러한 알루미늄 캡핑 층은 구리 금속화물 층(110)을 부식으로부터 보호하고 이어지는 도선 또는 땜납 범프(solder bumps)에 대해 접착가능한 표면을 제공한다.
배리어 층(140)은 금속화물 층(110)과 캡핑 층(150) 사이에 형성된다. 배리어 층의 구성은 금속화물 층 및 패시베이션 층(130)으로의 캡핑 층 부착을 향상시킬 뿐 아니라 캡핑 층과 금속화물 층 재료 사이의 상호발산을 제한하도록 선택되는 것이 바람직하다. 만약 캡핑 층이 알루미늄을 포함하고 금속화물 층이 구리를 포함한다면, 배리어 층은 탄탈 또는 탄탈 질화물과 같은 재료를 포함하는 것이 바람직하지만 이것에 제한되는 것은 아니다. 이러한 배리어 층의 두께는 약 25 내지 50㎚인 것이 바람직하다.
도 1(a) 및 도 1(b)에 도시된 예시적인 본딩 패드(100)의 형성에 대한 종래의 측면은 반도체 프로세싱 분야의 당업자에게 친숙할 것이다. 간략하게, 구리 금속화물 층(110)은 다마신 프로세스 시퀀스(damascene process sequence)에 의해 형성되는 것이 바람직하다. 이 프로세스 시퀀스에서, ILD 층(120)이 제 1 증착된다. 이어서 표준 포토리소그래피 및 RIE(reactive ion etching) 기술을 사용함으로써 원하는 형태의 금속화물 층 형상부의 ILD 층 내에 트렌치가 형성된다. 포토리소그래픽 마스크를 스트리핑(stripping)한 후, 구리가 CVD(chemical vapor deposition) 또는 전기도금에 의해 이 트렌치 내에 등각으로 증착된다. 다음으로 화학적, 기계적 폴리싱(polishing)이 ILD 층의 상부로부터 여분의 구리를 제거하는 데에 사용된다.
다음으로, 패시베이션 층(130)이 금속화물 층(110) 상에 증착된다. 그 다음 하단의 금속화물 층의 일부를 노출시키는 윈도우가 포토리소그래피 및 RIE에 의해 패시베이션 층 내에 원하는 캡핑 층 형상부 형태로 형성된다. 이어서, 배리어 층(140)(예를 들어, 탄탈 또는 탄탈 질화물) 및 알루미늄 캡핑 층(150)이 윈도우 형상부 상에 등각으로 증착된다. 배리어 층 및 알루미늄 캡핑 층은 증발, 스퍼터(sputter) 증착 또는 CVD에 의해 증착되는 것이 바람직하다. 그 다음 포토리소그래피 및 RIE 단계가 IC의 표면 상에 분리된 패드를 형성하기 위해 배리어 및 캡핑 층을 패터닝하는 데에 사용된다.
본 발명의 다른 측면에 따르면, 도 1(a) 및 도 1(b)에서 그루브(160)에 의해 집합적으로 도시된 그루브(groove)가 캡핑 층(150) 내에 형성된다. 그루브의 형성은 표준 포토리소그래피 및 RIE 단계에 의해 획득될 것이다. 바람직하게, 이러한 적용에서 상대적으로 큰 치수의 그루브 형상부와 그것의 기능 때문에, 그루브 폭 및 깊이의 편차 허용 범위가 다른 반도체 패터닝 단계에 비교하여 상대적으로 높다. 결과적으로, 보다 높은 정확성을 요구하는 다른 패터닝 단계에 비교했을 때 상 대적으로 보다 저렴하게 그루브의 형성이 획득될 수 있다.
본 발명의 측면에 따라 그루브를 캡핑 층(150) 내에 패터닝하는 것은 다수의 이점을 발생시킬 것이다. 캡핑 층은 그것의 구성, 위치 및 기능 때문에, 다양한 형태의 압력을 받을 수 있다. 예를 들어, 캡핑 층은 캡핑 층과 하단의 층 사이의 열팽창계수의 차 때문에 장력 또는 압축 스트레스를 받을 수 있다. 또한, 캡핑 층은 결합(bonding) 중에 압축 스트레스를 받을 수 있고 도선 또는 땜납 범프가 부착된 후에 응력 스트레스를 받을 수 있다. 이러한 스트레스 또는 이러한 스트레스들의 결합 또는 그외 다른 요인들에 의해 캡핑 층이 얇은 조각으로 갈라질 수 있다. 캡핑 층의 코너 부분이 이러한 현상에 가장 민감하다. 한번 얇은 조각으로 갈라지면, 본딩 패드를 사용할 수 없게 되고, 전기 접속이 차단되며, 미진(particles)이 프로세스 도구 및 테스트 장비를 오염시킴에 따라 프로세싱에 대한 산출물이 부정적인 영향을 받을 것이다.
도 1(a)에 도시된 바와 같이 그루브를 캡핑 층(150) 내에 형성하는 것은 이러한 압력을 일부 감소시킬 것이다. 그루브의 폭은 350 내지 1,500㎚인 것이 바람직하다. 그루브 사이의 공간은 관련된 그루브의 폭과 동일한 것이 바람직하다. 또한, 그루브들은 캡핑 층(150) 깊이의 약 40-60%로 형성되는 것이 바람직하다. 이러한 길이는 압력을 경감시키는 최상의 결합을 제공하면서 동시에 본딩 패드의 다른 특성을 잃지 않도록 실험적으로 결정되었다. 예를 들어, 이러한 길이를 갖는 그루브는 캡핑 층이 수직 항력 또는 응력에 대한 힘을 유지하도록 하고, 도선 또는 땜납 범프가 견고하게 결합되도록 하며, 프로세싱 중에 균일이 전달되는 것을 방해한다. 그러나, 다른 실시예에서 다른 깊이 및 다른 그루브 길이가 사용될 수 있다.
도 1(a)의 본딩 패드(100)는 본딩 패드의 대부분의 영역을 가로질러 연장하는 그루브(160)를 포함한다. 대부분의 그루브는 실질적으로 본딩 패드의 한 에지에서 대향하는 에지까지 서로 평행하게 연장한다. 또한, 얇은 조각으로의 균일이 발생할 가능성이 가장 높은 본딩 패드의 코너 부근에 추가적인 그루브가 서로 직교하도록 형성된다. 그러나, 도 1(a)에 도시된 프루브의 패턴은 단지 하나의 예시적인 패턴이며 본 발명의 범위 내에서 다양한 다른 배치가 가능하다. 예를 들어, 도 2 및 도 3은 각각 서로 다른 그루브 패턴을 갖는 예시적인 본딩 패드(200, 300)를 도시한 도면이다. 이러한 각 본딩 패드 내에 그루브(210, 310)에 의해 집합적으로 도시된 그루브는 각각 본딩 패드의 하나 이상의 코너에 실질적으로 근접하게 형성된다. 도 2에서, 그루브는 본딩 패드의 에지에 대해 실질적으로 45°로 연장한다. 도 3에서, 그루브는 본딩 패드의 하나 이상의 에지에 실질적으로 직교한다.
캡핑 층(150) 내에 형성되는 그루브는 또한 IC로부터의 열소실을 개선시킨다. IC로부터의 열소실은 그것의 IC 패키지에 직접 연결되기 때문에, 이러한 향상의 원동력이 와이어 본딩 및 플립 칩 본딩 패키징 기술과 관련하여 기술될 것이다. 이러한 패키징 기술은 당업자에게 친숙한 것이며 예를 들어, 본 명세서에서 참조로서 인용하는, 1999년 CRC Press에서 G.R. Blackwell에 의해 출판된 "THE ELECTRONIC PACKAGING HANHBOOK"에 상세하게 기술된다. 그러나 전술된 바와 같이,본 발명의 범위는 본 명세서에서 기술된 특정한 패키징 기술로 제한되는 것은 아니며, 당업자에게 있어서 본 발명의 다른 적용이 가능할 것이다.
와이어 본딩 적용에 있어서, IC 상의 본딩 패드는 일반적으로 IC의 주변부 부근에 위치한다. 그 다음 얇은 도선이 본딩 패드에서 납 프레임(lead frame) 또는 IC 패키지의 기판으로 연결된다. 도 4는 와이어 본딩에 대해 전도성이 있는 구성에서의 예시적인 IC(400)을 도시한 도면이다. 본딩 패드(410)에 의해 집합적으로 도시된 IC 내의 복수의 본딩 패드는 IC의 에지에 근접하게 배치된다. 이러한 본딩 패드는 액티브 회로소자(active circuitry)(420)에 접속된다. 다양한 레벨의 금속화물을 통해 본딩 패드와 액티브 회로소자 사이에 접속이 발생한다.
미세 직경의 도선 및 IC 본딩 패드 사이의 실제 접촉은 일반적으로 당업자에게 친숙한 두 가지 도선 접촉 프로세스 중 하나를 사용하여 형성된다. 볼 결합(ball bonding)에서, 볼은 일반적으로 금을 포함하는 도선의 단부에서 제 1 형성된다. 그 다음 볼은 본딩 패드와 접촉한다. 그 다음 적당한 양의 압력, 열 및/또는 초음파 에너지가 볼과 본딩 패드 사이에 야금의 용접(metallurgical weld)을 형성하는 특정 시간 동안 볼에 가해진다. 웨지 결합(wedge bonding)에서, 일반적으로 알루미늄을 포함하는 조여진 도선이 본딩 패드와 접촉한다. 그 다음 도선에 대해 특정 기간 동안 초음파 에너지가 가해지고 특정 양의 힘에 의해 웨지가 조여진다. 그에 따라 도선과 본딩 패드 사이에 용접이 형성된다.
도 5는 도 1(a)의 본딩 패드(100)와 함께 캡핑 층(150)에 볼 결합된 도선(510)의 단면도이다. 와이어 본딩 재료는 캡핑 층의 표면에 접착할 뿐 아니라, 캡핑 층 내의 그루브(160)에도 증착될 수 있다. 이러한 충진은 적어도 세 가지 유리한 영향을 발생시킨다. 첫째, IC에 의해 발생되는 열이 와이어 본딩에 들어가기 전에 통과해야만 하는 캡핑 층의 부피가 감소된다. 일반적으로, 캡핑 층은 실질적으로 구리보다 낮은 열전도성을 갖는 알루미늄으로 형성되고, 감소된 부피의 알루미늄은 IC로부터 빠른 속도로 열소산이 발생되는 것을 돕는다. 둘째, 그루브 충진은 도선과 본딩 패드 사이의 표면 영역을 향상시킨다. 이것은 열 에너지가 하나의 구조체에서 다른 구조체로 전도되는 데에 매우 유리하다. 마지막으로, 열 전도성의 측면과 별개로, 그루브 충진은 도선과 본딩 패드 사이의 결합력을 향상시킨다. 따라서 다양한 열적, 기계적 압력 하에서 도선이 본딩 패드로부터 단절될 가능성은 감소된다.
또한, 일부 패키징 기술에서 와이어 본딩된 IC는 예를 들어 플라스틱을 포함하는 몰딩(molding) 화합물 내에 인캡슐레이션된다. 결정질의 실리콘 다이옥사이드와 같은 충진물은 이러한 재료의 열 전도성을 향상시키는 데에 자주 사용된다. 이러한 몰딩 화합물은 또한 본딩 패드(100) 내에 적어도 부분적으로 그루브(160)를 충진할 수 있으며, 그에 따라 IC로부터 IC 패키지로의 열 소산을 향상시킬 수 있다. 도 6은, 예를 들어, 플라스틱-인캡슐레이션된 IC 패키지 내에 패키지된 예시적인 IC(600)를 도시한 도면이다. IC는 전기적, 열적으로 금속 납 프레임(610)에 접속된다. 도면에서 부분적으로 조각난 플라스틱 몰딩 화합물(620)은 IC 및 납 프레임의 일부를 인캡슐레이션한다.
반면, 도 7은 플립 칩 본딩 구성(flip chip bonding configuration)인 도 1(a)의 본딩 패드(100)의 단면도이다. 일반적으로, 플립 칩 본딩에서, 땜납 범프는 IC 상의 본딩 패드에 제 1 부착된다. 땜납 범프는, 증발, 전기도금, 프린팅, 젯팅(jetting), 스터드 범핑(stud bumping) 및 직접 배치를 포함하는 다양한 방법으로 본딩 패드 상에 형성되거나 또는 배치된다. 땜납은 일반적으로 주석 및 납의 합금을 포함한다. 한번 배치되면, IC 및 부착된 땜납 범프는 일반적으로 땜납 범프의 위치에 해당하는 접속기를 구비하는 IC 패키지 기판 상으로 플립된다(flipped). 한번 정렬되면, 땜납 범프가 용해되어 IC와 IC 패키지 기판 사이의 전기적 접속 및 열적 접속을 형성한다. 열은 퍼니스(furnace), 고온의 기체 또는 그외의 국부적인 수단에 의해 제공된다.
도 7을 참조하면, 납땜 범프(710)가 캡핑 층(150)의 표면 상에 형성되었다. 와이어 본딩의 경우와 동일하게, 납땜 범프의 일부분은 캡핑 층 내의 그루브(160) 내부에 형성될 수 있다. 이렇게 충진된 그루브는 상세하게 전술된 동일한 이유로, 본딩 패드로의 납땜 범프 부착 뿐 아니라, 납땜 범프를 통해 IC로부터 IC 패키지로의 열소산을 향상시킨다. 그에 따라 본 발명의 측면에 따른 장치 및 방법을 사용함으로써 플립 칩 패키징에서 다수의 장점이 획득될 수 있다.
또한, 납땜 범프가 IC에서 IC 패키지로 접속하는 데에 사용된 후, 언더필(underfill) 재료는 종종 IC 및 IC 패키지 기판 사이에서 충진된다. 언더필은 납땜 범프를 습기 또는 그외 유해한 환경으로부터 보호하고, 조립품에 추가의 기계적인 힘을 제공하며, IC에서 IC 패키지로의 열소산을 향상시킨다. 언더필 재료는 일반적으로 에폭시 기반이다. 와이어 본딩의 몰딩 화합물과 유사하게, 이 언더필 재료도 또한 본딩 패드(100) 내의 노출된 그루브(160)를 충진할 수 있으며, 그에 따라 IC에서 IC 패키지로의 열소산을 더 향상시킬 수 있다.
본딩 패드 내의 그루브 형성은 IC 내의 모든 본딩 패드 상에서 실행될 필요는 없으며, 예를 들어, IC 패키지에서 열적으로 불리한 영역 내의 본딩 패드 상에서만 실행될 수 있다. 또한, 본 발명의 측면은 본 발명의 범위 내에서, 일반적으로 "연장된" 본딩 패드로서 불리는 부분 내에서 실행될 수 있다. 연장된 본딩 패드는 예를 들어, 미국 특허 제 6,844,631호의 "SEMICONDUCTOR DEVICE HAVING A BOND PAD AND METHOD THEREFORE"에 개시되며, 이것은 본 명세서에서 참조로서 인용되었다. 연장된 본딩 패드는 연장된 IC 본드 패드로, IC 제조 중에 프로브를 테스트하는 영역과, 패키징 중에 와이어 본딩 또는 플립 칩 본딩을 하는 영역과 같은 두 개의 구별된 서로 겹치치 않는 영역을 구비한다. 프로브를 테스트하는 분리된 영역은 연장된 본드 패드가 프로브 침에 의해 손상되는 것으로부터 보호한다. 또한, 연장된 본딩 패드는 바람직하게 IC에서 IC 패키지로 열소산하는 보다 넓은 노출된 금속 영역을 제공한다.
본 발명의 예시적인 실시예가 첨부된 도면을 참조로 하여 본 명세서에 기술되었지만, 본 발명이 이러한 특정 실시예로 제한되는 것은 아니며, 당업자는 첨부된 특허청구범위의 범위로부터 벗어나지 않는 한 다양한 변경 및 변화가 가능하다는 점을 이해할 것이다.
본 발명에 따르면, 구리 금속화물 층 상의 알루미늄 캡핑 층을 포함하여 이에 따라 본딩 패드의 작은 조각으로의 균열 현상을 저지하고 열전도성이 향상된 장치 및 방법이 제공된다.

Claims (10)

  1. 액티브 회로소자 및 적어도 하나의 본드 패드(bond pad)를 포함하는 집적 회로에 있어서,
    상기 적어도 하나의 본드 패드는
    상기 액티브 회로소자의 적어도 일부와 전기적으로 접촉하는 금속화물 층(a metallization layer)과,
    상기 금속화물 층의 적어도 일부 위에 형성되어 상기 금속화물 층과 전기적으로 접촉하는 캡핑 층(a capping layer)을 포함하되,
    상기 캡핑 층은 복수의 에칭된 그루브(etched grooves)를 포함하도록 패터닝되고,
    상기 에칭된 그루브 중 하나 이상은 상기 캡핑 층의 상부 표면 내에 형성되지만 상기 캡핑 층의 하부 표면까지 상기 캡핑 층을 관통하도록 확장되지는 않고,
    그에 따라 상기 에칭된 그루브 중 적어도 하나는 상기 상부 표면과 상기 하부 표면 사이의 상기 캡핑 층의 두께보다 얕은 깊이를 갖는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 금속화물 층 위에 개구(opening)를 정의하는 패시베이션 층(passivation layer)을 더 포함하되,
    상기 개구를 통해 상기 캡핑 층이 상기 금속화물 층과 전기적으로 접촉하는
    집적 회로.
  3. 제 1 항에 있어서,
    상기 캡핑 층 내의 상기 에칭된 그루브 중 적어도 하나의 깊이는 상기 캡핑 층의 두께의 40% 내지 60%인
    집적 회로.
  4. 제 1 항에 있어서,
    상기 캡핑 층은 서로 평행하게 연장되는 복수의 에칭된 그루브를 포함하는
    집적 회로.
  5. 제 1 항에 있어서,
    상기 캡핑 층 내의 상기 에칭된 그루브 중 적어도 하나는 상기 캡핑 층의 하나 이상의 코너에 실질적으로 근접하게 위치하는
    집적 회로.
  6. 제 1 항에 있어서,
    상기 캡핑 층 내의 상기 에칭된 그루브 중 적어도 하나는 상기 캡핑 층의 하나 이상의 에지에 대해 실질적으로 수직으로 연장되는
    집적 회로.
  7. 제 1 항에 있어서,
    상기 캡핑 층 내의 상기 에칭된 그루브 중 적어도 하나는 상기 캡핑 층의 하나 이상의 에지에 대해 실질적으로 45°의 각도로 연장되는
    집적 회로.
  8. 제 1 항에 있어서,
    상기 하나 이상의 본드 패드 중 적어도 하나는 연장된 본드 패드(extended bond pad)인
    집적 회로.
  9. 집적 회로 패키지 내에 장착되고, 액티브 회로소자 및 본드 패드를 포함하는 집적 회로에 있어서,
    상기 본드 패드는
    상기 액티브 회로소자의 적어도 일부와 전기적으로 접촉하는 금속화물 층과,
    상기 금속화물 층의 적어도 일부 위에 형성되어 상기 금속화물 층과 전기적으로 접촉하는 캡핑 층을 포함하되,
    상기 캡핑 층은 복수의 에칭된 그루브를 포함하도록 패터닝되고,
    상기 에칭된 그루브 중 하나 이상은 상기 캡핑 층의 상부 표면 내에 형성되지만 상기 캡핑 층의 하부 표면까지 상기 캡핑 층을 관통하도록 확장되지는 않고,
    그에 따라 상기 에칭된 그루브 중 적어도 하나는 상기 상부 표면과 상기 하부 표면 사이의 상기 캡핑 층의 두께보다 얕은 깊이를 갖는
    집적 회로.
  10. 액티브 회로소자를 포함하는 집적 회로 내에 본드 패드를 형성하는 방법에 있어서,
    상기 액티브 회로소자의 적어도 일부와 전기적으로 접촉하는 금속화물 층을 형성하는 단계와,
    상기 금속화물 층의 적어도 일부 위에, 상기 금속화물 층과 전기적으로 접촉하는 캡핑 층을 형성하는 단계를 포함하되,
    상기 캡핑 층은 복수의 에칭된 그루브를 포함하도록 패터닝되고,
    상기 에칭된 그루브 중 하나 이상은 상기 캡핑 층의 상부 표면 내에 형성되지만 상기 캡핑 층의 하부 표면까지 상기 캡핑 층을 관통하도록 확장되지는 않고,
    그에 따라 상기 에칭된 그루브 중 적어도 하나는 상기 상부 표면과 상기 하부 표면 사이의 상기 캡핑 층의 두께보다 얕은 깊이를 갖는
    본드 패드 형성 방법.
KR1020060124916A 2005-12-09 2006-12-08 집적 회로 및 본드 패드 형성 방법 KR101266642B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,030 US7504728B2 (en) 2005-12-09 2005-12-09 Integrated circuit having bond pad with improved thermal and mechanical properties
US11/298,030 2005-12-09

Publications (2)

Publication Number Publication Date
KR20070061458A KR20070061458A (ko) 2007-06-13
KR101266642B1 true KR101266642B1 (ko) 2013-05-22

Family

ID=38139953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124916A KR101266642B1 (ko) 2005-12-09 2006-12-08 집적 회로 및 본드 패드 형성 방법

Country Status (4)

Country Link
US (1) US7504728B2 (ko)
JP (1) JP5797873B2 (ko)
KR (1) KR101266642B1 (ko)
TW (1) TWI397161B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615866B2 (en) * 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
DE102007048332A1 (de) * 2007-10-09 2009-04-16 Robert Bosch Gmbh Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren
US7888259B2 (en) * 2008-08-19 2011-02-15 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
US20120241972A1 (en) * 2011-03-24 2012-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Layout scheme for an input output cell
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
DE102013105528B4 (de) * 2013-05-29 2021-09-02 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
US9437574B2 (en) 2013-09-30 2016-09-06 Freescale Semiconductor, Inc. Electronic component package and method for forming same
US20150194395A1 (en) * 2014-01-03 2015-07-09 Sohrab Safai Bond pad having a trench and method for forming
US9515034B2 (en) 2014-01-03 2016-12-06 Freescale Semiconductor, Inc. Bond pad having a trench and method for forming
JP7052293B2 (ja) * 2017-10-31 2022-04-12 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030684A (ko) * 1995-11-20 1997-06-26 김광호 신호전송용 로우 커패시턴스 패드
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
JP2003257969A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383352A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JPH04196550A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5785236A (en) * 1995-11-29 1998-07-28 Advanced Micro Devices, Inc. Advanced copper interconnect system that is compatible with existing IC wire bonding technology
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
JP3519715B2 (ja) * 2001-12-12 2004-04-19 株式会社東芝 半導体装置
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
KR100598294B1 (ko) * 2003-12-31 2006-07-07 동부일렉트로닉스 주식회사 듀얼 다마신을 이용한 구리 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030684A (ko) * 1995-11-20 1997-06-26 김광호 신호전송용 로우 커패시턴스 패드
JP2003257969A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 半導体装置
JP3719994B2 (ja) * 2001-12-28 2005-11-24 株式会社東芝 半導体装置
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7504728B2 (en) 2009-03-17
TW200723482A (en) 2007-06-16
JP5797873B2 (ja) 2015-10-21
KR20070061458A (ko) 2007-06-13
TWI397161B (zh) 2013-05-21
JP2007165884A (ja) 2007-06-28
US20070134903A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
KR101266642B1 (ko) 집적 회로 및 본드 패드 형성 방법
US20210183663A1 (en) Semiconductor device and method for manufacturing the same
US7932601B2 (en) Enhanced copper posts for wafer level chip scale packaging
US6230400B1 (en) Method for forming interconnects
US6593168B1 (en) Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
US7518211B2 (en) Chip and package structure
US20090176124A1 (en) Bonding pad structure and semiconductor device including the bonding pad structure
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
US20050218526A1 (en) Semiconductor device
EP0448713A1 (en) Semiconductor device
US9373526B2 (en) Chip package and method for forming the same
CN109326571B (zh) 芯片封装组件及其制造方法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20230078980A1 (en) Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip
US20060108681A1 (en) Semiconductor component package
KR101326534B1 (ko) 플립 칩 패키지
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
KR100826977B1 (ko) 웨이퍼 레벨 칩 스케일 패키지
KR100922309B1 (ko) 웨이퍼 레벨 반도체 패키지 제조 방법
CN114628374A (zh) 芯片封装结构及其制造方法
CN114765139A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee