JP5148825B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5148825B2
JP5148825B2 JP2005299674A JP2005299674A JP5148825B2 JP 5148825 B2 JP5148825 B2 JP 5148825B2 JP 2005299674 A JP2005299674 A JP 2005299674A JP 2005299674 A JP2005299674 A JP 2005299674A JP 5148825 B2 JP5148825 B2 JP 5148825B2
Authority
JP
Japan
Prior art keywords
region
area
boundary
area identification
identification mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005299674A
Other languages
English (en)
Other versions
JP2007109917A (ja
Inventor
昭人 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005299674A priority Critical patent/JP5148825B2/ja
Priority to US11/580,036 priority patent/US7928586B2/en
Priority to CNB2006101361939A priority patent/CN100517687C/zh
Publication of JP2007109917A publication Critical patent/JP2007109917A/ja
Priority to US13/064,481 priority patent/US8508055B2/en
Application granted granted Critical
Publication of JP5148825B2 publication Critical patent/JP5148825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は、ボンディングパッドを有する半導体装置および半導体装置の製造方法に関する。
半導体装置におけるボンディング技術として、特許文献１および特許文献２に記載の技術がある。これらの文献には、ボンディングワイヤがボンディングされるボンディング領域と、試験用プローブが接触するプローブ接触領域とを有するボンディングパッドが記載されている。
特許文献１には、ボンディング領域とプローブ接触領域との境界位置の両側に、指標としての切欠を設ける構成が記載されている。以下、この構成について、図１３および図１４を参照して説明する。
図１３および図１４には、従来の半導体装置の構成を示す平面図である。図１３および図１４に示した半導体装置に設けられたボンディングパッド２１０は、矩形の平面形状を有する。そして、矩形を長さ方向に二分するように切欠部２２１が配置されている。複数のボンディングパッド２１０の切欠部２２１は、いずれも直線Ｓ−Ｓ’上に一列に配置されている。
図１３は、列状に配置されたボンディングパッド２１０にボンディング部２１３が千鳥状に配置された例を示している。また、図１４は、二つのボンディングパッド２１０ごとにボンディング部２１３が千鳥状に配置された例を示している。
また、特許文献１および２には、ボンディング領域をプローブ接触領域よりも幅広に形成することが記載されている。
また、特許文献２には、ボンディング領域の形状を四角形として、四つの角の直角状態を認知して、ボンディングする位置を設定することが記載されている。
特開２００１−３３８９５５号公報 特開２００１−１７７０６６号公報
ところが、図１３および図１４を参照して前述したボンディングパッド２１０中には、第一領域２２５と第二領域２２９の境界を示すための切欠部２２１のみが設けられている。ここで、たとえばボンディング部２１３を千鳥状に配置しようとする場合、第一領域２２５と第二領域２２９のうちのいずれか一方を任意にプロービング傷２１１の形成領域またはボンディング部２１３の形成領域とすることができるように、これらの領域の広さを設定する必要がある。
そうすると、図１３および図１４に示した場合のように、ボンディング部２１３の形成領域の幅とプロービング傷２１１の形成領域の幅が異なる場合、プロービング傷の非形成領域にボンディング部２１３を設けるためには、第一領域２２５と第二領域２２９に充分なマージンをもたせる必要がある。このため、図１３および図１４に示したように、第一領域２２５および第二領域２２９をボンディング部２１３の面積と比べて必要以上に大きくしなければならなかった。よって、ボンディングパッド２１０の集積度を高める点で改善の余地があった。
また、背景技術の項で前述した他の構成においては、ボンディング部とプロービング部との境界が一つだけ示される構成となっており、さらに、ボンディングパッド中のボンディング領域が所定の一領域に限られていた。このため、ボンディングパッド形成後に自由にボンディング部を選択することができなかった。また、ボンディングパッド中のボンディング領域があらかじめ決められているため、ボンディングパッドを有する半導体装置を実装基板等に接続する際に、外部電極と接続できる箇所が制限される場合があった。このため、ボンディングパッドを形成した後の設計変更に対する自由度の点で、改善の余地があった。
本発明によれば、
開口部が設けられた第１の絶縁膜と前記開口部内において露出している導電膜とを含むボンディングパッドを備え、
前記導電膜は、
第一領域と、
第二領域と、
前記第一領域と前記第二領域との間に設けられた第三領域と、
前記第一領域と前記第三領域との第一境界を示す第一エリア識別マークと、
前記第二領域と前記第三領域との第二境界を示す第二エリア識別マークと、を含み、
前記第三領域は、前記開口部内において、前記第一領域と前記第二領域にそれぞれ連結し、
前記第一エリア識別マークと前記第二エリア識別マークとが、前記開口部内において露出している前記導電膜の周縁部に設けられている、半導体装置が提供される。
本明細書において、試験用プローブ接触領域は、試験用プローブが接触される予定の領域である。また、後出するボンディング領域は、外部接続用の導電部材がボンディングされる予定の領域である。
本発明においては、一つのボンディングパッド内に、第一領域と第三領域との第一境界を示す第一エリア識別マークと、第二領域と第三領域との第二境界を示す第二エリア識別マークとが設けられているため、第一領域と第二領域のうち、いずれか任意の領域をボンディング領域として選択することができる。そして、第一領域と第三領域とから構成される領域と、第二領域と第三領域とから構成される領域のうち、ボンディング領域として用いない領域を試験用プローブ接触領域とすることができる。また、ボンディング領域と試験用プローブ接触領域との境界を、簡便かつ確実に検知することができるので、試験用プローブをボンディングパッド内に接触させる際に、確実に試験用プローブ接触領域内におさめ、試験用プローブの接触による傷跡が、ボンディング領域にはみ出さないようにすることができる。このため、ボンディングパッド内のボンディング領域の選択の自由度に優れるとともに、試験用プローブの接触により生じた傷跡上にボンディングが行われることを抑制できる構成となっている。よって、傷跡の形成領域にボンディングがなされることによるボンディングの剥離が抑制され、製造安定性に優れた構成となっているとともに、たとえば、ボンディングパッド製造後の設計変更に対しても、柔軟に対応することができる。
また、本発明によれば、
前記半導体装置を準備する工程と、
前記第一エリア識別マークまたは前記第二エリア識別マークにより、前記第一境界または前記第二境界を検知し、検知された前記第一境界または前記第二境界に基づいて、前記第一領域と前記第三領域とから構成される領域または前記第二領域と前記第三領域とから構成される領域に試験用プローブを接触させる工程と、
試験用プローブを接触させる前記工程の後、検知された前記第一境界または前記第二境界に基づき、前記第二領域または前記第一領域に外部接続用導体を接合させる工程と、
を含む半導体装置の製造方法が提供される。
この製造方法においては、第一境界または第二境界を検知することができるため、第一領域と第二領域のいずれをボンディング領域とする場合にも、検知された境界に基づいて、ボンディング領域として用いない領域を試験用プローブ接触領域とすることができる。そして、所定の領域内に試験用プローブを確実に接触させて、プローブ接触による傷跡をプローブ接触領域内に確実におさめることができる。さらに、検知された境界に基づいて、ボンディング領域の位置に外部接続用導体を接合させるため、ボンディングを所定の領域内で確実に行うことができる。このため、試験用プローブの接触により生じる傷跡とボンディングされる領域とが重なることによるボンディングの剥離を抑制することができる。よって、本発明の製造方法によれば、簡便な方法で製造歩留まりを向上させることができる。また、ボンディングパッドを形成した後における外部接続用導体を接合させる領域の選択の自由度を増すことができる。
以上説明したように、本発明によれば、ボンディング領域における接続信頼性を確保するとともに、ボンディング領域の選択の自由度に優れたボンディングパッドを備える半導体装置が実現される。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す平面図である。
図１に示した半導体装置１００は、ボンディングパッド１１０と、ボンディングパッド１１０に設けられたエリア識別マークと、を含む。ボンディングパッド１１０は、第一領域１２５と、第二領域１２９と、第一領域１２５と第二領域１２９との間に設けられた第三領域１２７と、を含む。また、エリア識別マークは、第一領域１２５と第三領域１２７との第一境界（Ｑ−Ｑ’）を示す第一エリア識別マーク（第一切欠部１２１）と、第二領域１２９と第三領域１２７との第二境界（Ｐ−Ｐ’）を示す第二エリア識別マーク（第二切欠部１２３）と、を含む。そして、第一領域１２５と第二領域１２９とは、いずれも、試験用プローブ接触領域（プロービング傷１１１の形成領域）とすることができるように構成されている。
また、第一領域１２５と第三領域１２７とからなる領域、および第二領域１２９と第三領域１２７とからなる領域、のいずれか一方を任意にプロービング傷１１１の形成領域とし、第一領域１２５および第二領域１２９のうち、試験用プローブ接触領域の一部として選択されない領域をボンディング領域（ボンディング部１１３の形成領域）とすることができる。図１においては、第一領域１２５と第三領域１２７とからなる領域の平面形状と、第二領域１２９と第三領域１２７とからなる領域の平面形状とが、略同一になるように構成されている。
ボンディングパッド１１０は、シリコン基板１０１の素子形成面から金属等の導電性材料が露出されてなる領域である。
一つのボンディングパッド１１０には、プロービング傷１１１の形成領域であるプローブ接触領域と、ボンディング部１１３が形成されるボンディング領域とが設けられる。第一切欠部１２１および第二切欠部１２３は、プロービング傷１１１の形成領域とボンディング部１１３の形成領域とのエリア分けを行う。ボンディングパッド１１０は、第一切欠部１２１および第二切欠部１２３の位置に基づいて、ボンディング部１１３の形成領域とプロービング傷１１１の形成領域との境界を検知することができるように構成されている。第一切欠部１２１および第二切欠部１２３は、半導体装置１００の素子形成面において、目視またはカメラもしくは顕微鏡を用いた観察等により識別可能に形成されている。
半導体装置１００においては、複数のボンディングパッド１１０が一列に配置されている。一つのボンディングパッド１１０の第一領域１２５、第三領域１２７および第二領域１２９は、複数のボンディングパッド１１０の配置方向に垂直な方向に一列に配置されている。そして、第一切欠部１２１および第二切欠部１２３が、複数のボンディングパッド１１０のそれぞれに設けられている。第一切欠部１２１は、いずれも所定の直線（Ｑ−Ｑ’）上に一列に配置されている。また、複数の第二切欠部１２３も、所定の直線（Ｐ−Ｐ’）上に配置されている。
半導体装置１００においては、第一領域１２５、第三領域１２７および第二領域１２９がこの順に並置されており、ボンディングパッド１１０が、第一領域１２５、第三領域１２７および第二領域１２９の並置方向に垂直に延在する中心軸に対して線対称な平面形状を有する。これにより、第一領域１２５の側にプロービング傷１１１を形成する場合と第二領域１２９の側にプロービング傷１１１を形成する場合のいずれにおいても、試験用プローブの接触を同条件で行うことができる。また、第一領域１２５と第二領域１２９のいずれをボンディング部１１３とする場合にも、ボンディングを同条件で行うことができる。よって、複数のボンディングパッド１１０が列状に配置された半導体装置１００において、ボンディング部１１３をたとえば千鳥状に配置する場合にも適した構成となっている。
なお、本実施形態および以下の実施形態において、領域の平面形状が対称形であるとは、第一領域１２５と第二領域１２９のいずれの領域に試験用プローブを接触させる場合にも、プロービングを同条件で行うことができる程度に対称性が確保された形状であればよく、その範囲内であれば、たとえば製造工程中で生じる程度の形状のばらつきを有していてもよい。
なお、本実施形態および以下の実施形態において、ボンディング部１１３を千鳥状に配置する態様として、列状に配置された複数のボンディングパッド１１０について、たとえばボンディング部１１３を第一領域１２５と第二領域１２９に交互に設ける場合（後述する図３）が挙げられる。また、複数のボンディングパッド１１０を一単位として、一単位ごとにボンディング部１１３を第一領域１２５および第二領域１２９に交互に設ける態様も含まれる。このような態様として、さらに具体的には、図４を参照して後述するように、二つのボンディングパッド１１０を一単位とする構成が挙げられる。図４においては、ボンディングパッド１１０の配置方向に沿って、ボンディング部１１３が、図中左側から第二領域１２９、第一領域１２５、第一領域１２５、第二領域１２９、第二領域１２９、の順に配置されている。
また、ボンディングパッド１１０においては、第一領域１２５と第二領域１２９とが、第三領域１２７に対して略対称な形状を有する。
ボンディングパッド１１０は、略矩形の平面形状を有し、矩形の長辺に沿って、第一切欠部１２１および第二切欠部１２３が並んで配置されている。また、第一切欠部１２１および第二切欠部１２３は、矩形の対向する二辺のそれぞれに沿って設けられている。また、第一切欠部１２１同士および第二切欠部１２３同士が互いに対向して配置されている。なお、本明細書において、略矩形の平面形状は、少なくとも矩形の一辺が直線領域を有する構成であればよく、たとえば矩形の角部が製造プロセス中で除去されて、丸みを帯びた形状になっていてもよい。ボンディングパッド１１０においては、第一領域１２５、第二領域１２９および第三領域１２７の平面形状が、いずれも略矩形である。これにより、プロービング傷１１１形成領域の対称性が確保されている。
ボンディングパッド１１０において、第一領域１２５および第二領域１２９の幅は、ボンディング部１１３の形成領域の幅を示す。また、第一領域１２５と第三領域１２７とから構成される領域の幅および第二領域１２９と第三領域１２７とから構成される領域の幅は、プロービング傷１１１の形成領域の幅を示す。ここで、領域の幅は、所定の方向における領域の端部間の長さのことである。たとえば、図１においては、ボンディングパッド１１０が矩形の平面形状を有するため、第一切欠部１２１および第二切欠部１２３が設けられた矩形の辺、つまり長辺において、第一切欠部１２１から第一切欠部１２１側の角部までの長さが第一領域１２５の幅となる。第二切欠部１２３から第二切欠部１２３側の角部までの長さが第二領域１２９の幅となる。また、第一切欠部１２１から第二切欠部１２３までの長さが第三領域１２７の幅となる。
図２（ａ）および図２（ｂ）は、図１中のボンディングパッド１１０の断面図である。図２（ａ）は、ボンディングパッド１１０のＱ−Ｑ’断面図であり、図２（ｂ）は、ボンディングパッド１１０のＲ−Ｒ’断面図である。
図２（ａ）および図２（ｂ）に示したように、ボンディングパッド１１０は、トランジスタ等の素子が形成された半導体基板（シリコン基板１０１）と、シリコン基板１０１上に設けられるとともに、所定の平面形状の凹部１５５が設けられた絶縁膜（多層膜１０３）と、多層膜１０３の凹部１５５の形成領域を被覆するとともに、凹部１５５の内部から外部にわたって設けられた導電膜（Ａｌ膜１０７）と、Ａｌ膜１０７の周縁部近傍においてＡｌ膜１０７を被覆するポリイミド膜１０５と、を含み、エリア識別マーク（第一切欠部１２１および第二切欠部１２３）が、凹部１５５の側面外周（凹部側壁１５７）に設けられている。
エリア識別マークは、凹部１５５の外周縁に設けられた切欠部（第一切欠部１２１および第二切欠部１２３）である。第一切欠部１２１および第二切欠部１２３は、ボンディングパッド１１０の周縁から内部に向かって凸状に形成されている。
ポリイミド膜１０５は、パッシベーション膜として機能し、多層膜１０３の上面を被覆している。ポリイミド膜１０５には、凹部１５５の上部に対応する位置に、凹部１５５と同等あるいはひとまわり大きい開口部が設けられている。開口部は、ボンディングパッド１１０の形成領域に設けられており、開口部側壁１５３がボンディングパッド１１０の輪郭を規定する。開口部側壁１５３の平面形状は略矩形である。図１および図２においては、有機樹脂をポリイミドとした例を示しているが、有機樹脂をＰＢＯとしてもよく、この場合、ポリイミド膜１０５に代えてＰＢＯ膜を設けることができる。Ａｌ膜１０７の形成領域の周縁およびその近傍をポリイミド膜１０５が被覆しており、ポリイミド膜１０５に被覆されていない領域、つまり開口部において、Ａｌ膜１０７が露出している。
また、多層膜１０３に設けられた凹部１５５において、凹部側壁１５７に第一切欠部１２１および第二切欠部１２３が設けられている。ボンディングパッド１１０においては、凹部側壁１５７の輪郭形状により、第一領域１２５と第三領域１２７との境界および第二領域１２９と第三領域１２７との境界という二つの境界が示されている。第一切欠部１２１および第二切欠部１２３は、ボンディングパッド１１０の周縁近傍に設けられている。
ボンディングパッド１１０の寸法は、たとえば矩形の短辺の長さを隣接するボンディングパッド１１０と接触しない範囲で出来るだけ長く設定することが望ましい。また、ボンディングパッド１１０の一辺の長さの上限に特に制限はないが、たとえば矩形の長辺の長さを１３０μｍ以下、好ましくは１００μｍ以下とすることが望ましい。また、ボンディングパッド１１０は、シリコン基板１０１上の所定の位置に所定の数だけ配置される。
次に、半導体装置１００を備える装置の製造方法を説明する。この製造工程は、以下の工程を含む。
半導体装置１００を準備する工程、
第一切欠部１２１または第二切欠部１２３により、第一境界（Ｑ−Ｑ’）または第二境界（Ｐ−Ｐ’）を検知し、検知された境界に基づいて、第一領域１２５と第三領域１２７とから構成される領域または第二領域１２９と第三領域１２７とから構成される領域に試験用プローブを接触させる工程、および
試験用プローブを接触させる上記工程の後、検知された境界Ｑ−Ｑ’または境界Ｐ−Ｐ’に基づいて、第二領域１２９または第一領域１２５に外部接続用導体（図５に示したワイヤ１３１）を接合させる工程。
外部接続用導体は、たとえばワイヤボンディング接続に用いられる導体とする。
以下、さらに具体的に説明する。まず、半導体装置１００は、たとえば以下の手順により製造される。
はじめに、シリコン基板１０１上に、配線層および層間絶縁膜等が積層した多層膜１０３を形成する。そして、多層膜１０３の所定の位置に、凹部１５５を形成する。このとき、凹部側壁１５７の平面形状が、所定の、つまり第一切欠部１２１と第二切欠部１２３を有する形状とする。
次に、多層膜１０３上にＡｌ膜１０７を形成する。つづいて、Ａｌ膜１０７を、ボンディングパッド１１０の形状にパターニングする。このとき、Ａｌ膜１０７を、ボンディングパッド１１０の周縁から所定の長さだけ外側に張り出した形状となるようにパターニングする。
続いて、パターニングされたＡｌ膜１０７の上面全面にポリイミド膜１０５を塗布法により形成する。そして、ボンディングパッド１１０の形状に対応する平面形状を有するマスクパターンをポリイミド膜１０５上に設ける。このマスクを用いて、ボンディングパッド１１０の形成領域を選択的に除去してポリイミド膜１０５に開口部を形成し、開口部からＡｌ膜１０７を露出させる。以上の手順により、ボンディングパッド１１０が設けられた半導体装置が得られる。
なお、得られた半導体装置１００においては、Ａｌ膜１０７の表面に、凹部１５５の形状に対応する段差ができているため（図２）、素子形成面の上方からボンディングパッド１１０を見たときに、Ａｌ膜１０７への光の反射により、第一切欠部１２１および第二切欠部１２３を視認することができる。
その後、ボンディングパッド１１０のプローブ接触領域に試験用プローブを接触させて、針跡確認を行う。このとき、第一切欠部１２１または第二切欠部１２３を使用して、プローブのプロービング傷１１１の形成領域の境界を検知する。具体的には、境界Ｐ−Ｐ’の位置または境界Ｑ−Ｑ’の位置を検知して、境界Ｐ−Ｐ’よりも第一領域１２５側の領域または境界Ｑ−Ｑ’よりも第二領域１２９側の領域にプローブを接触させてボンディングパッド１１０上を滑らせる。このとき、プロービング傷１１１形成領域内において、Ａｌ膜１０７の表面にプロービング傷１１１が形成される。
また、その後、プロービング後の針跡を確認する際に、第一切欠部１２１または第二切欠部１２３を用いて良品判定を行う。具体的には、境界Ｐ−Ｐ’よりも第一領域１２５側の領域または境界Ｑ−Ｑ’よりも第二領域１２９側の領域にプロービング傷１１１が形成されているかどうかにより判定を行う。そして、良品については、第一領域１２５と第二領域１２９のうち、プロービング傷１１１の形成領域として使用されなかった領域に、外部接続用の導電部材を接合してボンディング部１１３とする。このときにも、第一切欠部１２１または第二切欠部１２３を用いて境界を検知し、検知された境界よりも内側にボンディングワイヤをボンディングする。また、ボンディングワイヤ先端を溶解させてボール状とし、このボールをボンディング領域に接合した後、ワイヤを引き抜いて除去することにより、バンプを形成してもよい。外部接続用の導電部材の材料は、たとえば、Ａｌ、ＡｕまたはＣｕ等の金属とする。
次に、半導体装置１００（図１、図２）の効果を説明する。
半導体装置１００においては、一つのボンディングパッド１１０に第一切欠部１２１と第二切欠部１２３とが設けられている。このため、第一切欠部１２１または第二切欠部１２３を用いて、第一領域１２５または第二領域１２９と第三領域１２７との境界を確実に検知することができる。これらの二つの境界を検知することができるため、第一領域１２５と第二領域１２９のうちのいずれか一方をボンディング部１１３形成領域として任意に選択することができる。そして、選択した領域内に確実にボンディング部１１３を設けるとともに、選択しなかった領域内に確実にプロービングを行うことができる。このため、半導体装置１００は、ボンディング部１１３の形成領域の選択の自由度に優れるとともに、試験用プローブの接触により生じた傷跡上にボンディングされることを防ぎ、信頼性に優れたボンディングを行うことが可能な構成となっている。
また、ボンディングパッド１１０においては、第三領域１２７を挟んで第一領域１２５と第二領域１２９とが対称に配置されている。このため、第一領域１２５と第二領域１２９のうちのいずれにボンディング部１１３を設ける場合にも、ボンディングおよびプロービングを所定の領域内に同条件で確実に行うことができる。この効果は、第一領域１２５の平面形状と第二領域１２９の平面形状とが実質的に同じである場合に顕著に発揮される。
また、背景技術の項において図１３および図１４を参照して前述した構成においては、ボンディングパッドの小型化とボンディングの信頼性の両立の点で改善の余地があった。これに対し、ボンディングパッド１１０においては、第一領域１２５と第二領域１２９のうち、いずれをプロービング傷１１１の形成領域として用いる場合にも、これらの領域に加えて第三領域１２７をプロービング傷１１１の形成領域として用いることができる。このため、ボンディングパッド１１０の大きさを小さくしつつ、所定の領域内にボンディング部１１３を確実に設けることができる。よって、ボンディングの信頼性を充分に確保するとともに、基板面内におけるボンディングパッド１１０の集積度を高めることができる。
また、特許文献１および特許文献２を参照して前述した他の構成においては、ボンディングパッドを形成する際に、あらかじめ、ボンディングパッド内におけるボンディング領域とプローブ接触領域の配置が決定されていた。たとえば、特許文献２には、プロービング部が第１プロービング部と第２プロービング部とからなり、第２プロービング部が第１プロービング部とボンディング部との間に位置した構成のボンディングバッドが示されている。ところが、この構成の場合、ボンディング部の平面形状を四角形として、その四つの角の直角状態を認知してボンディング位置を設定する目的で、第２プロービング部が設けられている。そして、ボンディング部の角部により、ボンディング部とプロービング部との一つの境界のみが示される。つまり、特許文献２においては、ボンディングパッド中のボンディング領域が予め一箇所に決められてしまっている。このため、特許文献２においては、本実施形態の構成とは異なり、第２プロービング部とボンディング部とから構成される領域をプロービング部として用いるようには構成されていない。よって、ボンディングパッド形成後に自由にボンディング部を選択することができない。
これに対し、本実施形態の半導体装置１００においては、ボンディングパッド１１０に第三領域１２７が設けられており、第一領域１２５と第三領域１２７とから構成される領域および第二領域１２９と第三領域１２７とから構成される領域のうち、いずれか一方を任意に選択してプロービング傷１１１の形成領域とすることができる。このため、プロービング傷１１１の幅がボンディング部１１３の幅より大きい場合にも、ボンディングパッド１１０の大きさを必要最低限の大きさとすることができる。また、ボンディングパッド１１０を形成した後の設計変更に応じて、ボンディング部１１３を自由に配置することができる。
よって、半導体装置１００においては、たとえばボンディング部１１３を千鳥格子状に配置する場合にも、プローブの接触とボンディングをそれぞれの領域内で確実に行い、プロービング傷上にボンディングされないようにすることができる。
たとえば、図３は、図１に示した半導体装置１００において、ボンディング部１１３を千鳥格子状に配置した例を示している。また、図４は、図１に示した半導体装置１００において、隣接する二つのボンディングパッド１１０を一単位としてボンディング部１１３を千鳥格子状に配置した例を示している。本実施形態によれば、第一切欠部１２１および第二切欠部１２３を検知して、第一領域１２５または第二領域１２９のいずれか一方を任意に選択してボンディング領域とすることができるため、図３および図４に示したボンディング様式においても、ボンディングを確実に行うことができる。よって、半導体装置１００中のボンディングパッド１１０と、他の基板に設けられた導電部材との電気的接続とを接続する際の自由度を向上させることができる。ボンディングパッド１１０と外部電極との接続例を図５に模式的に示す。
図５は、図４に示したボンディング部１１３の配置により、ボンディングパッド１１０とパッケージ基板１２０とを接続した例を示す平面図である。図５において、パッケージ基板１２０は、基板の内周縁に沿って配置された電源リング１３３と、電源リング１３３よりも基板の外側に配置された複数のステッチ１３５とを有する。図５では、ボンディングパッド１１０の第一領域１２５と電源リング１３３とがワイヤ１３１によって接続されている。また、各ステッチ１３５に最も近い位置に配置されているボンディングパッド１１０の第二領域１２９とステッチ１３５とが、ワイヤ１３１によって接続されている。
図５においては、電源リング１３３に接続されるボンディングパッド１１０については、第一領域１２５をボンディング部１１３の形成領域とし、ステッチ１３５に接続されるボンディングパッド１１０については、第二領域１２９をボンディング部１１３の形成領域としている。このように、半導体装置１００においては、パッケージ基板１２０に設けられた導電部材との位置関係に応じて、ボンディングパッド１１０中のボンディング部１１３の形成領域を自由に選択して用いることができる。このため、ワイヤ１３１同士の接触や交差が生じないように効率よくワイヤ１３１を配置することができる。
なお、複数のボンディングパッドを一列に配置する場合、すべてのボンディングパッドをボンディングパッド１１０とする必要はない。すなわち、すべてのボンディングパッドが、第一切欠部１２１および第二切欠部１２３を有する構成とする必要はなく、列中に少なくとも一つ、好ましくは二つ以上のボンディングパッド１１０が設けられていればよい。
図６は、ボンディングパッド１１０の配置例を示す平面図である。図６においては、一列に配置された複数のボンディングパッド群のうち、両端に設けられたボンディングパッドをボンディングパッド１１０とし、両端以外のボンディングパッド１１２は、第一切欠部１２１および第二切欠部１２３を有しない構成としている。この場合にも、両端に配置されたボンディングパッド１１０中に第一切欠部１２１および第二切欠部１２３を設け、第一切欠部１２１および第二切欠部１２３がそれぞれ一直線上に配置されているため、これらの切欠部を用いて境界位置を検知することができる。
また、図１においては、対向する二辺のいずれにも第一切欠部１２１および第二切欠部１２３が設けられた構成を例示したが、第一切欠部１２１および第二切欠部１２３は、一つのボンディングパッド１１０内に少なくとも一つ設けられていればよい。
図７は、このような半導体装置の構成を示す平面図である。図７においては、ボンディングパッド１１０に代えてボンディングパッド１１４が列状に配置されている。ボンディングパッド１１４の基本構成は図１に示したボンディングパッド１１０と同様であるが、矩形の長辺のうち、一方の辺に第一切欠部１２１が設けられ、他方の辺に第二切欠部１２３が設けられている点が異なる。
図７においても、複数のボンディングパッド１１４中の第一切欠部１２１および第二切欠部１２３を、それぞれ直線上に一列に配置することにより、複数のボンディングパッド１１４に設けられた第一切欠部１２１および第二切欠部１２３を用いて境界Ｐ−Ｐ’および境界Ｑ−Ｑ’の位置を検知することができる。
また、以上においては、第一領域１２５と第三領域１２７との境界および第二領域１２９と第三領域１２７との境界を、いずれも、切欠部によって示す場合を例示したが、切欠部に代えてボンディングパッド１１０の内部から外周縁側に向かって凸状に形成される突起部により示すこともできる。
図８は、このような半導体装置の構成を示す平面図である。図８の半導体装置の基本構成は図１の半導体装置１００と同様であるが、複数のボンディングパッド１１０に代えて複数のボンディングパッド１１６が列状に配置されている点が異なる。ボンディングパッド１１６は、第一切欠部１２１および第二切欠部１２３に代えて、それぞれ、第一突起部１３７および第二突起部１３９を有する。これらの突起部も、切欠部の場合と同様に、多層膜１０３の凹部側壁１５７に設けることができる。
図８に示した構成においても、切欠部の場合と同様に、第一突起部１３７または第二突起部１３９とを用いて、第一領域１２５と第三領域１２７との境界および第二領域１２９と第三領域１２７との境界を検知することができる。このため、図１に示した半導体装置１００と同様の効果が得られる。
なお、図１等に示した場合のように、ボンディングパッドに切欠部を設けて境界を提示する構成とすることにより、ボンディングパッドを小型化することができるため、ボンディングパッドの集積度をさらに向上させることができる。
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
第一の実施形態においては、凹部側壁１５７に切欠部または突起部を設けて境界を検知する構成としたが、境界を示す態様はこれには限られない。たとえば、エリア識別マークが、凹部１５５に設けられた角部であってもよい。凹部１５５の角部をエリア識別マークとする構成として、たとえば、第一領域１２５および第二領域１２９に対して第三領域１２７が引っ込んだり張り出したりした構成が挙げられる。本実施形態では、こうした構成について説明する。
図９は、本実施形態の半導体装置の構成を示す平面図である。図９に示した半導体装置１３０の基本構成は第一の実施形態の半導体装置１００（図１）と同様であるが、ボンディングパッド１１０に代えて複数のボンディングパッド１１８が列状に配置されている点が異なる。
ボンディングパッド１１８においては、凹部側壁１５７の長手方向の一部が後退面１４５となっている。後退面１４５の両端に形成された第一角部１４１および第二角部１４３が、領域の境界を示している。第一角部１４１は、第一領域１２５と第三領域１２７との境界を示している。また、第二角部１４３は、第二領域１２９と第三領域１２７との境界を示している。
図９においても、第一角部１４１および第二角部１４３を用いて、第一領域１２５と第三領域１２７との境界および第二領域１２９と第三領域１２７との境界を検知することができるため、第一の実施形態と同様の効果が得られる。また、図９においては、凹部側壁１５７に後退面１４５を形成すればよいため、切欠部や突起部を設ける場合ほどの微細加工を必要とせず、製造容易性にさらに優れた構成となっている。
半導体装置１３０においても、ボンディング部１１３の平面配置を千鳥配置とすることができる。図１０は、半導体装置１３０において、ボンディング部１１３を千鳥状に配置した例を示す平面図である。また、図１１は、半導体装置１３０において、隣接する二つのボンディング部１１３を一単位として千鳥状に配置した例を示す平面図である。
また、半導体装置１３０では、第三領域１２７を第一領域１２５および第二領域１２９よりも幅狭の領域としたが、逆に幅広の領域としてもよい。図１２は、このような半導体装置の構成を示す平面図である。
図１２に示した半導体装置の基本構成は図８に示した半導体装置１３０と同様であるが、ボンディングパッド１１８に代えてボンディングパッド１２２が設けられた点が異なる。ボンディングパッド１２２においては、後退面１４５に代えて、凹部側壁１５７に前進面１５１が設けられている。そして、前進面１５１の一端が第一角部１４７をなし、第一領域１２５と第三領域１２７との境界を示す箇所となっている。また、前進面１５１の他端が第二角部１４９をなし、第二領域１２９と第三領域１２７との境界を示している。よって、図１２においても、図８と同様の効果が得られる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態においては、ボンディングパッド上に設けられたパッシベーション膜がポリイミド膜１０５である場合を例に説明したが、パッシベーション膜を、ポリイミド膜等の有機絶縁膜に代えて、ＳｉＯ2膜等の酸化膜や、ＳｉＮ膜等の窒化膜としてもよい。この場合、ＳｉＯ2膜等の酸化膜や、ＳｉＮ膜等の窒化膜の開口端の凹凸でエリア識別マークを形成することができ、本項以前に記載した実施形態と同様な効果が得られる。また、パッシベーション膜は単層であってもよいし、複数の膜が積層されてなる積層膜であってもよい。
以上の実施形態においては、多層膜１０３に凹部１５５を形成し、凹部１５５の外周縁に第一切欠部１２１および第二切欠部１２３を形成するため、微細加工が容易でない材料をパッシベーション膜とする場合にも、第一切欠部１２１および第二切欠部１２３を所定の位置に安定的に形成することができる。
また、ボンディングパッドを構成する導電膜は、Ａｌ膜１０７には限られず、他に、たとえばＡｕ膜やＣｕ膜等の金属膜とすることもできる。
また、以上においては、Ａｌ膜１０７の形成領域の一部をポリイミド膜１０５が被覆しており、ポリイミド膜１０５の開口部の輪郭がボンディングパッドの輪郭である場合を例に説明したが、Ａｌ膜１０７の形成領域の全面が露出しており、Ａｌ膜１０７の形成領域の輪郭がボンディングパッドの輪郭である構成としてもよい。
また、以上においては、一列に配置された複数のボンディングパッド中に、プロービング傷１１１とボンディング部１１３とが、千鳥状に配置される場合を例示したが、プロービング傷１１１およびボンディング部１１３の配置は千鳥状には限られず、ランダムな配置に対応できる。
本実施形態における半導体装置の構成を示す平面図である。 図１に示した半導体装置のボンディングパッドの断面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 本実施形態における半導体装置の構成を示す平面図である。 従来の半導体装置の構成を示す平面図である。 従来の半導体装置の構成を示す平面図である。
符号の説明
１００ 半導体装置
１０１ シリコン基板
１０３ 多層膜
１０５ ポリイミド膜
１０７ Ａｌ膜
１１０ ボンディングパッド
１１１ プロービング傷
１１２ ボンディングパッド
１１３ ボンディング部
１１４ ボンディングパッド
１１６ ボンディングパッド
１１８ ボンディングパッド
１２０ パッケージ基板
１２１ 第一切欠部
１２２ ボンディングパッド
１２３ 第二切欠部
１２５ 第一領域
１２７ 第三領域
１２９ 第二領域
１３０ 半導体装置
１３１ ワイヤ
１３３ 電源リング
１３５ ステッチ
１３７ 第一突起部
１３９ 第二突起部
１４１ 第一角部
１４３ 第二角部
１４５ 後退面
１４７ 第一角部
１４９ 第二角部
１５１ 前進面
１５３ 開口部側壁
１５５ 凹部
１５７ 凹部側壁
２１０ ボンディングパッド
２１１ プロービング傷
２１３ ボンディング部
２２１ 切欠部
２２５ 第一領域
２２９ 第二領域

Claims (9)

  1. 開口部が設けられた第１の絶縁膜と前記開口部内において露出している導電膜とを含むボンディングパッドを備え、
    前記導電膜は、前記開口部内に露出している領域である露出領域に、
    第一領域と、
    第二領域と、
    前記第一領域と前記第二領域との間に設けられた第三領域と、
    前記第一領域と前記第三領域との第一境界を示す第一エリア識別マークと、
    前記第二領域と前記第三領域との第二境界を示す第二エリア識別マークと、を含み、
    前記第三領域は、前記開口部内において、前記第一領域と前記第二領域にそれぞれ連結し、
    前記第一エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第一エリア識別マークを結ぶ直線によって、第一境界が定義され、
    前記第二エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第二エリア識別マークを結ぶ直線によって、第二境界が定義されており、
    前記第１の絶縁膜の下に設けられており、前記開口部内に凹部が設けられた第２の絶縁膜と、をさらに備え、
    前記導電膜は、前記凹部の側壁上を覆うように設けられており、
    前記第一エリア識別マークと前記第二エリア識別マークとが、前記凹部の側壁の形状に沿って、前記開口部内かつ前記導電膜の周縁部に設けられており、
    上面視において、前記第一エリア識別マークは、前記開口部内部に設けられた前記凹部の前記側壁のうち、前記第一境界をまたぐ部分が内側又は外側に突出することにより形成され、かつ前記第二エリア識別マークは、前記側壁のうち、前記第二境界をまたぐ部分が内側又は外側に突出することにより形成されている、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ボンディングパッドの平面形状が略矩形であって、前記矩形の辺に沿って、前記第一エリア識別マークと前記第二エリア識別マークとが並んで配置されている半導体装置。
  3. 開口部が設けられた第１の絶縁膜と前記開口部内において露出している導電膜とを含むボンディングパッドを備え、
    前記導電膜は、前記開口部内に露出している領域である露出領域に、
    第一領域と、
    第二領域と、
    前記第一領域と前記第二領域との間に設けられた第三領域と、
    前記第一領域と前記第三領域との第一境界を示す第一エリア識別マークと、
    前記第二領域と前記第三領域との第二境界を示す第二エリア識別マークと、を含み、
    前記第三領域は、前記開口部内において、前記第一領域と前記第二領域にそれぞれ連結し、
    前記第一エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第一エリア識別マークを結ぶ直線によって、第一境界が定義され、
    前記第二エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第二エリア識別マークを結ぶ直線によって、第二境界が定義されており、
    前記第１の絶縁膜の下に設けられており、前記開口部内に凹部が設けられた第２の絶縁膜と、をさらに備え、
    前記導電膜は、前記凹部の側壁上を覆うように設けられており、
    前記第一エリア識別マークと前記第二エリア識別マークとが、前記凹部の側壁の形状に沿って、前記開口部内かつ前記導電膜の周縁部に設けられており、
    上面視において、前記開口部内部に設けられた前記凹部の前記側壁が、前記第一境界から前記第二境界に亘って内側又は外側に突出する矩形の突出部を有しており、当該突出部の２つの角部が、それぞれ前記第一エリア識別マーク及び前記第二エリア識別マークである、半導体装置。
  4. 開口部が設けられた第１の絶縁膜と前記開口部内において露出している導電膜とを含むボンディングパッドを備え、
    前記導電膜は、前記開口部内に露出している領域である露出領域に、
    第一領域と、
    第二領域と、
    前記第一領域と前記第二領域との間に設けられた第三領域と、
    前記第一領域と前記第三領域との第一境界を示す第一エリア識別マークと、
    前記第二領域と前記第三領域との第二境界を示す第二エリア識別マークと、を含み、
    前記第三領域は、前記開口部内において、前記第一領域と前記第二領域にそれぞれ連結し、
    前記第一エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第一エリア識別マークを結ぶ直線によって、第一境界が定義され、
    前記第二エリア識別マークは、前記露出領域の縁のうち、互いに対向している２箇所に位置し、
    前記第二エリア識別マークを結ぶ直線によって、第二境界が定義されており、
    前記第１の絶縁膜の下に設けられており、前記開口部内に凹部が設けられた第２の絶縁膜と、をさらに備え、
    前記導電膜は、前記凹部の側壁上を覆うように設けられており、
    前記第一エリア識別マークと前記第二エリア識別マークとが、前記凹部の側壁の形状に沿って、前記開口部内かつ前記導電膜の周縁部に設けられており、
    前記導電膜には、前記第一領域から前記第三領域までに跨るプロービング傷、または前記第二領域から前記第三領域までに跨るプロービング傷が形成されており、
    前記第一領域及び前記第三領域のうち前記プロービング跡が形成されていない領域には、前記ボンディングワイヤが接続されている、半導体装置。
  5. 請求項１乃至４いずれか１項に記載の半導体装置において、前記第一領域、前記第三領域および前記第二領域がこの順に並置されており、前記ボンディングパッドの平面形状が、前記第一領域、前記第三領域および前記第二領域の並置方向に垂直に延在する中心軸に対して線対称である半導体装置。
  6. 請求項１乃至５いずれか１項に記載の半導体装置において、前記第一領域と前記第二領域とが、前記第三領域に対して略対称な形状を有する半導体装置。
  7. 請求項１乃至６いずれか１項に記載の半導体装置において、前記第一領域と前記第三領域とからなる領域の平面形状と、前記第二領域と前記第三領域とからなる領域の平面形状が略同一であるように構成された半導体装置。
  8. 請求項１乃至７いずれか１項に記載の半導体装置において、
    前記第一領域、前記第二領域および前記第三領域の平面形状が、いずれも略矩形である半導体装置。
  9. 請求項１乃至８いずれか１項に記載の半導体装置を準備する工程と、
    前記第一エリア識別マークまたは前記第二エリア識別マークにより、前記第一境界または前記第二境界を検知し、検知された前記第一境界または前記第二境界に基づいて、前記第一領域と前記第三領域とから構成される領域または前記第二領域と前記第三領域とから構成される領域に試験用プローブを接触させる工程と、
    試験用プローブを接触させる前記工程の後、検知された前記第一境界または前記第二境界に基づいて、前記第二領域または前記第一領域に外部接続用導体を接合させる工程と、
    を含む半導体装置の製造方法。
JP2005299674A 2005-10-14 2005-10-14 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5148825B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005299674A JP5148825B2 (ja) 2005-10-14 2005-10-14 半導体装置および半導体装置の製造方法
US11/580,036 US7928586B2 (en) 2005-10-14 2006-10-13 Semiconductor device with multiple designation marks
CNB2006101361939A CN100517687C (zh) 2005-10-14 2006-10-13 半导体器件及其制造方法
US13/064,481 US8508055B2 (en) 2005-10-14 2011-03-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005299674A JP5148825B2 (ja) 2005-10-14 2005-10-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007109917A JP2007109917A (ja) 2007-04-26
JP5148825B2 true JP5148825B2 (ja) 2013-02-20

Family

ID=37947412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299674A Expired - Fee Related JP5148825B2 (ja) 2005-10-14 2005-10-14 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7928586B2 (ja)
JP (1) JP5148825B2 (ja)
CN (1) CN100517687C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027605B2 (ja) 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
US8198738B1 (en) * 2007-10-16 2012-06-12 Amkor Technology, Inc. Structure of bond pad for semiconductor die and method therefor
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置
KR101677739B1 (ko) 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
US20140332811A1 (en) * 2013-05-12 2014-11-13 Naveen Kumar Semiconductor device with bond and probe pads
CN105990295A (zh) * 2015-02-15 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制造方法
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019027881A (ja) * 2017-07-28 2019-02-21 アズビル株式会社 測定装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211843A (ja) * 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体集積回路
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
US6831294B1 (en) * 1999-01-22 2004-12-14 Renesas Technology Corp. Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes
KR100331553B1 (ko) * 1999-09-16 2002-04-06 윤종용 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4979154B2 (ja) 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6563226B2 (en) * 2001-05-23 2003-05-13 Motorola, Inc. Bonding pad
JP3719994B2 (ja) * 2001-12-28 2005-11-24 株式会社東芝 半導体装置
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6921979B2 (en) * 2002-03-13 2005-07-26 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6765228B2 (en) * 2002-10-11 2004-07-20 Taiwan Semiconductor Maunfacturing Co., Ltd. Bonding pad with separate bonding and probing areas
JP4803966B2 (ja) 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法，接触抵抗測定装置，及び半導体ウェハー
JP4585327B2 (ja) * 2005-02-08 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20110175241A1 (en) 2011-07-21
CN100517687C (zh) 2009-07-22
CN1949503A (zh) 2007-04-18
US8508055B2 (en) 2013-08-13
JP2007109917A (ja) 2007-04-26
US20070085221A1 (en) 2007-04-19
US7928586B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
JP5148825B2 (ja) 半導体装置および半導体装置の製造方法
US7294930B2 (en) Semiconductor device and manufacturing process therefor
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
US20050098903A1 (en) Semiconductor device having a bond pad and method therefor
JP2006210631A (ja) 半導体装置
US6150727A (en) Semiconductor device
JPH11307601A (ja) 半導体装置
US20200303268A1 (en) Semiconductor device including residual test pattern
JP2009218264A (ja) 半導体装置
JP2008066654A (ja) 半導体装置
JP2001127256A (ja) 半導体装置
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
US20080083923A1 (en) Semiconductor device
JP2008034783A (ja) 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法
US20100270672A1 (en) Semiconductor device
US8669555B2 (en) Semiconductor device
US10050011B2 (en) Method of manufacturing semiconductor device
US11616033B2 (en) Semiconductor device
CN111863755A (zh) 一种半导体结构及其制备方法
JP2007335576A (ja) 半導体装置
US8492763B2 (en) Semiconductor device including an edge seal and plural pad pieces
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JP3696138B2 (ja) 半導体装置およびその製造方法
JPH10223702A (ja) Ｔａｂテープ
JP2013170885A (ja) 半導体装置及び半導体装置の試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5148825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees