JP4585327B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4585327B2
JP4585327B2 JP2005031999A JP2005031999A JP4585327B2 JP 4585327 B2 JP4585327 B2 JP 4585327B2 JP 2005031999 A JP2005031999 A JP 2005031999A JP 2005031999 A JP2005031999 A JP 2005031999A JP 4585327 B2 JP4585327 B2 JP 4585327B2
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
boundary
region
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005031999A
Other languages
English (en)
Other versions
JP2006222147A5 (ja
JP2006222147A (ja
Inventor
昭人 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005031999A priority Critical patent/JP4585327B2/ja
Priority to US11/342,527 priority patent/US7294930B2/en
Priority to CNB2006100064634A priority patent/CN100426497C/zh
Publication of JP2006222147A publication Critical patent/JP2006222147A/ja
Publication of JP2006222147A5 publication Critical patent/JP2006222147A5/ja
Application granted granted Critical
Publication of JP4585327B2 publication Critical patent/JP4585327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置およびその製造方法に関する。
半導体装置におけるボンディング技術として、特許文献１〜特許文献４に記載の技術がある。
特許文献１および２には、ボンディング領域およびプローブ接触領域を有するボンディングパッドにおいて、ボンディング領域をプローブ接触領域よりも幅広に形成する構成や、ボンディング領域とプローブ接触領域との境界位置の両側に、指標としての切欠を設ける構成が記載されている。
また、特許文献３には、ボンディング領域とプローブ接触領域との境界位置の両側に突起部が設けられたボンディングパッドが記載されている。特許文献４にも、こうした突起部等が設けられたボンディングパッドが示されている。
特開２００１−３３８９５５号公報 米国特許第６７１３８８１号明細書 米国特許出願公開第２００４／００６９９８８号明細書 米国特許出願公開第２００３／０１９７２８９号明細書
ところが、上記特許文献１〜特許文献４に記載の技術について本発明者が検討したところ、以下の点で改善の余地があることが明らかになった。すなわち、特許文献１〜４のように、半導体基板上に設けられたパッシベーション膜の開口部からボンディングパッドとなる金属膜が露出している装置構成の場合、ボンディング領域とプローブ接触領域との境界を示す切欠や突起をボンディングパッドに設けるためには、パッシベーション膜を当該切欠や突起に対応する形状に微細加工する必要がある。
ところが、ボンディングパッドの微細化が進む中、パッシベーション膜として通常用いられるポリイミド膜では、このような微細な凹凸を有する平面形状を形成することが困難となる懸念があった。このため、実際に半導体装置を作製した場合、ボンディング領域の外側にのみプローブを接触させることが困難であり、プローブ接触による傷跡がボンディング領域内に侵入してしまう懸念があった。そして、ボンディング領域内に傷跡が侵入すると、ボンディング時の剥離の原因となるため、製造歩留まりが低下する懸念があった。
本発明によれば、
一つのパッド中にボンディング領域と試験用プローブ接触領域とを含むボンディングパッドと、
前記ボンディングパッドから離隔して設けられて、前記ボンディング領域と前記試験用プローブ接触領域との境界を示すように構成されたエリア識別マークと、
を有し、
前記ボンディングパッドと、前記エリア識別マークとが、同一工程で同層に形成されるとともに、同一材料により構成されるとともに、
前記エリア識別マークの占める領域の輪郭に基づいて、前記境界を検知することができるように構成されたことを特徴とする半導体装置が提供される。

本発明の半導体装置においては、エリア識別マークがボンディングパッドから離隔して設けられている。このため、ボンディングパッドから独立した領域としてエリア識別マークを設けることができる。よって、ボンディングパッドが微細化された場合や、ボンディングパッドの形状加工に制限がある場合にも、所定の大きさおよび形状のエリア識別マークを安定的に配置可能な構成となっている。
また、本発明の半導体装置においては、エリア識別マークが、ボンディング領域と試験用プローブ接触領域との境界を示すように構成されている。このため、ボンディング領域と試験用プローブ接触領域との境界を、簡便かつ確実に検知することが可能である。よって、試験用プローブをボンディングパッド内に接触させる際に、確実に試験用プローブ接触領域内におさめ、プローブの接触による傷跡が、ボンディング領域に侵出しないようにすることができる。したがって、傷跡の形成領域にボンディングがなされることによるボンディングの剥離が抑制され、製造安定性に優れた構成となっている。
また、本発明によれば、
前記半導体装置を準備する工程と、
前記エリア識別マークにより前記境界を検知し、検知された前記境界に基づき前記試験用プローブ接触領域に試験用プローブを接触させる工程と、
試験用プローブを接触させる前記工程の後、検知された前記境界に基づき前記ボンディング領域に外部接続用導体を接合させる工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
この製造方法においては、エリア識別マークにより境界を検知し、検知された境界に基づいて、プローブ接触領域に試験用プローブを接触させるため、プローブ接触による傷跡をプローブ接触領域内に確実におさめることができる。さらに、検知された境界に基づいて、ボンディング領域の位置に外部接続用導体を接合させるため、ボンディングを所定の領域内で確実に行うことができる。このため、試験用プローブの接触により生じる傷跡とボンディングされる領域とが重なることによるボンディングの剥離を抑制することができる。よって、簡便な方法で製造歩留まりを向上させることができる。
なお、本明細書において、試験用プローブ接触領域は、試験用プローブが接触される予定の領域であり、ボンディング領域は、外部接続用の導電部材がボンディングされる予定の領域である。
本発明によれば、ボンディングパッドから離隔して設けられたエリア識別マークがボンディング領域と試験用プローブ接触領域との境界を示すように構成されるため、試験用プローブの接触およびボンディングのそれぞれを所定の領域内で安定的に行うことができる。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す平面図である。図１中のＰ−Ｐ’は、矩形のボンディングパッド１１０の長辺の中心線であり、Ｑ−Ｑ’は、プロービング傷１１１形成領域とボンディング領域１１３との境界線である。また、図２は、図１のＡ−Ａ’断面図である。
図１に示した半導体装置１００は、一つのパッド中にボンディング領域１１３と試験用プローブ接触領域（プロービング傷１１１形成領域）とを含むボンディングパッド１１０と、ボンディングパッド１１０から離隔して設けられて、ボンディング領域１１３とプロービング傷１１１形成領域との境界（Ｑ−Ｑ’）を示すように構成されたエリア識別マーク（打ち分けマーク１２０）と、を有する。打ち分けマーク１２０は、半導体装置１００の素子形成面において、目視等により識別可能な領域である。
半導体装置１００は、打ち分けマーク１２０の占める領域の輪郭に基づいて、境界を検知することができるように構成されている。たとえば、半導体装置１００において、打ち分けマーク１２０の輪郭上の所定の位置における接線の延長線上に境界が位置する構成とすることができる。また、輪郭の少なくとも一部が直線状である場合、直線部分の延長線上に境界が位置する構成とすることができる。
図１においては、打ち分けマーク１２０は、略矩形の平面形状を有し、矩形の一辺が、境界を示す。さらに具体的には、矩形の一辺の延長線上に境界が位置する。なお、本明細書において、略矩形の平面形状は、少なくとも矩形の一辺が境界を示す直線領域を有する構成であればよく、たとえば矩形の角部が製造プロセス中で除去されて、丸みを帯びた形状になっていてもよい。また、打ち分けマーク１２０の平面形状は、矩形には限られず、台形であってもよい。さらに、打ち分けマーク１２０の平面形状が、三角形等の多角形の形状であってもよい。
また、打ち分けマーク１２０の占める領域の幅が、ボンディング領域１１３の幅またはプロービング傷１１１形成領域の幅を示す。ここで、領域の幅は、所定の方向における領域の端部間の長さのことである。たとえば、打ち分けマーク１２０が矩形の平面形状を有する場合、矩形の対向する辺の間隔を領域の幅とすることができる。このとき、ボンディングパッド１１０において、当該対向する辺を延長した延長線の間隔が、ボンディング領域１１３の幅またはプロービング傷１１１形成領域の幅となる。図１では、打ち分けマーク１２０の占める領域の幅が、プロービング傷１１１形成領域の幅となっている。
半導体装置１００は、複数のボンディングパッド１１０を有し、一つの打ち分けマーク１２０が、複数のボンディングパッド１１０のそれぞれについて、境界を示すように構成されている。さらに具体的には、半導体装置１００は、複数の打ち分けマーク１２０が直線状に配置された列を有し、一つの列あたり少なくとも一つの打ち分けマーク１２０が設けられるとともに、一つの打ち分けマーク１２０が、一つの列を構成するボンディングパッド１１０の前記境界を示す。図１では、列中のすべてのボンディングパッド１１０の境界が、一つの打ち分けマーク１２０によって示されている。
また、打ち分けマーク１２０の輪郭の少なくとも一部が直線状であって、この直線部分が、列の延在方向に平行に配置され、直線部分の延長線上に、一つの列を構成するボンディングパッド１１０の境界が位置する。
ボンディングパッド１１０と打ち分けマーク１２０とは、同一水準に形成されるとともに、同一材料により構成される。また、ボンディングパッド１１０および打ち分けマーク１２０は、素子形成面から金属等の導電性材料が露出されてなる領域である。
半導体装置１００は、半導体基板（シリコン基板１０１）と、シリコン基板１０１の上部に設けられるとともに、所定の領域に開口部が設けられた有機樹脂からなる保護膜（ポリイミド膜１０５）と、をさらに有し、開口部の輪郭が打ち分けマーク１２０の輪郭を構成している。有機樹脂は、たとえばポリイミド、またはポリパラフェニレンベンズオキサゾール（ＰＢＯ）である。図１および図２においては、有機樹脂をポリイミドでとした例を示しているが、有機樹脂をＰＢＯとしてもよく、この場合、ポリイミド膜１０５に代えてＰＢＯ膜を設けることができる。
以下、半導体装置１００の構成をさらに詳細に説明する。
半導体装置１００は、シリコン基板１０１（図２）と、シリコン基板１０１上に設けられた多層膜１０３（図２）と、多層膜１０３上に設けられたボンディングパッド１１０および打ち分けマーク１２０とを有する。ボンディングパッド１１０および打ち分けマーク１２０は、Ａｌ膜等の金属膜とその上部に設けられたポリイミド膜１０５の開口部により構成される。Ａｌ膜形成領域１０８の周縁およびその近傍をポリイミド膜１０５が被覆しており、ポリイミド膜１０５に被覆されていない領域がＡｌ膜露出部１０７となっている。また、ボンディングパッド１１０および打ち分けマーク１２０は、同一材料により、同一水準、具体的には同層に形成される。さらに、これらは同一工程で形成可能である。また、ボンディングパッド１１０および打ち分けマーク１２０は、それぞれ、多層膜１０３上の所定の位置に所定の数だけ配置される。
ポリイミド膜１０５は、パッシベーション膜として機能し、多層膜１０３の上面を被覆している。また、ポリイミド膜１０５には、ボンディングパッド１１０および打ち分けマーク１２０の形成領域に開口部が設けられており、開口部から、ボンディングパッド１１０および打ち分けマーク１２０の表面が露出している。
平面視において、ポリイミド膜１０５の開口部の輪郭は、ボンディングパッド１１０および打ち分けマーク１２０の輪郭を構成している。ボンディングパッド１１０および打ち分けマーク１２０の平面形状は、それぞれ矩形である。図１では、特に、打ち分けマーク１２０の平面形状が正方形である構成が例示されている。また、一つのボンディングパッド１１０には、プロービング傷１１１の形成領域であるプローブ接触領域と、ボンディングがなされるボンディング領域１１３とが設けられている。打ち分けマーク１２０は、ボンディングパッド１１０の形成領域以外の領域にボンディングパッド１１０から離隔して設置されており、プロービング傷１１１とボンディング領域１１３とのエリア分けを行う。
打ち分けマーク１２０の寸法は、たとえば矩形の一辺の長さを１５μｍ以上、好ましくは２０μｍ以上とすることができる。こうすることにより、打ち分けマーク１２０の製造安定性をさらに向上させることができるとともに視認性も向上する。また、打ち分けマーク１２０の一辺の長さの上限に特に制限はないが、大きすぎると打ち分けマーク１２０の占める領域の面積が大きくなりすぎる。この点をさらに考慮すると、たとえば矩形の短辺の長さを２０μｍ以上４０μｍ以下とすることができる。また、長辺の長さはパッドの大きさに応じ、設定することができる。
半導体装置１００は、複数のボンディングパッド１１０を有する。複数のボンディングパッド１１０は、シリコン基板１０１の周縁の近傍の領域に、矩形の長辺の中心が同一直線上（図１中のＰ−Ｐ’）に位置するように、シリコン基板１０１の周縁に沿って一列に配置されている。また、プロービング傷１１１形成領域とボンディング領域１１３との境界線（Ｑ−Ｑ’）についても、一つの列中に配置された複数のボンディングパッド１１０について、同一直線上に配置されている。
なお、図１では、ボンディングパッド１１０において、ボンディング領域１１３の幅（Ｐ−Ｐ’に垂直な方向の長さ）よりもプロービング傷１１１形成領域の幅の方が大きい構成を例示したが、ボンディング領域１１３とプロービング傷１１１形成領域との面積の大小関係に特に制限はない。
次に、半導体装置１００の製造方法を説明する。
半導体装置１００は、図１および図２に示した半導体装置を準備する工程と、打ち分けマーク１２０により境界（Ｑ−Ｑ’）を検知し、検知された境界に基づきプロービング傷１１１形成領域に試験用プローブを接触させる工程と、試験用プローブを接触させる工程の後、検知された境界に基づきボンディング領域１１３に外部接続用導体を接合させる工程と、を含む。外部接続用導体は、たとえばワイヤボンディング接続に用いられる導体とする。
さらに具体的には、半導体装置１００は、たとえば以下の手順により、既に知られた方法を用いて製造することができる。まず、シリコン基板１０１上に、配線層および層間絶縁膜等が積層した多層膜１０３を形成する。そして、最上層の層間絶縁膜上にＡｌ膜を形成する。つづいて、Ａｌ膜を、ボンディングパッド１１０と打ち分けマーク１２０の形状にパターニングする。Ａｌ膜の形状は、ボンディングパッド１１０および打ち分けマーク１２０の周縁から所定量外側に張り出した形状とする。
次に、パターニングされたＡｌ膜の上面全面にポリイミド膜１０５を塗布法により形成する。そして、ボンディングパッド１１０および打ち分けマーク１２０の形状に対応する平面形状を有するマスクパターンをポリイミド膜１０５上に設ける。マスクを用いて、ボンディングパッド１１０および打ち分けマーク１２０の形成領域を選択的に除去してポリイミド膜１０５に開口部を形成し、開口部からＡｌ膜を露出させ、Ａｌ膜形成領域１０８の一部をＡｌ膜露出部１０７とする。以上の手順により、ボンディングパッド１１０および打ち分けマーク１２０が設けられた半導体装置が得られる。
その後、ボンディングパッド１１０のプローブ接触領域にプローブを接触させて、針跡確認を行う。このとき、打ち分けマーク１２０を使用してプローブのプロービング傷１１１形成領域を設定する。具体的には、打ち分けマーク１２０の外周縁、ここでは矩形の一辺の延長（図１におけるＱ−Ｑ’）が、プローブ接触領域の端部、すなわちプロービング傷１１１形成領域とボンディング領域１１３との境界に対応する。そこで、この端部よりも内側にプローブを接触させてボンディングパッド１１０上を滑らせる。このとき、プロービング傷１１１形成領域内において、Ａｌ膜露出部１０７の表面にプロービング傷１１１が形成される。以上の手順により、図１に示した半導体装置１００が得られる。
また、その後、プロービング後の針跡を確認する際に、打ち分けマーク１２０を用いて良品判定を行う。具体的には、図１における境界Ｑ−Ｑ’よりも打ち分けマーク１２０から遠ざかる側にプロービング傷１１１が形成されているかどうかにより判定を行う。そして、良品については、ボンディングパッド１１０のボンディング領域１１３に、外部接続用の導電部材を接合する。このときにも、打ち分けマーク１２０を用いてプロービング傷１１１形成領域とボンディング領域１１３との境界を検知して、検知された境界よりも内側にボンディングを行う。具体的には、ボンディング領域１１３にボンディングワイヤをボンディングする。また、ボンディングワイヤ先端を溶解させてボール状とし、このボールをボンディング領域１１３に接合した後、ワイヤを引き抜いて除去することにより、バンプを形成してもよい。外部接続用の導電部材の材料は、たとえば、Ａｌ、ＡｕまたはＣｕ等の金属とする。
次に、半導体装置１００（図１、図２）の効果を説明する。
図１および図２に示した半導体装置１００においては、打ち分けマーク１２０がボンディングパッド１１０から離隔して設けられている。このため、ボンディングパッド１１０を設置する際の空きスペースを利用してボンディングパッド１１０を配置することができる。
また、ボンディングパッド１１０はポリイミド膜１０５とその開口部から露出しているＡｌ膜とから構成され、打ち分けマーク１２０形成領域の輪郭がポリイミド膜１０５の開口部の輪郭となっている。このため、プロービング傷１１１形成領域とボンディング領域１１３との境界の視認性に優れた構成となっている。よって、プロービング傷１１１を所定の領域内に確実に形成し、ボンディング領域１１３の側にはみ出すことを抑制できる。したがって、ボンディング領域１１３におけるプロービング傷１１１とボンディングとの重なりにより生じるボンディングの剥離を抑制することができる。このため、ボンディング時の不良の発生を抑制し、製造歩留まりに優れた構成となっている。
また、半導体装置１００では、打ち分けマーク１２０の端部をなす矩形の一辺がプロービング傷１１１形成領域とボンディング領域１１３との境界を示し、矩形の一辺の延長線上に境界が位置する構成となっている。このため、境界の位置をさらに確実に検知できる構成となっている。そして、打ち分けマーク１２０の幅が、プロービング傷１１１形成領域の幅に対応している。このため、プロービングを行う際にボンディングパッド１１０中のどちら側の領域がプロービング傷１１１形成領域であるかを容易に識別可能な構成であるとともに、その境界の視認性に優れた構成となっている。境界に加えて領域幅が示される構成となるため、プローブの接触またはボンディングを、所定の領域内でさらに確実に行うことができる。
また、半導体装置１００においては、ボンディングの際には、打ち分けマーク１２０の非形成領域の側にボンディングを行えばよく、上述したように境界の視認性に優れるため、ボンディングの過程においても、作業者が目視によりボンディング領域１１３の境界内に確実に導電部材を接合することができる。
半導体装置１００は、プローバでのプロービングエリア設定時に、打ち分けマーク１２０により境界およびプロービング傷１１１形成領域の幅を検知して設定を行うとともに、プロービング後の針跡確認時にも、打ち分けマーク１２０を基準として良品判定を行う。そして、ボンディング時においても、打ち分けマーク１２０を基準として境界を検知する。このため、プロービングおよびボンディングを行う位置をそれぞれ確実に検知し、境界内の所定の領域に確実に行うことができる。そして、所定のプロービング傷１１１形成領域にプロービングされているかどうかの確認が容易となり、作業者によるプロービング位置の良不良判定を容易に行うことができる。このため、チップ不良の予防管理を目視により確実に行うことが可能であるとともに、半導体装置１００製造時のウェーハ検査工程における外観不良の判定を目視により容易にできる構成となっている。
また、背景技術の項で述べた特許文献１〜特許文献４に記載の装置においては、ボンディングパッド中に突起部等としてマークが設けられているため、一つのボンディングパッドに対して、一つ（一対）のマークを設ける必要があった。また、一つのマークからは一つのボンディングパッドにおける境界位置の情報しか得られず、ボンディングパッドすべてに突起部を設ける必要があった。さらに、前述したように、実際に突起部を形成しようとしても、ボンディング領域とプローブ領域との境界を認識するのに充分な微細加工が困難となる懸念があった。たとえば、本発明者の検討によれば、ポリイミド膜１０５の厚さを５μｍ〜６μｍ程度とした場合、ポリイミド膜１０５の幅が１３μｍよりも細い場合には、ポリイミド膜１０５が転倒する懸念があった。
これに対し、半導体装置１００では、ボンディングパッド１１０から離隔して打ち分けマーク１２０を設けるとともに、打ち分けマーク１２０を所定の面積を占める領域としているため、上記特許文献１〜特許文献４で必要な微細加工が不要となり、打ち分けマーク１２０が確実に製造可能な構成であるとともに、製造安定性に優れた構成となっている。また、ボンディングパッド１１０から離隔して打ち分けマーク１２０を設けることにより、ボンディングパッド１１０および打ち分けマーク１２０のそれぞれを所定の位置に所定の個数配置することが可能である。また、平面構成の自由度を向上させることができる。また、半導体装置１００は、複数のボンディングパッド１１０を有し、一つの打ち分けマーク１２０が、複数のボンディングパッド１１０のそれぞれについて、境界を示すように構成されている。このように、複数のボンディングパッド１１０につき打ち分けマーク１２０を一つとすれば、装置構成全体を簡素化することができる。
さらに、半導体装置１００では、ボンディングパッド１１０と打ち分けマーク１２０とが、同一水準に形成されるとともに、同一材料により構成されるため、ボンディングパッド１１０と打ち分けマーク１２０とを同一工程で作製することができる。よって、製造プロセスを簡素化することができる。
なお、図１では、３つのボンディングパッド１１０が一直線状に配置され、隣り合う二つのボンディングパッド１１０の間に一つの打ち分けマーク１２０が設けられている構成を例示したが、ボンディングパッド１１０および打ち分けマーク１２０の数および配置は、打ち分けマーク１２０の輪郭すなわち外周縁が、列中のボンディングパッド１１０のプロービング傷１１１の形成領域またはボンディング領域１１３の端部の位置を示すように配置されていればよく、図示した配置には限られない。
図３および図４は、ボンディングパッド１１０および打ち分けマーク１２０の平面配置の他の例を模式的に示す図である。
図３においては、複数のボンディングパッド１１０が、スクライブ中心１１５の近傍の所定の位置に一直線状に配置されている。そして、隣り合うボンディングパッド１１０間に充分な大きさの隙間がある箇所に、打ち分けマーク１２０が配置されている。このように、打ち分けマーク１２０をボンディングパッド１１０と離隔して設けることにより、ボンディングパッド１１０が配置されない空き領域に打ち分けマーク１２０を配置することができる。このため、シリコン基板１０１上のスペースを有効利用することができる。
また、図４には、一列のボンディングパッド１１０群の中で、両端に配置されたボンディングパッド１１０の外側に打ち分けマーク１２０を一つずつ配置した例が示されている。打ち分けマーク１２０は、一列のボンディングパッド１１０群に対して、ボンディングパッド１１０が設けられない領域に最低一つ設けることができるが、図４に示したように、一対の打ち分けマーク１２０を、ボンディングパッド１１０の列の両端に配置することもできる。こうすることにより、一つの打ち分けマーク１２０の側からプローバを走査し、他方の打ち分けマーク１２０に至った際に、プローバ走査時の位置ずれの有無を確認することができる。そして、位置ずれが生じていた場合には、打ち分けマーク１２０を用いてプローバ位置の修正を行うことができる。よって、プローバの位置合わせ精度をより一層向上させることができる。
また、半導体装置１００においては、プロービング傷１１１の形成領域の形状に対応した平面形状を有するボンディングパッド１１０を用い、これを、隣り合う二つのプロービング傷１１１の形成領域間に配置して、プロービング傷１１１形成領域の幅を示す構成を例示したが、ボンディングパッド１１０がボンディング領域１１３の幅を示す構成としてもよい。
図５は、このような半導体装置の構成を示す平面図である。なお、図５および図６〜図９に示す半導体装置においては、シリコン基板１０１および多層膜１０３を不図示とする。
図５に示した半導体装置１３０は、図１に示した打ち分けマーク１２０に代えて、打ち分けマーク１２２を有する。打ち分けマーク１２２の基本構成は図１に示した打ち分けマーク１２０と同様であるが、ボンディング領域１１３の平面形状に対応する平面形状を有する点が異なる。また、図５においては、隣り合う二つのボンディング領域１１３の間に打ち分けマーク１２２が配置され、打ち分けマーク１２２の外周縁のうち、矩形の一辺がボンディング領域１１３の端部（図５中のＱ−Ｑ’）を示し、打ち分けマーク１２２の幅がボンディング領域１１３の幅を示している。図５の半導体装置１３０においても、図１の半導体装置１００と同様の効果が得られる。
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
第一の実施形態の半導体装置（図１〜図５）においては、一つの打ち分けマークが、一列のボンディングパッド１１０群の一つの境界の目印となる場合を説明したが、一つの打ち分けマークが、複数の境界を示す構成とすることができる。
図６は、本実施形態の半導体装置の構成を示す平面図である。
図６に示した半導体装置１５０は、ボンディングパッドの列の延在方向に沿って、ボンディング領域１１３とプロービング傷１１１形成領域とが交互に配置されるとともに、一つの打ち分けマーク１４０が、列を構成する一のボンディングパッド１１０の境界（Ｑ−Ｑ’）と、一のボンディングパッドに隣接する他のボンディングパッド１１２の境界（Ｒ−Ｒ’）とを示すように構成されている。
図６に示した半導体装置１５０においては、ボンディングパッド１１０およびボンディングパッド１１２が同一直線上（Ｐ−Ｐ’）に交互に配置された構成となっている。ボンディングパッド１１０とボンディングパッド１１２とは同じ平面形状を有するが、ボンディングパッド１１２は、中心線Ｐ−Ｐ’に対してプロービング傷１１１の形成領域とボンディング領域１１３の形成領域とがボンディングパッド１１０と反対側に配置されている。つまり、ボンディング領域１１３が中心線Ｐ−Ｐ’に対して千鳥状に配置されている。
このような構成においては、打ち分けマーク１４０は、ボンディングパッド１１０におけるプロービング傷１１１形成領域とボンディング領域１１３との境界に加えて、ボンディングパッド１１２におけるプロービング傷１１１形成領域とボンディング領域１１３の境界も示す構成とする必要がある。従来のマークではこのような構成となっていなかったため、千鳥状にプロービングを行おうとすると、ボンディングパッド１１０またはボンディングパッド１１２のいずれかにおいてプロービング傷１１１がボンディング領域１１３の側に侵出してしまう懸念があった。
そこで、半導体装置１５０においては、一つの打ち分けマーク１４０中に、第一のＡｌ膜露出部１１７と第二のＡｌ膜露出部１１９とが設けられた構成が採用されている。第一のＡｌ膜露出部１１７および第二のＡｌ膜露出部１１９の平面形状はともに矩形であり、それぞれ、図１に示した半導体装置１００中の打ち分けマーク１２０のＡｌ膜露出部１０７と同じ形状となっている。
このように、二つのＡｌ膜露出部を中心線Ｐ−Ｐ’の両側に一つずつ配置した平面形状の打ち分けマーク１４０を設けることにより、ボンディングパッド１１０におけるプロービング傷１１１形成領域とボンディング領域１１３との境界Ｑ−Ｑ’を第一のＡｌ膜露出部１１７の一辺により認識可能となるのに加えて、さらに、ボンディングパッド１１０に隣接して設けられたボンディングパッド１１２におけるプロービング傷１１１形成領域とボンディング領域１１３との境界Ｒ−Ｒ’を第二のＡｌ膜露出部１１９の一辺により認識することができる。このため、中心線Ｐ−Ｐ’に対して千鳥状にプロービングを行う際にも、プロービング傷１１１がボンディング領域１１３内に侵入することを抑制し、製造安定性を向上させることができる。また、打ち分けマーク１４０も、図１に示した打ち分けマーク１２０等と同様に、ボンディングパッド１１０およびボンディングパッド１１２から離隔して設けられているため、第一の実施形態と同様の効果が得られる。
また、半導体装置１５０においては、一つの境界に対して一つのＡｌ膜露出部が対応しているため、図７を参照して後述する構成に比べて、ポリイミド膜１０５の開口部の形成領域の大きさをさらに充分に確保することができる。このため、ポリイミド膜１０５への開口部の形成をより一層安定的に行うことが可能な構成となっている。
また、半導体装置１５０においては、打ち分けマーク１４０の形成領域の長さ（Ｐ−Ｐ’）方向の全体にわたって第一のＡｌ膜露出部１１７と第二のＡｌ膜露出部１１９とを設けることができるため、図８および図９を参照して後述する構成に比べて、プロービング傷１１１形成領域とボンディング領域１１３との境界をさらに検知しやすい構成となっている。
図６においては、一つのボンディングパッド中に二つのＡｌ膜の露出領域が設けられている構成について説明したが、一つのボンディングパッド中のＡｌ膜の露出領域を一つとした場合にも、ボンディングパッド１１０の境界を複数示す構成とすることができる。図７および図９はこのような半導体装置の構成を示す平面図である。
図７に示した半導体装置１６０では、打ち分けマーク１２４が矩形の平面形状を有し、境界Ｑ−Ｑ’上に打ち分けマーク１２４の一辺が配置されるとともに、境界Ｒ−Ｒ’上に他の一辺が配置されている。打ち分けマーク１２４の対向する二辺により境界Ｑ−Ｑ’と境界Ｒ−Ｒ’とが示され、これらが識別可能となるように構成されているため、図６に示した半導体装置１５０と同様の効果が得られる。また、半導体装置１５０に比べて打ち分けマーク１２４の構成をさらに簡素化することができる。
また、図６では、中心線Ｐ−Ｐ’と垂直な直線上に第一のＡｌ膜露出部１１７と第二のＡｌ膜露出部１１９とが並んで配置された構成を例示したが、中心線Ｐ−Ｐ’と垂直な直線に対して第一のＡｌ膜露出部１１７と第二のＡｌ膜露出部１１９とを斜めに配置してもよい。
図８は、このようなボンディングパッドを有する半導体装置の構成を示す平面図である。図８に示した半導体装置１７０の基本構成は図６に示した半導体装置１５０と同様であるが、打ち分けマーク１４２において、第一のＡｌ膜露出部１１７と第二のＡｌ膜露出部１１９とが斜めに配置されている点が異なる。この構成では、第一のＡｌ膜露出部１１７の端部と第二のＡｌ膜露出部１１９の端部との間の最小距離が、図６に示した半導体装置１５０の打ち分けマーク１４０よりも大きくなっている。このため、ポリイミド膜１０５の開口部の形成をより一層安定的に行うことが可能である。
また、図７を参照して前述した一つの打ち分けマークを用いる構成の場合にも、境界Ｑ−Ｑ’を示す直線領域と境界Ｒ−Ｒ’を示す直線領域とを斜めに配置することができる。図９は、このような半導体装置の構成を示す平面図である。
図９に示した半導体装置１８０は、一つの打ち分けマーク１２６内に一つのＡｌ膜露出部１０７が設けられ、Ａｌ膜露出部１０７の外周縁に階段状の段差が設けられた平面形状となっている。この階段部が、境界Ｑ−Ｑ’および境界Ｒ−Ｒ’を示す構成となっている。こうすることにより、図７に示した半導体装置１６０における打ち分けマーク１２４よりも、Ａｌ膜露出部１０７の面積をさらに充分に大きくすることができる。このため、ポリイミド膜１０５の開口部の形成時の製造安定性をさらに向上させることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態においては、ボンディングパッド１１０および打ち分けマーク上に設けられたパッシベーション膜がポリイミド膜１０５である場合を例に説明したが、パッシベーション膜を、ポリイミド膜等の有機絶縁膜に代えて、ＳｉＯ2膜等の酸化膜や、ＳｉＮ膜等の窒化膜としてもよい。また、パッシベーション膜は単層であってもよいし、複数の膜が積層されてなる積層膜であってもよい。以上の実施形態においては、ボンディングパッド１１０から離隔して打ち分けマークが設けられるため、これらのパッシベーション膜を用いる場合にも、製造安定性に優れた構成となっている。
また、打ち分けマークおよびボンディングパッド１１０を構成する導電膜は、Ａｌ膜には限られず、他に、たとえばＡｕ膜やＣｕ膜等の金属膜とすることもできる。
また、以上においては、Ａｌ膜形成領域１０８の一部をポリイミド膜１０５が被覆しており、ポリイミド膜１０５の開口部の輪郭が打ち分けマークの輪郭である場合を例に説明したが、Ａｌ膜形成領域１０８の全面が露出しており、Ａｌ膜形成領域１０８の輪郭が打ち分けマークの輪郭である構成としてもよい。
また、以上においては、打ち分けマークの平面形状が矩形である場合を中心に説明したが、打ち分けマークの形状は、矩形や図９に示した形状のように直線領域を有する形状には限られない。たとえば、図１に示した半導体装置１００において、打ち分けマーク１２０の形状を、プロービング傷１１１の幅と同じ幅の楕円形とし、楕円の長径についての接線の延長線上にプロービング傷１１１形成領域とボンディング領域１１３との境界が位置するように構成してもよい。打ち分けマークの平面形状を、矩形や図９に示した形状のように直線領域を有する形状とすることにより、打ち分けマークの輪郭中の直線領域の延長線上に境界が位置するように配置することができるため、境界をより一層確実に検知可能な構成とすることができる。
本実施形態に係る半導体装置の構成を示す平面図である。 図１のＡ−Ａ’断面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。 本実施形態に係る半導体装置の構成を示す平面図である。
符号の説明
１００ 半導体装置
１０１ シリコン基板
１０３ 多層膜
１０５ ポリイミド膜
１０７ Ａｌ膜露出部
１０８ Ａｌ膜形成領域
１１０ ボンディングパッド
１１１ プロービング傷
１１２ ボンディングパッド
１１３ ボンディング領域
１１５ スクライブ中心
１１７ 第一のＡｌ膜露出部
１１９ 第二のＡｌ膜露出部
１２０ 打ち分けマーク
１２２ 打ち分けマーク
１２４ 打ち分けマーク
１２６ 打ち分けマーク
１３０ 半導体装置
１４０ 打ち分けマーク
１４２ 打ち分けマーク
１５０ 半導体装置
１６０ 半導体装置
１７０ 半導体装置
１８０ 半導体装置

Claims (10)

  1. 一つのパッド中にボンディング領域と試験用プローブ接触領域とを含むボンディングパッドと、
    前記ボンディングパッドから離隔して設けられて、前記ボンディング領域と前記試験用プローブ接触領域との境界を示すように構成されたエリア識別マークと、
    を有し、
    前記ボンディングパッドと、前記エリア識別マークとが、同一工程で同層に形成されるとともに、同一材料により構成されるとともに、
    前記エリア識別マークの占める領域の輪郭に基づいて、前記境界を検知することができるように構成されたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記エリア識別マークが、略矩形の平面形状を有し、
    前記矩形の一辺が、前記境界を示すことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記エリア識別マークの占める領域の幅が、前記ボンディング領域の幅または前記試験用プローブ接触領域の幅を示すことを特徴とする半導体装置。
  4. 請求項１乃至３いずれか１項に記載の半導体装置において、
    複数の前記ボンディングパッドを有し、
    一つの前記エリア識別マークが、複数の前記ボンディングパッドのそれぞれについて、前記境界を示すように構成されたことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    複数の前記ボンディングパッドが直線状に配置された列を有し、
    一つの前記列あたり少なくとも一つの前記エリア識別マークが設けられるとともに、一つの前記エリア識別マークが、一つの前記列を構成する前記ボンディングパッドの前記境界を示すことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記列の延在方向に沿って、前記ボンディング領域と前記試験用プローブ接触領域とが交互に配置されるとともに、
    一つの前記エリア識別マークが、前記列を構成する一の前記ボンディングパッドの前記境界と、前記一のボンディングパッドに隣接する他のボンディングパッドの前記境界とを示すように構成されたことを特徴とする半導体装置。
  7. 請求項１乃至６いずれか１項に記載の半導体装置において、
    半導体基板と、
    前記半導体基板の上部に設けられるとともに、所定の領域に開口部が設けられた有機樹脂からなる保護膜と、
    をさらに有し、
    前記開口部の輪郭が前記エリア識別マークの輪郭を構成していることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、前記有機樹脂がポリイミドであることを特徴とする半導体装置。
  9. 請求項７に記載の半導体装置において、前記有機樹脂がポリパラフェニレンベンズオキサゾールであることを特徴とする半導体装置。
  10. 請求項１乃至９いずれか１項に記載の半導体装置を準備する工程と、
    前記エリア識別マークにより前記境界を検知し、検知された前記境界に基づき前記試験用プローブ接触領域に試験用プローブを接触させる工程と、
    試験用プローブを接触させる前記工程の後、検知された前記境界に基づき前記ボンディング領域に外部接続用導体を接合させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2005031999A 2005-02-08 2005-02-08 半導体装置およびその製造方法 Active JP4585327B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005031999A JP4585327B2 (ja) 2005-02-08 2005-02-08 半導体装置およびその製造方法
US11/342,527 US7294930B2 (en) 2005-02-08 2006-01-31 Semiconductor device and manufacturing process therefor
CNB2006100064634A CN100426497C (zh) 2005-02-08 2006-02-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005031999A JP4585327B2 (ja) 2005-02-08 2005-02-08 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2006222147A JP2006222147A (ja) 2006-08-24
JP2006222147A5 JP2006222147A5 (ja) 2007-12-27
JP4585327B2 true JP4585327B2 (ja) 2010-11-24

Family

ID=36911737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005031999A Active JP4585327B2 (ja) 2005-02-08 2005-02-08 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7294930B2 (ja)
JP (1) JP4585327B2 (ja)
CN (1) CN100426497C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148825B2 (ja) * 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP4930322B2 (ja) 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置
JP5027605B2 (ja) * 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
JP5323406B2 (ja) * 2008-06-24 2013-10-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5318055B2 (ja) 2010-09-22 2013-10-16 株式会社東芝 半導体装置、及び半導体装置の製造方法
DE102011004106A1 (de) * 2010-12-28 2012-06-28 Robert Bosch Gmbh Leiterplatte, Verfahren zum Herstellen einer Leiterplatte und Prüfvorrichtung zum Prüfen einer Leiterplatte
JP6348009B2 (ja) * 2014-07-15 2018-06-27 ラピスセミコンダクタ株式会社 半導体装置
CN106783802A (zh) * 2016-11-22 2017-05-31 上海华力微电子有限公司 一种芯片中特定电路测试用微型衬垫结构及其制作方法
JP2021150307A (ja) * 2020-03-16 2021-09-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
CN117199054A (zh) * 2022-06-01 2023-12-08 长鑫存储技术有限公司 封装结构及其制作方法、半导体器件
CN118099133A (zh) * 2022-11-15 2024-05-28 长鑫存储技术有限公司 半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177066A (ja) * 1999-09-16 2001-06-29 Samsung Electronics Co Ltd 集積回路装置
JP2001176876A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 高耐圧半導体装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006210631A (ja) * 2005-01-28 2006-08-10 Nec Electronics Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129432A (ja) * 1987-11-16 1989-05-22 Nec Corp 集積回路
JPH04215450A (ja) * 1990-12-14 1992-08-06 Mitsubishi Electric Corp 半導体集積回路装置
JPH08115958A (ja) * 1994-08-24 1996-05-07 Nec Corp 半導体装置
JPH09213757A (ja) * 1996-02-07 1997-08-15 Kawasaki Steel Corp ウエハプローブ容易化方法
JP3843624B2 (ja) * 1998-11-27 2006-11-08 松下電器産業株式会社 半導体集積回路装置及び半導体集積回路装置の組立方法
US6563226B2 (en) * 2001-05-23 2003-05-13 Motorola, Inc. Bonding pad
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
US6765228B2 (en) * 2002-10-11 2004-07-20 Taiwan Semiconductor Maunfacturing Co., Ltd. Bonding pad with separate bonding and probing areas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177066A (ja) * 1999-09-16 2001-06-29 Samsung Electronics Co Ltd 集積回路装置
JP2001176876A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 高耐圧半導体装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006210631A (ja) * 2005-01-28 2006-08-10 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US7294930B2 (en) 2007-11-13
US20060186405A1 (en) 2006-08-24
CN100426497C (zh) 2008-10-15
CN1819168A (zh) 2006-08-16
JP2006222147A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
JP4585327B2 (ja) 半導体装置およびその製造方法
KR100721739B1 (ko) 반도체 장치, 이를 테스트하는 방법과 장치, 및 반도체장치를 제조하는 방법
US8508055B2 (en) Semiconductor device and manufacturing method thereof
JP4803966B2 (ja) 半導体装置
JP4372785B2 (ja) 半導体集積回路装置の製造方法
JP2006210631A (ja) 半導体装置
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
JP4010244B2 (ja) 表面実装型パッケージ
KR101576955B1 (ko) 본딩 패드를 구비한 반도체 장치 및 이를 포함하는 반도체 패키지
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
JP4746609B2 (ja) 半導体装置及びその製造方法
JP5027605B2 (ja) 半導体装置
JP4820602B2 (ja) 半導体装置
US8492763B2 (en) Semiconductor device including an edge seal and plural pad pieces
KR100727490B1 (ko) 본딩 영역과 프로빙 영역을 구분하기 위한 식별표시가구비된 반도체 장치 및 그 제조방법
JP4914734B2 (ja) 半導体装置
TWI745829B (zh) 半導體裝置及針痕偏移檢測方法
US20230163015A1 (en) Semiconductor wafer and method for manufacturing semiconductor wafer
US20100270672A1 (en) Semiconductor device
KR101126062B1 (ko) 반도체 장치 및 반도체 장치의 전기적 특성의 검사 방법
JP5300928B2 (ja) 半導体装置
KR20070015222A (ko) 반도체 집적회로장치의 제조방법
JP2012033822A (ja) 半導体装置及びその製造方法
JP2011171661A (ja) 半導体素子及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Ref document number: 4585327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350