JP4746609B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4746609B2 JP4746609B2 JP2007507993A JP2007507993A JP4746609B2 JP 4746609 B2 JP4746609 B2 JP 4746609B2 JP 2007507993 A JP2007507993 A JP 2007507993A JP 2007507993 A JP2007507993 A JP 2007507993A JP 4746609 B2 JP4746609 B2 JP 4746609B2
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- semiconductor device
- region
- layers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
L1:250(nm)=L2:x1(nm)
L1:250(nm)=L3:x2(nm)
L1:250(nm)=L4:x3(nm)
L1:250(nm)=L5:x4(nm)
Claims (10)
- 半導体集積回路が形成された回路領域と、
2以上のモニタ領域と、
を有し、
前記2以上のモニタ領域の各々は、前記半導体集積回路を構成する2以上の層と同時に形成された2以上の層毎に、互いに離間して配置された2以上の同一溝形状のモニタパターンを有し、
前記モニタパターンは、前記2以上のモニタ領域が設けられた半導体基板の表面に平行な特定の一方向に延びていることを特徴とする半導体装置。 - 前記モニタ領域の各々は、前記2以上の層毎に、少なくとも5以上の同一溝形状のモニタパターンを有することを特徴とする請求項1に記載の半導体装置。
- 前記モニタ領域の各々において、前記2以上の層の間で、前記モニタパターンが平面視で互いに重なり合うことを特徴とする請求項1又は2に記載の半導体装置。
- 前記半導体集積回路内に形成されたコンタクトホールと同時に形成された前記モニタパターンが溝形状であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記5以上のモニタパターンは、互いに一定間隔で配置されていることを特徴とする請求項2に記載の半導体装置。
- 前記モニタ領域の各々の位置を示す2以上の識別標識を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記2以上の層は、前記半導体集積回路を構成する全ての層に対応して形成されていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 半導体基板を、回路領域とモニタ領域とに区画した上で、前記回路領域内に半導体集積回路を構成する第1の層を形成すると共に、前記モニタ領域内に第1のモニタ層を形成する工程と、
前記第1の層の上又は上方に前記半導体集積回路を構成する第2の層を形成すると共に、前記第1のモニタ層の上又は上方に第2のモニタ層を形成する工程と、
を有し、
前記第1及び第2のモニタ層の各々に、互いに離間して配置された2以上の同一溝形状のモニタパターンを形成し、
前記モニタパターンは、前記半導体基板の表面に平行な特定の一方向に延びていることを特徴とする半導体装置の製造方法。 - 前記モニタ層の各々に、少なくとも5以上の同一溝形状のモニタパターンを形成することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記モニタ領域内に形成する全てのモニタパターンを、互いに同一の方向に延びるものとすることを特徴とする請求項9に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/004692 WO2006098023A1 (ja) | 2005-03-16 | 2005-03-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006098023A1 JPWO2006098023A1 (ja) | 2008-08-21 |
JP4746609B2 true JP4746609B2 (ja) | 2011-08-10 |
Family
ID=36991383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007507993A Expired - Fee Related JP4746609B2 (ja) | 2005-03-16 | 2005-03-16 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8334533B2 (ja) |
JP (1) | JP4746609B2 (ja) |
CN (1) | CN101142668A (ja) |
WO (1) | WO2006098023A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719005B2 (en) * | 2007-02-07 | 2010-05-18 | International Buriness Machines Corporation | Structure and method for monitoring and characterizing pattern density dependence on thermal absorption in a semiconductor manufacturing process |
JP5012360B2 (ja) * | 2007-09-21 | 2012-08-29 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法、並びにその設計方法 |
US20110108265A1 (en) * | 2009-11-12 | 2011-05-12 | Yaogen Ge | Articulated apparatus for handling a drilling tool |
JP7370182B2 (ja) * | 2019-07-08 | 2023-10-27 | エイブリック株式会社 | 半導体装置およびその検査方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100662A (ja) * | 2000-09-22 | 2002-04-05 | Oki Electric Ind Co Ltd | 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法 |
JP2003258051A (ja) * | 2002-03-04 | 2003-09-12 | Sharp Corp | 断面構造評価用素子群 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0658929B2 (ja) | 1983-10-13 | 1994-08-03 | セイコーエプソン株式会社 | プロセスモニタパターン |
JPS60109240A (ja) | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体装置およびその製造法 |
JPH01225138A (ja) | 1988-03-03 | 1989-09-08 | Ricoh Co Ltd | 半導体集積回路装置の短絡モニタ |
JP3284731B2 (ja) * | 1994-02-25 | 2002-05-20 | 松下電器産業株式会社 | 配線評価装置およびその使用方法 |
TW303982U (en) * | 1996-06-28 | 1997-04-21 | Winbond Electronics Corp | Structure of chip guard ring using contact via |
JP2000033207A (ja) | 1998-07-17 | 2000-02-02 | Nsk Warner Kk | 自動変速機用の流体フィルタ装置 |
JP2000216210A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electronics Industry Corp | 絶縁膜における段差埋め込み評価方法および評価構造 |
JP2000332077A (ja) | 1999-05-17 | 2000-11-30 | Sony Corp | 半導体集積回路の配線欠陥検査方法および構造 |
JP2001085480A (ja) * | 1999-09-10 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置および半導体集積回路装置の製造方法 |
KR20010036751A (ko) | 1999-10-11 | 2001-05-07 | 윤종용 | 반도체 장치의 테스트 소자 그룹 형성 방법 |
JP2002217258A (ja) * | 2001-01-22 | 2002-08-02 | Hitachi Ltd | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 |
US6638863B2 (en) | 2001-04-24 | 2003-10-28 | Acm Research, Inc. | Electropolishing metal layers on wafers having trenches or vias with dummy structures |
US7256079B2 (en) * | 2002-12-16 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program |
-
2005
- 2005-03-16 WO PCT/JP2005/004692 patent/WO2006098023A1/ja not_active Application Discontinuation
- 2005-03-16 CN CNA2005800490705A patent/CN101142668A/zh active Pending
- 2005-03-16 JP JP2007507993A patent/JP4746609B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-14 US US11/855,482 patent/US8334533B2/en active Active
-
2012
- 2012-11-20 US US13/682,324 patent/US8673657B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100662A (ja) * | 2000-09-22 | 2002-04-05 | Oki Electric Ind Co Ltd | 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法 |
JP2003258051A (ja) * | 2002-03-04 | 2003-09-12 | Sharp Corp | 断面構造評価用素子群 |
Also Published As
Publication number | Publication date |
---|---|
CN101142668A (zh) | 2008-03-12 |
WO2006098023A1 (ja) | 2006-09-21 |
US20130078803A1 (en) | 2013-03-28 |
JPWO2006098023A1 (ja) | 2008-08-21 |
US20080001147A1 (en) | 2008-01-03 |
US8334533B2 (en) | 2012-12-18 |
US8673657B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737922B2 (ja) | 半導体デバイスの製造方法 | |
JP4472232B2 (ja) | 半導体装置の製造方法 | |
KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
JP2008218921A (ja) | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 | |
CN205723527U (zh) | 可靠性测试结构 | |
JP4679299B2 (ja) | 検査方法、検査装置および半導体装置の製造方法 | |
JP5123559B2 (ja) | 半導体装置およびその製造方法 | |
US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
KR20070110306A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5781819B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009251455A (ja) | アライメントマーク及びアライメント方法 | |
KR100787745B1 (ko) | 반도체 제조용 pcm 테스트 패턴 | |
TWI745829B (zh) | 半導體裝置及針痕偏移檢測方法 | |
US20150262896A1 (en) | Evaluation element and wafer | |
JP2006344635A (ja) | 評価用半導体装置 | |
JP2006269478A (ja) | 半導体装置及びその製造方法 | |
JP3707450B2 (ja) | 半導体装置の製造工程管理方法 | |
JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
JP2006165222A (ja) | 配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置 | |
JP2014049471A (ja) | 半導体装置およびその試験方法並びに製造方法 | |
JP2005064360A (ja) | 半導体評価装置及び評価方法 | |
JP2007116041A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005210029A (ja) | 半導体基板 | |
JP2008060213A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4746609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |