JPS60109240A - 半導体装置およびその製造法 - Google Patents

半導体装置およびその製造法

Info

Publication number
JPS60109240A
JPS60109240A JP21615983A JP21615983A JPS60109240A JP S60109240 A JPS60109240 A JP S60109240A JP 21615983 A JP21615983 A JP 21615983A JP 21615983 A JP21615983 A JP 21615983A JP S60109240 A JPS60109240 A JP S60109240A
Authority
JP
Japan
Prior art keywords
pattern
hole
wiring
check
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21615983A
Other languages
English (en)
Inventor
Tatsutoshi Takagi
高木 辰逸
Hide Inaba
稲葉 秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21615983A priority Critical patent/JPS60109240A/ja
Publication of JPS60109240A publication Critical patent/JPS60109240A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置およびその製造法、特に多層配線構
造を有する半導体装置において、層間絶縁膜の透孔と配
線との重なり合い状態をチェックする技術に関する。
〔背景技術〕。
IO,LS’J尋の半導体装置の高密化に伴って、2層
以上のアルミニウム配置!1liIを有する多層配線構
造において層間絶縁膜の透孔(スルーホール)と第2層
配線によりて生じる「目あき」による断線や接近してな
らぶ2つの第1層配線の間に透孔が入りこむことによる
短絡等の問題がある。
このため、本願発明者においては、本体の配線や透孔に
対応させてチェック用パターンをつくりこれにより配線
と透孔のずれをチェックすることを提案した。しかし、
とのチーツタ用パターンを用いた場合に前記問題が全文
確実に解決されたとはいいがたいということが本発明者
によってあきらかとされた。
本願発明者においては、多層配線構造における上下のア
ルミニウム配線の間に介在させる層間絶縁膜に高耐熱性
有機物であるポリイミド系樹脂を用いている。このポリ
イミド系樹脂は液状体を回転塗布等の方法により被膜形
成するものであり、下地酸化膜や配線によって生ずる凹
凸を上面で平坦化する特徴をもっ1いる。しかしこのポ
リイミド系樹脂の眉間絶縁膜に透孔をあけてチェックパ
ターンとするとぎ、ポリイミド系樹脂膜の厚さが場所に
よって変っており、’−:A透孔側面は30゜〜45°
の傾斜面をもつためにチェックパターンとする透孔の寸
法が変ってきてチェックの基準としては問題があすると
辻・うことか発明者によってあきらかとされた。
〔発明の目的〕
本発明は上述した問題を解決したものであり、その目的
とするところは、多層配線構造を有する半導体装置の配
線層と透孔との相互位置をチェックするためのチェック
パターンの形成に当たってチェック用透孔の加工性の最
悪条件を作り出して透孔チェックを確実なものとするこ
とにある。
本発明の前記ならびにそのほかの目的と新規な特徴は1
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
ヲ簡単に説明すれば、下記のとおりである。
すなわち半導体基体上に第1層アルミニウム配線、層間
絶縁膜及び第2層アルミニウム配線!形成し、層間絶縁
膜に開けた透孔(スルーホール)を通して第1層アルミ
ニウム配線と第2層アルミニウム配線とを接続するに肖
たって、同じチップ内または同じウェハの他のチップ内
に本体の透孔パターンに対応するチェック用透孔パター
ンと、本体の第1層及び第2層アルミニウム配線パター
ンに対応するチェック用配線パターンを形成し、このう
ち上記チェック用透孔パターンが最も大きい径をもって
加工される条件をもつように位置せしめ、アルミニウム
配線形成後のベレット外観チェック用透孔パターンとチ
ェック用配線パターンのずれを観察することにより本体
の透孔とアルミニウム配線のパターンのずれを調べるよ
うにして前記目的を達成させるものである。
「端1幽侑11 ) 第1図は多層配線構造であって上下のアルミニウム配線
の接続構造の一例を断面図により示す。
1はシリコン半導体基体、2は下地絶縁膜でシリコン酸
化物(Sin、)等からなる。3は第1層アルミニウム
配線、4は層間絶縁膜でポリイミド系樹脂等からなる。
5は層間絶縁膜4に開けた透孔(スルーホール)である
。6は第2層アルミニウム配線で透孔5全通して第1層
アルミニウム配線に接続される。
第2図において(1)は第1図に対応する平面図であっ
て第1層アルミニウム配線3は破線で示される。このよ
うな2層配線構造において、第2層アルミニウム配線6
が第2図本体パターンにおける透孔からの距離4以上に
右側にずれる場合忙透孔を通して第4層アルミニウム配
線が露出丁や「目あき」を生じ、第2層アルミニウム配
線形成のためのエッチ時に目あき部分が侵されて断I!
を生じることになる。したがって本体パターンとならぶ
同じウェハ上のチェック用パターンIIヲ形成fムーと
のチェック用パターン番士−遺石、5に対区する透孔チ
ェック用パターン7と、この透孔チェック用パターン7
の左右方向及び前後方向忙一定の(例えばりオーバーラ
ツプSVもつ配線チェックパターン8とからなるもので
ある。2層配線構造(I)において透孔に対し第2層配
線が4以上ずれて目あぎがあることがわかる。
第3図は上記したチェックパターンを設けるべき位置を
断面図により示すもので、同図(a)は本発明を適用し
た場合の正常な位置を示す実施例である。(b)は本発
明を適用しない場合の例である。本発明においてチェッ
クパターンである透孔パターンが最も大きい径tもって
加工される条件をもつ位置、例えば第3図(a)に示さ
れるように半導体基体1の下地絶縁膜2と眉間絶縁M4
が重なる厚く平坦な部分に透孔パターン7がくるように
位置させる。このような平坦な部分を有する位置として
は例えば基体表面において素子の形成されないフィール
ド部などが利用できる。
第4図の(alは本発明を適用した場合のチェックパタ
ーンの平面図であり、第5図は透孔に対して配線が11
ずれた場合(11〉〕)に「目あき」部9が露出した形
態を示すものである。
第3図(b)はチェックパターンにおいて本発明を適用
しない場合の例を示すものであり、例えば半導体基体表
面でベース拡散やエミッタ拡散を行った部分では厚い下
地絶縁膜2が取り除かれ薄い絶縁膜10で覆われた谷間
部となり、この上にポリイミド系樹脂等を塗布して層間
絶縁膜を形成した場合に表面が平坦化(ポリイミド層厚
さ21.7μm)するため、この谷間の部分だけポリイ
ミド層が厚く(厚さ2.4μm)形成される。このポリ
イミド層の厚い部分にチェックパターン用の透孔11を
形成した場合に透孔は30〜45°の傾斜をもつことが
ら透孔の上記の径11a(例えば7μm)に比して底部
の径11b(4μm)が小さく形成される。第4図0)
lは第3図(alに対応する平面図である。このような
チェックパターンにおいて二透孔と配線とのずれがあっ
た場合に、同じく11だゆずれたとしても透孔の径が小
さいために、第5図tb)に示すように目あぎが検出さ
れずチェックパターンとしての要tなさないことになる
〔実施例2〕 第6図は多層配線構造であって接近してならべた配線の
一万忙対し層間絶縁膜の透孔を設ける場合の一例を断面
図により示すものである。同図におい工1はシリコン半
導体基体、2は下地絶縁膜3a、3bは第1層アルミニ
ウム配線、(幅8μm、間隔5μm)4はポリイミド系
樹脂からなる層間絶縁膜、5は透孔(径7μm)、6は
第21iJフルミニウム配線で透孔5を通して一方の第
11配線3aに接続される。
第7図は第6図に対応する平面図である。同図において
第2層配線6は一点鎖線をもってあられしている。
第8図は上記多層配線構造において透孔5がずれて2つ
の配置1i13a、3b間を短絡させる場合の例を示す
。このような透孔のずれによる配線間短絡を防止するた
めに第9図、第10図に示すようなチェックパターンを
使用する。
第9図は上記チェックパターンの形成にあたって本発明
を適用した場合の実施例を示す。同図において1は半導
体基体、′2は厚く形成された下地絶縁膜で通常、フィ
ールド部と称される部分である。4はポリイミド系樹脂
よりなる層間絶縁膜である。12.13は配線用チェッ
クパターンで第1O図に示されるように配線間隔12に
対応する間隔を左右前後に連続的に設けた形状を有する
14は透孔用チェックパターンで配線間隔をチェックす
る4つの位置に設けられる。15は本発明を適用しない
場合の例であって透孔用チェックパターンの位置の層間
絶縁膜の厚くなった位置に設けた場合を示す。この場合
も第3図(b)で示したのと同様に透孔の径が小さくな
り、チェックパターンとしての機能が低下することは明
らかである。
〔効 果〕
以上実施例で説明した本発明によれば、下記の理由で前
記発明の目的が達成できる。
(1) チェック用透孔パターンが最も大きい径をもっ
て加工される条件tもつように位置せしめること、すな
わち透孔の加工性の最悪条件をつくり出して透孔部のチ
ェックを行なうことにより、本体パターンの最悪条件に
おけるチェックパターンとして利用することができ、そ
の結果チェック時間の削減とチェックの確実性が得られ
る。
(2)透孔部の下地絶縁膜の膜厚が厚いほど透孔は大き
く加工されやすいから、チェック用透孔パターンがもっ
とも大きい径tもり℃加工される条件として、半導体基
体上の下地絶縁膜と層間絶縁膜が重なる厚く平坦な部分
を選ぶことにより、チェックの確実性が保証される。な
お、上記の厚く平坦な絶縁膜部分は素子等の形成されな
いフィールド部であってチェックパターンを形成するの
に支障はない。
(3)層間絶縁膜としてポリイミド系樹脂を使用する場
合、下地の絶縁膜の厚さによって眉間絶縁膜の厚さが大
きく変化する。下地絶縁膜の膜厚が大きいほど透孔の径
が大きくなり、従って透孔チェックパターンの位置を選
ぶことによりて、顕著な効果がでてくる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが1本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、多層配線が
3層の場合においても本発明を適用することにより一同
様の効果が得られる。
層間絶縁膜はポリイミド系樹脂以外のものを使用する場
合においても本発明の適用により同様の効果が得られる
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の電極形
成技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば、配線基板における電極
形成技術などに適用できる。
本発明は少な(ともポリイミド系樹脂を層間絶縁膜とす
る配線を有する電極形成技術に適用できる。
【図面の簡単な説明】
第1図は2層配線構造の例を示す断面図である。 第2図(Il(II)は2層配線構造のパターンを示す
平面図で、このうち(I)はts1図に対応するもので
あり、(川)はチェックパターンを示す。 第3図(a)(b)はチェックパターンの断面図であっ
てこのうち1a)は本発明を適用した場合、(b)は本
発明を適用しない場合の例を示す。 第4図(al (blはチェックパターンを示す平面図
であって第3図(al (b)に対応する。 第5図(a)(b)はチェックパターンを示す平面図で
あって透孔と配線がずれた場合の例を示す。 第6図は接近してならべられた2つの配線を有する2層
配線構造の例を示す断面図である。 第7図は2層配線構造のパターンを示す平面図である。 第8図は同じく2層配線構造で配線と透孔がずれた場合
の例を示す平面図である。 第9図は本発明を適用してチェックパターンのれいを示
す断面図である。 第10図は第9図に対応するチェックパターンの平面図
で・ある。 1・・・半導体基体(シリコン)、2・・・下地絶縁膜
(Sin、)、3・・・第1層アルミニウム配線、4・
・・層間絶縁膜(ポリイミド系樹脂)、5・・・透孔、
6・・・第2層アルミニ1ウム配線、7・・・透孔チェ
ックパターン、8・・・配線チェックパターン、9・・
・目あき部、10・・・うすい絶縁膜、11・・・透孔
(チェックパター;>、 12.13・・・第1層アル
ミニウム配線(チェックパターン)、14・・・透孔(
チェックパターン)、15・・・透孔。 代理人 弁理士 高 橋 明 夫 、 ・ ジ 第 1 図 C 第 3 図 (A+ 第 6 図 第 7 図 第 9 図 第10図 /4

Claims (1)

  1. 【特許請求の範囲】 1、半導体薄板(ウェハ)の数箇所又は令チップ上に5
    層間絶縁膜に開ゆた透孔と配線のずれを判定する偽素子
    を具備することを特徴とする半導体装置。 2、前記偽素子は、チェック用透孔とチェック用配線と
    で形成され、上記チェック用透孔は、最も大きい径に加
    工される条件の位置に形成される特許請求の範囲第1項
    記載の半導体装置。 3、半導体基体上1fC@1ffJアルミニウム配線、
    1間絶縁膜及び第2層アルミニウム配線を形成し。 層間絶縁膜に開けた透孔(スルーホール)を通して第4
    層アルミニウム配線と第2層アルミニウム配線とt接続
    する九当たって、同じチップ内または同じウェハの他の
    チップ内に本体の透孔パターンに対応するチェック用透
    孔パターンと1本体の第1層及び第2層アルミニウム配
    線パターンに対応するチェック用配線パターンを形成し
    、このうち上記チェック用透孔パターンが最も大きい径
    をもって加工される条件をもつように位置せしめ。 アルきニウム配線形成後のペレット外観チェック用透孔
    パターンとチェック用配線パターンのずれを観察するこ
    とにより本体の透屁とプルミニラム配線のパターンのず
    れを調べることを特徴とする半導体装置の製造法。 4、上記チェック用透孔パターンがもつとも大きい径を
    もって加工される条件として、半導体基体上の下地絶縁
    膜と層間絶縁膜が重なる平坦な部分を選ぶ特許請求の範
    囲第3項に記載の半導体装置の製造法。 5、層間絶縁膜としてポリイミド系樹脂が使用される特
    許請求の範囲第3項記載の半導体装置の製造法。
JP21615983A 1983-11-18 1983-11-18 半導体装置およびその製造法 Pending JPS60109240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21615983A JPS60109240A (ja) 1983-11-18 1983-11-18 半導体装置およびその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21615983A JPS60109240A (ja) 1983-11-18 1983-11-18 半導体装置およびその製造法

Publications (1)

Publication Number Publication Date
JPS60109240A true JPS60109240A (ja) 1985-06-14

Family

ID=16684215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21615983A Pending JPS60109240A (ja) 1983-11-18 1983-11-18 半導体装置およびその製造法

Country Status (1)

Country Link
JP (1) JPS60109240A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334353A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置
US6582976B2 (en) 2001-10-11 2003-06-24 Fujitsu Limited Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by the method
US8334533B2 (en) 2005-03-16 2012-12-18 Fujitsu Semiconductor Limited Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334353A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置
US6582976B2 (en) 2001-10-11 2003-06-24 Fujitsu Limited Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by the method
US7211448B2 (en) 2001-10-11 2007-05-01 Fujitsu Limited Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by method
US8334533B2 (en) 2005-03-16 2012-12-18 Fujitsu Semiconductor Limited Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
US8673657B2 (en) 2005-03-16 2014-03-18 Fujitsu Semiconductor Limited Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US12009350B2 (en) Semiconductor package and method of fabricating the same
JP2008311504A (ja) 半導体集積回路
JPH01280337A (ja) 半導体集積回路装置
US6831233B2 (en) Chip package with degassing holes
KR102372355B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JPS60119749A (ja) 多層配線部材
JPH0644593B2 (ja) 半導体集積回路装置
JPH0423495A (ja) 多層配線基板
JPH0338043A (ja) 半導体集積回路装置
JPS60109240A (ja) 半導体装置およびその製造法
US6989583B2 (en) Semiconductor device
JPH0677315A (ja) 半導体装置
JPH061795B2 (ja) 多層配線構造体
US20070267730A1 (en) Wafer level semiconductor chip packages and methods of making the same
JP3243993U (ja) 回路基板
JP3124085B2 (ja) 半導体装置
JPS6058640A (ja) 半導体装置およびその製造方法
KR100368090B1 (ko) 비감광성폴리이미드수지절연막의콘택홀형성방법
JPS6180836A (ja) 多層配線を有する半導体装置
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
JP2800525B2 (ja) 半導体装置
JPH0268952A (ja) 半導体装置及びその製造方法
JPS60124950A (ja) 多層配線構造を有する半導体装置
KR0135254B1 (ko) 반도체 소자의 배선층 상호 연결방법
JPH03293728A (ja) 半導体装置