JPH01280337A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH01280337A
JPH01280337A JP63110993A JP11099388A JPH01280337A JP H01280337 A JPH01280337 A JP H01280337A JP 63110993 A JP63110993 A JP 63110993A JP 11099388 A JP11099388 A JP 11099388A JP H01280337 A JPH01280337 A JP H01280337A
Authority
JP
Japan
Prior art keywords
pattern
metal wiring
insulating film
bonding pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63110993A
Other languages
English (en)
Other versions
JPH0797602B2 (ja
Inventor
Tsutomu Tashiro
勉 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63110993A priority Critical patent/JPH0797602B2/ja
Priority to EP89107937A priority patent/EP0340727B1/en
Priority to DE68918983T priority patent/DE68918983T2/de
Publication of JPH01280337A publication Critical patent/JPH01280337A/ja
Priority to US07/492,415 priority patent/US5124781A/en
Publication of JPH0797602B2 publication Critical patent/JPH0797602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に有機塗布膜を
層間膜に使用する多層金属配線構造の半導体集積回路装
置に関する。
〔従来の技術〕
従来、多層配線半導体集積回路装置の層間絶縁膜には、
無機膜または有機塗布膜が用いられ、その相互間はスル
ー・ホールで、また外部リードとはボンディング・パッ
ドを介してそれぞれ接続される。
第３図（ａ）および（ｂ）は従来用いられる最も一般的
な半導体集積回路装置におけるボンディング・パッド部
の平面図およびそのＢ−Ｂ′断面図を示すもので、１は
シリコン基板、２はフィールド絶縁膜、３はフィールド
絶縁膜２上に形成された第１層のアルミ配線から成る約
１２０μｍ口の方形延在パターン、４は層間絶縁膜を形
成するプラズマ窒化膜、５はプラズマ窒化膜４に開孔さ
れた開口部、６は開口部４内に形成されたアルミ・ボン
ディング・パッドである。この例では第１層アルミ配線
３上からボンディング・パッド６がひき出されているが
、多層配線の場合であれば最上層アルミ配線の延在パタ
ーン上にこれと同一構造のボンディング・パッドが通常
形成される。
〔発明が解決しようとする課題〕噂 ところで、近年、多層金属配線を有する半導体集積回路
装置では、金属配線の層間膜に有機系の塗布膜を使用し
て、配線部を平坦化することが始められている。しかし
ながら、有機塗布膜を使用する半導体集積回路装置に上
述した従来構造のボンディング・パッドを設けると、ボ
ンディング組立時に加わるボンディングの圧力によって
パッド下部の有機塗布膜にクラックが入るとかまたは剥
離するなどの不良が多く発生するので、ボンディング・
パッド部ではこの有機系塗布膜を除去しておかなければ
ならないという不都合さがあり、また、有機系塗布膜の
場合では段差部が密に存在する配線部とボンディング・
パッドが形成されるチップ周辺部とでは、形成される膜
厚が大きく異なり、凡そ倍程度にもなるので、これに起
因して新たな問題点が生じている。すなわち、配線が狭
く書記線されたスルー・ホールを開孔すべき場所と、ボ
ンディング・パッドの開口部を開孔すべき場所の層間絶
縁膜の膜厚に大きな違いが生じており、仮りに、膜厚の
厚いボンディング・パッド部に合わせてスルー・ホール
の開孔を敢えて行なうと、内部のスルー・ホールの開口
部はオーバーエツチングの為大きくなりすぎてしまうの
で、配線相互間を接続するスルー・ホールとボンディン
グ・パッドの開口部を一つの工程で同時に形成するのが
著しく困難となる。すなわち、層間絶縁膜に有機塗布膜
を使用すると配線部を平坦化することはできるが半導体
集積回路装置の製造工程を極めて複雑化する欠点が新た
に生じる。
本発明の目的は、上記の情況に鑑み、内部の書記線部と
周辺部のボンディング・パッド部との間に有機塗布膜に
よる層間膜段差を生じることなき半導体集積回路装置を
提供することである。
〔課題を解決するための手段〕
本発明によれば、半導体集積回路装置は、半導体基板と
、前記半導体基板上に形成されるフィールド絶縁膜と、
前記フィールド絶縁股上にスルー・ホールを介し相互接
続されて形成される多層の内部金属配線パターンおよび
外部接続用のボンディング・パッド部と、前記多層の内
部金属配線パターン相互間を互いに絶縁分離する有機系
塗布膜の層間絶縁膜とを含んで成り、前記ボンディング
・パッド部は内部金属配線パターンとは互いに絶縁分離
され且つ該金属配線パターンの配線密度および配線幅に
対応してそれぞれ微細構造に形成される下部金属配線の
フィールド絶縁股上への延在パターンと、前記下部金属
配線の延在パターンを埋めるように形成される有機系塗
布膜の層間絶縁膜と、前記下部金属の延在パターンの表
面が露出する深さに開孔される有機系塗布膜の開口部と
、前記有機系塗布膜の開口部内に前記下部金属の延在パ
ターンと接して形成される上層金属配線の方形延在パタ
ーンとを備えて構成されることを含む。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）および（ｂ）は本発明を２Ｒ配線の半導体
集積回路装置に実施した場合の一実施例を示すポンディ
ングパッド部の平面図およびそのＡ−Ａ’断面図である
。本実施例によれば、２層配線半導体集積回路装置のボ
ンディング・パッド部は、シリコン基板１と、フィール
ド絶縁膜２と、フィールド絶縁膜２上に延在する複数個
の第１層アルミ配線の短冊形延在パターン１０と、この
第１層アルミ配線の短冊形延在パターン１０を埋めるよ
うに塗布形成されたポリイミド系樹脂膜７と、第１層ア
ルミ配線の短冊形延在パターン１０の表面が露出する深
さに開孔されたポリイミド系樹脂膜７の開口部８と、こ
のポリイミド果樹５脂膜の開口部８内に第１層アルミ配
線の短冊形延在パター１０と接して形成される第２層の
アルミ配線の方形延在パターン９とを含むにこで、第１
層アルミ配線の短冊形延在パターン１０の大きさ及び本
数は内部における第１Ｒアルミ配線パターンの線幅およ
び配線密度に応じて適宜選択され、例えば、８〜１２本
が１０μｍピッチ（線幅７μｍ２間隔３μｍ）で形成さ
れる。第１層アルミ配線の延在部がこのように微細な短
冊形状に形成されると、チップ内部の書記線上と周辺の
平坦部とにおけるポリイミド系樹脂の値布膜７の厚さは
ほぼ均一となり、微細配線上のスルー・ホールの開孔条
件とボンディング・パッド開口部８の開孔条件とを同一
に揃えることができるので、種類の異、なる開口部を一
つのエツチング工程で同時に形成することが可能となる
。また、第２層アルミ配線の方形延在パターン９の直下
にはポリイミド系樹脂膜７が存在しないので、ボンディ
ング工程の際、樹脂膜７にクラックが入ったり、剥離し
たすすることなどの不都合は生じない。
第２図は本発明を２層配線の半導体集積回路装置に実施
した場合の他の実施例を示すボンディング・パッド部の
平面図である。本実施例によれば、第１層アルミ配線の
延在パターンは、前実施例の短冊形に代えて更に細かい
例えば１０μｍピッチ、１９６個のサイの目状延在パタ
ーン１１に形成される。本実施例によれば、ボンディン
グ・パッドの開口部８と内部の第１層配線パターン上の
スルー・ホールの開口部に対する開孔条件を一層近ずけ
ることができるので、より大きな効果をあげることがで
きる。以上は２層配線の場合について説明したが、３層
以上の場合についても全く同じであり、ボンディング接
続すべき配線を除く下部配線の延在部は、ボンディング
・パッドの開口部内において、そｌれぞれの配線密度に
応じ短冊形またはサイの目などの微細パターンに形成さ
れる。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、ボンディ
ング・パッド部開口部内の下層金属配線をそれぞれの内
部配線パターンの線幅レベルに近い微細パターンを持つ
ように形成するので、内部配線部上とボンディング・パ
ッドを設けるべき周辺部上の有機塗布膜の膜厚を均一化
することができる。従って、内部配線上のｍｓ＋なスル
ー・ホールとボンディング・パッド開口部の開孔条件を
揃えることができ、一つのエツチング工程で同時に形成
することができるので、製造工程の短縮が可能となり、
またボンディングすべき配線下に有機塗布膜を有しない
構造をとり得るので、ボンディング工程における層間絶
縁膜のクラックまたは剥れ或いは上層配線の断切れ事故
等を発生することもない。従って、極めて信頼性の高い
半導体集積回路装置を実現することができる。
【図面の簡単な説明】
第１図（ａ）および（ｂ）は本発明を２層配線の半導体
集積回路装置に実施した場合の一実施例を示すボンディ
ング・パッド部の平面図およびそのＡ−Ａ’断面図、第
２図は本発明を２層配線の半導体集積回路装置に実施し
た場合の他の実施例を示すボンディング・パッド部の平
面図、第３図（ａ）および（ｂ）は従来用いられる最も
一般的な半導体集積回路装置におけるボンディング・パ
ッド部の平面図およびそのＢ−Ｂ’断面図である。 １・・・シリコン基板、２・・・フィールド絶縁膜、７
・・・ポリイミド系樹脂膜、８・・・ポリイミド系樹脂
膜の開口部、９・・・第２層アルミ配線の方形延在パタ
ーン、１０・・・第１層アルミ配線の短冊形延在パター
ン、１１・・・第１層アルミ配線のサイの目状延在パタ
ーン。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板と、前記半導体基板上に形成されるフィー
    ルド絶縁膜と、前記フィールド絶縁膜上にスルー・ホー
    ルを介し相互接続されて形成される多層の内部金属配線
    パターンおよび外部接続用のボンディング・パッド部と
    、前記多層の内部金属配線パターン相互間を互いに絶縁
    分離する有機系塗布膜の層間絶縁膜とを含んで成り、前
    記ボンディング・パッド部は内部金属配線パターンとは
    互いに絶縁分離され且つ該金属配線パターンの配線密度
    および配線幅に対応してそれぞれ微細構造に形成される
    下部金属配線のフィールド絶縁膜上への延在パターンと
    、前記下部金属配線の延在パターンを埋めるように形成
    される有機系塗布膜の層間絶縁膜と、前記下部金属の延
    在パターンの表面が露出する深さに開孔される有機系塗
    布膜の開口部と、前記有機系塗布膜の開口部内に前記下
    部金属の延在パターンと接して形成される上層金属配線
    の方形延在パターンとを備えて構成されることを特徴と
    する半導体集積回路装置。
JP63110993A 1988-05-06 1988-05-06 半導体集積回路装置 Expired - Lifetime JPH0797602B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63110993A JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置
EP89107937A EP0340727B1 (en) 1988-05-06 1989-05-02 Semiconductor device having organic film as interlayer insulating film for multilayer wirings
DE68918983T DE68918983T2 (de) 1988-05-06 1989-05-02 Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
US07/492,415 US5124781A (en) 1988-05-06 1990-03-06 Semiconductor device having organic film as interlayer insulating film for multilayer wirings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63110993A JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH01280337A true JPH01280337A (ja) 1989-11-10
JPH0797602B2 JPH0797602B2 (ja) 1995-10-18

Family

ID=14549680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63110993A Expired - Lifetime JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置

Country Status (4)

Country Link
US (1) US5124781A (ja)
EP (1) EP0340727B1 (ja)
JP (1) JPH0797602B2 (ja)
DE (1) DE68918983T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530697A (ja) * 2000-04-12 2003-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
KR100499281B1 (ko) * 2001-10-31 2005-07-04 샤프 가부시키가이샤 반도체장치, 그의 제조공정 및 그의 검사방법
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834841A (en) * 1990-09-28 1998-11-10 Kabushiki Kaisha Toshiba Semiconductor device enabling temperature control in the chip thereof
JPH05175191A (ja) * 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6879049B1 (en) * 1998-01-23 2005-04-12 Rohm Co., Ltd. Damascene interconnection and semiconductor device
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
EP1635399B1 (en) * 2004-09-08 2011-05-04 STMicroelectronics Srl Lateral MOS device and method of making the same
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
JP5090088B2 (ja) * 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239656A (ja) * 1985-04-16 1986-10-24 Citizen Watch Co Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
JPS5759339A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Semiconductor device
JPS58125847A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
US4451326A (en) * 1983-09-07 1984-05-29 Advanced Micro Devices, Inc. Method for interconnecting metallic layers
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
JPS6080264A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体装置
JPS60227469A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPS62298137A (ja) * 1986-06-17 1987-12-25 Nec Corp 半導体装置
JPS6341049A (ja) * 1986-08-05 1988-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヴアイア接続を有する多層回路
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239656A (ja) * 1985-04-16 1986-10-24 Citizen Watch Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530697A (ja) * 2000-04-12 2003-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
KR100499281B1 (ko) * 2001-10-31 2005-07-04 샤프 가부시키가이샤 반도체장치, 그의 제조공정 및 그의 검사방법
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US8178981B2 (en) 2004-02-26 2012-05-15 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
EP0340727A2 (en) 1989-11-08
DE68918983D1 (de) 1994-12-01
EP0340727B1 (en) 1994-10-26
DE68918983T2 (de) 1995-06-01
US5124781A (en) 1992-06-23
EP0340727A3 (en) 1990-12-19
JPH0797602B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
JPH01280337A (ja) 半導体集積回路装置
JPH0373136B2 (ja)
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JP2697592B2 (ja) 半導体装置のパッド構造
JPH0794549A (ja) ボンディングパッド及びその形成方法
JP3915670B2 (ja) 半導体装置およびその製造方法
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
JPH05183007A (ja) 半導体基板等のパッド構造
JPS6180836A (ja) 多層配線を有する半導体装置
JP2000357708A (ja) ボンディングパッド構造とその製法
JPS6079744A (ja) 半導体装置
JP2001007113A (ja) 半導体装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH02161755A (ja) 半導体装置
JPH06283611A (ja) 半導体集積回路
JPH07130787A (ja) 半導体装置のダミーパッド構造
JPH0340449A (ja) 集積回路を有する半導体装置
JP2551077B2 (ja) 半導体集積回路装置
JPH05243393A (ja) 集積回路
JPH05152382A (ja) 回路装置
JPH0193136A (ja) 半導体装置
JPH0115142B2 (ja)
JPH03293728A (ja) 半導体装置
JPS60124950A (ja) 多層配線構造を有する半導体装置