JP2005243907A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005243907A
JP2005243907A JP2004051486A JP2004051486A JP2005243907A JP 2005243907 A JP2005243907 A JP 2005243907A JP 2004051486 A JP2004051486 A JP 2004051486A JP 2004051486 A JP2004051486 A JP 2004051486A JP 2005243907 A JP2005243907 A JP 2005243907A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal
bonding pad
wiring layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004051486A
Other languages
English (en)
Inventor
Teruaki Kanzaki
照明 神崎
Yoshinobu Deguchi
善宣 出口
Kazunobu Miki
一伸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004051486A priority Critical patent/JP2005243907A/ja
Priority to JP2006510418A priority patent/JPWO2005083767A1/ja
Priority to CN2010101680019A priority patent/CN101819956B/zh
Priority to PCT/JP2005/002801 priority patent/WO2005083767A1/ja
Priority to KR1020067017116A priority patent/KR101127893B1/ko
Priority to CN2005800125504A priority patent/CN1947231B/zh
Priority to CN2008101815998A priority patent/CN101459172B/zh
Priority to US10/590,276 priority patent/US7701063B2/en
Priority to TW094105538A priority patent/TWI397135B/zh
Publication of JP2005243907A publication Critical patent/JP2005243907A/ja
Priority to US12/715,925 priority patent/US8178981B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】ボンディングパッドで発生する応力に対する強度を向上させる。
【解決手段】半導体チップ上に、ボンディングパッド１が複数個設けられる。それぞれのボンディングパッド１においては、最上層の配線層を用いて形成された第１メタル１１の下に、ライン状の第２メタル１２が複数個設けられる。ボンディングパッド１は、第２メタル１２の長手方向に並べて配設される。つまり、第２メタル１２の長手方向Ｌ１と、ボンディングパッド１の配列方向Ｌ２とが同じ方向になるように、ボンディングパッド１を並べて配設する。
【選択図】図７

Description

本発明は、ボンディングパッドを有する半導体装置の構造に関し、特に、プロービングやワイヤボンディングの際にボンディングパッドにかかる応力（ストレス）に対する強度を向上させるための技術に関するものである。
半導体チップの電気的試験（以下、単に「テスト」ともいう）におけるプロービングや、半導体装置の組立時におけるワイヤボンディングの際には、半導体チップ上面に形成されたボンディングパッドに機械的な応力が加わる。ボンディングパッドに加わる応力は、当該パッド下の層間絶縁膜にクラックを発生させ、ワイヤボンディング時のパッドはがれを引き起こす原因となっている。
そのため従来は、ボンディングパッドの下地にタングステンなどのメタル層を敷くことで、当該メタル層に応力を吸収させる手法がとられていた。通常、ボンディングパッドは最上の配線層（最上層配線層）を用いて形成され、下地のメタル層は上層配線層とその下の配線層（下層配線層）とを接続するためのビア（Ｖｉａ）を用いて形成される。即ち、下地メタル層の形成は、上層配線層と下層配線層とを接続するための本来のビアの形成と同じ工程で行われる。
下地メタル層の大きさは、ボンディングパッドの大きさと同じ程度にする必要があり、本来のビアに比較して極めて大口径になる。そのため、従来の半導体装置の製造工程では、大口径のビア（下地メタル層）と小口径のビア（本来のビア）とが同時に形成されるようになっていた。しかしながら、大口径のビアホールと小口径のビアホールとでは、エッチング速度が異なるので、大口径のビアホールと小口径のビアホールの両方で適切なエッチング量を得ることが困難であり、加工精度が低下してしまう。また、ビアホール内にメタルを堆積させる際、大口径のビアホールは小口径のものに比べてメタルが完全に埋まるまで長時間を要するため充分にメタルの膜厚を確保できず、それに起因して大口径のビアの上面はディッシングしやすい。つまり下地メタル層の上面の高さは不均一になるので、その上に形成するボンディングパッドの上面の高さを均一にすることが困難になってしまう。ボンディングパッドの上面の高さが不均一であると、確実なプロービングやワイヤボンディングが困難になり、半導体装置の信頼性が低下してしまう。
一方、ボンディングパッドの下地メタル層を、大口径のビアでなく、複数のライン状（長尺状）にして形成する技術が知られている（例えば特許文献１−３）。下地メタル層を複数のライン状にすると、上の問題は解決される。
特開２００２−１１０７３１号公報 特開平１０−１９９９２５号公報 特開平６−１９６５２５号公報
しかし、ボンディングパッドの下地メタル層を複数のライン状にして形成した場合、下地メタル層として大口径のビアを設けた場合と比較して、特定の方向からの応力に対して大きく強度が落ちることが懸念される。例えば特許文献１においては、下地メタル層の長手方向（ライン方向）と、プロービングの際のプローブの進入方向とが平面視で垂直になった場合（即ち、応力の印加方向が下地メタル層のラインに垂直である場合）に、ラインの側壁と層間膜との間よりクラックが生じやすいことが示されている。
ボンディングパッドにかかる外部からの応力により、その下の絶縁膜にクラックが生じてそれが配線にまで達すると、当該配線のメタルマイグレーション耐性が劣化してしまう。また、配線がボンディングパッドの下方を通るように配設されている構造は、比較的強度が弱く、クラックが発生し易くなる傾向にある。従って、クラックの発生を防止するには、ボンディングパッドの下方に不用意に配線を通さないことが望ましい。しかし、半導体装置を高集積化するためには、ボンディングパッドの下の領域をも有効利用する必要があり、ボンディングパッドの下方にも配線を配設することが余儀なくされている。
本発明は以上のような課題を解決するためになされたものであり、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。
本発明の第１の局面に係る半導体装置は、最上層配線層を用いて形成された第１メタルと、前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを複数個備える半導体装置であって、前記複数のボンディングパッドが、前記ライン状の第２メタルの長手方向に並べて配設されているものである。
本発明の第２の局面に係る半導体装置は、最上層配線層を用いて形成された第１メタルと、前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを備える半導体装置であって、前記複数の第２メタルが、前記第１メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接続しているものである。
本発明の第３の局面に係る半導体装置は、最上層配線層を用いて形成された第１メタルと、前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを備える半導体装置であって、当該半導体装置は、前記最上層配線層の１層下の第１下層配線層を有し、前記ボンディングパッドが、前記第２メタルの下に配置され、前記第１下層配線層表面のバリアメタルを用いて形成されたエッチングストッパを備えるものである。
本発明の第４の局面に係る半導体装置は、ボンディングパッドと、前記ボンディングパッドの下方を通る配線とを備える半導体装置であって、前記ボンディングパッドの下方の領域における前記配線上に、複数の所定形状の第４メタルを備えるものである。
本発明の第１の局面によれば、複数のボンディングパッドがライン状の第２メタルの長手方向に並べて配設されているので、チップの外側から進入してくるプローブやボンディングツール等を、その進入方向がボンディングパッドの第２メタルの長手方向に垂直になるようにして当接させやすくなる。第２メタル１２の幅と間隔を適切に調整することによって、クラックの発生を抑制でき、信頼性の高い半導体装置を形成することが可能になる。
本発明の第２の局面によれば、複数の第２メタルはその上部が互いに接続しているので、ボンディングパッドの強度の方向依存性が小さくなる。
本発明の第３の局面によれば、ボンディングパッドが、第２メタルの下に、第１下層配線層表面のバリアメタルを用いて形成されたエッチングストッパを備えるので、第２メタルによる強度向上の効果に加え、その形成工程の際に、第２メタルのためのビアホールの深さ適切にすることを容易に行うことができる。
本発明の第４の局面によれば、ボンディングパッドの下方の領域において、第２下層配線層による配線上に、複数の第４メタルを備えるので、当該第４メタルでボンディングパッドで発生した応力を吸収でき、ボンディングパッドの下の層間絶縁膜にクラックが発生することを抑制できる。従って、半導体装置の高集積化を図る目的でボンディングパッドの下方に配線を配設する場合にも、それによる強度の劣化を抑えることができる。
＜実施の形態１＞
図１〜図３は、本発明の実施の形態１に係る半導体装置のボンディングパッドの構造を示す図であり、図１はボンディングパッドの上面図、図２および図３はそれぞれ図１のＡ−Ａ線およびＢ−Ｂ線に沿った当該ボンディングパッドの断面図である。
これらの図に示すように、ボンディングパッド１は、第１層間絶縁膜２２の上の最上層配線層を用いて形成された第１メタル１１と、第１層間絶縁膜２２内に埋め込まれた下地メタル層としての第１メタル１１を有している。第２メタル１２は第１メタル１１の下に接続しており、互いに平行な複数のライン状のメタルにより構成されている。ボンディングパッド１はさらに、第２メタル１２の下に接続する第３メタル１３を有している。
第１メタル１１は、最上層配線層による本来の配線の一部として形成される。最上層配線層の上にはパッシベーション膜２１が設けられるが、ボンディングパッド１の上方は開口される。第３メタル１３は、最上層配線層の１層下の第１下層配線層を用いて形成されており、第２メタル１２は、最上層配線層と第１下層配線層とを接続するためのビア（コンタクトプラグ）を用いて形成されている。
また、当該半導体装置は、第１下層配線層よりも下層の第２下層配線層を有している。そしてボンディングパッド１の下方に、第２層間絶縁膜２３を介して、第２下層配線層を用いて形成された本来の配線１４が配設されている。配線１４は、ボンディングパッド１とは電気的に独立している。図２および図３には、説明の簡単のため第２下層配線は第１下層配線の１層下の配線層として描いているが、さらに下層の配線層であってもよい。以上の構造が、半導体基板２６上にフィールド酸化膜２５および第３層間絶縁膜２４を介して形成されている。なお、図１における参照符号「２」の要素は、ボンディングパッド１に当接するプローブの先端を示している。
第１メタル１１、第３メタル１３、配線１４の材料は、一般的な配線材料であり、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）およびそれらの合金（例えばＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等）などが挙げられる。第２メタル１２もまた一般的なビア材料であり、例えばタングステン（Ｗ）や銅およびその合金などが挙げられる。また、パッシベーション膜２１および第１〜第３層間絶縁膜２２，２３，２４の材料は、通常のシリコン酸化膜（ＳｉＯ2）が一般的であるが、その他にも、フッ素ドープシリコン酸化膜（ＦＳＧ）やシリコン酸窒化膜（ＳｉＯＣ）などの低誘電率絶縁膜（ｌｏｗ−ｋ膜）などでもよい。
上述したように、特許文献１には、ボンディングパッドの下地メタル層を複数のライン状にした場合、ボンディングパッドへの応力の印加方向が下地メタル層の長手方向（ライン方向）に平面視で垂直になるケースで、クラックが生じやすくなるという問題が報告されている。
本発明者は実験および応力シミュレーションにより、図１〜図３の構造を有するボンディングパッド１において、ライン状の第２メタル１２それぞれの幅および間隔を適切に設定すれば、その問題が解決されることを見出した。それどころか、応力の印加方向が第２メタル１２の長手方向に対して垂直に近くなると、第１層間絶縁膜２２および第２層間絶縁膜２３にクラックが生じにくくなり、下地メタル層として大口径のビアを設けた場合と同等の強度を得ることができるということも分かった。
具体的には、第２メタル１２の幅Ｗおよび間隔Ｄが、
Ｗ≦Ｄ≦２×Ｗ ・・・（１）
の関係を満たす場合に、上記の効果が得られた。ここで、図４は図２に示す領域Ｃの拡大断面図である。ビアホールは上方向からのエッチングにより形成されるため、その上部が底部よりも広く形成される傾向にある。そのため第２メタル１２は、図４の如くそれぞれが逆台形型に形成される。ビアホールの底部では比較的設計寸法に近い寸法で形成可能であるので、本明細書においては第２メタル１２の幅Ｗおよび間隔Ｄを、図４に示すように第２メタル１２の底部における寸法として定義している。
本実施の形態では、第２メタル１２の幅Ｗおよび間隔Ｄが式（１）の関係を満たすようにボンディングパッド１形成する。そして、当該ボンディングパッド１に印加される応力の方向が第２メタル１２の長手方向に対して平面視で垂直に近くなるようにする。それによって、第１層間絶縁膜２２および第２層間絶縁膜２３におけるクラック発生を抑制することができる。
なお、実際に形成される第２メタル１２の幅Ｗおよび間隔Ｄは、その設計寸法（第２メタル１２のパターニング時のマスク寸法）の幅Ｗ0および間隔Ｄ0と正確に等しくすることは困難であり、仕上がり寸法は設計寸法に対してある程度の誤差を有するのが通常である。例えば、エッチングの特性により、ライン状の第２メタル１２においては、その長さ方向の中央部は両端部よりも若干幅が広く形成される傾向にあり、全体を均一幅で形成することは困難である。そのため実験では、部分的に式（１）の関係を厳密に満たさないケースでも上記の効果が得られた可能性はあるが、少なくとも、第２メタル１２の設計寸法の幅Ｗ0および間隔Ｄ0が、
Ｗ0≦Ｄ0≦２×Ｗ0 ・・・（２）
の関係を満たす場合において、上記の効果が得られた。
ここで、半導体チップの電気的試験（テスト）に使用されるプローブ２について説明する。プローブ２の形状としては、図５（ａ）に示すようなボンディングパッド１の横方向から進入するカンチレバータイプのもの（以下「カンチレバープローブ」と称する）や、図５（ｂ）に示すように、ボンディングパッド１に対して垂直方向から進入するもの（以下「垂直プローブ」と称する）などがよく知られている。カンチレバープローブは、ボンディングパッド１に対して垂直方向Ｚに移動することによって第１メタル１１に当接するが、それによりボンディングパッド１に印加される応力は、垂直方向（Ｚ方向）の成分だけでなく、プローブ２の形状および弾性に起因する進入方向（Ｘ方向）の成分をも有する。従って、当該応力の方向Ｓは、図５（ａ）の如くボンディングパッド１の表面に対して斜め方向になる。
本実施の形態では、ボンディングパッド１に印加される応力の方向が第２メタル１２の長手方向に対して垂直に近くなるようにするので、プローブ２がカンチレバータイプである場合には、プローブ２の進入方向（Ｘ方向）を図１に示すように第２メタル１２の長手方向に垂直に近くする必要がある。
なお、垂直プローブを第１メタル１１に当接させる場合は、ボンディングパッド１に印加される応力の方向Ｓは図５（ｂ）の如く、ボンディングパッド１の垂直方向Ｚのみである。
図６は、上記実験およびシミュレーション結果を示す図である。実験およびシミュレーションのそれぞれにおいては、半導体チップの電気的試験（テスト）を想定し、ボンディングパッド１へのプロービング回数に対する第１層間絶縁膜２２および第２層間絶縁膜２３のクラック発生の有無を観察した。当該実験およびシミュレーションでは、ボンディングパッド１の強度における方向依存性を確めるために、当接させるプローブ２としてはカンチレバープローブを用いた。なお、図６に示している表は、具体的には第２メタル１２の設計寸法の幅Ｗ0を０．２８μｍ、間隔Ｄ0＝０．３６μｍとして形成した場合の実験およびシミュレーション結果である。表の縦方向にプロービング時のオーバードライブ量（ＯＤ量）、表の横方向にプロービング回数を示している。オーバードライブ量とは、プローブ２をボンディングパッド１の第１メタル１１に接触させた後の押し下げ量のことである。
図６に示すように、実施の形態１のボンディングパッド１においては、プローブ２の進入方向Ｘを第２メタル１２の長手方向に垂直にして当接させた場合に、従来のボンディングパッド構造（下地メタル層として大口径のビアを用いた構造）と同等の良好な結果が得られた。また、同図に示すように、実施の形態１のボンディングパッド１に対し、プローブ２の進入方向Ｘを第２メタル１２の長手方向に平行に当接させた場合でも、従来のボンディングパッド構造に近い結果が得られ、強度の方向依存性は小さいことが分かった。但し、長手方向に垂直して当接させた場合に比較すると若干強度落ちる。
この結果からも分かるように、本実施の形態のボンディングパッド１に対しては、プローブ２を、その進入方向Ｘを第２メタル１２の長手方向に垂直にして当接させることが望ましい。そこで本実施の形態では図７の如く、半導体チップ上にボンディングパッド１を、第２メタル１２の長手方向に並べて配設する。図７において、矢印Ｌ１は第２メタル１２の長手方向を示しており、矢印Ｌ２はボンディングパッド１の配列方向を示している。このように第２メタル１２の長手方向とボンディングパッド１の配列方向とが同じ方向になるように、ボンディングパッド１を並べて配設するのである。
図８および図９は、本実施の形態におけるボンディングパッド１のレイアウトの一例を示す図である。通常、半導体チップのテスト装置では、プローブ２が半導体チップの外側から内側に向かって進入するように配設されている。その進入方向は個々のテスト装置や、テスト対象の半導体チップに応じて異なるが、例えば図８のように半導体チップ３に対して４方向から進入してくるケースや、図９のように半導体チップ３に対して２方向から進入してくるケースが一般的である。図８のケースでは、図７の如く並べたボンディングパッド１の列を半導体チップ３の４つの辺それぞれに沿設させる。それにより、４方向から進入するそれぞれのプローブ２の進入方向が、各ボンディングパッド１の第２メタル１２の長手方向に垂直になり、半導体チップ３におけるクラック発生を抑制することができる。また図９のケースでは、図７の如く並べたボンディングパッド１の列を半導体チップ３上に２列並べて配置する。それにより、２方向から進入するそれぞれのプローブ２の進入方向を、各ボンディングパッド１の第２メタル１２の長手方向に垂直にしやすくなり、半導体チップ３におけるクラック発生を抑制することができる。
つまり図７の如く、半導体チップ３上に、ボンディングパッド１を第２メタル１２の長手方向に並べて配設することにより、チップの外側から進入してくるプローブ２を、その進入方向がボンディングパッド１の第２メタル１２の長手方向に垂直になるようにして当接させやすくなる。本実施の形態では、ボンディングパッド１に印加される応力の方向が第２メタル１２に垂直に近くなると、第１層間絶縁膜２２および第２層間絶縁膜２３にクラックが生じにくくなる。従って、プロービングによるクラックの発生を抑制でき、信頼性の高い半導体装置を形成することが可能になる。
また、下地層である第２メタル１２はライン状であるので、小口径の本来のビアと並行して形成する場合にも、第２メタル１２の上面でディッシングが生じ難く、その表面の高さはほぼ均一になる。そのため、その上に第１メタル１１を形成する際にも、当該第１メタル１１の上面の高さを均一にして形成することも容易になる。従って、第１メタル１１の上面の高さが均一になることにより、それに対する確実なプロービングやワイヤボンディングが可能になり、半導体装置の信頼性向上にさらに寄与できる。
なお、上記実施の形態ではプローブ２としてカンチレバータイプのものを使用したが、ボンディングパッド１に対して進入方向を持つものであれば他の形状のプローブであっても同様の効果を得ることができる。また、進入方向を持たない垂直プローブに対しても、従来の半導体装置と同様の強度が得られる。またプローブに限らず、例えばワイヤボンディングで使用されるボンディングツールをボンディングパッド１に当接させる場合にも、同様の効果が得られることは明らかである。また、図２および図３では、半導体装置として、最上層配線層、第１および第２下層配線の３層の配線層を有する構造を示したが、本実施の形態では、必ずしも第２下層配線層１４は必要ではないので、２層以上の配線層を有する半導体装置に対して適用可能である。
また実験では、第２メタル１２の間隔Ｄを狭くした場合に（例えばＤ0＝０．３６μｍ）特にクラックの発生が抑制され、高い強度が得られた。上述したように、ビアホールは上部が底部よりも広くなる傾向にあるので、間隔Ｄを狭くすると図１０に示すように、ライン状の第２メタル１２同士が、第１層間絶縁膜２２内でその上部が互いに接続して形成されるケースもある。そのような場合も、上と同様に高い強度が得られることが確認された。また、上面が互いに繋がった場合、ボンディングパッド１の強度の方向依存性は、さらに小さくなる。
さらに実験では、第１および第２下層配線層配線の材料（第３メタル１３および配線１４の材料）を全てＣｕとした場合、他の材料を用いた場合に比べて特に良好な結果が得られた。また、最上層配線層の材料（第１メタル１１の材料）にＣｕを用いても同様の結果が得られるが、第１メタル１１は上面が露出し、さらに表面にワイヤがボンディングされるため、比較的腐食に強く且つボンディングを容易に行なえるＡｌの合金を用いることが望ましい。
＜実施の形態２＞
図１１および図１２は、実施の形態２に係る半導体装置のボンディングパッドの断面図である。なお、その上面図は図１と同様であるので省略するが、図１１および図１２は、それぞれ図１のＡ−Ａ線およびＢ−Ｂ線に沿った当該ボンディングパッドの断面に相当している。そして図１３は、図１１に示す領域Ｃの拡大図である。これらの図において、図２および図３に示したものと同様の機能を有する要素には同一符号を付してある。当該半導体装置は、第２メタル１２の下に第３メタル１３が形成されないことを除いて、実施の形態１の半導体装置と同様の構造であるので、ここでは各要素の説明は省略する。
実施の形態２の半導体装置に対しては、応力シミュレーションを行なった。当該シミュレーションでは、第１層間絶縁膜２２および第２層間絶縁膜２３にかかる応力を算出し、実施の形態１における実験およびシミュレーション結果と相対比較して、クラック発生の有無を求めた。ボンディングパッド１に当接させるプローブ２はカンチレバープローブとし、その進入方向を第２メタル１２の長手方向に垂直にした。その結果も図６に示す。同図の如く、実施の形態２のボンディングパッド１では、実施の形態１よりもさらにクラックの発生を抑制できる。
また、本実施の形態においても、半導体チップ上にボンディングパッド１を第２メタル１２の長手方向に並べて配設すれば、実施の形態１で図７〜図９を用いて説明したように、チップの外側から進入してくるプローブ２を、その進入方向をボンディングパッド１の第２メタル１２の長手方向に垂直にして当接させやすくなる。
＜実施の形態３＞
上記のように、実施の形態２によれば、実施の形態１よりもクラックの発生を抑制することが可能である。しかし、その形成工程には次のような問題点がある。図１４はその問題点を説明するための図であり、第２メタル１２を形成するためのビアホールの形成工程を示している。同図の左側はボンディングパッド１が形成されるパッド形成領域を示しており、右側は第１下層配線層の本来の配線１１３が形成される通常配線領域を示している。
実施の形態１では、第１下層配線層を用いて（配線１１３の形成と同一の形成工程で）パッド形成領域に第３メタル１３を形成し、その後第３メタル１３上に第２メタル１２を形成するので、第２メタル１２を形成するためのビアホール形成工程においては第３メタル１３がエッチングストッパとして機能させることができる。それに対し、実施の形態２ではその第３メタル１３を形成しないので、図１４のように第２メタル１２を形成するためのビアホール１２ａにオーバーエッチが生じやすい。
一方、通常配線領域では配線１１３がエッチングストッパとして機能するので、ビアホール１１２ａにはオーバーエッチは生じない。つまり、パッド形成領域における第２メタル１２のためのビアホール１２ａが、通常配線領域のビアホール１１２ａよりも深く形成されやすくなる。その結果、第２メタル１２の上面にディッシングが生じたり、最悪の場合、第２メタル１２が第２下層配線層の本来の配線１４にまで到達して、ボンディングパッド１と配線１４との間の絶縁が保たれなくなってしまう。
逆に、オーバーエッチングを避けるためにエッチング量を少な目にすると、本来のビアのためのビアホール１１２ａが配線１１３に充分に達せず、接続不良が発生する危険性があるので望ましくない。その対策としては、ビアホール１２ａのサイズをビアホール１１２ａに対して小さく（細く）するなどして、ビアホール１２ａのエッチング量がビアホール１１２ａのそれに対して小さくなるようにするといった方法がある。しかしながら、この方法では製造方式ごとに適切なビアホール１２ａのサイズを調整することが必要となる。
図１５および図１６は、実施の形態３に係る半導体装置のボンディングパッドの断面図である。その上面図は図１と同様であるので省略するが、図１５および図１６は、それぞれ図１のＡ−Ａ線およびＢ−Ｂ線に沿った当該ボンディングパッドの断面に相当している。これらの図において、図２および図３に示したものと同様の機能を有する要素には同一符号を付してある。本実施の形態においては、実施の形態２と同様に第２メタル１２の下には第３メタル１３を設けない。但し、第２メタル１２の下には、ビアホール１２ａ形成のエッチングの際のエッチングストッパ１５が設けられる。それ以外の構成は、実施の形態２の半導体装置と同様の構造である。
図１７は、実施の形態３に係る半導体装置のボンディングパッドの拡大断面図であり、同図の左側はパッド形成領域を示しており図１５に示す領域Ｃに相当し、右側は第１下層配線層の本来の配線１１３が形成される通常配線領域を示している。エッチングストッパ１５は、配線１１３の表面に設けられるバリアメタル１１５を用いて形成されており、図１７に示すように配線１１３の上面（バリアメタル１１５）と同じ高さに設けられる。エッチングストッパ１５およびバリアメタル１１５の材料の例としては、ＴｉやＴｉＮ、あるいはそれらの多層構造などが挙げられる。
図１８〜図２２は、実施の形態３に係る半導体装置の製造工程を示す図である。以下、これらの図に基づいて、実施の形態３に係る半導体装置の製造工程を説明する。まず、従来の半導体装置の製造方法と同様の工程で、半導体基板２６上にフィールド酸化膜２５、第３層間絶縁膜２４、第２層間絶縁膜２３を形成した後、第１下層配線層の配線材２１３を堆積する（図１８）。そして、配線材２１３を所定の配線パターンにパターニングして通常配線領域に本来の配線１１３を形成し、その上に第１層間絶縁膜２２を堆積する（図１９）。
そして例えばＣＭＰ法により、配線１１３の上面を一旦露出させる。このとき、露出した配線１１３の上面と第１層間絶縁膜２２の上との高さが同じになるように平坦化する。次いで、バリアメタル材を堆積しパターニングすることにより、配線１１３の上面と、この後の工程で第２メタル１２を形成する領域とに、バリアメタル１１５を選択的に形成する（図２０）。
その後再び、第１層間絶縁膜２２を堆積する（図２１）。それによって、パッド領域の第１層間絶縁膜２２内における第２メタル１２が形成される部分には、配線１１３上面と同じ高さに、エッチングストッパ１５が形成される。そして、フォトリソグラフィー技術を用いた選択的なエッチングにより、第２メタル１２のためのビアホール１２ａおよび本来のビア１１２のためのビアホール１１２ａを、第１層間絶縁膜２２に形成する（図２２）。このとき、ビアホール１２ａのエッチングはエッチングストッパ１５により停止されるので、当該第２メタル１２のビアホール１２ａにオーバーエッチは生じない。また、ビアホール１１２ａのエッチングは配線１１３上面のバリアメタル１１５により停止される。このように、第２メタル１２のためのビアホール１２ａと、本来のビア１１２のためのビアホール１１２ａとを容易に同じ深さに形成することが可能である。
以上のように、本実施の形態によれば、ビアホール１２ａのオーバーエッチに起因する、第２メタル１２上面のディッシングの問題やボンディングパッド１と配線１４との短絡の問題などを回避できる。またその構造は、実施の形態２と同様であるので、強度の高い半導体装置の構造を形成することができる。
なお、以上の説明では、エッチングストッパ１５を個々の第２メタル１２の下に局所的に形成した例を示した。即ち上の例では、エッチングストッパ１５は第２メタル１２と同様のライン状であった。しかし、エッチングストッパ１５は、ボンディングパッド１の下の領域全体に一体的に形成してもよい。
＜実施の形態４＞
ボンディングパッドの下方にクラックが生じ、それが配線にまで到達すると、当該配線のメタルマイグレーション耐性が劣化してしまう。また、ボンディングパッドの下方に配線を通すことによって、ボンディングパッドと当該配線との間の層間絶縁膜にクラックが発生しやすくなり、強度が低下する傾向がある。従って、クラックの発生を防止するという視点からは、ボンディングパッドの下方に不用意に配線を通さないことが望ましい。しかし、半導体装置の高集積化のためには、ボンディングパッドの下の領域も有効利用する必要があり、ボンディングパッドの下方に配線を通すことが余儀なくされている。そこで本実施の形態では、ボンディングパッドの下方に、配線を通した場合でも、強度の劣化を抑制することが可能な半導体装置構造を提案する。
本発明者は実験および応力シミュレーションによって、ボンディングパッドの下方に配線を通す場合に、当該配線の上面に複数個のメタルを立設させることで、ボンディングパッドと当該配線との間の層間絶縁膜におけるクラック発生の抑制されることを見出した。以下にその装置構成の具体例を示す。
図２３〜図２５は、実施の形態４に係る半導体装置のボンディングパッドの構造を示す図であり、図２３はボンディングパッドの上面図、図２４および図２５はそれぞれ図２３のＡ−Ａ線およびＢ−Ｂ線に沿った当該ボンディングパッドの断面図である。これらの図において、図２および図３に示したものと同様の機能を有する要素には同一符号を付してある。この例では、ボンディングパッド１は第１メタル１１のみから成る構造である。そしてボンディングパッド１の下方には、第１層間絶縁膜２２および第２層間絶縁膜２３を介して第２下層配線層の本来の配線１４が形成される。本実施の形態では、ボンディングパッド１の下方の領域における配線１４の上面に、複数のライン状の第４メタル１６を設ける。
第４メタル１６は、第２層間絶縁膜２３上に形成される第１下層配線層と第２下層配線層との間を接続するためのビアを用いて形成される。第４メタル１６は、複数に分割されたライン形状であるので、単一の大口径のビアを形成する場合と異なり上面にディッシングが生じにくく、形成が容易である。第４メタル１６の材料は一般的なビア材料でよく、例えばタングステン（Ｗ）や銅およびその合金などが挙げられる。
上記実験およびシミュレーション結果もまた図６に示している。当該実験およびシミュレーションでは、実施の形態１との比較を容易に行なえるように、ボンディングパッド１として実施の形態１の構造を適用した。以上の説明では、説明の簡単のため第２下層配線は第１下層配線の１層下の配線層として説明しているが、実施の形態４を実施の形態１に適用する場合、第２下層配線が第１下層配線の１層下では第３メタル１３と本来の配線１４とが第４メタル１６を介して電気的に接続してしまう。よってその場合は、第２下層配線は第１下層配線の２層以上下層の配線層である必要がある。あるいは、第３メタル１３と第４メタル１６との間が絶縁されるよう適宜絶縁膜を形成するなどしてもよい。
図６に示すように、実施の形態４の半導体装置においては、実施の形態１よりもクラックの発生を抑制でき、良好な結果が得られた。ボンディングパッド１に印加される応力が、複数個に分割された第４メタル１６に吸収されるためと考えられる。つまり、ボンディングパッド１の下方の配線１４の上面に複数個の第４メタル１６を設けることにより、ボンディングパッド１の下の層間絶縁膜にクラックが発生することを抑制できる。従って、半導体装置の高集積化を図る目的でボンディングパッド１の下方に配線１４を配設する場合にも、それによる強度の劣化を抑えることができる。
また本実施の形態は、実施の形態１の他にも実施の形態２や実施の形態３のボンディングパッド１に対しても適用可能である。例えば、実施の形態３に適用した例を図２６に示す。この図においては、第２メタル１２のラインのピッチと、第４メタル１６のラインのピッチとを異ならしめているが、両者は同じピッチであってもよい。また同図では、第２メタル１２の長手方向と第４メタル１６の長手方向とを同じ方向にしているが、互いに異なる向きであってもよい。但し、第２メタル１２の長手方向に関しては、実施の形態１で図７〜図９を用いて説明したように、第１メタル１１に当接するプローブの進入方向に垂直になるように配設することが望ましい。
なお、以上の説明では、第４メタル１６の形状をライン状としたが、それに限定されるものではない。例えば第４メタル１６として、本来のビアと同様の形状の小口径のメタルを複数個配設するようにしても同様の効果が得られる。
＜実施の形態５＞
実施の形態４の実験および応力シミュレーションによって、ボンディングパッドの下方に配線を通す場合でも、当該配線上面に複数個のメタルを設けることで、クラックの発生が抑制されることが分かった。実施の形態５ではその結果に着目し、今度はボンディングパッドの下方に通す配線自体を複数個に分割することで、半導体装置の更なる強度向上を図る。
図２７および図２８は、実施の形態５に係る半導体装置のボンディングパッドの構造を示す図であり、図２７はボンディングパッドの上面図、図２８は図２７のＡ−Ａ線に沿った断面図である。図２７のＢ−Ｂ線に沿った断面図は、図３と同様であるので省略する。図２７および図２８において、図２および図３と同様の機能を有する要素には同一符号を付してある。図２７から分かるように、ボンディングパッド１としては実施の形態１のものを適用している。実施の形態１で示した構造と異なるのは、ボンディングパッド１の下を通る配線１４が、ライン状に分割されている点である。
本発明者による実験およびシミュレーションの結果、図２７および図２８の半導体装置においては、ボンディングパッド１で発生した応力が、ライン状の配線１４に吸収され、実施の形態４と同様にクラックの発生が抑制された。つまり、ボンディングパッド１の下方の配線１４を複数のライン状に分割することにより、当該配線１４を配設することによる強度の劣化を抑制できることが分かった。従って、半導体装置の強度劣化を抑制しつつ、高集積化を図ることができる。
ここで、上述したように、クラックの発生を防止するという視点からはボンディングパッド１の下方に配線１４をできるだけ通さないことが望ましい。よって、ボンディングパッド１の下方における配線１４のライン幅は狭い方が強度は高くなる。具体的には、ボンディングパッド１下方に占める配線１４の割合が６０％以下であるように、配線１４のライン幅および間隔を決定すると効果的である。
また本実施の形態は、実施の形態１の他にも実施の形態２〜４の半導体装置に対しても適用可能である。例えば、実施の形態４に適用した例を図２９に示す。この場合、各第４メタル１６の下に、分割された配線１４のそれぞれが位置するようにするとよい。それにより、各第４メタル１６を形成するビアホール形成の際に、配線１４をエッチングストッパとして利用できるので、第４メタル１６の加工精度が向上する。
本発明において、ボンディングパッド１の下を通る配線１４の用途は特に問わないが、例えば各ボンディングパッド１が接続する回路の電源（Ｖｃｃ）あるいはグランド（ＧＮＤ）配線として使用すれば、半導体チップ面積の増大を最大限に抑制することができる。例えば、実施の形態１で図８に示したように、ボンディングパッド１を半導体チップ３の４つの辺それぞれに沿設させる場合は、電源あるいはグランド配線としての配線１４を、図３０のようにフレーム状にして、各ボンディングパッド１の下方を通すとよい。また、図９に示したように、ボンディングパッド１を半導体チップ３上に２列並べて配置する場合は、図３１のように電源あるいはグランド配線としての配線１４を、ボンディングパッド１の列に対応するライン状にして、当該ボンディングパッド１の下方を通すとよい。
図３０および図３１の例では、結果的に配線１４のラインの向きはボンディングパッド１の配列方向に一致しているが、本発明においては配線１４のラインの向きはいずれの方向でもよい。また、配線１４は電源あるいはグランド配線に限らず、他の信号線として用いてもよい。
実施の形態１に係る半導体装置のボンディングパッドの上面図である。 実施の形態１に係る半導体装置のボンディングパッドの断面図である。 実施の形態１に係る半導体装置のボンディングパッドの断面図である。 実施の形態１に係る半導体装置のボンディングパッドの拡大断面図である。 ボンディングパッドに当接するプローブの一例を示す図である。 本発明の効果を示す実験結果を示す図である。 実施の形態１に係る半導体装置におけるボンディングパッドの配設方法を説明するための図である。 実施の形態１に係る半導体装置におけるボンディングパッドのレイアウトの一例を示す図である。 実施の形態１に係る半導体装置におけるボンディングパッドのレイアウトの一例を示す図である。 実施の形態１に係る半導体装置のボンディングパッドの拡大断面図である。 実施の形態２に係る半導体装置のボンディングパッドの断面図である。 実施の形態２に係る半導体装置のボンディングパッドの断面図である。 実施の形態２に係る半導体装置のボンディングパッドの拡大断面図である。 実施の形態２における問題点を説明するための図である。 実施の形態３に係る半導体装置のボンディングパッドの断面図である。 実施の形態３に係る半導体装置のボンディングパッドの断面図である。 実施の形態３に係る半導体装置のボンディングパッドの拡大断面図である。 実施の形態３に係る半導体装置の製造工程を示す図である。 実施の形態３に係る半導体装置の製造工程を示す図である。 実施の形態３に係る半導体装置の製造工程を示す図である。 実施の形態３に係る半導体装置の製造工程を示す図である。 実施の形態３に係る半導体装置の製造工程を示す図である。 実施の形態４に係る半導体装置のボンディングパッドの上面図である。 実施の形態４に係る半導体装置のボンディングパッドの断面図である。 実施の形態４に係る半導体装置のボンディングパッドの断面図である。 実施の形態４に係る半導体装置のボンディングパッドの断面図である。 実施の形態５に係る半導体装置のボンディングパッドの上面図である。 実施の形態５に係る半導体装置のボンディングパッドの断面図である。 実施の形態５に係る半導体装置のボンディングパッドの断面図である。 実施の形態５に係る半導体装置におけるボンディングパッドおよびその下層の配線のレイアウトの一例を示す図である。 実施の形態５に係る半導体装置におけるボンディングパッドおよびその下層の配線のレイアウトの一例を示す図である。
符号の説明
１ ボンディングパッド、２ プローブ、３ 半導体チップ、１１ 第１メタル、１２ 第２メタル、１３ 第３メタル、１４ 第２下層配線層の本来の配線、１５ エッチングストッパ、１６ 第４メタル、２１ パッシベーション膜、２２ 第１層間絶縁膜、２３ 第２層間絶縁膜、２４ 第３層間絶縁膜、２５ フィールド酸化膜、２６ 半導体基板、１１３ 第１下層配線層の本来の配線、１１５ バリアメタル、２１３ 配線材。

Claims (22)

  1. 最上層配線層を用いて形成された第１メタルと、
    前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを複数個備える半導体装置であって、
    前記複数のボンディングパッドは、
    前記ライン状の第２メタルの長手方向に並べて配設されている
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記複数の第２メタルの底部における幅Ｗおよび間隔Ｄが、
    Ｗ≦Ｄ≦２×Ｗの関係を満たす
    ことを特徴とする半導体装置。
  3. 請求項１または請求項２記載の半導体装置であって、
    前記複数の第２メタルは、
    前記第１メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接続している
    ことを特徴とする半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置であって、
    前記最上層配線層の１層下の第１下層配線層をさらに有し、
    前記ボンディングパッドは、
    前記第２メタルの下に配置され当該第２メタルと接続し、前記第１下層配線層を用いて形成された第３メタルをさらに備える
    ことを特徴とする半導体装置。
  5. 請求項１から請求項３のいずれかに記載の半導体装置であって、
    前記最上層配線層の１層下の第１下層配線層をさらに有し、
    前記ボンディングパッドは、
    前記第２メタルの下に配置され、前記第１下層配線層表面のバリアメタルを用いて形成されたエッチングストッパをさらに備える
    ことを特徴とする半導体装置。
  6. 請求項１から請求項５のいずれかに記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層と、
    前記ボンディングパッドの下方の領域における前記第２下層配線層による配線上に配置され、当該配線に接続する複数の所定形状の第４メタルとをさらに備える
    ことを特徴とする半導体装置。
  7. 請求項６記載の半導体装置であって、
    前記ボンディングパッドの下方の領域において、前記第２下層配線層による前記配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  8. 請求項１から請求項５のいずれかに記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層をさらに備え、
    前記ボンディングパッドの下方の領域において、前記第２下層配線層による配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  9. 最上層配線層を用いて形成された第１メタルと、
    前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを備える半導体装置であって、
    前記複数の第２メタルは、
    前記第１メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接続している
    ことを特徴とする半導体装置。
  10. 請求項９記載の半導体装置であって、
    前記複数の第２メタルの底部における幅Ｗおよび間隔Ｄが、
    Ｗ≦Ｄ≦２×Ｗの関係を満たす
    ことを特徴とする半導体装置。
  11. 請求項９または請求項１０記載の半導体装置であって、
    前記最上層配線層の１層下の第１下層配線層をさらに有し、
    前記ボンディングパッドは、
    前記第２メタルの下に配置され当該第２メタルと接続し、前記第１下層配線層を用いて形成された第３メタルをさらに備える
    ことを特徴とする半導体装置。
  12. 請求項９または請求項１０記載の半導体装置であって、
    前記最上層配線層の１層下の第１下層配線層をさらに有し、
    前記ボンディングパッドは、
    前記第２メタルの下に配置され、前記第１下層配線層表面のバリアメタルを用いて形成されたエッチングストッパをさらに備える
    ことを特徴とする半導体装置。
  13. 請求項９から請求項１２のいずれかに記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層と、
    前記ボンディングパッドの下方の領域における前記第２下層配線層による配線上に配置され、当該配線に接続する複数の所定形状の第４メタルとをさらに備える
    ことを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置であって、
    前記ボンディングパッドの下方の領域における前記第２下層配線層による前記配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  15. 請求項９から請求項１２のいずれかに記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層をさらに備え、
    前記ボンディングパッドの下方の領域において、前記第２下層配線層による配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  16. 最上層配線層を用いて形成された第１メタルと、
    前記第１メタルの下に配置され当該第１メタルと接続する複数のライン状の第２メタルとを有するボンディングパッドを備える半導体装置であって、
    当該半導体装置は、前記最上層配線層の１層下の第１下層配線層を有し、
    前記ボンディングパッドは、
    前記第２メタルの下に配置され、前記第１下層配線層表面のバリアメタルを用いて形成されたエッチングストッパを備える
    ことを特徴とする半導体装置。
  17. 請求項１６記載の半導体装置であって、
    前記複数の第２メタルの底部における幅Ｗおよび間隔Ｄが、
    Ｗ≦Ｄ≦２×Ｗの関係を満たす
    ことを特徴とする半導体装置。
  18. 請求項１６または請求項１７記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層と、
    前記ボンディングパッドの下方の領域における前記第２下層配線層による配線上に配置され、当該配線に接続する複数の所定形状の第４メタルとをさらに備える
    ことを特徴とする半導体装置。
  19. 請求項１８記載の半導体装置であって、
    前記ボンディングパッドの下方の領域において、前記第２下層配線層による前記配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  20. 請求項１６または請求項１７記載の半導体装置であって、
    前記ボンディングパッドよりも下層の第２下層配線層をさらに備え、
    前記ボンディングパッドの下方の領域において、前記第２下層配線層による配線が、複数のライン状に分割されている
    ことを特徴とする半導体装置。
  21. ボンディングパッドと、
    前記ボンディングパッドの下方を通る配線とを備える半導体装置であって、
    前記ボンディングパッドの下方の領域における前記配線上に、複数の所定形状の第４メタルを備える
    ことを特徴とする半導体装置。
  22. 請求項２１記載の半導体装置であって、
    前記ボンディングパッドの下方の領域において、前記配線が複数のライン状に分割されている
    ことを特徴とする半導体装置。
JP2004051486A 2004-02-26 2004-02-26 半導体装置 Pending JP2005243907A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004051486A JP2005243907A (ja) 2004-02-26 2004-02-26 半導体装置
CN2005800125504A CN1947231B (zh) 2004-02-26 2005-02-22 半导体器件
CN2010101680019A CN101819956B (zh) 2004-02-26 2005-02-22 半导体器件
PCT/JP2005/002801 WO2005083767A1 (ja) 2004-02-26 2005-02-22 半導体装置
KR1020067017116A KR101127893B1 (ko) 2004-02-26 2005-02-22 반도체장치
JP2006510418A JPWO2005083767A1 (ja) 2004-02-26 2005-02-22 半導体装置
CN2008101815998A CN101459172B (zh) 2004-02-26 2005-02-22 半导体器件
US10/590,276 US7701063B2 (en) 2004-02-26 2005-02-22 Semiconductor device
TW094105538A TWI397135B (zh) 2004-02-26 2005-02-24 半導體裝置
US12/715,925 US8178981B2 (en) 2004-02-26 2010-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051486A JP2005243907A (ja) 2004-02-26 2004-02-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2005243907A true JP2005243907A (ja) 2005-09-08

Family

ID=34908632

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004051486A Pending JP2005243907A (ja) 2004-02-26 2004-02-26 半導体装置
JP2006510418A Pending JPWO2005083767A1 (ja) 2004-02-26 2005-02-22 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006510418A Pending JPWO2005083767A1 (ja) 2004-02-26 2005-02-22 半導体装置

Country Status (6)

Country Link
US (2) US7701063B2 (ja)
JP (2) JP2005243907A (ja)
KR (1) KR101127893B1 (ja)
CN (3) CN101459172B (ja)
TW (1) TWI397135B (ja)
WO (1) WO2005083767A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076808A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 半導体装置
JP2011009713A (ja) * 2009-05-29 2011-01-13 Renesas Electronics Corp 半導体装置
US7956473B2 (en) 2007-07-23 2011-06-07 Renesas Electronics Corporation Semiconductor device
JP2017120912A (ja) * 2015-12-29 2017-07-06 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． Ｂｓｉ接合能力改善のためのパッド領域下のサポート構造
WO2017145256A1 (ja) * 2016-02-23 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
KR100849640B1 (ko) 2005-09-16 2008-08-01 가부시키가이샤 리코 반도체 장치
JP4630164B2 (ja) 2005-09-20 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置とその設計方法
JP2007123303A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 半導体装置
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP4675231B2 (ja) * 2005-12-28 2011-04-20 パナソニック株式会社 半導体集積回路装置
JP5111878B2 (ja) 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009141064A (ja) 2007-12-05 2009-06-25 Renesas Technology Corp 半導体装置
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
JP2010147282A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置
JP5452064B2 (ja) 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
KR101142339B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩
JP5656611B2 (ja) * 2010-12-20 2015-01-21 キヤノン株式会社 半導体装置及び固体撮像装置
US8896124B2 (en) 2011-04-04 2014-11-25 Nxp B.V. Via network structures and method therefor
KR101916088B1 (ko) * 2012-04-02 2018-11-07 삼성전자주식회사 반도체 패키지
US9353682B2 (en) * 2012-04-12 2016-05-31 General Electric Company Methods, systems and apparatus relating to combustion turbine power plants with exhaust gas recirculation
US20130269358A1 (en) * 2012-04-12 2013-10-17 General Electric Company Methods, systems and apparatus relating to reheat combustion turbine engines with exhaust gas recirculation
US8539749B1 (en) * 2012-04-12 2013-09-24 General Electric Company Systems and apparatus relating to reheat combustion turbine engines with exhaust gas recirculation
JP5553923B2 (ja) * 2013-06-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置
US20150262896A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Evaluation element and wafer
KR20150139190A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 소자 및 소자 패키지
KR101625207B1 (ko) 2014-08-08 2016-05-27 (주)그린광학 박막 트랜지스터 및 그 제조방법
US9953954B2 (en) * 2015-12-03 2018-04-24 Mediatek Inc. Wafer-level chip-scale package with redistribution layer
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR102099749B1 (ko) * 2018-01-19 2020-04-10 삼성전자주식회사 팬-아웃 반도체 패키지

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280337A (ja) * 1988-05-06 1989-11-10 Nec Corp 半導体集積回路装置
JPH0362553A (ja) * 1989-07-31 1991-03-18 Nec Corp 半導体集積回路
JPH0430570A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体集積回路
JPH07254601A (ja) * 1994-03-14 1995-10-03 Ricoh Co Ltd 半導体装置とその製造方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH09219451A (ja) * 1995-12-07 1997-08-19 Ricoh Co Ltd 半導体装置及びその製造方法
JPH11150114A (ja) * 1997-11-19 1999-06-02 Ricoh Co Ltd 半導体装置及びその製造方法
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
JP2002110731A (ja) * 2000-09-29 2002-04-12 Nec Corp 半導体装置とその製造方法
JP2002134509A (ja) * 2000-08-31 2002-05-10 Texas Instruments Inc シリコン・レベル相互接続層の機械的性能を構造的に増強する方法
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750771B2 (ja) * 1988-03-28 1995-05-31 日本電気株式会社 半導体装置
JPH0214527A (ja) 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置
JPH0476927A (ja) 1990-07-19 1992-03-11 Nec Corp 半導体集積回路
JPH06196525A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH06283604A (ja) 1993-03-26 1994-10-07 Olympus Optical Co Ltd 半導体装置
JPH08236706A (ja) * 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路素子およびその素子を組み込んだ半導体装置
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
JPH10199925A (ja) 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
KR100273703B1 (ko) 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6181016B1 (en) * 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure
FR2797056B1 (fr) * 1999-07-28 2001-09-07 Inst Francais Du Petrole Methode d'analyse de signaux acquis pour pointer automatiquement sur eux au moins un instant significatif
JP2001085465A (ja) 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2001185552A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3727220B2 (ja) 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001339047A (ja) 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002170844A (ja) * 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
JP2002222811A (ja) 2001-01-24 2002-08-09 Seiko Epson Corp 半導体装置およびその製造方法
JP2002299567A (ja) 2001-04-02 2002-10-11 Sony Corp 半導体素子
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
JP2003163267A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 半導体装置
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US8477561B2 (en) * 2005-04-26 2013-07-02 Westerngeco L.L.C. Seismic streamer system and method
US20080008036A1 (en) * 2006-07-06 2008-01-10 Morley Lawrence C Wide tow enabled by multicomponent marine seismic cable

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280337A (ja) * 1988-05-06 1989-11-10 Nec Corp 半導体集積回路装置
JPH0362553A (ja) * 1989-07-31 1991-03-18 Nec Corp 半導体集積回路
JPH0430570A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体集積回路
JPH07254601A (ja) * 1994-03-14 1995-10-03 Ricoh Co Ltd 半導体装置とその製造方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH09219451A (ja) * 1995-12-07 1997-08-19 Ricoh Co Ltd 半導体装置及びその製造方法
JPH11150114A (ja) * 1997-11-19 1999-06-02 Ricoh Co Ltd 半導体装置及びその製造方法
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
JP2002134509A (ja) * 2000-08-31 2002-05-10 Texas Instruments Inc シリコン・レベル相互接続層の機械的性能を構造的に増強する方法
JP2002110731A (ja) * 2000-09-29 2002-04-12 Nec Corp 半導体装置とその製造方法
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956473B2 (en) 2007-07-23 2011-06-07 Renesas Electronics Corporation Semiconductor device
JP2009076808A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 半導体装置
JP2011009713A (ja) * 2009-05-29 2011-01-13 Renesas Electronics Corp 半導体装置
JP2017120912A (ja) * 2015-12-29 2017-07-06 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． Ｂｓｉ接合能力改善のためのパッド領域下のサポート構造
WO2017145256A1 (ja) * 2016-02-23 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2017145256A1 (ja) * 2016-02-23 2018-10-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10777507B2 (en) 2016-02-23 2020-09-15 Renesas Electronics Corporation Semiconductor device including a pad and a wiring line arranged for bringing a probe into contact with the pad and method of manufacturing the same
US10818601B1 (en) 2016-02-23 2020-10-27 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US8178981B2 (en) 2012-05-15
CN1947231A (zh) 2007-04-11
TWI397135B (zh) 2013-05-21
CN1947231B (zh) 2010-06-23
US20070182001A1 (en) 2007-08-09
CN101819956B (zh) 2012-07-04
TW200534415A (en) 2005-10-16
CN101459172B (zh) 2013-06-12
CN101459172A (zh) 2009-06-17
KR20060126572A (ko) 2006-12-07
KR101127893B1 (ko) 2012-03-21
US20100155960A1 (en) 2010-06-24
JPWO2005083767A1 (ja) 2007-11-29
CN101819956A (zh) 2010-09-01
WO2005083767A1 (ja) 2005-09-09
US7701063B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP2005243907A (ja) 半導体装置
JP5205066B2 (ja) 半導体装置およびその製造方法
JP4351198B2 (ja) ボンドパッド構造のトップビアパターン
JP2008258258A (ja) 半導体装置
JP2004235416A (ja) 半導体装置、および半導体装置の製造方法
US8736067B2 (en) Semiconductor device having a pad
JP2008177249A (ja) 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
JP2007005536A (ja) 半導体装置
TW201115697A (en) Semiconductor device
JP2008311504A (ja) 半導体集積回路
JP5919128B2 (ja) 半導体装置とその製造方法
US8044482B2 (en) Semiconductor device
JP2004022869A (ja) 半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
JP4663510B2 (ja) 半導体装置
JP2005294581A (ja) 半導体装置およびその製造方法
JP4422004B2 (ja) 半導体装置
JP5564557B2 (ja) 半導体装置
JP5041088B2 (ja) 半導体装置
JP2008066440A (ja) 半導体装置およびその製造方法
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法
JP2007242644A (ja) 半導体装置及びその製造方法
US8330190B2 (en) Semiconductor device
KR20100005388A (ko) 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃
JP2014179657A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101