JPH08293523A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08293523A JPH08293523A JP8052273A JP5227396A JPH08293523A JP H08293523 A JPH08293523 A JP H08293523A JP 8052273 A JP8052273 A JP 8052273A JP 5227396 A JP5227396 A JP 5227396A JP H08293523 A JPH08293523 A JP H08293523A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- conductor
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、ボンディングパッド等の外
部接続端子の接続領域を高密度に配置でき、かつ、信頼
性の高い半導体装置およびその製造方法を提供すること
にある。 【解決手段】 下層電極110と上層電極100との間
に層間絶縁膜130の中央にスルーホールが形成され、
そのスルーホールに層間接続用の導電体120が埋め込
まれている。そして、ボンディングワイヤ140のボー
ル部分が、平面的にみて埋め込まれた導電体120を完
全に覆うように、上層電極100に接続されている。本
構造によれば段差が生じない。したがって、ボンディン
グ領域の確保が容易であり、さらなる多層化も容易であ
る。また、ボンディングワイヤ140をつたってくる水
分の悪影響が、埋め込まれた金属120には及ばない。
部接続端子の接続領域を高密度に配置でき、かつ、信頼
性の高い半導体装置およびその製造方法を提供すること
にある。 【解決手段】 下層電極110と上層電極100との間
に層間絶縁膜130の中央にスルーホールが形成され、
そのスルーホールに層間接続用の導電体120が埋め込
まれている。そして、ボンディングワイヤ140のボー
ル部分が、平面的にみて埋め込まれた導電体120を完
全に覆うように、上層電極100に接続されている。本
構造によれば段差が生じない。したがって、ボンディン
グ領域の確保が容易であり、さらなる多層化も容易であ
る。また、ボンディングワイヤ140をつたってくる水
分の悪影響が、埋め込まれた金属120には及ばない。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ボンディングワイヤ等の外
部接続用の端子を接続するための電極の構造およびその
製造方法に関する。
その製造方法に関し、特に、ボンディングワイヤ等の外
部接続用の端子を接続するための電極の構造およびその
製造方法に関する。
【0002】
【背景技術】図23(a)は、多層配線構造を用いたボ
ンディングパッドの一般的な構造を示す図である。
ンディングパッドの一般的な構造を示す図である。
【0003】半導体基板10の表面は酸化膜(SiO2
膜)9100で覆われている。層間絶縁膜9200に
は、等方性エッチングと異方性エッチングとを併用する
ことによりスルーホールが形成されており、そのスルー
ホールを介して第1層目の電極9100と第2層目の電
極9300とが接続されている。
膜)9100で覆われている。層間絶縁膜9200に
は、等方性エッチングと異方性エッチングとを併用する
ことによりスルーホールが形成されており、そのスルー
ホールを介して第1層目の電極9100と第2層目の電
極9300とが接続されている。
【0004】その他に、ボンディングパッドの構造の従
来例としては、図27(a),(b)に示すものがあ
る。
来例としては、図27(a),(b)に示すものがあ
る。
【0005】図27(a)の構造は、特開昭61−78
151号公報に開示されているものである。第2層目の
電極6に生じる段差を軽減するために、その電極6の外
側にスルーホール7を形成し、そのスルーホールを介し
て電極6を第1層目の電極5に接続している。
151号公報に開示されているものである。第2層目の
電極6に生じる段差を軽減するために、その電極6の外
側にスルーホール7を形成し、そのスルーホールを介し
て電極6を第1層目の電極5に接続している。
【0006】なお、図27(a)において、参照番号1
は半導体基板であり、参照番号2は表面酸化膜(SiO
2膜)であり、参照番号3は層間絶縁膜であり、参照番
号4は最終保護膜であり、参照番号140はボンディン
グワイヤである。
は半導体基板であり、参照番号2は表面酸化膜(SiO
2膜)であり、参照番号3は層間絶縁膜であり、参照番
号4は最終保護膜であり、参照番号140はボンディン
グワイヤである。
【0007】また、図27(b)の構造は、特開平1−
130545号公報に記載されているものである。ボン
ディングワイヤ140が接続されるアルミニュウム電極
14の下に、バリアメタル13を介してバイパス用金属
層16が設けられている。半導体装置内に進入した水分
によってアルミニュウム電極14に腐食が生じて断線し
たとしても、バイパス用金属層16の存在により、半導
体装置の正常な動作が維持されるようになっている。
130545号公報に記載されているものである。ボン
ディングワイヤ140が接続されるアルミニュウム電極
14の下に、バリアメタル13を介してバイパス用金属
層16が設けられている。半導体装置内に進入した水分
によってアルミニュウム電極14に腐食が生じて断線し
たとしても、バイパス用金属層16の存在により、半導
体装置の正常な動作が維持されるようになっている。
【0008】
【発明が解決しようとする課題】本発明者の検討によ
り、以下の問題点が明らかとなった。
り、以下の問題点が明らかとなった。
【0009】(1)図23(a)に示される技術を用い
て、3層の電極構造を形成すると図26に示すように、
アルミニュウム配線の段切れや腐食,ボンディング領域
の減少といった問題が生じる。
て、3層の電極構造を形成すると図26に示すように、
アルミニュウム配線の段切れや腐食,ボンディング領域
の減少といった問題が生じる。
【0010】つまり、図26のように、第1層目のアル
ミニュウム電極9010と、第2層目のアルミニュウム
電極9110と、第3層目のアルミニュウム電極931
0とを重ね合わせると、急激な段差のためにアルミニュ
ウムの厚みが減少し、段切れが生じ易くなる(図中、1
点鎖線で囲まれる箇所9500を参照)。
ミニュウム電極9010と、第2層目のアルミニュウム
電極9110と、第3層目のアルミニュウム電極931
0とを重ね合わせると、急激な段差のためにアルミニュ
ウムの厚みが減少し、段切れが生じ易くなる(図中、1
点鎖線で囲まれる箇所9500を参照)。
【0011】また、図26中、矢印で示すように、ボン
ディングワイヤ140を介して、あるいは半導体チップ
の外周より水分が進入し、アルミニュウム電極の腐食が
発生しやすい。
ディングワイヤ140を介して、あるいは半導体チップ
の外周より水分が進入し、アルミニュウム電極の腐食が
発生しやすい。
【0012】また、多層化に伴ってボンディング領域が
小さくなる。つまり、図26の下側に示すように、1層
目電極9010のボンディング可能な領域の端部はP1
であり、第2層目電極9110のボンディング可能な領
域の端部はP2であり、第3層目電極9310のボンデ
ィング可能な領域の端部はP3であり、層を重ねるにつ
れてボンディング領域が小さくなっていく。したがっ
て、電極の多層化を促進した場合、ボンディング領域の
確保のためには必然的に第1層目の電極の面積を大きく
する必要があり、これにより、ボンディングパッドを高
密度に配置することが困難となる。
小さくなる。つまり、図26の下側に示すように、1層
目電極9010のボンディング可能な領域の端部はP1
であり、第2層目電極9110のボンディング可能な領
域の端部はP2であり、第3層目電極9310のボンデ
ィング可能な領域の端部はP3であり、層を重ねるにつ
れてボンディング領域が小さくなっていく。したがっ
て、電極の多層化を促進した場合、ボンディング領域の
確保のためには必然的に第1層目の電極の面積を大きく
する必要があり、これにより、ボンディングパッドを高
密度に配置することが困難となる。
【0013】(2)図27(a)に示される構造では、
層間の段差は縮小されるものの、ボンディングワイヤ1
40が接続される領域の外側に電極5が存在するため、
占有面積が大きくなり、ボンディングパッドを高密度に
配置することが困難となる。
層間の段差は縮小されるものの、ボンディングワイヤ1
40が接続される領域の外側に電極5が存在するため、
占有面積が大きくなり、ボンディングパッドを高密度に
配置することが困難となる。
【0014】(3)また、図27(b)に示される構造
では、さらに電極を多層化した場合には段差が大きくな
る。また、横方向に電極を引き出しているためにボンデ
ィングパッドの占有面積が大きく、したがって、ボンデ
ィングパッドを高密度に配置することが困難となる。
では、さらに電極を多層化した場合には段差が大きくな
る。また、横方向に電極を引き出しているためにボンデ
ィングパッドの占有面積が大きく、したがって、ボンデ
ィングパッドを高密度に配置することが困難となる。
【0015】本発明の目的は、ボンディングパッド等の
外部接続端子の接続領域を高密度に配置でき、かつ、信
頼性の高い半導体装置およびその製造方法を提供するこ
とにある。
外部接続端子の接続領域を高密度に配置でき、かつ、信
頼性の高い半導体装置およびその製造方法を提供するこ
とにある。
【0016】
(1)請求項1記載の本発明は、多層配線構造を有する
半導体装置であって、第1の層に属し、外部接続用の端
子が接続される第1の導体層と、第2の層に属する第2
の導体層と、前記第1の導体層と前記第2の導体層との
間に介在する電気的絶縁層と、前記電気的絶縁層に選択
的に設けられた貫通孔に埋め込まれ、前記第1の導体層
と第2の導体層とを電気的に接続する第3の導体層と、
を具備し、前記第3の導体層は前記貫通孔に充填されて
おり、その第3の導体層の上面および下面の位置はそれ
ぞれ、前記電気的絶縁層の上面および下面と略同一の位
置となっていることを特徴とする。
半導体装置であって、第1の層に属し、外部接続用の端
子が接続される第1の導体層と、第2の層に属する第2
の導体層と、前記第1の導体層と前記第2の導体層との
間に介在する電気的絶縁層と、前記電気的絶縁層に選択
的に設けられた貫通孔に埋め込まれ、前記第1の導体層
と第2の導体層とを電気的に接続する第3の導体層と、
を具備し、前記第3の導体層は前記貫通孔に充填されて
おり、その第3の導体層の上面および下面の位置はそれ
ぞれ、前記電気的絶縁層の上面および下面と略同一の位
置となっていることを特徴とする。
【0017】本請求項の発明によれば、第1の導体層お
よび第2の導体層は共に平坦な形態となり、段差が生じ
ない。ゆえに、各導体層の段切れの心配がない。
よび第2の導体層は共に平坦な形態となり、段差が生じ
ない。ゆえに、各導体層の段切れの心配がない。
【0018】また、多層化を推進してもボンディング領
域の面積は常に一定に保たれる。したがって、ボンディ
ングパッドの高密度配置が可能となる。
域の面積は常に一定に保たれる。したがって、ボンディ
ングパッドの高密度配置が可能となる。
【0019】(2)請求項2の本発明は、請求項1にお
いて、前記第3の導体層が前記第1の導体層と接触する
面は、平面的にみて、前記外部接続用の端子により覆わ
れていることを特徴とする。
いて、前記第3の導体層が前記第1の導体層と接触する
面は、平面的にみて、前記外部接続用の端子により覆わ
れていることを特徴とする。
【0020】例えば、ボンディングワイヤのボール部分
の直下に第3の導体層が位置することから、ボンディン
グワイヤをつたってくる水分による電極の腐食の影響
が、第3の導体層には及ばない。したがって、良好な多
層電極間の電気的接続が常に保たれ、信頼性が向上す
る。
の直下に第3の導体層が位置することから、ボンディン
グワイヤをつたってくる水分による電極の腐食の影響
が、第3の導体層には及ばない。したがって、良好な多
層電極間の電気的接続が常に保たれ、信頼性が向上す
る。
【0021】(3)請求項3の本発明は、請求項1にお
いて、前記第3の導体層の硬度は、前記第1の導体層お
よび第2の導体層の硬度より大きいことを特徴とする。
いて、前記第3の導体層の硬度は、前記第1の導体層お
よび第2の導体層の硬度より大きいことを特徴とする。
【0022】柔らかい第1の導体層および第2の導体層
の間に、硬い第3の導体層が介在する。この第3の導体
層が支柱の役目をして、例えば、ワイヤボンディング時
の衝撃を吸収し、よって第1の導体層および第2の導体
層の間にある電気的絶縁膜にクラック(間隙)が生じる
ことがない。
の間に、硬い第3の導体層が介在する。この第3の導体
層が支柱の役目をして、例えば、ワイヤボンディング時
の衝撃を吸収し、よって第1の導体層および第2の導体
層の間にある電気的絶縁膜にクラック(間隙)が生じる
ことがない。
【0023】(4)請求項4の本発明は、請求項3にお
いて、第1および第2の導体層はアルミニュウムを主成
分とする層であり、第3の導体層はタングステンを主成
分とする層であることを特徴とする。
いて、第1および第2の導体層はアルミニュウムを主成
分とする層であり、第3の導体層はタングステンを主成
分とする層であることを特徴とする。
【0024】第3の導体層はタングステンを主成分とす
る層を用いることにより、良好な埋め込みができる。
る層を用いることにより、良好な埋め込みができる。
【0025】(5)請求項5の本発明は、請求項1にお
いて、半導体装置は、さらに内部回路を具備し、その内
部回路は多層配線構造を用いて形成されており、前記第
1の導体層,第2の導体層,第3の導体層,電気的絶絶
縁膜および貫通孔と前記内部回路を構成する前記多層配
線構造体とは、共通の製造プロセスにより形成される。
いて、半導体装置は、さらに内部回路を具備し、その内
部回路は多層配線構造を用いて形成されており、前記第
1の導体層,第2の導体層,第3の導体層,電気的絶絶
縁膜および貫通孔と前記内部回路を構成する前記多層配
線構造体とは、共通の製造プロセスにより形成される。
【0026】製造工程を共通化しているため、製造プロ
セスの複雑化を防止できる。
セスの複雑化を防止できる。
【0027】(6)請求項6の本発明は、請求項1にお
いて、外部接続用の端子はボンディングワイヤであるこ
とを特徴とする。
いて、外部接続用の端子はボンディングワイヤであるこ
とを特徴とする。
【0028】外部接続用の端子としては、バンプ電極や
フィルムキャリアなど種々のものが考えられ、本発明は
それらの接続技術して広く適用できる。特に、ボンディ
ングワイヤを用いた接続には、所定のボンディング面積
の確保や、大きな圧着力ならびに引き剥がし力に対する
対策が重要であり、信頼性向上の観点より、本発明は有
効である。
フィルムキャリアなど種々のものが考えられ、本発明は
それらの接続技術して広く適用できる。特に、ボンディ
ングワイヤを用いた接続には、所定のボンディング面積
の確保や、大きな圧着力ならびに引き剥がし力に対する
対策が重要であり、信頼性向上の観点より、本発明は有
効である。
【0029】(7)請求項7の本発明は、多層配線構造
を有する半導体装置であって、第1の層に属し、外部接
続用の端子が接続される第1の導体層と、第2の層に属
する第2の導体層と、前記第1の導体層と前記第2の導
体層との間に介在する電気的絶縁層と、前記電気的絶縁
層に選択的に設けられた複数の貫通孔のそれぞれに埋め
込まれ、前記第1の導体層と第2の導体層とを電気的に
接続する、複数の第3の導体層とを具備し、前記第3の
導体層は前記貫通孔に充填されており、その第3の導体
層の上面および下面の位置はそれぞれ、前記電気的絶縁
層の上面および下面と略同一の位置となっており、前記
複数の第3の導体層のうちの少なくとも一つが前記第1
の導体層と接触する面は、平面的にみて、前記外部接続
用の端子により覆われていることを特徴とする。
を有する半導体装置であって、第1の層に属し、外部接
続用の端子が接続される第1の導体層と、第2の層に属
する第2の導体層と、前記第1の導体層と前記第2の導
体層との間に介在する電気的絶縁層と、前記電気的絶縁
層に選択的に設けられた複数の貫通孔のそれぞれに埋め
込まれ、前記第1の導体層と第2の導体層とを電気的に
接続する、複数の第3の導体層とを具備し、前記第3の
導体層は前記貫通孔に充填されており、その第3の導体
層の上面および下面の位置はそれぞれ、前記電気的絶縁
層の上面および下面と略同一の位置となっており、前記
複数の第3の導体層のうちの少なくとも一つが前記第1
の導体層と接触する面は、平面的にみて、前記外部接続
用の端子により覆われていることを特徴とする。
【0030】複数の第3の導体層を設けることにより、
例えば、ワイヤボンディング時の衝撃を吸収する機能が
強化される。
例えば、ワイヤボンディング時の衝撃を吸収する機能が
強化される。
【0031】(8)請求項8の本発明は、請求項7にお
いて、複数の第3の導体層のそれぞれは、平面的にみて
マトリックス状に配置されていることを特徴とする半導
体装置。
いて、複数の第3の導体層のそれぞれは、平面的にみて
マトリックス状に配置されていることを特徴とする半導
体装置。
【0032】第3の導体層の配置の一例を示したもので
ある。
ある。
【0033】(9)請求項9の本発明は、請求項7にお
いて、複数の第3の導体層のそれぞれは、平面的にみて
マトリックス状に配置されており、そのマトリックスの
偶数行の配列と奇数行の配列とは互いにずれていること
を特徴とする。
いて、複数の第3の導体層のそれぞれは、平面的にみて
マトリックス状に配置されており、そのマトリックスの
偶数行の配列と奇数行の配列とは互いにずれていること
を特徴とする。
【0034】第3の導体層の配置の他の例を示したもの
である。
である。
【0035】(10)請求項10の本発明は、請求項7
において、複数の第3の導体層のそれぞれは、平面的に
みて、円形を形成するように配置されていることを特徴
とする。
において、複数の第3の導体層のそれぞれは、平面的に
みて、円形を形成するように配置されていることを特徴
とする。
【0036】外部接続端子の形状に合致するように第3
の導体層を配置したものであり、第3の導体層の無駄な
配置がなくなる。
の導体層を配置したものであり、第3の導体層の無駄な
配置がなくなる。
【0037】(11)請求項11の本発明は、多層配線
構造を有する半導体装置であって、第1の層に属し、外
部接続用の端子が接続される第1の導体層と、第2の層
に属する第2の導体層と、前記第1の導体層と前記第2
の導体層との間に介在する電気的絶縁層と、前記電気的
絶縁層に選択的に設けられた溝に埋め込まれ、前記第1
の導体層と第2の導体層とを電気的に接続する第3の導
体層と、を具備し、前記第3の導体層は前記溝に充填さ
れており、その第3の導体層の上面および下面の位置は
それぞれ、前記電気的絶縁層の上面および下面と略同一
の位置となっていることを特徴とする。
構造を有する半導体装置であって、第1の層に属し、外
部接続用の端子が接続される第1の導体層と、第2の層
に属する第2の導体層と、前記第1の導体層と前記第2
の導体層との間に介在する電気的絶縁層と、前記電気的
絶縁層に選択的に設けられた溝に埋め込まれ、前記第1
の導体層と第2の導体層とを電気的に接続する第3の導
体層と、を具備し、前記第3の導体層は前記溝に充填さ
れており、その第3の導体層の上面および下面の位置は
それぞれ、前記電気的絶縁層の上面および下面と略同一
の位置となっていることを特徴とする。
【0038】絶縁層に選択的に設けられた溝に第3の導
体層を充填することにより、第1および第2の導体層と
の接触面積の増大を図ることができる。また、溝に埋め
込まれた第3の導体層は、半導体チップの外周から進入
する水分の進行を防止する壁の役目も果たすことにな
り、信頼性が向上する。
体層を充填することにより、第1および第2の導体層と
の接触面積の増大を図ることができる。また、溝に埋め
込まれた第3の導体層は、半導体チップの外周から進入
する水分の進行を防止する壁の役目も果たすことにな
り、信頼性が向上する。
【0039】(12)請求項12の本発明は、請求項1
1において、前記溝に埋め込まれた第3の導体層は、平
面的にみて閉じた形状を形成しており、前記電気的絶縁
層は、前記閉じた形状の内側と外側とで区分されてお
り、前記閉じた形状の内側に存在する前記電気的絶縁膜
に選択的に貫通孔が形成され、その貫通孔には前記第3
の導体層と同一の材料からなる第4の導体層が埋め込ま
れており、前記外部接続用の端子は、平面的にみて前記
第4の導体層を覆うように前記第1の導体層に接続され
ていることを特徴とする。
1において、前記溝に埋め込まれた第3の導体層は、平
面的にみて閉じた形状を形成しており、前記電気的絶縁
層は、前記閉じた形状の内側と外側とで区分されてお
り、前記閉じた形状の内側に存在する前記電気的絶縁膜
に選択的に貫通孔が形成され、その貫通孔には前記第3
の導体層と同一の材料からなる第4の導体層が埋め込ま
れており、前記外部接続用の端子は、平面的にみて前記
第4の導体層を覆うように前記第1の導体層に接続され
ていることを特徴とする。
【0040】溝を、平面的にみて閉じた形状とすること
により、半導体チップの外周から進入する水分の進行を
防止する機能を強化できる。また、第4の導体層は、第
3の導体層によりとり囲まれていて、さらにボンディン
グワイヤのボール部分で覆われているため、半導体チッ
プに進入してくる水分の影響をまったく受けない。した
がって、信頼性がさらに向上する。
により、半導体チップの外周から進入する水分の進行を
防止する機能を強化できる。また、第4の導体層は、第
3の導体層によりとり囲まれていて、さらにボンディン
グワイヤのボール部分で覆われているため、半導体チッ
プに進入してくる水分の影響をまったく受けない。した
がって、信頼性がさらに向上する。
【0041】(13)請求項13の本発明は、多層配線
構造を有する半導体装置であって、第1の層に属し、外
部接続用の端子が接続される第1の導体層と、第2の層
に属する第2の導体層と、平面的にみて前記第2の導体
層と重なりを有して設けられた第3の導体層と、前記第
1の導体層と前記第2の導体層との間に介在する第1の
電気的絶縁層と、前記第2の導体層と前記第3の導体層
との間に介在する第2の電気的絶縁層と、前記第1の電
気的絶縁層に選択的に設けられた第1の貫通孔に埋め込
まれ、前記第1の導体層と第2の導体層とを電気的に接
続する第4の導体層と、前記第2の電気的絶縁層に選択
的に設けられた第2の貫通孔に埋め込まれ、前記第2の
導体層と第3の導体層とを電気的に接続する第5の導体
層と、を具備し、前記第4の導体層は前記第1の貫通孔
に充填されており、その第4の導体層の上面および下面
の位置はそれぞれ、前記第1の電気的絶縁層の上面およ
び下面と略同一の位置となっており、前記第5の導体層
は前記第2の貫通孔に充填されており、その第5の導体
層の上面および下面の位置はそれぞれ、前記第2の電気
的絶縁層の上面および下面と略同一の位置となってお
り、前記第1の貫通孔に埋め込まれた前記第4の導体層
と、前記第2の貫通孔に埋め込まれた前記第5の導体層
とは、平面的にみて、重なりを有していることを特徴と
する。
構造を有する半導体装置であって、第1の層に属し、外
部接続用の端子が接続される第1の導体層と、第2の層
に属する第2の導体層と、平面的にみて前記第2の導体
層と重なりを有して設けられた第3の導体層と、前記第
1の導体層と前記第2の導体層との間に介在する第1の
電気的絶縁層と、前記第2の導体層と前記第3の導体層
との間に介在する第2の電気的絶縁層と、前記第1の電
気的絶縁層に選択的に設けられた第1の貫通孔に埋め込
まれ、前記第1の導体層と第2の導体層とを電気的に接
続する第4の導体層と、前記第2の電気的絶縁層に選択
的に設けられた第2の貫通孔に埋め込まれ、前記第2の
導体層と第3の導体層とを電気的に接続する第5の導体
層と、を具備し、前記第4の導体層は前記第1の貫通孔
に充填されており、その第4の導体層の上面および下面
の位置はそれぞれ、前記第1の電気的絶縁層の上面およ
び下面と略同一の位置となっており、前記第5の導体層
は前記第2の貫通孔に充填されており、その第5の導体
層の上面および下面の位置はそれぞれ、前記第2の電気
的絶縁層の上面および下面と略同一の位置となってお
り、前記第1の貫通孔に埋め込まれた前記第4の導体層
と、前記第2の貫通孔に埋め込まれた前記第5の導体層
とは、平面的にみて、重なりを有していることを特徴と
する。
【0042】3層以上の多層構造を有する場合に、各層
の電極を接続する第4および第5の導体層は平面的に重
なりを有している。これにより、第一の導体層を介して
加えられる応力に対して、力学的に強い構造となってい
る。
の電極を接続する第4および第5の導体層は平面的に重
なりを有している。これにより、第一の導体層を介して
加えられる応力に対して、力学的に強い構造となってい
る。
【0043】(14)請求項14の本発明は、請求項1
3において、半導体装置は、さらにガードリングを有
し、このガードリングは、前記外部接続用の端子が接続
される位置よりも、さらに半導体チップの外周に近い位
置に設けられており、前記ガードリングは、前記前記外
部接続用の端子が接続される前記多層構造と同じ構造を
しており、かつ、所定の電位に接続されていることを特
徴とする。
3において、半導体装置は、さらにガードリングを有
し、このガードリングは、前記外部接続用の端子が接続
される位置よりも、さらに半導体チップの外周に近い位
置に設けられており、前記ガードリングは、前記前記外
部接続用の端子が接続される前記多層構造と同じ構造を
しており、かつ、所定の電位に接続されていることを特
徴とする。
【0044】ガードリングは、チップ外周から進入して
くるイオン性の水分をはじいて、その進行を防止する働
きをする。よって信頼性が向上する。
くるイオン性の水分をはじいて、その進行を防止する働
きをする。よって信頼性が向上する。
【0045】(15)請求項15の本発明は、半導体チ
ップに集積され、多層配線構造を用いて形成された内部
回路と、外部接続用の端子が接続される、多層電極構造
とを有する半導体装置の製造方法であって、下記の
(1)〜(4)の工程を共通に用いて、前記多層配線構
造と前記多層電極構造とを形成することを特徴とする。
ップに集積され、多層配線構造を用いて形成された内部
回路と、外部接続用の端子が接続される、多層電極構造
とを有する半導体装置の製造方法であって、下記の
(1)〜(4)の工程を共通に用いて、前記多層配線構
造と前記多層電極構造とを形成することを特徴とする。
【0046】工程(1) 導体層上に電気的絶縁膜を形成する工程。
【0047】工程(2) 前記電気的絶縁膜に選択的に貫通孔を形成する工程。
【0048】工程(3) 前記電気的絶縁膜上および前記貫通孔の内部に導体層を
デポジットした後、全面をエッチングすることにより前
記貫通孔内に前記デポジットされた導体層を埋め込む工
程。
デポジットした後、全面をエッチングすることにより前
記貫通孔内に前記デポジットされた導体層を埋め込む工
程。
【0049】工程(4) 前記貫通孔に埋め込まれた前記導体層に接するように、
導体層を前記電気的絶縁層上に形成する工程。
導体層を前記電気的絶縁層上に形成する工程。
【0050】微細な半導体集積回路における多層構造の
形成技術を、ボンディングパッドの形成にも使用するも
のである。
形成技術を、ボンディングパッドの形成にも使用するも
のである。
【0051】(16)請求項16の本発明は、請求項1
5において、前記(1)〜(4)の工程を共用して、さ
らに、ガードリングを形成することを特徴とする。
5において、前記(1)〜(4)の工程を共用して、さ
らに、ガードリングを形成することを特徴とする。
【0052】微細な半導体集積回路における多層構造の
形成技術を、さらに、ガードリングの形成にも使用する
ものである。
形成技術を、さらに、ガードリングの形成にも使用する
ものである。
【0053】
(実施例1)図1は本発明の半導体装置の第1の実施例
の構成を示す図である。
の構成を示す図である。
【0054】図1に示される構造は、下層電極110と
上層電極100との間に層間絶縁膜130の中央にスル
ーホールが形成され、そのスルーホールに層間接続用の
導電体120が埋め込まれている。そして、ボンディン
グワイヤ140のボール部分が、平面的にみて埋め込ま
れた導電体120を完全に覆うように、上層電極100
に接続されている。
上層電極100との間に層間絶縁膜130の中央にスル
ーホールが形成され、そのスルーホールに層間接続用の
導電体120が埋め込まれている。そして、ボンディン
グワイヤ140のボール部分が、平面的にみて埋め込ま
れた導電体120を完全に覆うように、上層電極100
に接続されている。
【0055】本構造によれば段差が生じない。したがっ
て、ボンディング領域の確保が容易であり、さらなる多
層化も容易である。
て、ボンディング領域の確保が容易であり、さらなる多
層化も容易である。
【0056】また、ボンディングワイヤ140をつたっ
てくる水分の悪影響が、埋め込まれた金属120には及
ばない。
てくる水分の悪影響が、埋め込まれた金属120には及
ばない。
【0057】(実施例2)図2は本発明の半導体装置の
第2の実施例の構成を示す図である。
第2の実施例の構成を示す図である。
【0058】本実施例の特徴は、図1に示される層間接
続用の導電体120の周囲に、さらに層間接続用の導電
体121,122が配置されていることである。
続用の導電体120の周囲に、さらに層間接続用の導電
体121,122が配置されていることである。
【0059】導電体120〜122は、上層電極100
と下層電極110とを電気的に接続する働きの他に、上
層電極100と下層電極110との間に介在する支柱の
働きをする。したがって、ボンディング時に、層間絶縁
膜130にクラックが生じにくい。
と下層電極110とを電気的に接続する働きの他に、上
層電極100と下層電極110との間に介在する支柱の
働きをする。したがって、ボンディング時に、層間絶縁
膜130にクラックが生じにくい。
【0060】(実施例3)図3は、本発明の半導体装置
の第3の実施例の断面図である。
の第3の実施例の断面図である。
【0061】半導体基板10上にSiO2膜20が形成
され、SiO2膜20上に、2層配線構造体が形成され
ている。2層配線構造体は、下層電極110と、上層電
極100と、層間接続用の複数の導電体40〜45と、
層間絶縁膜60と、層間絶縁膜70とで構成されてい
る。上層電極100には、ボンディングワイヤ140が
接続される。
され、SiO2膜20上に、2層配線構造体が形成され
ている。2層配線構造体は、下層電極110と、上層電
極100と、層間接続用の複数の導電体40〜45と、
層間絶縁膜60と、層間絶縁膜70とで構成されてい
る。上層電極100には、ボンディングワイヤ140が
接続される。
【0062】層間接続用の導電体40〜45を埋め込む
ためのスルーホールの直径は1μm程度の大きさで、導
電体を完全に充填できる大きさとする必要がある。
ためのスルーホールの直径は1μm程度の大きさで、導
電体を完全に充填できる大きさとする必要がある。
【0063】例えば、図21(a)の場合は、スルーホ
ール6000の直径が大きすぎるため、導電体4200
をデポジットして全面をエッチバックした場合、スルー
ホールの一部分にしか導電体4200が残らない。
ール6000の直径が大きすぎるため、導電体4200
をデポジットして全面をエッチバックした場合、スルー
ホールの一部分にしか導電体4200が残らない。
【0064】図21(b)のように、スルーホールの直
径をある程度小さくしたものとすると、導電体4200
が、ほぼ完全にスルーホール6000を充填し、導電体
4200の上面の位置が層間絶縁膜20の上面の位置と
一致する。これにより、多層構造を形成する電極の平坦
化が可能である。
径をある程度小さくしたものとすると、導電体4200
が、ほぼ完全にスルーホール6000を充填し、導電体
4200の上面の位置が層間絶縁膜20の上面の位置と
一致する。これにより、多層構造を形成する電極の平坦
化が可能である。
【0065】また、スルーホールは、RIE(Reac
tive Ion Etching)等の異方性エッチ
ングのみを使用して形成する必要がある。仮に、図22
(a)のように等方性エッチングと異方性エッチングと
を組み合わせてスルーホールを(7300,7200)
形成した場合、図22(b)に示すように、多層構造を
作成した場合に段差が大きくなり、実用に耐えなくな
る。
tive Ion Etching)等の異方性エッチ
ングのみを使用して形成する必要がある。仮に、図22
(a)のように等方性エッチングと異方性エッチングと
を組み合わせてスルーホールを(7300,7200)
形成した場合、図22(b)に示すように、多層構造を
作成した場合に段差が大きくなり、実用に耐えなくな
る。
【0066】次に、図3に示す本発明の構造がボンダビ
リティに優れていることを実験で証明する。
リティに優れていることを実験で証明する。
【0067】実験に使用したボンディングパッドの構造
は、図23(a)〜(c)の3種類である。
は、図23(a)〜(c)の3種類である。
【0068】実験は、上層電極にボンディングワイヤを
接続して所定の荷重をかけ、しかる後にボンディングワ
イヤを引っぱって剥離が生じるか否かを調べることによ
り行われた。その実験結果(剥離の発生数)を、下記の
表1に示す。
接続して所定の荷重をかけ、しかる後にボンディングワ
イヤを引っぱって剥離が生じるか否かを調べることによ
り行われた。その実験結果(剥離の発生数)を、下記の
表1に示す。
【0069】 表1.パッド構造の違いによるパッド剥がれの発生数 ウエハNo. #01 #02 #03 #04 TOTAL 構造1 2/16 2/16 3/16 2/16 9/64 構造2 0/16 0/16 2/16 0/16 2/64 構造3 0/16 0/16 0/16 0/16 0/64 表1において、構造1は図23(b)に対応する。構造
2は、図23(c)の本発明の構造に対応する。構造3
は、図23(a)に対応する。
2は、図23(c)の本発明の構造に対応する。構造3
は、図23(a)に対応する。
【0070】表1から明らかなように、図23(a)の
構造(表1の構造3)では、パッド剥がれが全く発生し
ておらずボンディング時の衝撃に対して最も強い。
構造(表1の構造3)では、パッド剥がれが全く発生し
ておらずボンディング時の衝撃に対して最も強い。
【0071】一方、図23(b)構造(表1の構造1)
では、全てのウェハでパッド剥がれが発生しており、最
も強度が弱くバラツキも大きい。
では、全てのウェハでパッド剥がれが発生しており、最
も強度が弱くバラツキも大きい。
【0072】これは、図24に示すように、硬い層間絶
縁膜(例えば、CVDSiO2膜)にクラックが生じ、
よって、パッド剥がれが生じ易いものと考えられる。
縁膜(例えば、CVDSiO2膜)にクラックが生じ、
よって、パッド剥がれが生じ易いものと考えられる。
【0073】一方、図23(c)の本発明の構造(表1
の構造2)では、図25に示すように、導電体からなる
支柱9500a,9500bがボンディング時の衝撃を
吸収するため、層間絶縁膜(例えば、CVDSiO
2膜)にクラックが生じにくい。ゆえに、本発明の構造
によれば、ボンダビリティーの強化が実現される。
の構造2)では、図25に示すように、導電体からなる
支柱9500a,9500bがボンディング時の衝撃を
吸収するため、層間絶縁膜(例えば、CVDSiO
2膜)にクラックが生じにくい。ゆえに、本発明の構造
によれば、ボンダビリティーの強化が実現される。
【0074】つまり、金属配線よりも相対的に硬度が大
きいシリコン酸化膜の歪を小さく抑えることができるた
め、シリコン酸化膜にクラックが入りにくく、パッド剥
がれに対して有効であり、ボンダビリティが強化され
る。
きいシリコン酸化膜の歪を小さく抑えることができるた
め、シリコン酸化膜にクラックが入りにくく、パッド剥
がれに対して有効であり、ボンダビリティが強化され
る。
【0075】次に、層間接続用の導電体の配置(平面パ
ターン例)について説明する。
ターン例)について説明する。
【0076】図4に示すように、層間接続用の導電体4
1〜46などをマトリックス状に整然と配置すると、高
密度な配置が可能である。ボンディング時の衝撃を各導
電体が均等に吸収するため、層間絶縁膜にクラックが入
りにくい。
1〜46などをマトリックス状に整然と配置すると、高
密度な配置が可能である。ボンディング時の衝撃を各導
電体が均等に吸収するため、層間絶縁膜にクラックが入
りにくい。
【0077】また、図5に示すように、マトリクスにお
ける奇数行の導電体80〜86と、偶数行の導電体87
〜92とをずらして配置することにより、さらに、層間
接続用の導電体を高密度に配置することが可能である。
ける奇数行の導電体80〜86と、偶数行の導電体87
〜92とをずらして配置することにより、さらに、層間
接続用の導電体を高密度に配置することが可能である。
【0078】また、図6に示すように、層間接続用の導
電体を、ボンディングワイヤのボール形状に合致させて
円形に配置することにより、配置の無駄を防止できる。
また、ボンディング時の衝撃は、ボンディングパッド電
極の中心部において最大であるため、中心部により多く
のスルーホールを形成することで、ボンダビリティの強
化を図れる。
電体を、ボンディングワイヤのボール形状に合致させて
円形に配置することにより、配置の無駄を防止できる。
また、ボンディング時の衝撃は、ボンディングパッド電
極の中心部において最大であるため、中心部により多く
のスルーホールを形成することで、ボンダビリティの強
化を図れる。
【0079】また、図7に示すように、溝を形成し、そ
の溝に導電体94,95,96を埋め込む構造を採用し
てもよい。溝に埋め込まれた導電体94,95,96
は、半導体チップの周囲から進入する水分の進行を阻止
する壁としての役割も果たす。したがって、その溝によ
り区画された内側の領域に位置する導電体97,98,
99には横方向から進入する水分がとどかず、腐食が生
じない。また、図7に示すように、平面的にみて、ボン
ディングワイヤ140のボール部分により導電体94〜
99は覆われるため、ボンディングワイヤ140をつた
ってくる水分からも各導電体は保護される。
の溝に導電体94,95,96を埋め込む構造を採用し
てもよい。溝に埋め込まれた導電体94,95,96
は、半導体チップの周囲から進入する水分の進行を阻止
する壁としての役割も果たす。したがって、その溝によ
り区画された内側の領域に位置する導電体97,98,
99には横方向から進入する水分がとどかず、腐食が生
じない。また、図7に示すように、平面的にみて、ボン
ディングワイヤ140のボール部分により導電体94〜
99は覆われるため、ボンディングワイヤ140をつた
ってくる水分からも各導電体は保護される。
【0080】また、図8に示すように、同心円状に溝な
らびに貫通孔を形成して、その溝や貫通孔に導電体10
2,103,104を埋め込む構造とすることもでき
る。溝が二重になっているため、水分の進行を確実に阻
止できる。
らびに貫通孔を形成して、その溝や貫通孔に導電体10
2,103,104を埋め込む構造とすることもでき
る。溝が二重になっているため、水分の進行を確実に阻
止できる。
【0081】また、導電体を、図9(C)のように配置
とすることも可能である。図9(c)の配置は、図9
(A),図9(B)に示される各溝を組合せて使用する
ものである。
とすることも可能である。図9(c)の配置は、図9
(A),図9(B)に示される各溝を組合せて使用する
ものである。
【0082】(実施例4)図10(A)は本発明の半導
体装置の第4の実施例の平面図であり、図10(B)
は、図10(A)の要部を平面からみた場合の、各部の
相対的な位置関係を示す図である。
体装置の第4の実施例の平面図であり、図10(B)
は、図10(A)の要部を平面からみた場合の、各部の
相対的な位置関係を示す図である。
【0083】図10(A)の構造は、3層の電極構造を
有する。最上層の電極510と中間層の電極530と
は、層間接続用の導電体561〜563により接続され
ている。
有する。最上層の電極510と中間層の電極530と
は、層間接続用の導電体561〜563により接続され
ている。
【0084】また、中間層の電極530と最下層の電極
550とは、層間接続用の導電体571〜573により
接続されている。
550とは、層間接続用の導電体571〜573により
接続されている。
【0085】図10(A)では、最上層の電極510,
中間層の電極530,最下層の電極550のいずれの電
極も所定の方向に引き出されて延在しており、これによ
り内部回路との接続用の配線としての機能をもってい
る。但し、これに限定されるものではなく、いずれか一
つの電極を引き出して配線として使用することも可能で
ある。なお、最上層の電極を引き出して配線としても使
用する場合にも、良好なボンディングを確保するために
層間接続用の導電体561〜563は必要である。
中間層の電極530,最下層の電極550のいずれの電
極も所定の方向に引き出されて延在しており、これによ
り内部回路との接続用の配線としての機能をもってい
る。但し、これに限定されるものではなく、いずれか一
つの電極を引き出して配線として使用することも可能で
ある。なお、最上層の電極を引き出して配線としても使
用する場合にも、良好なボンディングを確保するために
層間接続用の導電体561〜563は必要である。
【0086】層間接続用の導電体の数は、図11に示す
ように、適宜に増やすことができる。
ように、適宜に増やすことができる。
【0087】図11の構造の特徴は、層間絶縁膜520
に設けられた層間接続用の導電体606等と層間絶縁膜
540に設けられた層間接続用の導電体616等とが、
完全に重なって配置されていることである。力学的に
は、もっとも強い構造である。但し、場合によっては、
図12のように、層間接続用の導電体586,596等
を少しずらして配置し、その一部が重なりを有する構造
とすることも可能である。
に設けられた層間接続用の導電体606等と層間絶縁膜
540に設けられた層間接続用の導電体616等とが、
完全に重なって配置されていることである。力学的に
は、もっとも強い構造である。但し、場合によっては、
図12のように、層間接続用の導電体586,596等
を少しずらして配置し、その一部が重なりを有する構造
とすることも可能である。
【0088】ボンディングパッドは、図14に示すよう
に、一般には半導体チップの周囲に配置される。本発明
によれば、ボンディングパッドの高密度配置が可能とな
る。
に、一般には半導体チップの周囲に配置される。本発明
によれば、ボンディングパッドの高密度配置が可能とな
る。
【0089】(実施例5)次に、本発明の半導体装置の
製造方法について、図13〜図20を用いて説明する。
製造方法について、図13〜図20を用いて説明する。
【0090】図13には、図14に示されるガードリン
グ3000,ボンディングパッド3100,内部回路3
200の構造例が示される。
グ3000,ボンディングパッド3100,内部回路3
200の構造例が示される。
【0091】図13の構造の製造工程を順をおって説明
する。
する。
【0092】図15に示すように、半導体基板10上
に、ポリシリコン等からなるゲート電極1580,15
70と、不純物の拡散層1560,1550,154
0,1520,1500とを形成してMOSトランジス
タを用いた電子回路を作成する。続いて、絶縁膜20に
コンタクトホールを設け、チタン(Ti)膜4000及
びチタンナイトライド(TiN)膜4100を全面に順
次にデポジットする。
に、ポリシリコン等からなるゲート電極1580,15
70と、不純物の拡散層1560,1550,154
0,1520,1500とを形成してMOSトランジス
タを用いた電子回路を作成する。続いて、絶縁膜20に
コンタクトホールを設け、チタン(Ti)膜4000及
びチタンナイトライド(TiN)膜4100を全面に順
次にデポジットする。
【0093】チタン(Ti)膜はコンタクト抵抗を低く
する働きをする。チタンナイトライド(TiN)膜は、
次の工程におけるタングステン(W)のコンタクトホー
ルへの埋め込みを容易にする働きをする。なお、図15
において、参照番号1561,1530,1510はチ
タンシリサイド(TiSi)層である。
する働きをする。チタンナイトライド(TiN)膜は、
次の工程におけるタングステン(W)のコンタクトホー
ルへの埋め込みを容易にする働きをする。なお、図15
において、参照番号1561,1530,1510はチ
タンシリサイド(TiSi)層である。
【0094】次に、図16に示すように、タングステン
(W)層5000を形成する。
(W)層5000を形成する。
【0095】続いて、図17に示すように、タングステ
ン層5000をRIE(Reactive Ion E
tching)を用いてエッチングする。これにより、
コンタクトホール内に埋め込まれたタングステン層42
00a,4200b,4200cが形成される。
ン層5000をRIE(Reactive Ion E
tching)を用いてエッチングする。これにより、
コンタクトホール内に埋め込まれたタングステン層42
00a,4200b,4200cが形成される。
【0096】RIEによるタングステン層のエッチング
に用いられる塩素ガスは、アルミニュウム配線の腐食の
一因となるが、本発明の製造方法では、ボンディングパ
ッド部分の構造を、内部回路の多層配線構造と同時に形
成するため、塩素ガスがボンディングパッド部の電極の
腐食の原因となる心配はない。
に用いられる塩素ガスは、アルミニュウム配線の腐食の
一因となるが、本発明の製造方法では、ボンディングパ
ッド部分の構造を、内部回路の多層配線構造と同時に形
成するため、塩素ガスがボンディングパッド部の電極の
腐食の原因となる心配はない。
【0097】次に、アルミニュウム(Al),チタンナ
イトライド(TiN)を積層形成し、通常のフォトリソ
グラフィ技術を用いて加工することにより、図18に示
されるような電極(1210および1212,110お
よび112,1110および1112)を形成する。チ
タンナイトライド(TiN)膜は、露光時の光の反射を
防止する役割を果たす。つまり、反射防止層として機能
する。
イトライド(TiN)を積層形成し、通常のフォトリソ
グラフィ技術を用いて加工することにより、図18に示
されるような電極(1210および1212,110お
よび112,1110および1112)を形成する。チ
タンナイトライド(TiN)膜は、露光時の光の反射を
防止する役割を果たす。つまり、反射防止層として機能
する。
【0098】次に、図19に示すように、層間絶縁膜6
0を形成し、その層間絶縁膜60に選択的にスルーホー
ルを形成する。そして、図15〜図18と同様の製造プ
ロセスを経て、第2層目の電極を形成する。図19にお
いて、参照番号4000d,4000e,4000fは
チタン(Ti)膜であり、参照番号4100d,410
0e,4100fはチタンナイトライド(TiN)膜で
あり、参照番号4200d,4200e,4200hは
タングステン(W)層であり、参照番号1200,10
0,1100は、アルミニュウム(Al)電極であり、
参照番号1202,102,1102は、チタンナイト
ライド(TiN)膜からなる反射防止層である。
0を形成し、その層間絶縁膜60に選択的にスルーホー
ルを形成する。そして、図15〜図18と同様の製造プ
ロセスを経て、第2層目の電極を形成する。図19にお
いて、参照番号4000d,4000e,4000fは
チタン(Ti)膜であり、参照番号4100d,410
0e,4100fはチタンナイトライド(TiN)膜で
あり、参照番号4200d,4200e,4200hは
タングステン(W)層であり、参照番号1200,10
0,1100は、アルミニュウム(Al)電極であり、
参照番号1202,102,1102は、チタンナイト
ライド(TiN)膜からなる反射防止層である。
【0099】次に、図20に示すように、最終保護膜7
0を形成し、その一部を選択的に開口し、ボンディング
パッドを形成する。
0を形成し、その一部を選択的に開口し、ボンディング
パッドを形成する。
【0100】そして、図13に示すように、ボンディン
グワイヤ140を接続する。拡散層1500には所定電
位が印加され、これにより、ガードリング(アルミニュ
ウム電極1110,1100等で形成される)が所定電
位に維持される。ガードリングはイオン性の水をはじ
き、半導体チップの外周から進入する水分(図13中で
矢印で示される)の進入を阻止する。
グワイヤ140を接続する。拡散層1500には所定電
位が印加され、これにより、ガードリング(アルミニュ
ウム電極1110,1100等で形成される)が所定電
位に維持される。ガードリングはイオン性の水をはじ
き、半導体チップの外周から進入する水分(図13中で
矢印で示される)の進入を阻止する。
【0101】また、ボンディングワイヤ140をつたっ
てくる水分(図13中で矢印で示される)の悪影響も、
ボンディングワイヤ140の直下のスルーホール200
0Dに埋め込まれた導電体には及ばないため、確実にボ
ンディングパッドと、他の配線層との電気的接続をとる
ことができる。
てくる水分(図13中で矢印で示される)の悪影響も、
ボンディングワイヤ140の直下のスルーホール200
0Dに埋め込まれた導電体には及ばないため、確実にボ
ンディングパッドと、他の配線層との電気的接続をとる
ことができる。
【0102】また、多層化を推進しても多層構造に段差
が生じない。つまり、金属電極が何層になった場合で
も、ボンディングパッドの平坦性を保つことができる。
したがって、配線の段切れが発生しない。また、ボンデ
ィング領域を確実に確保でき、ゆえに、ボンディングパ
ッドの高密度配置が可能である。
が生じない。つまり、金属電極が何層になった場合で
も、ボンディングパッドの平坦性を保つことができる。
したがって、配線の段切れが発生しない。また、ボンデ
ィング領域を確実に確保でき、ゆえに、ボンディングパ
ッドの高密度配置が可能である。
【0103】なお、図13において、参照番号2000
A,2000D,2000Gはスルーホールを示し、参
照番号2000B,2000F,2000Hはコンタク
トホールを示す。
A,2000D,2000Gはスルーホールを示し、参
照番号2000B,2000F,2000Hはコンタク
トホールを示す。
【0104】本発明は、モノリシックICだけでなく、
液晶装置における薄膜を用いた基板等にも広く利用でき
る。また、外部接続の形態としては、ボンディングワイ
ヤを用いたものに限定されず、テープキャリアを用いた
ものなども採用できる。
液晶装置における薄膜を用いた基板等にも広く利用でき
る。また、外部接続の形態としては、ボンディングワイ
ヤを用いたものに限定されず、テープキャリアを用いた
ものなども採用できる。
【0105】
【図1】本発明の半導体装置の第1の実施例の構造を示
す図である。
す図である。
【図2】本発明の半導体装置の第2の実施例の構造を示
す図である。
す図である。
【図3】本発明の半導体装置の第3の実施例の構造を示
すデバイスの断面図である。
すデバイスの断面図である。
【図4】導電体の配置の一例を示す図である。
【図5】導電体の配置の他の例を示す図である。
【図6】導電体の配置の他の例を示す図である。
【図7】導電体の配置の他の例を示す図である。
【図8】導電体の配置の他の例を示す図である。
【図9】(A)〜(C)はそれぞれ、導電体の配置の他
の例を示す図である。
の例を示す図である。
【図10】(A)は本発明の半導体の第4の実施例の構
造を示す断面図であり、(B)は(A)に示される構造
の各部の相対的位置関係を示す平面図である。
造を示す断面図であり、(B)は(A)に示される構造
の各部の相対的位置関係を示す平面図である。
【図11】第4の実施例に関する変形例の構造を示す、
デバイスの断面図である。
デバイスの断面図である。
【図12】第4の実施例に関する変形例の構造を示す、
デバイスの断面図である。
デバイスの断面図である。
【図13】本発明の半導体装置のより具体的な構造を示
す、デバイスの断面図である。
す、デバイスの断面図である。
【図14】半導体チップにおける、ボンディングパッド
や内部回路の配置を説明するための図である。
や内部回路の配置を説明するための図である。
【図15】図13の構造を形成するための、第1の製造
工程を説明するための図である。
工程を説明するための図である。
【図16】図13の構造を形成するための、第2の製造
工程を説明するための図である。
工程を説明するための図である。
【図17】図13の構造を形成するための、第3の製造
工程を説明するための図である。
工程を説明するための図である。
【図18】図13の構造を形成するための、第4の製造
工程を説明するための図である。
工程を説明するための図である。
【図19】図13の構造を形成するための、第5の製造
工程を説明するための図である。
工程を説明するための図である。
【図20】図13の構造を形成するための、第6の製造
工程を説明するための図である。
工程を説明するための図である。
【図21】(a),(b)はそれぞれ、スルーホールの
大きさと、埋め込まれる導体層の状態との関係を示す図
である。
大きさと、埋め込まれる導体層の状態との関係を示す図
である。
【図22】(a),(b)はそれぞれ、等方性エッチン
グを用いてスルーホールを形成する場合の問題点を示す
図である。
グを用いてスルーホールを形成する場合の問題点を示す
図である。
【図23】(a)〜(c)は、それぞれ、電極構造によ
るボンダビリティの違いを説明するための図である。
るボンダビリティの違いを説明するための図である。
【図24】図23(b)の構造の問題点を説明するため
の図である。
の図である。
【図25】図23(c)の構造の利点を説明するための
図である。
図である。
【図26】従来例の問題点を説明するための図である。
【図27】(a),(b)はそれぞれ、従来例の問題点
を説明するための図である。
を説明するための図である。
100 上層電極 110 下層電極 120 層間接続用の導体層 130 層間絶縁膜 140 ボンディングワイヤ
Claims (16)
- 【請求項1】 多層配線構造を有する半導体装置であっ
て、 第1の層に属し、外部接続用の端子が接続される第1の
導体層と、 第2の層に属する第2の導体層と、 前記第1の導体層と前記第2の導体層との間に介在する
電気的絶縁層と、 前記電気的絶縁層に選択的に設けられた貫通孔に埋め込
まれ、前記第1の導体層と第2の導体層とを電気的に接
続する第3の導体層と、を具備し、 前記第3の導体層は前記貫通孔に充填されており、その
第3の導体層の上面および下面の位置はそれぞれ、前記
電気的絶縁層の上面および下面と略同一の位置となって
いることを特徴とする半導体装置。 - 【請求項2】 請求項1において、 前記第3の導体層が前記第1の導体層と接触する面は、
平面的にみて、前記外部接続用の端子により覆われてい
ることを特徴とする半導体装置。 - 【請求項3】 請求項1において、 前記第3の導体層の硬度は、前記第1の導体層および第
2の導体層の硬度より大きいことを特徴とする半導体装
置。 - 【請求項4】 請求項3において、 第1および第2の導体層はアルミニュウムを主成分とす
る層であり、第3の導体層はタングステンを主成分とす
る層であることを特徴とする半導体装置。 - 【請求項5】 請求項1において、 半導体装置は、さらに内部回路を具備し、その内部回路
は多層配線構造を用いて形成されており、 前記第1の導体層,第2の導体層,第3の導体層,電気
的絶縁膜および貫通孔と前記内部回路を構成する前記多
層配線構造体とは、共通の製造プロセスにより形成され
ることを特徴とする半導体装置。 - 【請求項6】 請求項1において、 外部接続用の端子はボンディングワイヤであることを特
徴とする半導体装置。 - 【請求項7】 多層配線構造を有する半導体装置であっ
て、 第1の層に属し、外部接続用の端子が接続される第1の
導体層と、 第2の層に属する第2の導体層と、 前記第1の導体層と前記第2の導体層との間に介在する
電気的絶縁層と、 前記電気的絶縁層に選択的に設けられた複数の貫通孔の
それぞれに埋め込まれ、前記第1の導体層と第2の導体
層とを電気的に接続する、複数の第3の導体層とを具備
し、 前記第3の導体層は前記貫通孔に充填されており、その
第3の導体層の上面および下面の位置はそれぞれ、前記
電気的絶縁層の上面および下面と略同一の位置となって
おり、 前記複数の第3の導体層のうちの少なくとも一つが前記
第1の導体層と接触する面は、平面的にみて、前記外部
接続用の端子により覆われていることを特徴とする半導
体装置。 - 【請求項8】 請求項7において、 複数の第3の導体層のそれぞれは、平面的にみてマトリ
ックス状に配置されていることを特徴とする半導体装
置。 - 【請求項9】 請求項7において、 複数の第3の導体層のそれぞれは、平面的にみてマトリ
ックス状に配置されており、そのマトリックスの偶数行
の配列と奇数行の配列とは互いにずれていることを特徴
とする半導体装置。 - 【請求項10】 請求項7において、 複数の第3の導体層のそれぞれは、平面的にみて、円形
を形成するように配置されていることを特徴とする半導
体装置。 - 【請求項11】 多層配線構造を有する半導体装置であ
って、 第1の層に属し、外部接続用の端子が接続される第1の
導体層と、 第2の層に属する第2の導体層と、 前記第1の導体層と前記第2の導体層との間に介在する
電気的絶縁層と、 前記電気的絶縁層に選択的に設けられた溝に埋め込ま
れ、前記第1の導体層と第2の導体層とを電気的に接続
する第3の導体層と、を具備し、 前記第3の導体層は前記溝に充填されており、その第3
の導体層の上面および下面の位置はそれぞれ、前記電気
的絶縁層の上面および下面と略同一の位置となっている
ことを特徴とする半導体装置。 - 【請求項12】 請求項11において、 前記溝に埋め込まれた第3の導体層は、平面的にみて閉
じた形状を形成しており、前記電気的絶縁層は、前記閉
じた形状の内側と外側とで区分されており、 前記閉じた形状の内側に存在する前記電気的絶縁膜に選
択的に貫通孔が形成され、その貫通孔には前記第3の導
体層と同一の材料からなる第4の導体層が埋め込まれて
おり、 前記外部接続用の端子は、平面的にみて前記第4の導体
層を覆うように前記第1の導体層に接続されていること
を特徴とする半導体装置。 - 【請求項13】 多層配線構造を有する半導体装置であ
って、 第1の層に属し、外部接続用の端子が接続される第1の
導体層と、 第2の層に属する第2の導体層と、 平面的にみて前記第2の導体層と重なりを有して設けら
れた第3の導体層と、 前記第1の導体層と前記第2の導体層との間に介在する
第1の電気的絶縁層と、 前記第2の導体層と前記第3の導体層との間に介在する
第2の電気的絶縁層と、 前記第1の電気的絶縁層に選択的に設けられた第1の貫
通孔に埋め込まれ、前記第1の導体層と第2の導体層と
を電気的に接続する第4の導体層と、 前記第2の電気的絶縁層に選択的に設けられた第2の貫
通孔に埋め込まれ、前記第2の導体層と第3の導体層と
を電気的に接続する第5の導体層と、を具備し、 前記第4の導体層は前記第1の貫通孔に充填されてお
り、その第4の導体層の上面および下面の位置はそれぞ
れ、前記第1の電気的絶縁層の上面および下面と略同一
の位置となっており、 前記第5の導体層は前記第2の貫通孔に充填されてお
り、その第5の導体層の上面および下面の位置はそれぞ
れ、前記第2の電気的絶縁層の上面および下面と略同一
の位置となっており、 前記第1の貫通孔に埋め込まれた前記第4の導体層と、
前記第2の貫通孔に埋め込まれた前記第5の導体層と
は、平面的にみて、重なりを有していることを特徴とす
る半導体装置。 - 【請求項14】 請求項13において、 半導体装置は、さらにガードリングを有し、 このガードリングは、前記外部接続用の端子が接続され
る位置よりも、さらに半導体チップの外周に近い位置に
設けられており、 前記ガードリングは、前記前記外部接続用の端子が接続
される前記多層構造と同じ構造をしており、かつ、所定
の電位に接続されていることを特徴とする半導体装置。 - 【請求項15】 半導体チップに集積され、多層配線構
造を用いて形成された内部回路と、外部接続用の端子が
接続される、多層電極構造とを有する半導体装置の製造
方法であって、 下記の(1)〜(4)の工程を共通に用いて、前記多層
配線構造と前記多層電極構造とを形成することを特徴と
する半導体装置の製造方法。 工程(1) 導体層上に電気的絶縁膜を形成する工程。 工程(2) 前記電気的絶縁膜に選択的に貫通孔を形成する工程。 工程(3) 前記電気的絶縁膜上および前記貫通孔の内部に導体層を
デポジットした後、全面をエッチングすることにより前
記貫通孔内に前記デポジットされた導体層を埋め込む工
程。 工程(4) 前記貫通孔に埋め込まれた前記導体層に接するように、
導体層を前記電気的絶縁層上に形成する工程。 - 【請求項16】 請求項15において、 前記(1)〜(4)の工程を共用して、さらに、ガード
リングを形成することを特徴とする半導体装置の製造方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8052273A JPH08293523A (ja) | 1995-02-21 | 1996-02-15 | 半導体装置およびその製造方法 |
US08/603,166 US5739587A (en) | 1995-02-21 | 1996-02-20 | Semiconductor device having a multi-latered wiring structure |
TW085109532A TW326564B (en) | 1996-02-15 | 1996-08-06 | Semiconductor appatatus and manufacturing method thereof |
KR1019960034977A KR100410708B1 (ko) | 1996-02-15 | 1996-08-21 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-32707 | 1995-02-21 | ||
JP3270795 | 1995-02-21 | ||
JP8052273A JPH08293523A (ja) | 1995-02-21 | 1996-02-15 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08293523A true JPH08293523A (ja) | 1996-11-05 |
Family
ID=26371289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8052273A Pending JPH08293523A (ja) | 1995-02-21 | 1996-02-15 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5739587A (ja) |
JP (1) | JPH08293523A (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049190A (ja) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | 能動集積回路上のボンディングのためのシステム及び方法 |
US6100589A (en) * | 1996-08-20 | 2000-08-08 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
JP2001298029A (ja) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 |
US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
US6479375B2 (en) | 1997-10-21 | 2002-11-12 | Nec Corporation | Method of forming a semiconductor device having a non-peeling electrode pad portion |
JP2003530696A (ja) * | 2000-04-12 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置 |
JP2005116562A (ja) * | 2003-10-02 | 2005-04-28 | Renesas Technology Corp | 半導体装置 |
JP2005243907A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
JP2006261369A (ja) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置 |
JP2006332533A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | 半導体素子及びその製造方法 |
JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
JP2007067332A (ja) * | 2005-09-02 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007157857A (ja) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007194663A (ja) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造 |
WO2007116463A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置 |
JP2008016638A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | 半導体装置 |
JP2008091632A (ja) * | 2006-10-02 | 2008-04-17 | Manabu Bonshihara | 半導体装置の外部回路接続部の構造及びその形成方法 |
US7391114B2 (en) | 2004-02-05 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Electrode pad section for external connection |
JP2008248783A (ja) * | 2007-03-30 | 2008-10-16 | Diamond Electric Mfg Co Ltd | イグナイタ |
JP2009194152A (ja) * | 2008-02-14 | 2009-08-27 | Casio Comput Co Ltd | 半導体集積回路装置 |
US8274160B2 (en) | 2003-08-21 | 2012-09-25 | Intersil Americas Inc. | Active area bonding compatible high current structures |
JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
JP2013105956A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
JP2013235127A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5939790A (en) * | 1996-04-09 | 1999-08-17 | Altera Corporation | Integrated circuit pad structures |
US5700735A (en) * | 1996-08-22 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bond pad structure for the via plug process |
US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
US5969421A (en) * | 1997-11-18 | 1999-10-19 | Lucent Technologies Inc. | Integrated circuit conductors that avoid current crowding |
JPH11154701A (ja) * | 1997-11-21 | 1999-06-08 | Mitsubishi Electric Corp | 半導体装置 |
JP3415010B2 (ja) * | 1997-12-05 | 2003-06-09 | 株式会社リコー | 半導体装置 |
EP0923126A1 (en) * | 1997-12-05 | 1999-06-16 | STMicroelectronics S.r.l. | Integrated electronic device comprising a mechanical stress protection structure |
KR100267105B1 (ko) * | 1997-12-09 | 2000-11-01 | 윤종용 | 다층패드를구비한반도체소자및그제조방법 |
JP4651815B2 (ja) * | 1998-01-23 | 2011-03-16 | ローム株式会社 | ダマシン配線および半導体装置 |
US5986343A (en) * | 1998-05-04 | 1999-11-16 | Lucent Technologies Inc. | Bond pad design for integrated circuits |
US6448650B1 (en) * | 1998-05-18 | 2002-09-10 | Texas Instruments Incorporated | Fine pitch system and method for reinforcing bond pads in semiconductor devices |
US5959360A (en) * | 1998-05-22 | 1999-09-28 | United Microelectronics Corp. | Interconnect structure employing equivalent resistance paths to improve electromigration resistance |
US5963831A (en) * | 1998-05-22 | 1999-10-05 | United Microelectronics Corp. | Method of making an interconnect structure employing equivalent resistance paths to improve electromigration resistance |
JP3407020B2 (ja) * | 1998-05-25 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置 |
JP3121311B2 (ja) | 1998-05-26 | 2000-12-25 | 日本電気株式会社 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
JP3109478B2 (ja) * | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
US6137178A (en) * | 1998-06-17 | 2000-10-24 | Siemens Aktiengesellschaft | Semiconductor metalization system and method |
US6163074A (en) * | 1998-06-24 | 2000-12-19 | Samsung Electronics Co., Ltd. | Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein |
US6552438B2 (en) * | 1998-06-24 | 2003-04-22 | Samsung Electronics Co. | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same |
US6087732A (en) * | 1998-09-28 | 2000-07-11 | Lucent Technologies, Inc. | Bond pad for a flip-chip package |
JP2974022B1 (ja) * | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
US6885275B1 (en) | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
US7276970B2 (en) * | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US6445039B1 (en) | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
US6525609B1 (en) | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US6191481B1 (en) | 1998-12-18 | 2001-02-20 | Philips Electronics North America Corp. | Electromigration impeding composite metallization lines and methods for making the same |
US6020647A (en) * | 1998-12-18 | 2000-02-01 | Vlsi Technology, Inc. | Composite metallization structures for improved post bonding reliability |
EP1145318B1 (en) * | 1999-01-15 | 2015-12-30 | Broadcom Corporation | System and method for esd protection |
US7687858B2 (en) * | 1999-01-15 | 2010-03-30 | Broadcom Corporation | System and method for ESD protection |
US8405152B2 (en) | 1999-01-15 | 2013-03-26 | Broadcom Corporation | System and method for ESD protection |
TW430935B (en) * | 1999-03-19 | 2001-04-21 | Ind Tech Res Inst | Frame type bonding pad structure having a low parasitic capacitance |
US6028367A (en) * | 1999-05-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonds pads equipped with heat dissipating rings and method for forming |
WO2000072446A1 (en) | 1999-05-26 | 2000-11-30 | Broadcom Corporation | Integrated vco |
US7696823B2 (en) | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US6181016B1 (en) * | 1999-06-08 | 2001-01-30 | Winbond Electronics Corp | Bond-pad with a single anchoring structure |
US6365970B1 (en) * | 1999-12-10 | 2002-04-02 | Silicon Integrated Systems Corporation | Bond pad structure and its method of fabricating |
US6198170B1 (en) | 1999-12-16 | 2001-03-06 | Conexant Systems, Inc. | Bonding pad and support structure and method for their fabrication |
US6426284B1 (en) * | 2000-03-20 | 2002-07-30 | Illinois Tool Works Inc. | Method of manufacturing wire bond pad |
EP1176640B1 (en) * | 2000-07-27 | 2008-02-20 | Texas Instruments Incorporated | Contact structure of an integrated power circuit |
US6495918B1 (en) * | 2000-09-05 | 2002-12-17 | Infineon Technologies Ag | Chip crack stop design for semiconductor chips |
KR100421043B1 (ko) * | 2000-12-21 | 2004-03-04 | 삼성전자주식회사 | 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드 |
US6552433B1 (en) | 2001-05-17 | 2003-04-22 | Taiwan Semiconductor Manufacturing Company | Bond pads using mesh pattern via structures for protecting devices/circuits under I/O pads |
US20020195723A1 (en) * | 2001-06-25 | 2002-12-26 | Daniel Collette | Bond pad structure |
JP2003017520A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
TW498530B (en) * | 2001-08-29 | 2002-08-11 | Via Tech Inc | Flip-chip pad and redistribution layer arrangement |
US7078822B2 (en) * | 2002-06-25 | 2006-07-18 | Intel Corporation | Microelectronic device interconnects |
US6955981B2 (en) | 2002-09-13 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure to prompt excellent bondability for low-k intermetal dielectric layers |
EP1420443A3 (fr) * | 2002-11-14 | 2014-10-15 | Nxp B.V. | Dispositif de connexion électrique entre deux pistes d'un circuit integré |
US6818996B2 (en) * | 2002-12-20 | 2004-11-16 | Lsi Logic Corporation | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps |
JP2005019452A (ja) * | 2003-06-23 | 2005-01-20 | Toshiba Corp | 半導体装置 |
DE10333465B4 (de) * | 2003-07-22 | 2008-07-24 | Infineon Technologies Ag | Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken |
JP2005085939A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7026225B1 (en) * | 2003-09-09 | 2006-04-11 | Advanced Micro Devices, Inc. | Semiconductor component and method for precluding stress-induced void formation in the semiconductor component |
WO2005048314A2 (en) * | 2003-11-12 | 2005-05-26 | Silicon Pipe, Inc. | Tapered dielectric and conductor structures and applications thereof |
US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
US7081679B2 (en) * | 2003-12-10 | 2006-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for reinforcing a bond pad on a chip |
JP3998647B2 (ja) * | 2004-02-12 | 2007-10-31 | 株式会社東芝 | 半導体チップおよび半導体チップのテスト方法 |
JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
US7148574B2 (en) * | 2004-04-14 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure and method of forming the same |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4517843B2 (ja) * | 2004-12-10 | 2010-08-04 | エルピーダメモリ株式会社 | 半導体装置 |
US7439592B2 (en) * | 2004-12-13 | 2008-10-21 | Broadcom Corporation | ESD protection for high voltage applications |
US7505238B2 (en) * | 2005-01-07 | 2009-03-17 | Agnes Neves Woo | ESD configuration for low parasitic capacitance I/O |
US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
US7157734B2 (en) * | 2005-05-27 | 2007-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor bond pad structures and methods of manufacturing thereof |
JP4452217B2 (ja) * | 2005-07-04 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7626268B2 (en) * | 2005-10-12 | 2009-12-01 | Infineon Technologies Ag | Support structures for semiconductor devices |
KR100804392B1 (ko) * | 2005-12-02 | 2008-02-15 | 주식회사 네패스 | 반도체 패키지 및 그 제조 방법 |
WO2007064073A1 (en) * | 2005-12-02 | 2007-06-07 | Nepes Corporation | Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same |
US7276435B1 (en) * | 2006-06-02 | 2007-10-02 | Freescale Semiconductor, Inc. | Die level metal density gradient for improved flip chip package reliability |
US7622364B2 (en) * | 2006-08-18 | 2009-11-24 | International Business Machines Corporation | Bond pad for wafer and package for CMOS imager |
DE102006052202B3 (de) * | 2006-11-06 | 2008-02-21 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements |
US7679180B2 (en) * | 2006-11-07 | 2010-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad design to minimize dielectric cracking |
US7573115B2 (en) * | 2006-11-13 | 2009-08-11 | International Business Machines Corporation | Structure and method for enhancing resistance to fracture of bonding pads |
US7749778B2 (en) * | 2007-01-03 | 2010-07-06 | International Business Machines Corporation | Addressable hierarchical metal wire test methodology |
US7829462B2 (en) * | 2007-05-03 | 2010-11-09 | Teledyne Licensing, Llc | Through-wafer vias |
JP5430848B2 (ja) * | 2007-12-21 | 2014-03-05 | ラピスセミコンダクタ株式会社 | 半導体素子、半導体装置、及びそれらの製造方法 |
FR2930840B1 (fr) * | 2008-04-30 | 2010-08-13 | St Microelectronics Crolles 2 | Procede de reprise de contact sur un circuit eclaire par la face arriere |
US8148797B2 (en) | 2008-06-26 | 2012-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip pad resistant to antenna effect and method |
KR101589690B1 (ko) * | 2008-12-18 | 2016-01-29 | 삼성전자주식회사 | 반도체 소자의 본딩 패드 및 그의 제조방법 |
TWI458056B (zh) * | 2009-01-12 | 2014-10-21 | Vanguard Int Semiconduct Corp | 接觸墊支撐結構及積體電路 |
US8227708B2 (en) * | 2009-12-14 | 2012-07-24 | Qualcomm Incorporated | Via structure integrated in electronic substrate |
US8659170B2 (en) | 2010-01-20 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having conductive pads and a method of manufacturing the same |
KR101184375B1 (ko) * | 2010-05-10 | 2012-09-20 | 매그나칩 반도체 유한회사 | 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법 |
KR101884002B1 (ko) | 2012-04-13 | 2018-08-01 | 삼성전자주식회사 | 콘택 구조물 형성 방법 |
US8981578B2 (en) | 2012-04-30 | 2015-03-17 | Apple Inc. | Sensor array package |
US8736080B2 (en) | 2012-04-30 | 2014-05-27 | Apple Inc. | Sensor array package |
CN103579166A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘结构 |
JP6027452B2 (ja) * | 2013-02-01 | 2016-11-16 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
DE102013104207A1 (de) * | 2013-04-25 | 2014-11-13 | Epcos Ag | Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung |
CN105097741A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 焊盘结构及其制作方法 |
US9536848B2 (en) * | 2014-10-16 | 2017-01-03 | Globalfoundries Inc. | Bond pad structure for low temperature flip chip bonding |
US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
KR20220109753A (ko) * | 2021-01-29 | 2022-08-05 | 삼성전자주식회사 | 포스트를 포함하는 반도체 패키지 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5921034A (ja) * | 1982-07-27 | 1984-02-02 | Toshiba Corp | 半導体装置 |
JPS6178151A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | 半導体装置 |
JPH01130545A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
ATE145495T1 (de) * | 1990-05-31 | 1996-12-15 | Canon Kk | Verfahren zur verdrahtung einer halbleiterschaltung |
JPH05283467A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体集積回路装置 |
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US5453402A (en) * | 1992-12-15 | 1995-09-26 | Advanced Micro Devices, Inc. | Selective metal via plug growth technology for deep sub-micrometer ULSI |
JPH07335721A (ja) * | 1994-06-13 | 1995-12-22 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
JP3432284B2 (ja) * | 1994-07-04 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
TW287313B (ja) * | 1995-02-20 | 1996-10-01 | Matsushita Electric Ind Co Ltd |
-
1996
- 1996-02-15 JP JP8052273A patent/JPH08293523A/ja active Pending
- 1996-02-20 US US08/603,166 patent/US5739587A/en not_active Expired - Lifetime
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100589A (en) * | 1996-08-20 | 2000-08-08 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
US6756675B1 (en) | 1996-08-20 | 2004-06-29 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
US6479375B2 (en) | 1997-10-21 | 2002-11-12 | Nec Corporation | Method of forming a semiconductor device having a non-peeling electrode pad portion |
JP2000049190A (ja) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | 能動集積回路上のボンディングのためのシステム及び方法 |
JP2012169663A (ja) * | 1998-07-14 | 2012-09-06 | Texas Instruments Inc | 能動集積回路上のボンディングのためのシステム及び方法 |
US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
JP2007194663A (ja) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造 |
JP2001298029A (ja) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 |
JP2003530696A (ja) * | 2000-04-12 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置 |
US8569896B2 (en) | 2003-08-21 | 2013-10-29 | Intersil Americas Inc. | Active area bonding compatible high current structures |
US8946912B2 (en) | 2003-08-21 | 2015-02-03 | Intersil Americas LLC | Active area bonding compatible high current structures |
US8652960B2 (en) | 2003-08-21 | 2014-02-18 | Intersil Americas Inc. | Active area bonding compatible high current structures |
US8274160B2 (en) | 2003-08-21 | 2012-09-25 | Intersil Americas Inc. | Active area bonding compatible high current structures |
JP2005116562A (ja) * | 2003-10-02 | 2005-04-28 | Renesas Technology Corp | 半導体装置 |
US7391114B2 (en) | 2004-02-05 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Electrode pad section for external connection |
JP2005243907A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
JP2006261369A (ja) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置 |
JP4596464B2 (ja) * | 2005-03-17 | 2010-12-08 | 次世代半導体材料技術研究組合 | 半導体装置 |
JP2006332533A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | 半導体素子及びその製造方法 |
JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
US8102056B2 (en) | 2005-09-02 | 2012-01-24 | Panasonic Corporation | Semiconductor device having pads and which minimizes defects due to bonding and probing processes |
US8810039B2 (en) | 2005-09-02 | 2014-08-19 | Panasonic Corporation | Semiconductor device having a pad and plurality of interconnects |
JP2007067332A (ja) * | 2005-09-02 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4671814B2 (ja) * | 2005-09-02 | 2011-04-20 | パナソニック株式会社 | 半導体装置 |
JP2007157857A (ja) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4646789B2 (ja) * | 2005-12-02 | 2011-03-09 | パナソニック株式会社 | 半導体装置 |
WO2007116463A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置 |
JP5280840B2 (ja) * | 2006-03-31 | 2013-09-04 | 富士通株式会社 | 半導体装置 |
JP2008016638A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | 半導体装置 |
WO2008047585A1 (fr) * | 2006-10-02 | 2008-04-24 | Manabu Bonkohara | Unité de connexion d'un circuit externe à un dispositif semi-conducteur, et procédé de fabrication associé |
JP2008091632A (ja) * | 2006-10-02 | 2008-04-17 | Manabu Bonshihara | 半導体装置の外部回路接続部の構造及びその形成方法 |
JP2008248783A (ja) * | 2007-03-30 | 2008-10-16 | Diamond Electric Mfg Co Ltd | イグナイタ |
JP2009194152A (ja) * | 2008-02-14 | 2009-08-27 | Casio Comput Co Ltd | 半導体集積回路装置 |
JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
CN103946962A (zh) * | 2011-11-15 | 2014-07-23 | 罗姆股份有限公司 | 半导体装置及其制造方法、电子部件 |
JP2013105956A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
US9478481B2 (en) | 2011-11-15 | 2016-10-25 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
JP2013235127A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US5739587A (en) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08293523A (ja) | 半導体装置およびその製造方法 | |
US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
JP4801296B2 (ja) | 半導体装置及びその製造方法 | |
JP5324822B2 (ja) | 半導体装置 | |
US8338958B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5205066B2 (ja) | 半導体装置およびその製造方法 | |
US6897570B2 (en) | Semiconductor device and method of manufacturing same | |
US7646087B2 (en) | Multiple-dies semiconductor device with redistributed layer pads | |
US6847124B2 (en) | Semiconductor device and fabrication method thereof | |
US7208837B2 (en) | Semiconductor chip capable of implementing wire bonding over active circuits | |
US6747355B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2001351920A (ja) | 半導体装置およびその製造方法 | |
US20140273453A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2000044043A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
US20020079584A1 (en) | Semiconductor device with a split pad electrode | |
CN1707786A (zh) | 半导体装置 | |
US20100065954A1 (en) | Bond pad structures and semiconductor devices using the same | |
JP2011146563A (ja) | 半導体装置 | |
US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
JP2000340569A (ja) | 半導体装置の配線構造及びその形成方法 | |
JP2007214349A (ja) | 半導体装置 | |
US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
US20220013481A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4021376B2 (ja) | パッド構造 |