JP2974022B1 - 半導体装置のボンディングパッド構造 - Google Patents

半導体装置のボンディングパッド構造

Info

Publication number
JP2974022B1
JP2974022B1 JP10294459A JP29445998A JP2974022B1 JP 2974022 B1 JP2974022 B1 JP 2974022B1 JP 10294459 A JP10294459 A JP 10294459A JP 29445998 A JP29445998 A JP 29445998A JP 2974022 B1 JP2974022 B1 JP 2974022B1
Authority
JP
Japan
Prior art keywords
insulating film
layer
connection
pad
pad layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10294459A
Other languages
English (en)
Other versions
JP2000114309A (ja
Inventor
隆久 山葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP10294459A priority Critical patent/JP2974022B1/ja
Priority to US09/407,910 priority patent/US6297563B1/en
Application granted granted Critical
Publication of JP2974022B1 publication Critical patent/JP2974022B1/ja
Publication of JP2000114309A publication Critical patent/JP2000114309A/ja
Priority to US09/866,421 priority patent/US6921714B2/en
Priority to US11/073,753 priority patent/US7067928B2/en
Priority to US11/354,134 priority patent/US7211902B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【要約】 【課題】 半導体装置のボンディングパッド構造におい
て層間絶縁膜を構成する塗布絶縁膜に剥がれやクラック
が生ずるのを防ぐ。 【解決手段】 半導体基板１０の表面を覆う絶縁膜１２
の上にパッド層１４ｂ、層間絶縁膜１６、パッド層２０
ｂ、層間絶縁膜２２、パッド層２６ｂ及び層間絶縁膜２
８を積層状に形成する。絶縁膜１６，２２は、いずれも
ＳＯＧ等の塗布絶縁膜を含み、上面がＣＭＰ等により平
坦化される。絶縁膜１６，２２には複数の接続孔１６
Ｂ，２２Ｂをそれぞれ設け、接続孔１６Ｂ，２２Ｂには
Ｗ等の接続プラグ１８ｂ，２４ｂをそれぞれ埋設する。
絶縁膜２８には接続孔２８Ｂを設け、接続孔２８Ｂ内で
パッド層２６ｂと直接接触するようにパッド層３２ｂを
形成する。層３２ｂに接続ワイヤをボンディングする際
に、接続プラグ１８ｂ，２４ｂは、接続孔２８Ｂの下方
で絶縁膜１６，２２に加わるボンディング応力を軽減す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置のボンディングパッド構造に関し、特にｎ（ｎは
３以上の整数）層のパッド層と（ｎ−１）層の層間絶縁
膜とを有するボンディングパッド構造において最も上の
層間絶縁膜より下の各層間絶縁膜に複数の接続孔を設け
ると共に該複数の接続孔にそれぞれ複数の接続プラグを
埋設することにより最も上のパッド層への接続ワイヤの
ボンディングの際に塗布絶縁膜に剥がれやクラックが生
ずるのを抑制するようにしたものである。
【０００２】
【従来の技術】従来、ボンディングパッド部を有する半
導体装置としては、図７〜１０に示すものが知られてい
る（例えば、特開平９−２１９４５１号公報参照）。
【０００３】図７に示される半導体装置において、半導
体基板１の表面を覆う絶縁膜２の上には、１層目の配線
層３ａ及びパッド層３ｂが形成される。配線層３ａは、
半導体基板１に形成された集積回路内の内部配線領域Ａ
に属し、パッド層３ｂは、領域Ａの周辺に配置されるボ
ンディングパッド部Ｂに属する。
【０００４】絶縁膜２の上には、配線層３ａ及びパッド
層３ｂを覆って絶縁膜４が形成され、絶縁膜４は、ＣＭ
Ｐ（化学・機械研磨）処理により上面が平坦化される。
絶縁膜４には、ホトリソグラフィ及びドライエッチング
処理により配線層３ａに対応した接続孔４Ａと、パッド
層３ｂに対応した複数の接続孔４Ｂとが形成され、接続
孔４Ａ，４Ｂにはそれぞれ接続プラグ５ａ，５ｂが埋設
される。接続プラグ５ａ，５ｂの形成方法としては、タ
ングステン（Ｗ）等の導電材層を接続孔４Ａ，４Ｂを埋
めるように絶縁膜４の上に形成した後、絶縁膜４の上面
が露呈するまで導電材層をエッチバックする方法が用い
られる。
【０００５】絶縁膜４の上には、２層目の配線層６ａ及
びパッド層６ｂが形成される。配線層６ａは、接続プラ
グ５ａを介して配線層３ａに接続され、パッド層６ｂ
は、複数の接続プラグ５ｂを介してパッド層３ｂに接続
される。
【０００６】絶縁膜４の上には、配線層６ａ及びパッド
層６ｂを覆って絶縁膜７が形成され、絶縁膜７は、ＣＭ
Ｐ処理により上面が平坦化される。絶縁膜７には、ホト
リソグラフィ及びドライエッチング処理により配線層６
ａに対応した接続孔７Ａと、パッド層６ｂに対応した複
数の接続孔７Ｂとが形成され、接続孔７Ａ，７Ｂには、
それぞれＷ等の導電材からなる接続プラグ８ａ，８ｂが
埋設される。接続プラグ８ａ，８ｂの形成方法として
は、接続プラグ５ａ，５ｂに関して前述した方法が用い
られる。
【０００７】絶縁膜７の上には、３層目の配線層９ａ及
びパッド層９ｂが形成される。配線層９ａは、接続プラ
グ８ａを介して配線層６ａに接続され、パッド層９ｂ
は、複数の接続プラグ８ｂを介してパッド層６ｂに接続
される。
【０００８】図８に示される半導体装置において、内部
配線領域Ａの配線構造は、図７に示した内部配線領域Ａ
の配線構造と同様であり、同様の部分には同様の符号を
付して詳細な説明を省略する。
【０００９】図８のボンディングパッド部Ｂにおいて、
絶縁膜２の上には絶縁膜４が形成されると共に絶縁膜４
の上には絶縁膜７が形成される。絶縁膜７の上には、配
線層９ａの形成工程を流用してパッド層９ｂが形成され
る。
【００１０】図９に示される半導体装置において、内部
配線領域Ａの配線構造は、図７に示した内部配線領域Ａ
の配線構造と同様であり、同様の部分には同様の符号を
付して詳細な説明を省略する。
【００１１】図９のボンディングパッド部Ｂにおいて、
絶縁膜２の上には絶縁膜４が形成される。絶縁膜４の上
には、配線層６ａの形成工程を流用してパッド層６ｂが
形成される。
【００１２】絶縁膜４の上には、配線層６ａ及びパッド
層６ｂを覆って絶縁膜７が形成され、絶縁膜７は、ＣＭ
Ｐ処理により上面が平坦化される。絶縁膜７には、ホト
リソグラフィ及びドライエッチング処理により配線層６
ａに対応した接続孔７Ａと、パッド層６ｂに対応した接
続孔７Ｓとが形成される。接続孔７Ｓは、接続ワイヤの
ボンディングを可能にするため、接続孔７Ａより大きな
サイズで形成される。
【００１３】接続孔７Ａを埋め且つ接続孔７Ｓを覆うよ
うに絶縁膜７の上にＷ等の導電材層を形成した後、絶縁
膜７の上面が露呈するまで導電材層をエッチバックする
ことによりＷ等の導電材からなる接続プラグ８ａが接続
孔７Ａ内に形成される。この時、接続孔７Ｓ内には、側
壁に沿って薄い導電材層（図示せず）が残存するもの
の、殆どの導電材層がエッチバック時のエッチングによ
り除去される。この結果、パッド層６ｂの上面が接続孔
７Ｓ内に露呈される。
【００１４】接続プラグ８ａ及び接続孔７Ｓを覆うよう
に絶縁膜７の上に配線材層を被着してパターニングする
ことにより配線層９ａ及びパッド層９ｂが形成される。
パッド層９ｂは、接続孔７Ｓ内でパッド層６ｂと直接接
触するように形成される。
【００１５】図１０に示される半導体装置において、半
導体基板１の表面を覆う絶縁膜２の上には、図７に関し
て前述したと同様にして１層目の配線層３ａ及びパッド
層３ｂが形成される。絶縁膜２の上には、配線層３ａ及
びパッド層３ｂを覆って絶縁膜４が形成され、絶縁膜４
は、ＣＭＰ処理により上面が平坦化される。
【００１６】絶縁膜４には、図９に関して前述した接続
孔７Ａ，７Ｓと同様にして配線層３ａに対応した小サイ
ズの接続孔４Ａと、パッド層３ｂに対応した大サイズの
接続孔４Ｓとが形成される。図９に関して前述した接続
プラグ８ａと同様にして接続孔４Ａ内にＷ等の導電材か
らなる接続プラグ５ａが形成される。図９に関して前述
した配線層９ａ及びパッド層９ｂと同様にして２層目の
配線層６ａ及びパッド層６ｂが絶縁膜４の上に形成され
る。配線層６ａは、接続プラグ５ａを介して配線層３ａ
に接続され、パッド層６ｂは、接続孔４Ｓ内でパッド層
３ｂと直接接触する。
【００１７】絶縁膜４の上には、配線層６ａ及びパッド
層６ｂを覆って絶縁膜７が形成され、絶縁膜７は、ＣＭ
Ｐ処理により上面が平坦化される。絶縁膜７には、ホト
リングラフィ及びドライエッチング処理により配線層６
ａに対応した小サイズの接続孔７Ａと、パッド層６ｂに
対応した大サイズの接続孔７Ｓとが形成される。
【００１８】図１０の半導体装置によると、接続孔７Ａ
の深さａに比べて接続孔７Ｓの深さｂの方が大きいの
で、接続孔７Ａ，７Ｓを形成するための選択的ドライエ
ッチング処理では、接続孔７Ａが深さａに達した後も接
続孔７Ｓが深さｂに達するまで接続孔７Ａの形成個所を
オーバーエッチングする必要があり、接続孔７Ａのサイ
ズが設計値より相当に大きくなるという問題点がある。
【００１９】このような問題点を解決するために提案さ
れたのが、図７〜９に示す半導体装置である。すなわ
ち、図７の半導体装置では、接続孔４Ａと接続孔４Ｂと
で深さをほぼ同一にすると共に接続孔７Ａと接続孔７Ｂ
とで深さをほぼ同一にしたので、上記した問題点を解決
することができる。また、図８の半導体装置では、ボン
ディングパッド部Ｂに接続孔を設けないようにしたの
で、上記した問題点を解決することができる。さらに、
図９の半導体装置では、接続孔７Ａと接続孔７Ｓとで深
さをほぼ同一にしたので、上記した問題点を解決するこ
とができる。
【００２０】
【発明が解決しようとする課題】図７又は図８に示した
ボンディングパッド構造によると、接続ワイヤがボンデ
ィングされるパッド層が単一のパッド層９ｂからなって
いるため、十分なボンディング強度を得るのが容易でな
いという問題点がある。例えば、Ａｌ合金からなるパッ
ド層９ｂにＡｕワイヤをボンディングすると、高温放置
後のシェアテストでせん断強度の低下が認められること
がある。これは、パッド層９ｂが薄いため、ボンディン
グ部へのＡｌの供給が不十分になることによるものと考
えられている（詳しくは、特開平７ー３３５６９０号公
報参照）。
【００２１】また、図８又は図９に示したボンディング
パッド構造によると、パッド層９ｂの下の絶縁膜４，７
又はパッド層６ｂの下の絶縁膜４として有機系又は無機
系のＳＯＧ（スピン・オン・ガラス）等の塗布絶縁膜を
含む積層膜を用いた場合、ボンディング時の熱と圧力に
より塗布絶縁膜に剥がれやクラックが生じ、信頼性の低
下を招くことがある。
【００２２】この発明の目的は、層間絶縁膜として塗布
絶縁膜を含む積層膜を用いた場合に塗布絶縁膜に剥がれ
やクラックが生ずるのを抑制することができる新規な半
導体装置のボンディングパッド構造を提供することにあ
る。
【００２３】
【課題を解決するための手段】この発明に係る半導体装
置のボンディングパッド構造は、半導体基板の一方の主
面を覆う絶縁膜の上に第１のパッド層に重ねて第１の層
間絶縁膜を形成し、該第１の層間絶縁膜の上に第２のパ
ッド層を形成しというように第１〜第ｎ（ｎは３以上の
整数）のパッド層と第１〜第（ｎ−１）の層間絶縁膜と
を交互に重ねて積層状に形成し、前記第１〜第ｎのパッ
ド層を相互接続した半導体装置のボンディングパッド構
造であって、前記第（ｎ−１）の層間絶縁膜より下の各
層間絶縁膜は塗布絶縁膜を含むと共に上面が平坦化され
ており、前記第（ｎ−１）の層間絶縁膜より下の各層間
絶縁膜にはその上下のパッド層をつなぐように比較的小
サイズの複数の接続孔を設けると共に該複数の接続孔の
うちの各接続孔には該上下のパッド層を相互接続するよ
うに接続プラグを埋設し、前記第（ｎ−１）の層間絶縁
膜には前記第（ｎ−１）のパッド層に対応した比較的大
サイズの接続孔を設け、前記第ｎのパッド層を前記比較
的大サイズの接続孔内で前記第（ｎ−１）のパッド層と
直接接触させたことを特徴とするものである。
【００２４】この発明に係る半導体装置のボンディング
パッド構造によれば、第（ｎ−１）の層間絶縁膜（最も
上の層間絶縁膜）より下の各層間絶縁膜は、有機系又は
無機系のＳＯＧ等の塗布絶縁膜を含むと共に上面がＣＭ
Ｐ処理等により平坦化される。第（ｎ−１）の層間絶縁
膜より下の各層間絶縁膜には複数の接続孔が設けられる
と共に該複数の接続孔にはそれぞれＷ等の導電材からな
る複数の接続プラグが埋設される。第ｎのパッド層（最
も上のパッド）層に接続ワイヤをボンディングする際に
は、第（ｎ−１）のパッド層とその下の第（ｎ−２）の
パッド層との間の層間絶縁膜に設けた複数の接続孔にそ
れぞれ複数の接続プラグが埋設されているので、該層間
絶縁膜に加わるボンディング応力が該複数の接続プラグ
により軽減される。このことは、第（ｎ−２）のパッド
層とその下の第（ｎ−３）のパッド層との間に設けた層
間絶縁膜についても同様である。従って、塗布絶縁膜を
含む各層間絶縁膜においては、ボンディング時に塗布絶
縁膜に剥がれやクラックが生ずるのを抑制することがで
きる。
【００２５】
【発明の実施の形態】図１，２は、この発明の一実施形
態に係る半導体装置を示すものであり、図１は、図２の
平面図においてＸ−Ｘ’線に沿う断面に相当する。図
１，２に示す実施形態に関しては、４層配線構造を有す
る半導体装置にこの発明を適用した例を説明する。
【００２６】シリコン等の半導体基板１０の表面を覆う
シリコンオキサイド等の絶縁膜１２の上には、１層目の
配線層１４ａ及びパッド層１４ｂが形成される。配線層
１４ａは、半導体基板１０に形成された集積回路内の内
部配線領域Ａに属し、パッド層１４ｂは、領域Ａの周辺
に配置されるボンディングパッド部Ｂに属する。領域Ａ
の周辺には、Ｂのような多数のボンディングパッド部が
配置される。
【００２７】配線層１４ａ及びパッド層１４ｂは、絶縁
膜１２の上に図３に示すような配線材層１４を形成した
後、この配線材層１４をホトリソグラフィ及びドライエ
ッチング処理によりパターニングすることにより形成さ
れる。配線材層１４は、一例として、下から順に厚さ１
５ｎｍのＴｉ層５０、厚さ４００ｎｍのＡｌ−０．５ｗ
ｔ％Ｃｕ合金層５２、厚さ１０ｎｍのＴｉ層（抵抗低減
膜）５４及び厚さ４０ｎｍのＴｉＮ層（反射防止膜）５
６をスパッタ法で被着することにより形成される。パッ
ド層１４ｂのサイズは、例えば７０μｍ×７０μｍとす
ることができる。
【００２８】絶縁膜１２の上には、絶縁膜１４ａ及びパ
ッド層１４ｂを覆って第１の層間絶縁膜１６が形成され
る。絶縁膜１６は、一例として図４に示すように形成さ
れる。すなわち、絶縁膜１２の上には、プラズマＣＶＤ
法により配線層１４ａ及びパッド層１４ｂを覆って厚さ
１００ｎｍのシリコンオキサイド膜６０が形成される。
次に、回転塗布法によりシリコンオキサイド膜６０を覆
って水素シルセキスキオキサン樹脂を塗布し、その塗布
膜に熱処理を施すことによりセラミック状のシリコンオ
キサイド膜６２が平坦部で４００ｎｍの厚さになるよう
に形成される。この後、プラズマＣＶＤ法によりシリコ
ンオキサイド膜６２を覆って厚さ１２００ｎｍのシリコ
ンオキサイド膜６４が形成される。
【００２９】絶縁膜１６の上面は、ＣＭＰ処理により平
坦化される。シリコンオキサイド膜６４は、一例とし
て、１層目の配線上で絶縁膜１６の厚さが８００ｎｍと
なるようにＣＭＰ処理される。この結果、ＩＣ（集積回
路）チップ領域内の絶対残段差は、１００ｎｍ程度に低
減される。ここで、ＩＣチップ領域とは、集積回路単位
で半導体基板１０を分断してＩＣチップにされる領域で
あり、図１の例では、内部配線領域Ａと、この領域Ａの
周辺に配置されたＢのような多数のボンディングパッド
部とを含む領域である。なお、絶縁膜１６を平坦化する
ためには、エッチバック処理を用いることもできる。
【００３０】絶縁膜１６には、ホトリソグラフィ及びド
ライエッチング処理により配線層１４ａに対応した接続
孔１６Ａと、パッド層１４ｂに対応した多数（一例とし
て８１個）の接続孔１６Ｂとが形成される。内部配線領
域Ａ内で最小の接続孔の直径をＤとすると、多数の接続
孔１６Ｂのうちの各接続孔の直径は、２Ｄ以下とするの
が好ましい。その理由については図６を参照して後述す
る。一例として、領域Ａ内で最小の接続孔の直径が０．
３５μｍである場合、接続孔１６Ｂのうちの各接続孔の
直径は、０．３５μｍとすることができる。多数の接続
孔１６Ｂは、図２に示すようにパッド層１４ｂ上にドッ
トマトリクス状に配置される。隣り合う複数の接続孔１
６Ｂ間の間隔は、設計ルールで規定されている最小間隔
以上の任意の間隔とすればよく、例えば０．６５μｍと
することができる。
【００３１】接続孔１６Ａ，１６Ｂには、それぞれＷ等
の導電材からなる接続プラグ１８ａ，１８ｂが埋設され
る。接続プラグ１８ａは、一例として図５に示すように
形成され、接続プラグ１８ｂは、接続プラグ１８ａの形
成工程を流用して形成される。
【００３２】図５の構造において、絶縁膜１６の上に
は、接続孔１６Ａの内面を覆って厚さ１５ｎｍのＴｉ層
７０及び厚さ１００ｎｍのＴｉＮ層７２がスパッタ法で
順次に形成される。Ｔｉ層７０及びＴｉＮ層７２の積層
は、この後堆積されるＷ層７４のための密着層として役
立つものである。ＴｉＮ層７２の上には、接続孔１６Ａ
を埋めるように厚さ５００ｎｍのＷ層７４がブランケッ
トＣＶＤ法により形成される。この後、Ｔｉ層７０、Ｔ
ｉＮ層７２及びＷ層７４の積層を絶縁膜１６の上面が露
呈されるまでエッチバックすることにより接続孔１６Ａ
内に残存するＴｉ層７０、ＴｉＮ層７２及びＷ層７４か
らなる接続プラグ１８ａが得られる。なお、Ｔｉ層７０
及びＴｉＮ層７２の積層を絶縁膜１６の上に残すように
エッチバックを行なってもよい。
【００３３】絶縁膜１６の上には、前述した配線層１４
ａ及びパッド層１４ｂと同様にして２層目の配線層２０
ａ及びパッド層２０ｂが形成される。配線層２０ａは、
接続プラグ１８ａを介して配線層１４ａに接続され、パ
ッド層２０ｂは、多数の接続プラグ１８ｂを介してパッ
ド層１４ｂに接続される。パッド層２０ｂのサイズは、
パッド層１４ｂと同じく７０μｍ×７０μｍとすること
ができる。
【００３４】配線層２０ａは、図５に示すように接続孔
１６Ａの開口部において接続プラグ１８ａのＴｉ層７
０、ＴｉＮ層７２及びＷ層７４と接続される。このよう
な接続状態は、パッド層２０ｂと多数の接続プラグ１８
ｂのうちの各接続プラグとの接続部においても同様であ
る。
【００３５】絶縁膜１６の上には、配線層２０ａ及びパ
ッド層２０ｂを覆って第２の層間絶縁膜２２が形成され
る。絶縁膜２２は、図４に関して前述した絶縁膜１６と
同様にして形成されるもので、シリコンオキサイド膜６
２のような塗布絶縁膜を含んでいる。絶縁膜２２の上面
は、ＣＭＰ処理等により絶縁膜１６と同様にして平坦化
される。
【００３６】絶縁膜２２には、ホトリソグラフィ及びド
ライエッチング処理により配線層２０ａに対応した接続
孔２２Ａと、パッド層２０ｂに対応した多数（一例とし
て８１個）の接続孔２２Ｂとが形成され、接続孔２２
Ａ，２２Ｂには、それぞれＷ等の導電材からなる接続プ
ラグ２４ａ，２４ｂが埋設される。接続プラグ２４ａ，
２４ｂは、図５に関して前述したのと同様の方法で形成
され、図５に示した接続プラグ１８ａと同様の構造を有
する。
【００３７】絶縁膜２２の上には、前述した配線層１４
ａ及びパッド層１４ｂと同様にして３層目の配線層２６
ａ及びパッド層２６ｂが形成される。配線層２６ａは、
接続プラグ２４ａを介して配線層２０ａに接続され、パ
ッド層２６ｂは、多数の接続プラグ２４ｂを介してパッ
ド層２０ｂに接続される。パッド層２６ｂのサイズは、
パッド層２０ｂと同じく７０μｍ×７０μｍとすること
ができる。配線層２６ａと接続プラグ２４ａとの接続状
態及びパッド層２６ｂと接続プラグ２４ｂのうちの各接
続プラグとの接続状態は、いずれも図５に示す配線層２
０ａと接続プラグ１８ａとの接続状態と同様である。
【００３８】絶縁膜２２の上には、配線層２６ａ及びパ
ッド層２６ｂを覆って第３の層間絶縁膜２８が形成され
る。絶縁膜２８は、図４に関して前述した絶縁膜１６と
同様にして形成されるもので、シリコンオキサイド膜６
２のような塗布絶縁膜を含んでいる。絶縁膜２８の他の
例としては、シリコンオキサイド膜６２のような塗布絶
縁膜を含まないものを用いてもよく、例えば高密度プラ
ズマＣＶＤ法で形成したシリコンオキサイド膜からなる
単層膜を用いることもできる。絶縁膜２８の上面は、Ｃ
ＭＰ処理等により絶縁膜１６と同様にして平坦化され
る。
【００３９】絶縁膜２８には、ホトリソグラフィ及びド
ライエッチング処理により配線層２６ａに対応した比較
的小さい接続孔２８Ａと、パッド層２６ｂに対応した比
較的大きさな接続孔２８Ｂとが形成される。内部配線領
域Ａ内で最小の接続孔の直径が０．３５μｍである場
合、接続孔２８Ｂのサイズは、６５μｍ×６５μｍとす
ることができる。
【００４０】接続孔２８Ａ，２８Ｂを形成するためのド
ライエッチング処理では、接続孔２８Ｂ内でパッド層２
６ｂのＴｉＮ層及びＴｉ層（図３の５６，５４に対応）
がエッチング除去されてＡｌ−Ｃｕ合金層（図３の５２
に対応）が露呈されるようにエッチング時間等の条件が
設定される。このような処理によると、接続孔２８Ｂ内
にパッド層２６ｂのＡｌ−Ｃｕ合金層を露呈させること
ができるが、接続孔２８Ａ内に配線層２６ａのＡｌ−Ｃ
ｕ合金層が露呈し、エレクトロマイグレーション耐性の
劣化やＡｌヒロックの発生を招くおそれがある。
【００４１】そこで、接続孔２８Ａ内に確実にＴｉＮ層
及びＴｉ層を残す方法として次のような方法を用いるこ
ともできる。すなわち、配線層２６ａ及びパッド層２６
ｂのいずれについてもＴｉＮ層及びＴｉ層を残すように
ドライエッチング処理により接続孔２８Ａ，２８Ｂを形
成した後、ボンディングパッド部Ｂを露呈し且つ内部配
線領域Ａを覆うようにホトリソグラフィ処理によりレジ
スト層を形成し、このレジスト層及び絶縁膜２８をマス
クとするドライエッチング処理により接続孔２８Ｂ内で
パッド層２６ｂのＴｉＮ層及びＴｉ層を除去してＡｌ−
Ｃｕ合層を露呈させ、この後レジスト層を除去するよう
にしてもよい。このようにすると、接続孔２８Ａ内に配
線層２６ａのＡｌ−Ｃｕ合金層が露呈することがなく、
エレクトロマイグレーション耐性の劣化やヒロックの発
生を防止することができる（詳しくは、特開平７−３３
５６９０号公報参照）。
【００４２】接続孔２８Ａには、Ｗ等の導電材からなる
接続プラグ３０ａが埋設される。接続プラグ３０ａは、
図５に関して前述したのと同様の方法で形成され、図５
に示した接続プラグ１８ａと同様の構造を有する。接続
プラグ３０ａを構成するＴｉ層、ＴｉＮ層及びＷ層（図
５の７０，７２，７４に対応）をエッチバックする処理
では、接続孔２８Ｂの側壁に沿ってＴｉ層、ＴｉＮ層及
びＷ層の積層３０ｂが残存する。
【００４３】接続プラグ３０ａ、積層３０ｂ及び接続孔
２８Ｂを覆うように絶縁膜２８の上に配線材層が被着さ
れる。配線材層としては、例えば下から順に厚さ１５ｎ
ｍのＴｉ層、厚さ１０００ｎｍのＡｌ−０．５ｗｔ％Ｃ
ｕ合金層及び厚さ４０ｎｍのＴｉＮ層（反射防止膜）が
スパッタ法により被着される。そして、被着された配線
材層をホトリソグラフィ及びドライエッチング処理によ
りパターニングすることにより４層目の配線層３２ａ及
びパッド層３２ｂが形成される。この場合、Ａｌ−Ｃｕ
合金層の下の１５ｎｍのＴｉ層を省略してもよい。パッ
ド層３２ｂのサイズは、パッド層２６ｂと同じく７０μ
ｍ×７０μｍとすることができる。配線層３２ａは、接
続プラグ３０ａを介して配線層２６ａに接続され、パッ
ド層３２ｂは、接続孔２８Ｂ内で積層３０ｂ及びパッド
層２６ｂと直接接触する。上記のように１５ｎｍのＴｉ
層を省略すると、パッド層２６ｂ，３２ｂのＡｌ−Ｃｕ
合金層同士が直接接触する。
【００４４】絶縁膜２８の上には、配線層３２ａ及びパ
ッド層３２ｂを覆って保護膜３４が形成される。保護膜
３４としては、例えば下から順に厚さ１５０ｎｍのシリ
コンオキサイド膜及び厚さ１０００ｎｍのシリコンナイ
トライド膜がプラズマＣＶＤ法により形成される。
【００４５】保護膜３４には、ホトリソグラフィ及びド
ライエッチング処理によりパッド層３２ｂに対応した接
続孔３４Ｂが形成される。接続孔３４Ｂは、パッド層３
２ｂへのワイヤボンディングを可能にするもので、一例
として６０μｍ×６０μｍのサイズにすることができ
る。
【００４６】図６は、比較例に係るボンディングパッド
部を示すもので、図１と同様の部分には同様の符号を付
して詳細な説明を省略する。この例では、層間絶縁膜２
２の上面を平坦化するまでの処理が図１に関して前述し
たのと同様に行なわれる。
【００４７】絶縁膜２２には、ホトリソグラフィ及びド
ライエッチング処理により比較的小さなサイズの複数の
接続孔２２Ｂと、比較的大きなサイズの接続孔２２Ｃと
が形成される。複数の接続孔２２Ｂのうちの各接続孔
は、前述の最小接続孔の直径Ｄの２倍（２Ｄ）以下の直
径を有するものであり、接続孔２２Ｃは、２Ｄより大き
い直径を有するものである。
【００４８】図５に関して前述したのと同様の方法によ
り複数の接続孔２８Ｂ内に複数の接続プラグ２４ｂがそ
れぞれ形成される。この時、接続孔２２Ｃ内には、側壁
に沿って前述の積層３０ｂと同様の積層２４ｃが残存す
る。通常、Ｗを堆積してエッチバックする処理では、直
径Ｄの接続孔にＷが丁度埋め込まれるようにＷの堆積厚
さやエッチバック量が決定される。このような条件の下
では、接続孔２２Ｃの直径が２Ｄより大きくなると、接
続孔２２ＣをＷで十分に埋めるのが困難となる。このた
め、エッチバック処理では、接続孔２２Ｃの側壁に沿っ
て積層２４ｃが残存し、接続孔２２Ｃ内にパッド層２６
ｂの上面が露呈するようになる。
【００４９】接続プラグ２４ｂ、積層２４ｃ及び接続孔
２２Ｃを覆うように絶縁膜２２の上に図３の１４のよう
な配線材層を被着してパターニングすることにより３層
目のパッド層２６ｂが形成される。パッド層２６ｂは、
接続孔２２Ｃ内では積層２４ｃ及びパッド層２０ｂと直
接接触し、接続孔２２Ｃ外では接続プラグ２４ｂを介し
てパッド層２０ｂに接続される。
【００５０】絶縁膜２２の上には、パッド層２６ｂを覆
って層間絶縁膜２８が図１で述べたと同様にして形成さ
れる。絶縁膜２８には、図１で述べたと同様にしてパッ
ド層２６ｂに対応する接続孔２８Ｂが形成される。図１
に関して前述したと同様に接続孔（図１の２８Ａに対
応）内に接続プラグ（図１の３０ａに対応）を形成する
と、接続孔２８Ｂの側壁に沿って積層３０ｂが残存す
る。この後、図１で述べたと同様にして絶縁膜２８上に
配線材層を被着してパターニングすることによりパッド
層３２ｂが形成される。パッド層３２ｂは、接続孔２８
Ｂ内で積層３０ｂ及びパッド層２６ｂと直接接触する。
【００５１】図６のボンディングパッド構造によると、
パッド層３２ｂには、接続孔２２Ｃに対応する凹部３２
ｃが形成される。凹部３２ｃは、パッド層３２ｂに接続
ワイヤをボンディングする際にボンディング不良を招く
原因となるものであり、凹部３２ｃが形成されないよう
にする必要がある。
【００５２】図１のボンディングパッド部Ｂでは、絶縁
膜１６，２２にそれぞれ設けられる接続孔１６Ｂ，２２
Ｂのいずれについても直径を２Ｄ以下とすることにより
直径Ｄの接続孔をＷ等で埋める際に接続孔１６Ｂ，２２
ＢをＷ等で十分に埋めるようにしている。この結果、図
１に示すように接続孔２８Ｂ内に３２ｃのような凹部が
ない平坦なパッド層３２ｂが得られる。なお、２Ｄ以下
の直径を有する接続孔が直径Ｄの接続孔をＷ等で埋める
際に十分に埋め込み可能であることは既に知られている
（例えば、特開平９−２１９４５１号公報参照）。
【００５３】図１に示した実施形態によれば、パッド層
３２ｂに接続ワイヤをボンディングする際に層間絶縁膜
２２に加わるボンディング応力が多数の接続プラグ２４
ｂにより軽減されると共に層間絶縁膜１６に加わるボン
ディング応力が多数の接続プラグ１８ｂにより軽減され
る。従って、絶縁膜１６，２２のいずれにおいても、塗
布絶縁膜に剥がれやクラックが生ずるのを抑制すること
ができる。
【００５４】また、接続ワイヤは、パッド層２６ｂと直
接接触するパッド層３２ｂにボンディングされるので、
十分なボンディング強度を得るのが容易となる。例え
ば、前述したようにパッド層２６ｂ，３２ｂをＡｌ合金
層で構成して両者を直接接触させる構成とし、パッド層
３２ｂに接続ワイヤとしてＡｕワイヤ（金線）をボンデ
ィングした場合には、高温放置後にシェアテストを行な
ってもせん断強度の低下は認められなかった。これは、
パッド層２６ｂ，３２ｂからボンディング部に十分にＡ
ｌが供給されたことによるものであると考えられる。
【００５５】さらに、接続孔１６Ａと１６Ｂ、接続孔２
２Ａと２２Ｂ、接続孔２８Ａと２８Ｂとのいずれについ
ても接続孔の深さがほぼ同一であるので、接続孔エッチ
ング時のオーバーエッチングにより内部配線領域Ａ内の
接続孔に孔サイズ増大が生ずるのを防止することができ
る。
【００５６】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、４層配線構造に限らず、３層配線構造や５
層配線構造等にもこの発明を適用することができる。ま
た、配線材としては、Ａｌ合金の代りにＡｌを用いても
よい。
【００５７】
【発明の効果】以上のように、この発明によれば、第１
〜第ｎのパッド層と第１〜第（ｎ−１）層の層間絶縁膜
とを交互に重ねて積層状に形成すると共に第１〜第ｎの
パッド層を相互接続した半導体装置のボンディングパッ
ド構造において、第（ｎ−１）の層間絶縁膜より下の各
層間絶縁膜を塗布絶縁膜を含む形で平坦状に形成し、第
（ｎ−１）の層間絶縁膜より下の各層間絶縁膜には複数
の接続孔を設けると共に該複数の接続孔にはそれぞれ複
数の接続プラグを埋設する構成にしたので、第ｎのパッ
ド層に接続ワイヤをボンディングする際には層間絶縁膜
に加わるボンディング応力が複数の接続プラグにより軽
減され、塗布絶縁膜に剥がれやクラックが生ずるのを抑
制することができる。従って、高信頼の半導体装置を実
現できる効果が得られる。
【００５８】また、第（ｎ−１）の層間絶縁膜に設けた
接続孔内において第ｎのパッド層を第（ｎ−１）のパッ
ド層に直接接触させる構成にしたので、第ｎのパッド層
に接続ワイヤをボンディングする際に十分なボンディン
グ強度を得るのが容易となる効果もある。
【００５９】さらに、第（ｎ−１）の層間絶縁膜より下
の各層間絶縁膜の上面を平坦化すると共に第（ｎ−１）
の層間絶縁膜に設けた接続孔内で第ｎのパッド層を第
（ｎ−１）のパッド層に直接接触させる構成にしたの
で、各層間絶縁膜毎にボンディングパッド部と内部配線
領域とで接続孔の深さをほぼ同一とすることができ、接
続孔エッチング時のオーバーエッチングにより一部の接
続孔に不所望のサイズ増大が生ずるのを防止できる効果
もある。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る半導体装置を示
す断面図である。
【図２】 図１の半導体装置のボンディングパッド部を
示す平面図である。
【図３】 図１の半導体装置に用いる配線材層を示す断
面図である。
【図４】 図１の半導体装置の層間絶縁膜を示す断面図
である。
【図５】 図１の半導体装置の層間接続部を示す断面図
である。
【図６】 比較例に係るボンディングパッド部を示す断
面図である。
【図７】 従来の半導体装置の一例を示す断面図であ
る。
【図８】 従来の半導体装置の他の例を示す断面図であ
る。
【図９】 従来の半導体装置の更に他の例を示す断面図
である。
【図１０】 従来の半導体装置の更に他の例を示す断面
図である。
【符号の説明】
Ａ：内部配線領域、Ｂ：ボンディングパッド部、１０：
半導体基板、１２，１６，２２，２８，３４：絶縁膜、
１４ａ，２０ａ，２６ａ，３２ａ：配線層、１４ｂ，２
０ｂ，２６ｂ，３２ｂ：パッド層、１６Ａ，１６Ｂ，２
２Ａ，２２Ｂ，２８Ａ，２８Ｂ，３４Ｂ：接続孔、１８
ａ，１８ｂ，２４ａ，２４ｂ，３０ａ：接続プラグ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の一方の主面を覆う絶縁膜の
    上に第１のパッド層に重ねて第１の層間絶縁膜を形成
    し、該第１の層間絶縁膜の上に第２のパッド層を形成し
    というように第１〜第ｎ（ｎは３以上の整数）のパッド
    層と第１〜第（ｎ−１）の層間絶縁膜とを交互に重ねて
    積層状に形成し、前記第１〜第ｎのパッド層を相互接続
    した半導体装置のボンディングパッド構造であって、 前記第（ｎ−１）の層間絶縁膜より下の各層間絶縁膜は
    塗布絶縁膜を含むと共に上面が平坦化されており、前記
    第（ｎ−１）の層間絶縁膜より下の各層間絶縁膜にはそ
    の上下のパッド層をつなぐように比較的小サイズの複数
    の接続孔を設けると共に該複数の接続孔のうちの各接続
    孔には該上下のパッド層を相互接続するように接続プラ
    グを埋設し、前記第（ｎ−１）の層間絶縁膜には前記第
    （ｎ−１）のパッド層に対応した比較的大サイズの接続
    孔を設け、前記第ｎのパッド層を前記比較的大サイズの
    接続孔内で前記第（ｎ−１）のパッド層と直接接触させ
    たことを特徴とする半導体装置のボンディングパッド構
    造。
JP10294459A 1998-10-01 1998-10-01 半導体装置のボンディングパッド構造 Expired - Fee Related JP2974022B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10294459A JP2974022B1 (ja) 1998-10-01 1998-10-01 半導体装置のボンディングパッド構造
US09/407,910 US6297563B1 (en) 1998-10-01 1999-09-29 Bonding pad structure of semiconductor device
US09/866,421 US6921714B2 (en) 1998-10-01 2001-05-25 Method for manufacturing a semiconductor device
US11/073,753 US7067928B2 (en) 1998-10-01 2005-03-08 Method of forming a bonding pad structure
US11/354,134 US7211902B2 (en) 1998-10-01 2006-02-15 Method of forming a bonding pad structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10294459A JP2974022B1 (ja) 1998-10-01 1998-10-01 半導体装置のボンディングパッド構造

Publications (2)

Publication Number Publication Date
JP2974022B1 true JP2974022B1 (ja) 1999-11-08
JP2000114309A JP2000114309A (ja) 2000-04-21

Family

ID=17808066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10294459A Expired - Fee Related JP2974022B1 (ja) 1998-10-01 1998-10-01 半導体装置のボンディングパッド構造

Country Status (2)

Country Link
US (4) US6297563B1 (ja)
JP (1) JP2974022B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687900B2 (en) 2007-02-28 2010-03-30 Panasonic Corporation Semiconductor integrated circuit device and fabrication method for the same

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
EP1275152A2 (en) * 2000-04-12 2003-01-15 Koninklijke Philips Electronics N.V. Bonding pad in semiconductor device
KR100822916B1 (ko) * 2000-04-12 2008-04-16 엔엑스피 비 브이 반도체 장치 및 그 전기적 파라미터 테스트 방법
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
KR100725086B1 (ko) * 2000-08-28 2007-06-04 삼성전자주식회사 다층 배선 형성 공정에서의 패드층 형성방법
KR100370238B1 (ko) * 2000-10-20 2003-01-30 삼성전자 주식회사 반도체 소자의 본드패드 및 그 형성방법
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
KR20020083576A (ko) * 2001-04-27 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
TW484196B (en) * 2001-06-05 2002-04-21 United Microelectronics Corp Bonding pad structure
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
JP2003209134A (ja) 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
KR20030067041A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 본딩패드를 구비하는 반도체 소자
JP2004063540A (ja) * 2002-07-25 2004-02-26 Nec Electronics Corp 半導体装置
JP4445189B2 (ja) 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP4189198B2 (ja) * 2002-10-24 2008-12-03 株式会社東芝 半導体装置およびその製造方法
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
JP4170103B2 (ja) 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP4001115B2 (ja) * 2003-02-28 2007-10-31 セイコーエプソン株式会社 半導体装置及びその製造方法
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US20050045993A1 (en) * 2003-08-28 2005-03-03 Sanyo Electric Co., Ltd. Semiconductor device with concave patterns in dielectric film and manufacturing method thereof
EP1519411A3 (en) 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
KR100675275B1 (ko) 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7646087B2 (en) * 2005-04-18 2010-01-12 Mediatek Inc. Multiple-dies semiconductor device with redistributed layer pads
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP4610008B2 (ja) * 2005-09-26 2011-01-12 ルネサスエレクトロニクス株式会社 半導体装置
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
TWI288464B (en) * 2005-11-25 2007-10-11 Richtek Technology Corp Circuit under pad and method of forming a pad
KR100746824B1 (ko) * 2005-12-16 2007-08-06 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
US7427762B2 (en) * 2005-12-21 2008-09-23 Searete Llc Variable multi-stage waveform detector
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
JP2007273624A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
US7667316B2 (en) 2006-10-31 2010-02-23 Panasonic Corporation Semiconductor integrated circuit and method for manufacturing the same
JP5054359B2 (ja) 2006-12-01 2012-10-24 パナソニック株式会社 半導体集積回路及びその製造方法
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
JP5138248B2 (ja) * 2007-03-23 2013-02-06 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US9000579B2 (en) * 2007-03-30 2015-04-07 Stats Chippac Ltd. Integrated circuit package system with bonding in via
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
JP5192171B2 (ja) * 2007-04-17 2013-05-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7786023B2 (en) * 2007-06-25 2010-08-31 Macronix International Co., Ltd. Metal pad formation method and metal pad structure using the same
KR100933685B1 (ko) * 2007-12-18 2009-12-23 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
JP5430848B2 (ja) * 2007-12-21 2014-03-05 ラピスセミコンダクタ株式会社 半導体素子、半導体装置、及びそれらの製造方法
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
KR101589690B1 (ko) * 2008-12-18 2016-01-29 삼성전자주식회사 반도체 소자의 본딩 패드 및 그의 제조방법
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
CN102013403B (zh) * 2009-09-04 2013-01-30 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
JP5383446B2 (ja) 2009-11-18 2014-01-08 パナソニック株式会社 半導体装置
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
JP5582879B2 (ja) * 2010-06-09 2014-09-03 株式会社東芝 半導体装置及びその製造方法
JP5922331B2 (ja) * 2011-02-02 2016-05-24 ラピスセミコンダクタ株式会社 半導体装置の配線構造及びその製造方法
EP2492675B1 (en) * 2011-02-28 2019-01-30 Nxp B.V. A biosensor chip and a method of manufacturing the same
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
US9064707B2 (en) * 2011-09-14 2015-06-23 Micronas Gmbh Bonding contact area on a semiconductor substrate
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9041204B2 (en) 2012-03-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array
KR101960686B1 (ko) 2012-08-10 2019-03-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
MY181531A (en) 2013-01-18 2020-12-25 Mimos Berhad Method of fabricating a bond pad in a semiconductor device
US9773732B2 (en) 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
CN105575927A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种焊垫结构及其制作方法
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
KR102300254B1 (ko) * 2015-04-14 2021-09-10 삼성디스플레이 주식회사 표시 장치
US9953954B2 (en) * 2015-12-03 2018-04-24 Mediatek Inc. Wafer-level chip-scale package with redistribution layer
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US9922947B2 (en) * 2016-04-28 2018-03-20 Stmicroelectronics S.R.L. Bonding pad structure over active circuitry
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10283548B1 (en) 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
DE102018105462A1 (de) * 2018-03-09 2019-09-12 Infineon Technologies Ag Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
JP2019169215A (ja) * 2018-03-22 2019-10-03 株式会社東芝 ディスク装置のフレキシブル配線基板およびこれを備えるディスク装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159855A (ja) 1984-08-31 1986-03-27 Fujitsu Ltd 集積回路装置
CA2031128A1 (en) * 1989-12-01 1991-06-02 Yoshio Ishida Two-component epoxy resin compositions
US5349015A (en) * 1989-12-08 1994-09-20 Shell Oil Company Melt blending acid or anhydride-crafted block copolymer pellets with epoxy resin
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5345108A (en) 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5149674A (en) 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
JPH0563029A (ja) 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
US5248903A (en) 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5291062A (en) 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
JPH06283611A (ja) 1993-03-26 1994-10-07 Fuji Electric Co Ltd 半導体集積回路
JPH06326150A (ja) 1993-05-12 1994-11-25 Sony Corp パッド構造
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JP2757780B2 (ja) 1994-06-03 1998-05-25 ヤマハ株式会社 半導体装置
JP3432284B2 (ja) 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
WO1996026230A1 (fr) * 1995-02-24 1996-08-29 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Resine polyolefinique greffee et composition correspondante
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
JP3457123B2 (ja) 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JPH11261010A (ja) * 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW389991B (en) * 1998-09-04 2000-05-11 United Microelectronics Corp Method for producing copper interconnect
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687900B2 (en) 2007-02-28 2010-03-30 Panasonic Corporation Semiconductor integrated circuit device and fabrication method for the same

Also Published As

Publication number Publication date
US6921714B2 (en) 2005-07-26
US7067928B2 (en) 2006-06-27
US6297563B1 (en) 2001-10-02
US7211902B2 (en) 2007-05-01
US20050146042A1 (en) 2005-07-07
US20060138662A1 (en) 2006-06-29
US20020006717A1 (en) 2002-01-17
JP2000114309A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
JP2974022B1 (ja) 半導体装置のボンディングパッド構造
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP2004153015A (ja) 半導体装置及びその製造方法
JPH11340319A (ja) 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6455943B1 (en) Bonding pad structure of semiconductor device having improved bondability
JP2003031575A (ja) 半導体装置及びその製造方法
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
JP2002329722A (ja) 半導体装置及びその製造方法
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
JP2616227B2 (ja) 半導体装置
JP2001015549A (ja) 半導体装置およびその製造方法
US6313037B1 (en) Semiconductor device and method for manufacturing the same
JP2001135723A (ja) 半導体装置及びその製造方法
JP2002222811A (ja) 半導体装置およびその製造方法
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH04167449A (ja) 半導体装置
JP2001257226A (ja) 半導体集積回路装置
JP2004247522A (ja) 半導体装置及びその製造方法
JPH1074838A (ja) 多層配線半導体装置とその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JPH11162980A (ja) 半導体装置およびその製造方法
JPH05175196A (ja) 半導体装置の配線構造
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2003309120A (ja) 半導体装置
JP4113692B2 (ja) 半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees