JP2001015549A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001015549A
JP2001015549A JP11186574A JP18657499A JP2001015549A JP 2001015549 A JP2001015549 A JP 2001015549A JP 11186574 A JP11186574 A JP 11186574A JP 18657499 A JP18657499 A JP 18657499A JP 2001015549 A JP2001015549 A JP 2001015549A
Authority
JP
Japan
Prior art keywords
film
copper
electrode pad
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11186574A
Other languages
English (en)
Other versions
JP3365495B2 (ja
Inventor
Masayoshi Tagami
政由 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18657499A priority Critical patent/JP3365495B2/ja
Publication of JP2001015549A publication Critical patent/JP2001015549A/ja
Application granted granted Critical
Publication of JP3365495B2 publication Critical patent/JP3365495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ワイヤボンディング中に剥離が生じにくく、生
産性も良好な電極パッドを備えた半導体装置を提供する
こと。 【解決手段】電極パッドを、銅膜１６、拡散防止膜１
７、酸化防止金属膜１８により構成する。また、銅膜１
６の下面と接続する銅系アンカー層１３、１５を設け
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅や銅系合金を配
線材料として用いた半導体装置に関するもので、特に銅
や銅系合金を電極パッドに用いた半導体装置に関するも
のである。
【０００２】
【従来の技術】従来より半導体装置の配線材料には、低
抵抗性、加工性などの観点から、アルミニウム（Ａｌ）
やＡｌ系合金が用いられてきた。しかし、半導体装置の
高集積化が進むにつれて、Ａｌ系配線には様々な問題が
生じてきている。たとえば、Ａｌの比抵抗は比較的小さ
いものの、微細化が進むにつれて、Ａｌ配線全体の抵抗
が上昇し、半導体装置が動作中に発熱するため、誤作動
を引き起こしている。また、Ａｌは融点が低いために、
容易にマイグレーションするため、配線の信頼性を確保
することが困難となってきている。
【０００３】最近では、これらのＡｌの弱点を克服する
ために、Ａｌよりも約４０％比抵抗が低く、また約４０
０℃融点が高い銅、または銅系合金を半導体装置の配線
に用いる試みがなされている。
【０００４】図２５に、ボンディングワイヤ結線用の電
極パッドに、銅を用いた半導体装置の断面図の公知例を
示す（特開平７−２０１９０９）。この例の場合、半導
体基板１上に、絶縁膜（シリコン酸化膜）２を介して、
Ｔａ、ＴａＮなどの保護膜（密着膜）３により被覆され
た、電極パッドを構成する銅膜４が形成され、さらにそ
の上にパッシベーション膜５を堆積後、電極パッド上の
パッシベーション膜５及び密着膜３が開口されて、銅膜
が露出した構造となっている。そして、その銅膜の露出
部にボンディングワイヤ６が結線されている。このと
き、ボンディングワイヤ６の材料としては金（Ａｕ）や
Ａｌが用いられ、超音波や加熱によりボンディングワイ
ヤ６と電極パッドを構成する銅膜４が圧着されるように
なっている。超音波印加の場合には約２００℃、加熱の
際には約４００℃でワイヤボンディングが行われる。
【０００５】ところが、銅は大気雰囲気中で約１７０℃
以上に加熱すると表面が酸化され、さらにＡｌと異なり
酸化が膜の内部まで非常に早く進行するために銅膜全体
が銅酸化膜になってしまう。その場合、電極パッドの抵
抗の上昇による導通不良や、ボンディングワイヤとの圧
着不良による断線等が発生し、半導体装置の信頼性や歩
留まりが低下する。
【０００６】この問題点を解決するために、電極パッド
の銅膜を酸化防止金属膜で皮膜し、ワイヤボンディング
中に銅膜が酸化されることを防ごうとする試みがなされ
ている。図２６は、特開平８−７８４１０にて開示され
た、酸化防止金属膜を含む多層構造を有する銅製電極パ
ッドの断面図である。半導体基板１１上に、絶縁膜１
２、電極パッドを構成する銅膜１６、および表面保護膜
１９が堆積されており、表面保護膜１９の一部がボンデ
ィング用開口部２０として開口されている。そして、こ
のボンディング用開口部２０に存在する、電極パッドを
構成する銅膜１６上には、拡散防止膜１７および酸化防
止金属膜１８が堆積されており、銅膜は露出していない
構造となっている。そしてボンディングワイヤ２１は、
拡散防止膜１７および酸化防止金属膜１８を介して、電
極パッドを構成する銅膜１６に結線された構造となって
いる。
【０００７】
【発明が解決しようとする課題】ところが従来の酸化防
止金属膜を含む多層膜構造を有する銅製電極パッドには
以下の課題があり、銅の容易に酸化されやすいという欠
点を克服し、銅の高集積化に適する性質を生かした、銅
製電極パッドの本格的実用には至っていない。
【０００８】第１の課題として、多層構造を有する従来
の銅製電極パッドは、ボンディングワイヤ圧着時に印加
される超音波の振動により、圧着中に絶縁膜より容易に
剥離することが挙げられる。これは、従来の電極パッド
においては、銅膜は酸化防止金属膜により被覆されてお
り表面には露出していないものの、電極パッドの全体は
絶縁膜の表面に突出した構造となっており、振動などの
機械的ストレスにより容易に剥離しやすいという構造上
の問題に起因する。さらに、表面保護膜を備える従来の
電極パッドの場合、図２６に例示したように、銅膜上の
酸化防止金属膜を含む多層膜の一部が該表面保護膜上に
露出した形態となっており、さらに剥離しやすい構造と
なってる。
【０００９】上記課題は、絶縁膜として低誘電率の膜を
用いた場合に一層顕著となる。半導体装置内の配線相互
の絶縁を行うために用いられる絶縁膜は、現状において
はシリコン酸化膜が用いられているが、配線遅延減少に
伴う性能向上の観点からは、シリコン酸化膜よりも比誘
電率が低い材料を用いる方が有利であり、現在、ＨＳＱ
（Ｈｙｄｒｏｇｅｎ Ｓｉｌｉｓｅｓｑｕｉｏｘａｎ
ｅ）膜等の膜の利用が盛んに検討されている。ところ
が、このような膜を用いた場合、銅膜と絶縁膜、あるい
は、拡散防止膜と絶縁膜との間の密着性が低下し、ボン
ディングの際の機械的なストレスによる剥離が一層発生
しやすくなる。
【００１０】第２の課題として、多層構造を有する従来
の銅製電極パッドにおいては、ボンディングワイヤ圧着
時行われる加熱操作や超音波印加操作により、圧着中に
酸化防止金属膜を含む多層膜が銅膜より容易に剥離する
ことが挙げられる。これは、従来の電極パッドは、電極
パッド形成部でまず銅膜を覆う表面保護膜などが開口さ
れ、その後酸化防止金属膜を含む多層膜で銅膜を覆う工
程で製造されるため、銅膜が開口の際に用いられる化学
薬品などに曝されるため、該銅の表面が劣化し、その後
成膜された膜との接着性が悪いという問題に起因する。
【００１１】第３の課題は従来の電極パッドを具備する
半導体装置を電子部品として使用する上での問題であ
る。すなわち、従来の電極パッドでは、酸化防止金属膜
を含む多層膜が半導体装置の表面に突出した構造となっ
ているため、半導体装置間の電極パッドが接触しないよ
うにするため、該半導体装置の間に間隔を設ける必要が
あり、該半導体装置を十分高密度に配置できない。
【００１２】第４の課題は製造工程に関するものであ
る。従来の電極パッドを製造する方法は、拡散防止膜と
酸化防止金属膜の不要な部分を除去するための目合わせ
工程や、表面保護膜の開口部を作成するための露光、現
像工程など多数の工程よりなり、複雑である。このた
め、従来法では歩留まりが低く、製造コストが高かっ
た。本発明は上記事情に鑑みてなされたものであり、
ワイヤボンディング中に、電極パッドが絶縁膜や絶縁膜
上の拡散防止膜から剥離することなく、ワイヤボンデ
ィング中に、酸化防止金属膜を含む多層膜が銅膜より剥
離することなく、該電極パッドを具備することにより
十分高密度に配置可能で、良好な生産性を有する、電
極パッドを備えた半導体装置を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】上記課題を解決する本発
明によれば、半導体基板上に形成された凹部を有する絶
縁膜と、該凹部に埋め込まれた電極パッドとを備える半
導体装置であって、前記電極パッドは、前記凹部の内面
を覆う銅系膜と、該銅系膜を覆う酸化防止金属膜とを含
んでなることを特徴とする半導体装置が提供される。こ
こで、本発明における電極パッドとは、半導体装置に外
部より電圧を印加するに必要なボンディングワイヤが結
線される部分を意味し、銅系とは、銅および銅を主成分
とする合金を意味し、酸化防止金属膜とは、ボンディン
グワイヤ結線時に印加される熱や振動によって、銅系膜
が酸化されることを防ぐ機能を有する金属膜を意味す
る。また、前記電極パッドが、半導体基板上に形成され
た凹部に埋め込まれた構造となるには、銅系膜と酸化防
止金属膜の膜厚の和は、凹部の深さ以下でなければなら
ない。
【００１４】本発明においては、前記電極パッドを構成
する銅系膜の下面が、前記絶縁膜中に形成された銅系ア
ンカー層に接続されていることを特徴とする半導体装置
が提供される。ここで、本発明における銅系アンカー層
とは、前記電極パッドと前記絶縁膜の密着性を向上する
杭として働くものであり、電極パッドの下方に位置する
絶縁膜中に形成され、銅系膜と接続されており、配線と
して絶縁膜中に形成されている銅系配線とは区別される
が、必要に応じて配線として併用されても構わない。
【００１５】また、本発明によれば、半導体基板上に形
成された凹部を有する絶縁膜と、該凹部の内面を覆う銅
系膜および該銅系膜を覆う酸化防止金属膜を含んでなる
電極パッドとを有する半導体装置であって、前記銅系膜
の下面に接続するように形成された銅系アンカー層を、
前記絶縁膜中に備えることを特徴とする半導体装置が提
供される。
【００１６】本発明においては、前記銅系アンカー層の
形状は杭状であってよい。本発明による半導体装置にあ
って、電極パッドを構成する銅系膜の下面が、絶縁膜中
に形成された銅系アンカー層に接続されていれば、該銅
系アンカー層は、ボンディングワイヤ結線時に前記電極
パッドの剥離を防ぐように働く。杭状の形状とは、該働
きをさらに効果的にする形状を意味しており、たとえば
以下のように定義される。すなわち、銅系膜や酸化防止
金属膜を堆積する方向に向く軸に対して、この軸に垂直
な方向の銅系アンカー層の断面積を考えた場合、ある軸
上の位置での断面積が、該位置より表面より離れている
位置での断面積以下である。杭状の形状の具体的な例と
しては、前記軸を含む方向の前記銅系アンカー層の断面
形状の全体、もしくはその一部が、正方形、長方形、逆
Ｔ字、台形などの場合を挙げることができる。
【００１７】本発明においては、前記絶縁膜と、前記銅
系膜と、前記酸化防止金属膜の一部とを覆うように形成
された表面保護膜を備えている半導体装置が好ましい
が、本発明はこれに限定されるものではない。ここで表
面保護膜とは、表面保護膜形成後に行われる工程におい
て、絶縁膜や銅系膜を保護する働きを有する膜をいい、
たとえば、ホトレジスト形成時に絶縁膜や銅系膜を保護
する。また、酸化防止金属膜の一部とは、たとえば、ボ
ンディングワイヤの結線や、バンプ電極の形成に不必要
な部分を意味する。
【００１８】本発明においては、前記銅系膜と前記酸化
防止金属膜との間に、拡散防止膜を具備する半導体装置
であっても構わない。ここで拡散防止膜とは、銅系膜を
構成する銅成分が酸化防止金属膜に浸透することを防ぐ
膜である。銅系膜より溶出した微量の銅が酸化防止金属
膜に存在すると、ワイヤボンディング時に印加される熱
により酸化防止金属膜中の銅が酸化され、ボンディング
ワイヤの接続不良や酸化防止金属膜の導通不良を引き起
こす可能性があるが、前記拡散防止膜が存在すれば、酸
化防止金属膜中に銅が存在することはなく、接続不良や
導通不良は起こらない。
【００１９】また、上記課題を解決する本発明によれ
ば、（ａ）半導体基板上に絶縁膜を成膜し、該絶縁膜に
凹部を形成する工程と、（ｂ）前記凹部を含む所定の領
域に、銅系膜および酸化防止金属膜をこの順で成膜する
工程と、（ｃ）前記凹部以外の領域に形成された銅系膜
および酸化防止金属膜を除去し、電極パッドを形成する
工程とを含むことを特徴とする半導体装置の製造方法が
提供される。
【００２０】さらに、本発明によれば、半導体基板上に
形成された凹部を有する絶縁膜と、該凹部の内面を覆う
銅系膜および該銅系膜を覆う酸化防止金属膜を含んでな
る電極パッドとを有する半導体装置であって、前記銅系
膜の下面に接続するように形成された銅系アンカー層
を、前記絶縁膜中に備えることを特徴とする半導体装置
の製造方法が提供される。
【００２１】前記銅系アンカー層の製造方法の具体な例
として、（Ａ）半導体基板上に絶縁膜を成膜し、該絶縁
膜に所定の形態を有する溝を形成する工程と、（Ｂ）前
記溝を含む所定の領域に、前記銅系膜を成膜する工程
と、（Ｃ）前記溝以外の領域に形成された銅系膜を、前
記銅系膜の表面と前記絶縁膜の表面が同一平面内となる
よう除去し、銅系アンカー層を形成する工程とを含み、
電極パッドを形成するに先立ち、前記工程（Ａ）乃至
（Ｃ）を１回以上繰り返すことを特徴とする半導体装置
の製造方法が例示される。ここで所定の形態とは、銅系
アンカー層の必要な形態を形成するために要求される形
で、たとえば、銅系膜や酸化防止金属膜を堆積する方向
の断面形状の全体、もしくはその一部が、正方形、長方
形、台形などの場合を挙げることができる。特に、銅系
アンカー層を前記の逆Ｔ字を含む形状とするには、たと
えば、断面が凹字型の形態である溝を用い、最下層では
ない絶縁膜層の溝の底面積が、該層より下位に存在する
少なくとも１層以上の溝の底面積より小さくなるよう、
前記工程（Ａ）乃至（Ｃ）を２回以上繰り返せばよい。
本発明においては、銅系アンカー層を含む半導体装置の
製造方法として、前記工程（ａ）を行うに先立ち、前記
銅系膜の下面に接続する銅系アンカー層を形成する工程
を含むことを特徴とする半導体装置の製造方法が提供さ
れる。すなわち、前記工程（Ａ）乃至（Ｃ）を１回以上
行ったのち、前記工程（ａ）乃至（ｃ）を行い、前記電
極パッドと、前記銅系膜の下面に接続された銅系アンカ
ー層とを形成する工程を含むことを特徴とする半導体装
置の製造方法が提供される。この製造方法によって、銅
系膜の下面が銅系アンカー層に接続されている、絶縁膜
の凹部に埋め込まれた電極パッドを具備する半導体装置
が提供される。
【００２２】さらに、本発明においては、前記工程
（ｃ）の後、前記絶縁膜と、前記銅系膜と、前記酸化防
止金属膜の一部とを覆うように表面保護膜を形成する工
程を含むことを特徴とする半導体装置の製造方法が好ま
しいが、本発明はこれに限定されるものではない。この
製造方法の一例として、前記工程（ｃ）を行ったのち、
前記絶縁膜、前記酸化防止金属膜、および少なくとも前
記銅系膜が覆われている形態となるよう、前記表面保護
膜を成膜する工程と、前記酸化防止金属膜の必要な領域
が露出するように、前記表面保護膜を開口し、前記電極
パッドを形成する工程とよりなる一連の操作を挙げるこ
とができる。ここで必要な領域とは、たとえば、ボンデ
ィングワイヤの結線や、バンプ電極の形成に必要な部分
を意味する。本発明においては、前記銅系膜と前記酸化
防止金属膜との間に、拡散防止膜を形成する工程を含む
ことを特徴とする半導体装置の製造方法であっても構わ
ない。
【００２３】本発明による半導体装置は、半導体基板上
に形成された絶縁膜と、前記絶縁膜の所定の位置に形成
された凹部と、前記凹部の内面を皮膜する銅系膜と、前
記銅系膜上の所定の領域を皮膜する酸化防止金属膜とを
含んでなる電極パッドを備えており、ボンディングワイ
ヤは、酸化防止金属膜を介して、銅系膜に結線される。
その結果、以下に再述する、従来の銅系電極パッドの問
題点が、以下のように解決される。
【００２４】第１に、多層膜構造を有する従来の銅系電
極パッドは、ボンディングワイヤ圧着時に印加される超
音波の振動により、圧着中に絶縁膜より容易に剥離する
ことが問題となっていた。これは、従来の電極パッドに
おいては、銅系膜は酸化防止金属膜により被覆されてお
り表面には露出していないものの、電極パッドの全体は
絶縁膜の表面に突出した構造となっており、振動などの
機械的ストレスにより容易に剥離しやすいという形態上
の問題に起因する。これに対し本発明では、電極パッド
の全体が、絶縁膜中の所定の位置に形成された凹部内に
埋め込まれた形態となっており、電極パッドと絶縁膜の
接触面積が増大すること、特に電極パッドの側面が絶縁
膜と接触していることから、電極パッドと前記絶縁膜の
密着性が構造的に改良され、その結果、ボンディングワ
イヤ圧着時に電極パッドは剥離しない。
【００２５】さらに、本発明においては、前記電極パッ
ドの下面が、前記絶縁膜中に形成された銅系アンカー層
に接続されている。この絶縁膜中に形成された銅系アン
カー層は、ワイヤボンディング時に杭として働き、電極
パッドが前記絶縁膜より剥離することを効果的に防ぐ。
この銅系アンカー層は、電極パッドが絶縁膜中に埋め込
まれていない場合でも有効である。杭の働きをする銅系
アンカー層の形状として、杭状であることが望ましい。
ここで杭状とは、銅系膜を堆積する方向に向く軸に対し
て、この軸に垂直な方向の銅系アンカー層の断面積を考
えた場合、ある軸上の位置での断面積が、該位置より表
面より離れている位置での断面積以下である形状をい
う。杭状の形状の具体的な例としては、前記軸を含む方
向の前記銅系アンカー層の断面形状の全体、もしくはそ
の一部が、正方形、長方形、逆Ｔ字、台形などの場合を
挙げることができる。このような形状とすることによ
り、杭の効果をより確実にすることができるからであ
る。さらに前記絶縁膜中の所定の位置に形成された凹部
内に埋め込まれた構造となっている前記電極パッドの下
面が、前記の杭の働きをする銅系アンカー層と接続され
ている場合、埋め込まれている効果と杭の効果の相乗作
用により、電極パッドと前記絶縁膜間の接着性はさらに
良好となる。
【００２６】また、図２６に例示したとおり、従来の電
極パッドが表面保護膜１９を備える場合、銅膜１６上の
酸化防止金属膜１８を含む多層膜の一部が該表面保護膜
１９上に露出した形態となっており、剥離しやすい構造
となってる。これに対し、図１に例示したとおり、本発
明の半導体装置が表面保護膜１９を具備し、電極パッド
の全体が表面保護膜１９の下部に埋没した構造となって
いる場合、電極パッドと前記絶縁膜１２の密着性はさら
に改良されるが、表面保護膜１９が電極パッドを覆う構
造は、本発明では必ずしも要求されない。
【００２７】第２に、図２６に例示された、多層構造を
有する従来の銅製電極パッドにおいては、ボンディング
ワイヤ圧着時行われる加熱操作や超音波印加操作によ
り、圧着中に拡散防止膜１７が、電極パッドを構成する
銅膜１６より容易に剥離する。これは、従来の電極パッ
ドは、まず銅膜上の表面保護膜などが開口され、その後
拡散防止膜１７で銅膜１６を覆う工程で製造されるた
め、開口時に、電極パッドを構成する銅膜１６が、開口
の際に用いられる化学薬品などに曝され、銅膜１６の表
面が劣化し、その後成膜された拡散防止膜１７との接着
性が悪いためである。これに対し、図１２に例示された
本発明の電極パッドを製造するには、銅膜３４を形成
後、ひきつづき拡散防止膜３９により銅膜３４を覆うた
め、銅膜３４はその後の工程で使用される化学薬品に曝
されず、酸化防止金属膜を含む多層膜と銅膜の良好な密
着性が実現できる。その結果、ボンディングワイヤ圧着
時行われる加熱操作や超音波印加操作により、圧着中に
拡散防止膜３９が、銅膜３４より剥離することはない。
このことは、電極パッドが絶縁膜中に埋め込まれてい
る、銅膜の下面が杭の働きをする銅系アンカー層に接続
されているといった、構造的な密着性の改良効果を補う
ものである。
【００２８】第３に、従来の電極パッドでは、酸化防止
金属膜を含む多層膜が半導体装置の表面に突出した構造
となっているため、半導体装置間の電極パッドが接触し
ないようにするため、該半導体装置の間に間隔を設ける
必要があった。これに対し本発明の場合は、電極パッド
の全体が絶縁膜に設けられた凹部内に埋め込まれている
ため、該半導体装置を極めて近距離に配置することが可
能である。
【００２９】第４に、従来の電極パッドを製造する方法
は、拡散防止膜と酸化防止金属膜の不要な部分を除去す
るための目合わせ工程や、表面保護膜の開口部を作成す
るための露光、現像工程など多数の工程よりなり、極め
て複雑である。このため、従来法では著しく歩留まりが
低く、製造コストが高価となる。これに対し本発明の半
導体装置は、銅系膜と酸化防止金属膜を含む多層膜を成
膜後、たとえばダマシン法などにより、図１０から図１
１に例示されるように、単純な工程で電極パッドを形成
するため製造方法は簡便で、また、銅系膜を開口用の化
学薬品などに曝すことなく製造することが可能なため、
その結果歩留まりが高く、製造コストは安価となる。
【００３０】以上に述べた利点を有する半導体装置は、
上述した本発明の半導体装置の製造方法により、好適に
製造することができる。本発明の製造方法によれば、簡
便な工程により、電極パッドと絶縁膜の密着性が良好な
半導体装置を製造することができ、得られた半導体装置
の電極パッドは、ワイヤボンディング時に剥離せず、高
い歩留まりが実現できる。
【００３１】
【発明の実施の形態】本発明においては、前記電極パッ
ドの全体が、前記絶縁膜中の所定の位置に形成された凹
部内に存在することを特徴とする半導体装置が提供され
る。前記電極パッドは酸化防止金属膜および銅系膜を備
えており、前記銅系膜の所定の表面露出部分が前記酸化
防止金属膜によって覆われている。なお、酸化防止金属
膜はアルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、
またはこれらを含む合金からなることが好ましく、特に
ＡｌＳｉＣｕ、Ａｌ、Ａｕ、Ａｇ、またはＡｇを主成分
とする合金が好ましい。このような材料を選択すれば、
ワイヤボンディング時に印加される熱や振動により前記
電極パッドの表面が酸化されることはなく、したがっ
て、ボンディングワイヤの接続不良や電極パッドの導通
不良の発生が低減される。
【００３２】本発明において、拡散防止膜は、Ｔｉ、Ｔ
ｉＮ、ＴｉＷ、ＴｉＷＮ、Ｗ、ＷＮ、ＮｂＮ、Ｃｒ、Ｔ
ａ、または、ＴａＮから構成されることが望ましい。特
に、Ｔｉ、ＴｉＮ、ＴｉＷ、ＷＮ、Ｔａ、またはＴａＮ
から構成されることが望ましい。なぜなら、このような
材料を選択すれば、銅系膜と拡散防止膜間や、拡散防止
膜間と酸化防止金属膜間の良好な密着性を保ちつつ、銅
の良好なバリヤ性も実現できるからである。
【００３３】この拡散防止膜は、銅系膜を成膜したの
ち、酸化防止金属膜を成膜するまえに形成される。詳し
くは、前記工程（ｂ）において、前記銅系膜と前記拡散
防止膜の膜厚の和が、前記凹部の深さより小さい形態と
なるよう、前記拡散防止膜を成膜する。すなわち、（銅
系膜と拡散防止膜の膜厚の和）＜（前記絶縁膜中の凹部
の深さ）であり、好ましくは、（銅系膜と拡散防止膜の
膜厚の和）＜（前記絶縁膜中の凹部の深さ）≦（銅系膜
と拡散防止膜と酸化防止金属膜の和）である。
【００３４】さらに各金属膜の膜厚に関する好ましい数
値を述べるが、本発明はこれらの数値に限定されるもの
ではない。銅系膜は０．３μｍ乃至１μｍの範囲であ
り、拡散防止膜は十分に銅の浸透を防ぐために２０ｎｍ
程度必要であるが、一方で膜厚が厚すぎても電極パッド
部での抵抗の増加を引き起こすため、１００ｎｍを超え
ない程度が望ましい。そして酸化防止金属膜の膜厚につ
いては、ワイヤボンディング時に膜の突き抜け等が起こ
らないようにするために、２００ｎｍ乃至５μｍの範囲
とする。必要に応じて、表面保護膜を５０ｎｍ乃至５μ
ｍの範囲で堆積する。
【００３５】本発明における絶縁膜としては、絶縁性の
良好な膜であれば特に制限はなく、たとえばＳｉＯ
2（２酸化珪素）、ＳｉＮ（窒化珪素）、ＳｉＯＮ（酸
窒化珪素）、ＳｉＯＦ（酸弗化珪素）、ＢＣＢ（Ｂｅｎ
ｚｏＣｙｃｒｏＢｕｔｅｎｅ）、ＨＳＱ（Ｈｙｄｒｏｇ
ｅｎ Ｓｉｌｓｅｓ Ｑｕｉｏｘａｎｅ）、またはａ−
Ｃ：Ｆ(アモルファスフッ化カーボン)より構成すること
ができる。
【００３６】また、本発明における表面保護膜として
は、ＳｉＮ等の非酸化性物質が用いられる。
【００３７】杭の働きをする銅系アンカー層を形成する
際に、前記工程（Ｂ）にひきつづき、ＳｉＮなどより構
成される反射防止膜など、適当な機能を有する膜を堆積
してもよい。また、杭の働きをする銅系アンカー層を形
成するのと同時に、銅系配線を同時に形成しても構わな
い。
【００３８】本発明においては、前記電極パッド上の、
前記表面保護膜に覆われていない部分に、バンプ電極が
設けられていても構わない。該バンプ電極は、めっき法
により１５μｍ程度の厚さに、Ａｕ、Ｐｄ（パラジウ
ム）、Ｓｎ（すず）などの金属を堆積させることにより
製造されるが、本発明に示すバンプ電極は、これらの形
状や物質に限定されるものではない。バンプ電極が形成
された本発明の半導体装置は、該半導体装置を表面実装
法により基盤に装着する際などに好適に使用される。
【００３９】
【実施例】（実施例１）本発明について、表面保護膜と
杭の働きをする銅系アンカー層が具備されている場合に
つき、図１２に構造を例示した。半導体基板３１上に絶
縁膜３２があり、電極パッドの杭の役目を果たす銅系ア
ンカー層３４（ａ）がある。酸化防止金属膜４０は銅の
酸化を防止するためのであり、拡散防止膜３９を介して
銅膜３４（ｂ）が存在する構造となっている。また銅膜
３４（ｂ）の下面は銅系アンカー層３４（ａ）と接続さ
れており、電極パッドの剥離を防いでいる。そして、電
極パッド上に堆積された表面保護膜４１が、酸化防止金
属膜４０上の所定の領域のみで開口されており、その部
分でボンディングワイヤ４２が結線されている。
【００４０】図２から図１２は本実施例にかかる半導体
装置の配線部の形成、およびワイヤボンディングの様子
を工程順に示す断面図である。半導体基板３１上に絶縁
膜３２を形成する。この絶縁膜はＳｉＯ2（２酸化珪
素）、ＳｉＮ（窒化珪素）、ＳｉＯＮ（酸窒化珪素）、
ＳｉＯＦ（酸弗化珪素）、ＢＣＢ（ＢｅｎｚｏＣｙｃｒ
ｏＢｕｔｅｎｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌ
ｓｅs Ｑｕｉｏｘａｎｅ）、ａ−Ｃ：Ｆ(アモルファス
フッ化カーボン)などより構成される。次にこの絶縁膜
３２の所定の領域に、図３に示すような銅系アンカー層
形成用溝３３を形成する。これを形成する際には絶縁膜
を多層構造にしてエッチングストップ用の膜を挿入して
ある場合もある。上面から見ると図４に示すようにな
る。次に、図５に示すように銅膜３４（ａ）を堆積す
る。絶縁膜３２がＳｉＯ2などから構成されており、膜
中に銅が拡散するような場合は、銅の拡散防止膜を銅成
膜前に成膜する。該拡散防止膜に用いられる金属はＴ
ａ、ＴａＮ、ＴｉＮ、ＷＮ等である。その後、銅膜３４
（ａ）と拡散防止膜をＣＭＰ（化学機械研磨；Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）を用いて研磨し、その上に表面保護膜、エッチング
ストッパー膜、および反射防止膜となるＳｉＮなど３５
を堆積する。そしてその上に再び絶縁膜３２を形成する
（図６）。この時形成された銅膜は実際に半導体素子間
を接続するために用いられるわけではなく、上方に形成
する電極パッドの杭の部分となる銅系アンカー層３４
（ａ）である。
【００４１】次に、図７に示すように前記した銅系アン
カー層３４（ａ）とのコンタクトを取るためのビア孔３
６を絶縁膜３２、反射防止膜３５に形成した後、配線溝
３７と電極パッド形成用開口部３８を絶縁膜３２に形成
する。この図７を上方から見た状態を図８に示す。次
に、ビア孔３６から露出している銅系アンカー層３４
（ａ）の表面を洗浄し、必要に応じて銅の拡散防止膜を
成膜し、続いて銅膜３４（ｂ）を成膜する。この際、デ
ュアルダマシン法を用いることによりビア孔３６と配線
溝３７、電極パッド開口部３８を同時に埋め込む。この
時、銅膜の成膜方法はＣＶＤ法、ＰＶＤ法、めっき法を
用いて行うが、配線溝３７、開口部３８のみに選択的に
埋め込むことは困難であるため絶縁膜３２上にも同時に
堆積する。この際、銅膜の堆積は電極パッド開口部３８
の全体を満たすのではなく、開口部の底と側壁が皮膜さ
れる程度で良い。このような形態は、配線部３７と電極
パッド開口部３８の両方を同時に銅で皮膜する場合は、
配線部の幅に比して、電極パッド開口部の幅を大きくす
ることによって実現される。つまり図９に示すように、
銅をビア孔３６、配線溝３７に完全に埋め込み、電極パ
ッド開口部３８においてはの側壁と下部の方にのみ堆積
する。こうしてビア孔３６、配線溝３７と電極パッド部
３８の銅膜３４（ｂ）を同時に成膜することが可能とな
る。また、最初に形成した銅系アンカー層３４（ａ）と
ビア孔３６で銅膜を結合することができる。次に、銅の
拡散防止膜３９をＰＶＤ法、ＣＶＤ法により成膜する。
この拡散防止膜はＴｉＮ、ＴｉＷ、ＴｉＷＮ、Ｗ、Ｗ
Ｎ、ＮｂＮ、Ｃｒ、Ｔａ、ＴａＮを用いることができ
る。さらにその上から酸化防止金属膜４０を成膜する。
酸化防止金属膜４０はＡｌＳｉＣｕ、Ａｌ、Ａｕ、Ａ
ｇ、或いはＡｇを主体とした合金を用いることができ
る。こうして形成された構造について図１０に示す。こ
の図から判るとおり、銅膜と拡散防止膜を堆積した時点
においては開口部中の膜厚は開口部の深さよりも薄い必
要がある。そして、酸化防止金属膜を堆積してはじめて
開口部の深さよりも積層された電極パッドの膜の厚さが
厚くなるようにする。つまり、（銅膜と拡散防止膜の膜
厚の和）＜（開口部の深さ）≦（銅膜と拡散防止膜と酸
化防止金属膜の和）を満たす必要がある。
【００４２】次に電極パッド形成用開口部３８以外の絶
縁膜３２上に堆積した耐酸化性金属、拡散防止膜、銅膜
の除去をＣＭＰを用いて行う。また、ＣＭＰの方法とし
てはそれぞれの金属膜を別々の条件で研磨する方法と同
条件で研磨する方法のどちらでも良い。このようにして
形成される構造を図１１に示す。
【００４３】次に、表面保護膜４１を堆積する。この表
面保護膜４１は電極パッド表面の銅膜３４（ｂ）が露出
している部分が酸化されるのを防止するためにＳｉＮ等
の非酸化性物質である必要がある。そして、電極パッド
部を露出するために表面保護膜４１のパターニングを行
う。この時、大気雰囲気やボンディング時における銅の
酸化を防止するために、銅膜３４（ｂ）の電極パッド表
面部は露出させないようにする。つまり、電極パッドの
うち露出させるのは拡散防止膜３９の表面露出部よりも
内側の部分の必要がある。そして、酸化防止金属膜４０
の電極パッド露出部に、ＡｌまたはＡｕからなるボンデ
ィングワイヤ４２を熱圧着法、または超音波圧着法によ
り接合する（図１２）。
【００４４】以上より製造された半導体装置の電極パッ
ドはワイヤボンディング時に酸化されることはなく、剥
離や導通不良も起こさず、配線材料として銅を用いるこ
とにより回路内の抵抗、信頼性を向上することができ、
ボンディング部の信頼性を向上させることができた。さ
らに、生産性や歩留まりも極めて良好であった。
【００４５】（実施例２）実施例１においては、電極パ
ッドの下面部と接続されていない銅製配線が単層となっ
ている場合の例を挙げたが、銅製配線が多層配線構造に
なっている場合においても同様なプロセスにより電極パ
ッドの作製が可能である。図１３に示すように絶縁膜中
に第１層目の埋め込み銅製配線用開口部４３を形成した
後、その上にＳｉＮ等の反射防止膜やエッチングストッ
プ膜にもなる反射防止膜３５を形成し、続いて絶縁膜３
２を形成する。また、この第１層目の埋め込み配線を形
成する際に同時に実施例１で述べた銅系アンカー層形成
用溝３３も形成する。この時の銅系アンカー層の膜厚は
銅製配線膜厚と同様であり、杭幅はある程度の幅がない
と杭としての役割を果たさず、さらに埋め込む際に配線
部の埋め込み時間とあまり変化させないようにするた
め、１μｍ乃至５μｍ程度の範囲とする。次に、実施例
１と同様に第１層目配線とのコンタクトを取るためのビ
ア孔３６を絶縁膜３２、反射防止膜３５に形成した後、
第２層目の配線溝３７と電極パッド形成用開口部３８を
絶縁膜に形成する。次に、ビア孔３６から露出している
第１層目の銅を洗浄し、実施例１と同様に必要に応じて
銅の拡散防止膜を成膜し、その後銅膜３４（ｂ）を成膜
する。この際、デュアルダマシン法を用いることにより
ビア孔３６と第２層目配線溝３７を同時に埋め込む。さ
らに、第２層目に形成される電極パッド形成溝において
も、実施例１と同様に配線部が埋め込まれた時点で電極
パッド開口部の下部と側面のみに銅が形成されたような
構造になる（図１４）。その後、拡散防止膜３９、酸化
防止金属膜４０を堆積し、ＣＭＰにより絶縁膜３２と電
極パッド部が同じ高さになるように研磨する。そしてＳ
ｉＮ等の表面保護膜４１を堆積し拡散防止膜３９の露出
部の内側のみを開口し、露出した酸化防止金属膜４０の
電極パッド部にワイヤボンディングを行い図１５のよう
な構造を作製する。
【００４６】以上の実施例により、多層銅製配線構造を
持つ半導体装置においても、デュアルダマシンプロセス
を用いて、工程数を増加させることなく銅配線を形成す
ることが可能であり、信頼性の高い電極パッドを有する
半導体装置が製造できた。
【００４７】（実施例３）実施例１および２において
は、銅膜３４（ｂ）、拡散防止膜３９、酸化防止金属膜
４０を連続して成膜しＣＭＰすることにより電極パッド
を形成した。この方法は配線溝３７の幅が十分小さい場
合有効であるが、たとえば、配線溝３７の部分が多層配
線となった場合、配線溝３７の幅が大きくなることがあ
る。その場合、配線溝３７の全体積が銅で満たされるま
で銅膜を形成した場合、電極パッド形成用開口部もほぼ
銅で満たされてしまう可能性がある。このような状態
で、拡散防止膜３９、酸化防止金属膜４０を連続成膜し
た場合、図１６のような状態になり、電極パッド用の凹
部内での、酸化防止金属膜４０の形成が不完全となる。
その結果、ＣＭＰを行った場合、図１７に示すように酸
化防止金属膜４０の露出面積が小さく、ボンディングが
困難となる。また、表面保護膜４１をパターニングした
ときに、電極パッド表面部の銅膜３４（ｂ）が露出し、
酸化されてしまう恐れがある。
【００４８】このような問題点が回避された例を述べ
る。まず、図１８に示すようにダマシン法を用いた通常
の埋め込み配線を形成するのと同様に銅膜３４（ａ）を
成膜してＣＭＰを行い銅製配線、及び電極パッド部を作
製した後に、その上に表面保護膜４１を成膜する。その
後、表面保護膜をパターニングし電極パッド部上部を開
口し、その上からＰＶＤ法、またはＣＶＤ法により拡散
防止膜３９、酸化防止金属膜４０を成膜する（図１
９）。そして、ＣＭＰ法により酸化防止金属膜４０及び
拡散防止膜３９を平坦化し電極パッド部を形成し、ワイ
ヤボンディングを行う（図２０）。この場合、銅膜３４
（ａ）は開口時に用いられる化学薬品に曝されることと
なり、さらに表面保護膜の下に電極パッドの全体が埋め
込まれている構造とはなっていないが、電極パッド部分
全体は絶縁膜の凹部に埋め込まれた構造となっており、
さらに杭の働きをする銅系アンカー層３４（ｂ）の働き
により、電極パッドと絶縁膜間の密着性は、依然良好で
あった。
【００４９】（実施例４）以上の実施例ではワイヤボン
ディング用の電極パッドの形成に関して述べたが、今回
の発明は、これに限らず電極パッド上にバンプ電極を形
成してなる半導体装置にも容易に適用することができ
る。図２１に示すように電極パッド部を実施例１と同様
にして形成する。次に図２２に示すように、表面保護膜
４１のパターニングに用いるフォトレジスト４４を表面
保護膜除去後も残存させる。そして、図２３に示すよう
にめっき法により１５μｍ程度バンプ電極４５となる金
属を堆積させる。この際バンプ電極に用いる金属はＡ
ｕ、Ｐｄ（パラジウム；Ｐａｌｌａｄｉｕｍ）、Ｓｎ
（すず；Ｓｔａｎｎｕｍ）である。酸化防止金属膜４０
がめっき時の電極となるため、下地形成等のプロセスを
省くことが可能となる。バンプ電極４５堆積後、フォト
レジスト４４を除去して図２４に示すようなバンプ電極
４５を形成することができる。以上のことより銅製配線
を用いた半導体装置を、バンプ法によりチップ外部と接
続する場合にも、銅を酸化させずに行うことが可能とな
り信頼性、性能が低減するのを防止することができる。
【００５０】
【発明の効果】以上説明したように本発明の半導体装置
では、電極パッド部の銅系膜が酸化防止金属膜により被
覆されており、電極パッドの全体が、半導体基板上に形
成された絶縁膜の所定の位置に形成された凹部内に埋め
込まれていることや、電極パッドの下面が杭の働きをす
る銅系アンカー層に接続されていることにより、電極パ
ッドと絶縁膜との良好な密着性が実現されている。
【００５１】また、本発明の製造方法によれば、前記の
電極パッド部分が絶縁膜に埋めこまれた構造や、電極パ
ッドの下面が杭の働きをする銅系アンカー層に接続され
ている構造を有する半導体装置を、簡便な工程により、
高い生産性で製造することができる。また、該電極パッ
ドを、銅系膜を開口用の化学薬品などに曝すことなく形
成することが可能なため、歩留まりは良好で、生産コス
トも安価である。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を示す概略断面図で
ある。
【図２】本発明の実施例１を工程順に示す断面図であ
る。
【図３】本発明の実施例１を工程順に示す断面図であ
る。
【図４】本発明の実施例１を工程順に示す平面図であ
る。
【図５】本発明の実施例１を工程順に示す断面図であ
る。
【図６】本発明の実施例１を工程順に示す断面図であ
る。
【図７】本発明の実施例１を工程順に示す断面図であ
る。
【図８】本発明の実施例１を工程順に示す平面図であ
る。
【図９】本発明の実施例１を工程順に示す断面図であ
る。
【図１０】本発明の実施例１を工程順に示す断面図であ
る。
【図１１】本発明の実施例１を工程順に示す断面図であ
る。
【図１２】本発明の実施例１の半導体装置を示す断面図
である。
【図１３】本発明の実施例２を工程順に示す断面図であ
る。
【図１４】本発明の実施例２を工程順に示す断面図であ
る。
【図１５】本発明の実施例２の半導体装置を示す断面図
である。
【図１６】本発明の実施例３を工程順に示す断面図であ
る。
【図１７】本発明の実施例３を工程順に示す断面図であ
る。
【図１８】本発明の実施例３を工程順に示す断面図であ
る。
【図１９】本発明の実施例３を工程順に示す断面図であ
る。
【図２０】本発明の実施例３の半導体装置を示す断面図
である。
【図２１】本発明の実施例４を工程順に示す断面図であ
る。
【図２２】本発明の実施例４を工程順に示す断面図であ
る。
【図２３】本発明の実施例４を工程順に示す断面図であ
る。
【図２４】本発明の実施例４の半導体装置を示す断面図
である。
【図２５】通常用いられている銅製配線半導体装置の電
極パッドの公知例である。
【図２６】銅製配線半導体装置の電極パッドに多層構造
を持つ公知例である。
【符号の説明】
１、１１、３１ 半導体基板 ２、１２、３２ 絶縁膜 ３ 保護膜（密着膜） ４、１６ 電極パッドを構成する銅膜 ５ パッシベーション膜 １３ 銅系アンカー層（上部） １５ 銅系アンカー層（下部） ２０ ボンディング用開口部 ３３ 銅系アンカー層形成用溝 ３４（ａ） 銅膜（銅系アンカー層） ３４（ｂ） 銅膜（電極パッドを構成する銅膜） ３５ 反射防止膜 ３６ ビア孔 ３７ 配線溝 １４、３８ 電極パッド形成用開口部 １７、３９ 拡散防止膜 １８、４０ 酸化防止金属膜 １９、４１ 表面保護膜 ６、２１、４２ ボンディングワイヤ ４３ 銅系アンカー層形成用開口部 ４４ フォトレジスト ４５ バンプ電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH08 HH09 HH11 HH13 HH14 HH17 HH18 HH19 HH21 HH23 HH32 HH33 HH34 JJ11 JJ17 JJ18 JJ19 JJ21 JJ23 JJ32 JJ33 JJ34 KK11 KK21 KK32 KK33 KK34 MM02 MM05 MM12 MM13 PP06 PP14 PP27 PP28 QQ04 QQ25 QQ37 QQ48 RR04 RR06 RR08 RR11 RR21 TT02 TT04 VV07 XX03 XX14 XX20 XX33 XX34 5F044 EE06 EE08 EE12 QQ05

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された凹部を有する
    絶縁膜と、該凹部に埋め込まれた電極パッドとを備える
    半導体装置であって、前記電極パッドは、前記凹部の内
    面を覆う銅系膜と、該銅系膜を覆う酸化防止金属膜とを
    含んでなることを特徴とする半導体装置。
  2. 【請求項２】 前記電極パッドを構成する銅系膜の下面
    が、前記絶縁膜中に形成された銅系アンカー層に接続さ
    れていることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 半導体基板上に形成された凹部を有する
    絶縁膜と、該凹部の内面を覆う銅系膜および該銅系膜を
    覆う酸化防止金属膜を含んでなる電極パッドとを有する
    半導体装置であって、前記銅系膜の下面に接続するよう
    に形成された銅系アンカー層を、前記絶縁膜中に備える
    ことを特徴とする半導体装置。
  4. 【請求項４】 前記銅系アンカー層の形状は杭状である
    ことを特徴とする請求項２または３いずれかに記載の半
    導体装置。
  5. 【請求項５】 前記絶縁膜と、前記銅系膜と、前記酸化
    防止金属膜の一部とを覆うように形成された表面保護膜
    を備えていることを特徴とする請求項１乃至４いずれか
    に記載の半導体装置。
  6. 【請求項６】 前記電極パッド上の、前記表面保護膜に
    覆われていない部分に、バンプ電極が設けられているこ
    とを特徴とする請求項５に記載の半導体装置。
  7. 【請求項７】 前記銅系膜と前記酸化防止金属膜との間
    に、拡散防止膜を具備することを特徴とする請求項１乃
    至６いずれかに記載の半導体装置。
  8. 【請求項８】 前記拡散防止膜はＴｉ、ＴｉＮ、Ｔｉ
    Ｗ、ＴｉＷＮ、Ｗ、ＷＮ、ＮｂＮ、Ｃｒ、Ｔａ、また
    は、ＴａＮからなることを特徴とする請求項７に記載の
    半導体装置。
  9. 【請求項９】 前記酸化防止金属膜はアルミニウム（Ａ
    ｌ）、金（Ａｕ）、銀（Ａｇ）、またはこれらを含む合
    金からなることを特徴とする請求項１及至８いずれかに
    記載の半導体装置。
  10. 【請求項１０】 （ａ）半導体基板上に絶縁膜を成膜
    し、該絶縁膜に凹部を形成する工程と、（ｂ）前記凹部
    を含む所定の領域に、銅系膜および酸化防止金属膜をこ
    の順で成膜する工程と、（ｃ）前記凹部以外の領域に形
    成された銅系膜および酸化防止金属膜を除去し、電極パ
    ッドを形成する工程とを含むことを特徴とする半導体装
    置の製造方法。
  11. 【請求項１１】 前記工程（ａ）を行うに先立ち、前記
    銅系膜の下面に接続する銅系アンカー層を形成する工程
    を含むことを特徴とする請求項１０に記載の半導体装置
    の製造方法。
  12. 【請求項１２】 前記工程（ｃ）の後、前記絶縁膜と、
    前記銅系膜と、前記酸化防止金属膜の一部とを覆うよう
    に表面保護膜を形成する工程を含むことを特徴とする請
    求項１０または１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記工程（ｂ）において、銅系膜と前
    記酸化防止金属膜との間に拡散防止膜を形成することを
    特徴とする請求項１０乃至１２いずれかに記載の半導体
    装置の製造方法。
JP18657499A 1999-06-30 1999-06-30 半導体装置およびその製造方法 Expired - Fee Related JP3365495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18657499A JP3365495B2 (ja) 1999-06-30 1999-06-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18657499A JP3365495B2 (ja) 1999-06-30 1999-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001015549A true JP2001015549A (ja) 2001-01-19
JP3365495B2 JP3365495B2 (ja) 2003-01-14

Family

ID=16190931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18657499A Expired - Fee Related JP3365495B2 (ja) 1999-06-30 1999-06-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3365495B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2004128513A (ja) * 2003-11-26 2004-04-22 Rohm Co Ltd 半導体装置およびその製造方法
JP2005057277A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd ボイド発生が防止される金属配線構造及び金属配線方法
JP2006147923A (ja) * 2004-11-22 2006-06-08 Toshiba Corp 半導体装置及びその製造方法
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008135762A (ja) * 2007-12-17 2008-06-12 Fujikura Ltd 半導体装置とその製造方法及び電子装置
US7576297B2 (en) 2005-06-30 2009-08-18 Kabushiki Kaisha Shinkawa Bonding apparatus and method
JP2011193021A (ja) * 2011-06-01 2011-09-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8455769B2 (en) 2008-01-30 2013-06-04 Murata Manufacturing Co., Ltd. Electronic component and method of mounting the same
JP2014112581A (ja) * 2012-12-05 2014-06-19 Nippon Micrometal Corp ボンディングワイヤ及びボンディングリボン
JP2017188669A (ja) * 2016-03-15 2017-10-12 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
JP2018022905A (ja) * 2015-01-09 2018-02-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法
US11476291B2 (en) 2014-04-23 2022-10-18 Sony Corporation Semiconductor device and method of manufacturing thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2005057277A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd ボイド発生が防止される金属配線構造及び金属配線方法
JP2004128513A (ja) * 2003-11-26 2004-04-22 Rohm Co Ltd 半導体装置およびその製造方法
JP4740536B2 (ja) * 2003-11-26 2011-08-03 ローム株式会社 半導体装置およびその製造方法
JP2006147923A (ja) * 2004-11-22 2006-06-08 Toshiba Corp 半導体装置及びその製造方法
US7999382B2 (en) 2004-11-22 2011-08-16 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
US7576297B2 (en) 2005-06-30 2009-08-18 Kabushiki Kaisha Shinkawa Bonding apparatus and method
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008135762A (ja) * 2007-12-17 2008-06-12 Fujikura Ltd 半導体装置とその製造方法及び電子装置
US8455769B2 (en) 2008-01-30 2013-06-04 Murata Manufacturing Co., Ltd. Electronic component and method of mounting the same
JP2011193021A (ja) * 2011-06-01 2011-09-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014112581A (ja) * 2012-12-05 2014-06-19 Nippon Micrometal Corp ボンディングワイヤ及びボンディングリボン
US11476291B2 (en) 2014-04-23 2022-10-18 Sony Corporation Semiconductor device and method of manufacturing thereof
KR20230030021A (ko) * 2014-04-23 2023-03-03 소니그룹주식회사 반도체 장치 및 그 제조 방법
KR102619737B1 (ko) * 2014-04-23 2024-01-02 소니그룹주식회사 반도체 장치 및 그 제조 방법
JP2018022905A (ja) * 2015-01-09 2018-02-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法
US10686005B2 (en) 2015-01-09 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
JP2017188669A (ja) * 2016-03-15 2017-10-12 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
US10475743B2 (en) 2016-03-15 2019-11-12 Infineon Technologies Ag Semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device
US10777506B2 (en) 2016-03-15 2020-09-15 Infineon Technologies Ag Silicon carbide semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device

Also Published As

Publication number Publication date
JP3365495B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
US6451681B1 (en) Method of forming copper interconnection utilizing aluminum capping film
US6727590B2 (en) Semiconductor device with internal bonding pad
JP2974022B1 (ja) 半導体装置のボンディングパッド構造
US7262126B2 (en) Sealing and protecting integrated circuit bonding pads
US20030230809A1 (en) Semiconductor device and method of manufacturing same
US20080073790A1 (en) METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION
JP3737482B2 (ja) 自己不動態化Ｃｕ合金を用いて接着されたＣｕパッド／Ｃｕワイヤ
JP2001196413A (ja) 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP4781636B2 (ja) 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法
JP2008505506A (ja) 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
JP2003031575A (ja) 半導体装置及びその製造方法
JP3365495B2 (ja) 半導体装置およびその製造方法
JP2000223527A (ja) 半導体装置
JP2001217242A (ja) 半導体装置およびその製造方法
JP3659112B2 (ja) 半導体装置およびその製造方法
JP3602024B2 (ja) 半導体装置及びその製造方法
JPH0878410A (ja) 配線接続部及びその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
US6479375B2 (en) Method of forming a semiconductor device having a non-peeling electrode pad portion
JP3647631B2 (ja) 半導体装置及びその製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JP2004221098A (ja) 半導体装置およびその製造方法
JP2001244268A (ja) 集積回路
KR100346596B1 (ko) 반도체 장치의 본딩 패드 형성 방법
WO2005062367A1 (en) I/o sites for probe test and wire bond

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees