JP2011193021A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011193021A
JP2011193021A JP2011123269A JP2011123269A JP2011193021A JP 2011193021 A JP2011193021 A JP 2011193021A JP 2011123269 A JP2011123269 A JP 2011123269A JP 2011123269 A JP2011123269 A JP 2011123269A JP 2011193021 A JP2011193021 A JP 2011193021A
Authority
JP
Japan
Prior art keywords
electrode
forming
digging
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011123269A
Other languages
English (en)
Other versions
JP5360134B2 (ja
Inventor
Naoto Ando
直人 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011123269A priority Critical patent/JP5360134B2/ja
Publication of JP2011193021A publication Critical patent/JP2011193021A/ja
Application granted granted Critical
Publication of JP5360134B2 publication Critical patent/JP5360134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】外力を受けても変形あるいは破壊しにくい半導体装置の構造及びその製造方法を提供する。
【解決手段】半導体基板1表面に第1の掘り込み部を形成する。複数の配線電極3は第1の掘り込み部に埋め込まれた埋め込み部と半導体基板1上に露出する露出部とからなる。複数の配線電極のうち所定の配線電極3間にエアーブリッジ電極6が設けられている。配線電極3とエアーブリッジ電極6との接続は、配線電極3の露出部に第2の掘り込み部を形成し、エアーブリッジ電極6の脚部の接続部を第2の掘り込み部に埋め込むことによって行う。
【選択図】図9

Description

この発明は半導体装置、特に多層構造の電極を有し、上層の電極が下層の電極と空中で交差するエアーブリッジ電極を有する半導体装置及びその製造方法に関するものである。
図13〜図16は、例えば特許文献1に示された従来のこの種半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。
先ず、図13に示すように、半導体基板1上に形成した層間絶縁膜2aの上に、複数の配線電極3を例えばリフトオフ法を用いて形成し、その上に別の層間絶縁膜2bを形成して配線電極3上の所定の位置にコンタクトホール2cを開口する。
次に、図14に示すように、層間絶縁膜2b上にレジスト4aでパターンを形成し、コンタクトホール2c上にエッチングによって配線電極3の表面に達する開口部を形成した後、レジスト4a上に給電電極層5を例えばスパッタにて全面に形成する。
次に、図15に示すように、給電電極層5の上に別のレジスト4bでパターンを形成し、エアーブリッジ電極6を例えばメッキ法を用いて形成する。
その後、図16に示すように、図15における最上部のレジスト4bを除去した上で不要な給電電極層5を例えばイオンミリングで除去し、最後にエアーブリッジ電極6下のレジスト4aも除去してエアーブリッジ電極6を形成する。
特開平5−343543号公報
従来のこの種半導体装置は上記のように構成されているため、エアーブリッジ電極のサイズを縮小しようとしてエアーブリッジ電極6の配線電極3と接続されている脚部接続部6aの断面積を減少させると、チップ分離の際にウェハ表面の洗浄に使用する水流等が図17の矢印Aで示すように外力として作用し、その結果、図17の矢印Bで示すように、エアーブリッジ電極6の脚部接続部6aが配線電極3から剥離して屈曲、破壊するという問題点があった。
この発明は上記のような問題点を解消するためになされたもので、水流等の外力を受けても変形あるいは破壊しにくい半導体装置の構造及びその製造方法を提供することを目的とする。
この発明に係る半導体装置は、半導体基板表面に第1の掘り込み部を形成し、上記第1の掘り込み部に埋め込まれた埋め込み部と上記半導体基板上に露出する露出部とからなる複数の配線電極及び上記複数の配線電極のうち所定の配線電極間に設けられたエアーブリッジ電極を備え、上記配線電極とエアーブリッジ電極との接続は、上記配線電極の露出部に第2の掘り込み部を形成し、上記エアーブリッジ電極の脚部の接続部を上記第2の掘り込み部に埋め込むことによって行うものである。
この発明に係る半導体装置は上記のように構成されているため、横方向からの外力に対して十分に抗することができる他、配線電極と脚部接続部との接触面積が従来より大幅に増加して接着力が向上するため、エアーブリッジ電極の強度が向上し、外力が作用しても剥離や破壊が生じにくくなるものである。
この発明の実施の形態1による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態1による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態1による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態1による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態2による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態2による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態3による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態3による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態3による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態4による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態4による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 この発明の実施の形態4による半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 従来の半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 従来の半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 従来の半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 従来の半導体装置の構造及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。 従来の半導体装置の問題点を説明するための説明図である。
実施の形態1.
以下、この発明の実施の形態1を図にもとづいて説明する。図1〜図4は、実施の形態1による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図13〜図16と同一または相当部分には同一符号を付している。
実施の形態1の構造及び製造方法は、先ず、図1に示すように、半導体基板1上に形成した層間絶縁膜2a上に、複数の配線電極3を例えばリフトオフ法を用いて形成し、その上に別の層間絶縁膜2bを形成して配線電極3上の所定の位置にコンタクトホール2cを開口する。
次に、層間絶縁膜2b上にレジスト4aでパターンを形成した後、矢印7で示すイオンミリング等のエッチングで、コンタクトホール2c上に開口部4cを形成し、更に、配線電極3に掘り込み部3bを形成し、レジスト4aを除去する。掘り込み部3bの深さは配線電極3の厚さのほぼ半分となるようにする。
次に、図2に示すように、層間絶縁膜2b上に再度レジスト4aでパターンを形成し、その後、給電電極層5を例えばスパッタにて全面に形成する。この時、配線電極3の掘り込み部3bには図2に示すように、断面U字状となる形で給電電極層5が形成される。
その後、図3に示すように、給電電極層5の上にレジスト4bでパターンを形成し、エアーブリッジ電極6を例えばメッキ法を用いて形成する。エアーブリッジ電極6は給電電極層5の上に延びる平坦層6aと、この平坦層6aに連なって配線電極3の掘り込み部3b内に埋め込まれる脚部6bとから構成される。
その後、図4に示すように、図3における最上部のレジスト4bを除去した上で不要な給電電極層5を例えばイオンミリングで除去し、最後にエアーブリッジ電極6下のレジスト4aも除去してエアーブリッジ電極6を形成する。
実施の形態1による半導体装置及び製造方法は上記のように構成され、エアーブリッジ電極の脚部接続部の端部が配線電極に形成された掘り込み部に埋め込まれるようになっているため、横方向からの外力に対して十分に抗することができる他、配線電極と脚部接続部との接触面積が従来より大幅に増加して接着力が向上するため、エアーブリッジ電極の強度が向上し、外力が作用しても剥離や破壊が生じにくくなるものである。
実施の形態2.
次に、この発明の実施の形態2を図にもとづいて説明する。図5及び図6は、実施の形態2による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図1〜図4と同一または相当部分には同一符号を付している。
実施の形態2の構造及び製造方法は、図5に示すように、半導体基板1上に形成した層間絶縁膜2aの上に、複数の配線電極3を例えばリフトオフ法を用いて形成し、その上に別の層間絶縁膜2bを形成して配線電極3上の所定の位置にコンタクトホール2cを開口する。
次に、層間絶縁膜2b上にレジスト4aでパターンを形成した後、矢印7Aで示すイオンミリング等のエッチングを斜め方向に実施し、コンタクトホール2c上に開口部4cを形成し、更に、配線電極3に外方に向けた楔状の中空部からなる掘り込み部3cを形成し、レジスト4aを除去する。
その後、図には示していないが上述した実施の形態1と同様に、層間絶縁膜2b上に再度レジスト4aでパターンを形成し、その後、給電電極層5を例えばスパッタにて全面に形成する。この時、配線電極3の楔状の中空部からなる掘り込み部3cには図6に示すように、楔状中空部の内面にも給電電極層5が形成される。その後、給電電極層5の上にレジスト4bでパターンを形成し、エアーブリッジ電極6を例えばメッキ法を用いて形成する。エアーブリッジ電極6の脚部6bの端部は図6に示すように、配線電極3の楔状の中空部からなる掘り込み部3cに埋め込まれることになる。
次に、図6に示すように、最上部のレジスト4b(図3参照)を除去した上で不要な給電電極層5を例えばイオンミリングで除去し、最後にエアーブリッジ電極6下のレジスト4aも除去してエアーブリッジ電極6を形成する。
実施の形態2による半導体装置及び製造方法は上記のように構成され、配線電極の掘り込み部が楔状の中空部として形成されているため、実施の形態1による効果に加えて、エアーブリッジ電極の脚部が剥離方向の外力に対して一段と耐力アップするものである。
実施の形態3.
次に、この発明の実施の形態3を図にもとづいて説明する。図7〜図9は、実施の形態3による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図1〜図4と同一または相当部分には同一符号を付している。
実施の形態3の構造及び製造方法は、先ず、図7に示すように、半導体基板1上に、レジスト4dで所定の位置に開口パターン4eを形成し、エッチングによって半導体基板1に第1の掘り込み部1aを形成する。次に、レジスト4dを除去した後、図8に示すように、半導体基板1上に層間絶縁膜2aを形成し、半導体基板1の第1の掘り込み部1aの上その他に、複数の配線電極3を例えばリフトオフ法を用いて形成し、その上に別の層間絶縁膜2bを形成した後、配線電極3上に開口部2cを形成する。
この時、配線電極3には第1の掘り込み部1aに埋め込まれた埋め込み部3dと半導体基板上に露出する露出部3eとが形成されると共に、上記埋め込み部3dと層間絶縁膜2aの下面が図示のように半導体基板1の第1の掘り込み部1aに嵌まり込む形となり、配線電極3の露出部3eには第2の掘り込み部3bが形成されることになる。
次に、図には示していないが上述した実施の形態1と同様に、層間絶縁膜2b上にレジスト4aでパターンを形成し、その後、給電電極層5を例えばスパッタにて全面に形成する。その後、給電電極層5の上にレジスト4bでパターンを形成し、エアーブリッジ電極6を例えばメッキ法を用いて形成する。エアーブリッジ電極6の脚部6bの端部は図9に示すように、配線電極3の掘り込み部3bに埋め込まれることになる。
次に、図9に示すように、最上部のレジスト4b(図3参照)を除去した上で不要な給電電極層5を例えばイオンミリングで除去し、最後にエアーブリッジ電極6下のレジスト4aも除去してエアーブリッジ電極6を形成する。
実施の形態3による半導体装置及び製造方法は上記のように構成され、半導体基板に掘り込み部を形成しているため、配線電極自身を加工することなく、配線電極の露出部に掘り込み部を形成することができ、横方向変位に対する抗力増大、接着面積増加による剥離防止を図ることができる。
実施の形態4.
次に、この発明の実施の形態4を図にもとづいて説明する。図10〜図12は、実施の形態4による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図7〜図9と同一または相当部分には同一符号を付している。
実施の形態4の構造及び製造方法は、先ず、図10に示すように、半導体基板1上に、レジスト4dで所定の位置に開口パターン4eを形成し、異方性のエッチング剤、例えば酒石酸水溶液等を用いてエッチングを行い、半導体基板1上に外方に向けた楔状の中空部からなる第1の掘り込み部1bを形成する。
次に、レジスト4dを除去した後、図11に示すように、半導体基板1上に層間絶縁膜2aを形成し、第1の掘り込み部1bの上に、複数の配線電極3を例えばリフトオフ法を用いて形成し、その上に別の層間絶縁膜2bを形成した後、配線電極3上に開口部2cを形成する。
この時、配線電極3には第1の掘り込み部1bに埋め込まれた埋め込み部3dと半導体基板上に露出する露出部3eとが形成されると共に、上記埋め込み部3dと層間絶縁膜2aの下面が図示のように半導体基板1の第1の掘り込み部1bに嵌まり込む形となり、配線電極3の露出部3eには第2の掘り込み部3cが形成されることになる。
次に、図には示していないが上述した実施の形態1と同様に、層間絶縁膜2b上にレジスト4aでパターンを形成し、その後、給電電極層5を例えばスパッタにて全面に形成する。その後、給電電極層5の上にレジスト4bでパターンを形成し、エアーブリッジ電極6を例えばメッキ法を用いて形成する。エアーブリッジ電極6の脚部6bの端部は図12に示すように、配線電極3の掘り込み部3cに埋め込まれることになる。
次に、図12に示すように、最上部のレジスト4b(図3参照)を除去した上で不要な給電電極層5を例えばイオンミリングで除去し、最後にエアーブリッジ電極6下のレジスト4aも除去してエアーブリッジ電極6を形成する。
実施の形態4による半導体装置及び製造方法は上記のように構成され、半導体基板に外方に向けた楔状の中空部からなる第1の掘り込み部を形成しているため、この掘り込み部に埋め込まれる配線電極の埋め込み部も楔状となることから、エアーブリッジ電極の脚部に対する剥離方向の外力に対して十分な耐力が得られるものである。
なお、以上の説明の中で例示した加工方法は、それに限られるものではなく、その構造を形成できるものであれば他のどのような方法でもよいことは言うまでもない。
また、エアーブリッジ電極の形態、配線電極の形態は、図示の形態に限られるものではなく、同様な効果が得られるものであれば他の形態でもよいことは言うまでもない。
1 半導体基板、 2a、2b 層間絶縁膜、 2c コンタクトホール、 3 配線電極、 4a、4b レジスト、 5 給電電極層、 6 エアーブリッジ電極、
6a 平坦部、 6b 脚部、 7 エッチング。

Claims (6)

  1. 半導体基板表面に第1の掘り込み部を形成し、上記第1の掘り込み部に埋め込まれた埋め込み部と上記半導体基板上に露出する露出部とからなる複数の配線電極及び上記複数の配線電極のうち所定の配線電極間に設けられたエアーブリッジ電極を備え、上記配線電極とエアーブリッジ電極との接続は、上記配線電極の露出部に第2の掘り込み部を形成し、上記エアーブリッジ電極の脚部の接続部を上記第2の掘り込み部に埋め込むことによって行うことを特徴とする半導体装置。
  2. 上記第1の掘り込み部は、外方に向けた楔状の中空部として形成されることを特徴とする請求項1記載の半導体装置。
  3. 半導体基板上に複数の配線電極を形成する第1のステップと、上記配線電極及び上記半導体基板上に層間絶縁膜を形成すると共に、上記配線電極上にコンタクトホールを開口する第2のステップと、上記層間絶縁膜上に第1のレジストパターンを形成した後、エッチングによって上記コンタクトホールを経て上記配線電極に掘り込み部を形成し、上記第1のレジストパターンを除去する第3のステップと、上記層間絶縁膜上に第2のレジストパターンを形成した後、第2のレジストパターン上及び上記掘り込み部内に給電電極層を形成する第4のステップと、上記給電電極層の上に第3のレジストパターンを形成した後、上記掘り込み部内に埋め込む脚部と、上記脚部に連なり上記給電電極層上に延びる平坦部とからなるエアーブリッジ電極をメッキによって一体的に形成する第5のステップと、上記第2、第3のレジストパターンを除去する第6のステップとを有する半導体装置の製造方法。
  4. 上記第3のステップにおいて、エッチングを斜め方向に実施することにより、上記掘り込み部が外方に向けた楔状の中空部として形成されることを特徴とする請求項3記載の半導体装置の製造方法。
  5. 半導体基板上に第1のレジストパターンを形成し、エッチングによって所定位置に複数の第1の掘り込み部を形成する第1のステップと、第1のレジストパターンを除去した後、上記半導体基板上の第1の掘り込み部に埋め込まれた埋め込み部と上記半導体基板上に露出する露出部とからなる配線電極を形成し、上記配線電極及び上記半導体基板上に層間絶縁膜を形成すると共に、上記配線電極上にコンタクトホールを開口する第2のステップと、上記層間絶縁膜上に第2のレジストパターンを形成した後、エッチングによって上記コンタクトホールを経て上記配線電極の露出部に第2の掘り込み部を形成し、上記第2のレジストパターンを除去する第3のステップと、上記層間絶縁膜上に第3のレジストパターンを形成した後、第3のレジストパターン上及び上記第2の掘り込み部内に給電電極層を形成する第4のステップと、上記給電電極層の上に第4のレジストパターンを形成した後、上記第2の掘り込み部内に埋め込む脚部と、上記脚部に連なり上記給電電極層上に延びる平坦部とからなるエアーブリッジ電極をメッキによって形成する第5のステップと、上記第3、第4のレジストパターンを除去する第6のステップとを有する半導体装置の製造方法。
  6. 上記第1のステップにおいて、異方性エッチングにより、複数の第1の掘り込み部が外方に向けた楔状の中空部として形成されることを特徴とする請求項5記載の半導体装置の製造方法。
JP2011123269A 2011-06-01 2011-06-01 半導体装置及びその製造方法 Expired - Fee Related JP5360134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123269A JP5360134B2 (ja) 2011-06-01 2011-06-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123269A JP5360134B2 (ja) 2011-06-01 2011-06-01 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006139879A Division JP4788474B2 (ja) 2006-05-19 2006-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2011193021A true JP2011193021A (ja) 2011-09-29
JP5360134B2 JP5360134B2 (ja) 2013-12-04

Family

ID=44797555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123269A Expired - Fee Related JP5360134B2 (ja) 2011-06-01 2011-06-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5360134B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321657A (ja) * 1988-06-08 1989-12-27 Fairchild Semiconductor Corp 集積回路用の高性能相互接続方式
JPH0394451A (ja) * 1989-09-07 1991-04-19 Toshiba Corp 半導体装置の配線構造
JPH05275549A (ja) * 1992-03-27 1993-10-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0969622A (ja) * 1995-08-31 1997-03-11 Sony Corp 半導体装置およびその製造方法
JPH1070189A (ja) * 1996-08-26 1998-03-10 Mitsubishi Electric Corp 半導体装置
JPH10507315A (ja) * 1994-10-17 1998-07-14 インテル・コーポレーション 新規なビアホール形状およびその製造方法
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001015549A (ja) * 1999-06-30 2001-01-19 Nec Corp 半導体装置およびその製造方法
JP2006100558A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321657A (ja) * 1988-06-08 1989-12-27 Fairchild Semiconductor Corp 集積回路用の高性能相互接続方式
JPH0394451A (ja) * 1989-09-07 1991-04-19 Toshiba Corp 半導体装置の配線構造
JPH05275549A (ja) * 1992-03-27 1993-10-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10507315A (ja) * 1994-10-17 1998-07-14 インテル・コーポレーション 新規なビアホール形状およびその製造方法
JPH0969622A (ja) * 1995-08-31 1997-03-11 Sony Corp 半導体装置およびその製造方法
JPH1070189A (ja) * 1996-08-26 1998-03-10 Mitsubishi Electric Corp 半導体装置
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001015549A (ja) * 1999-06-30 2001-01-19 Nec Corp 半導体装置およびその製造方法
JP2006100558A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5360134B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP2009164481A5 (ja)
TW200841781A (en) Wiring board and method of manufacturing the same
JP2010147281A (ja) 半導体装置およびその製造方法
JP5107187B2 (ja) 電子部品パッケージの製造方法
JP6648544B2 (ja) 半導体装置
JP2013080813A5 (ja)
JP2012248703A5 (ja)
JP2011527830A5 (ja)
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP2009032794A5 (ja)
JP2010206224A (ja) 印刷回路基板及びその製造方法
JP2006294976A5 (ja)
JP2008112825A (ja) 半導体装置およびその製造方法
JP4795102B2 (ja) 配線基板およびその製造方法
CN100514590C (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
JP5360134B2 (ja) 半導体装置及びその製造方法
JP2011119432A (ja) 半導体装置および半導体装置の製造方法
JP4788474B2 (ja) 半導体装置
JP2006041332A (ja) 半導体装置の製造方法
US20150194395A1 (en) Bond pad having a trench and method for forming
TWI631782B (zh) 半導體雷射及其製造方法
JP2007189177A (ja) フレキシブル配線基板及びその製造方法。
JP2008270601A (ja) 半導体装置およびその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP2008270600A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees