JP2011193021A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011193021A JP2011193021A JP2011123269A JP2011123269A JP2011193021A JP 2011193021 A JP2011193021 A JP 2011193021A JP 2011123269 A JP2011123269 A JP 2011123269A JP 2011123269 A JP2011123269 A JP 2011123269A JP 2011193021 A JP2011193021 A JP 2011193021A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- digging
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板1表面に第1の掘り込み部を形成する。複数の配線電極3は第1の掘り込み部に埋め込まれた埋め込み部と半導体基板1上に露出する露出部とからなる。複数の配線電極のうち所定の配線電極3間にエアーブリッジ電極6が設けられている。配線電極3とエアーブリッジ電極6との接続は、配線電極3の露出部に第2の掘り込み部を形成し、エアーブリッジ電極6の脚部の接続部を第2の掘り込み部に埋め込むことによって行う。
【選択図】図9
Description
以下、この発明の実施の形態1を図にもとづいて説明する。図1〜図4は、実施の形態1による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図13〜図16と同一または相当部分には同一符号を付している。
次に、この発明の実施の形態2を図にもとづいて説明する。図5及び図6は、実施の形態2による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図1〜図4と同一または相当部分には同一符号を付している。
次に、この発明の実施の形態3を図にもとづいて説明する。図7〜図9は、実施の形態3による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図1〜図4と同一または相当部分には同一符号を付している。
次に、この発明の実施の形態4を図にもとづいて説明する。図10〜図12は、実施の形態4による半導体装置の構造、及びその製造方法のステップを順次説明するための説明図で、(a)は側断面図、(b)は平面図である。なお、図7〜図9と同一または相当部分には同一符号を付している。
6a 平坦部、 6b 脚部、 7 エッチング。
Claims (6)
- 半導体基板表面に第1の掘り込み部を形成し、上記第1の掘り込み部に埋め込まれた埋め込み部と上記半導体基板上に露出する露出部とからなる複数の配線電極及び上記複数の配線電極のうち所定の配線電極間に設けられたエアーブリッジ電極を備え、上記配線電極とエアーブリッジ電極との接続は、上記配線電極の露出部に第2の掘り込み部を形成し、上記エアーブリッジ電極の脚部の接続部を上記第2の掘り込み部に埋め込むことによって行うことを特徴とする半導体装置。
- 上記第1の掘り込み部は、外方に向けた楔状の中空部として形成されることを特徴とする請求項1記載の半導体装置。
- 半導体基板上に複数の配線電極を形成する第1のステップと、上記配線電極及び上記半導体基板上に層間絶縁膜を形成すると共に、上記配線電極上にコンタクトホールを開口する第2のステップと、上記層間絶縁膜上に第1のレジストパターンを形成した後、エッチングによって上記コンタクトホールを経て上記配線電極に掘り込み部を形成し、上記第1のレジストパターンを除去する第3のステップと、上記層間絶縁膜上に第2のレジストパターンを形成した後、第2のレジストパターン上及び上記掘り込み部内に給電電極層を形成する第4のステップと、上記給電電極層の上に第3のレジストパターンを形成した後、上記掘り込み部内に埋め込む脚部と、上記脚部に連なり上記給電電極層上に延びる平坦部とからなるエアーブリッジ電極をメッキによって一体的に形成する第5のステップと、上記第2、第3のレジストパターンを除去する第6のステップとを有する半導体装置の製造方法。
- 上記第3のステップにおいて、エッチングを斜め方向に実施することにより、上記掘り込み部が外方に向けた楔状の中空部として形成されることを特徴とする請求項3記載の半導体装置の製造方法。
- 半導体基板上に第1のレジストパターンを形成し、エッチングによって所定位置に複数の第1の掘り込み部を形成する第1のステップと、第1のレジストパターンを除去した後、上記半導体基板上の第1の掘り込み部に埋め込まれた埋め込み部と上記半導体基板上に露出する露出部とからなる配線電極を形成し、上記配線電極及び上記半導体基板上に層間絶縁膜を形成すると共に、上記配線電極上にコンタクトホールを開口する第2のステップと、上記層間絶縁膜上に第2のレジストパターンを形成した後、エッチングによって上記コンタクトホールを経て上記配線電極の露出部に第2の掘り込み部を形成し、上記第2のレジストパターンを除去する第3のステップと、上記層間絶縁膜上に第3のレジストパターンを形成した後、第3のレジストパターン上及び上記第2の掘り込み部内に給電電極層を形成する第4のステップと、上記給電電極層の上に第4のレジストパターンを形成した後、上記第2の掘り込み部内に埋め込む脚部と、上記脚部に連なり上記給電電極層上に延びる平坦部とからなるエアーブリッジ電極をメッキによって形成する第5のステップと、上記第3、第4のレジストパターンを除去する第6のステップとを有する半導体装置の製造方法。
- 上記第1のステップにおいて、異方性エッチングにより、複数の第1の掘り込み部が外方に向けた楔状の中空部として形成されることを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123269A JP5360134B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123269A JP5360134B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139879A Division JP4788474B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193021A true JP2011193021A (ja) | 2011-09-29 |
JP5360134B2 JP5360134B2 (ja) | 2013-12-04 |
Family
ID=44797555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123269A Expired - Fee Related JP5360134B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5360134B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321657A (ja) * | 1988-06-08 | 1989-12-27 | Fairchild Semiconductor Corp | 集積回路用の高性能相互接続方式 |
JPH0394451A (ja) * | 1989-09-07 | 1991-04-19 | Toshiba Corp | 半導体装置の配線構造 |
JPH05275549A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0969622A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 半導体装置およびその製造方法 |
JPH1070189A (ja) * | 1996-08-26 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH10507315A (ja) * | 1994-10-17 | 1998-07-14 | インテル・コーポレーション | 新規なビアホール形状およびその製造方法 |
JPH10229059A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
JP2001015549A (ja) * | 1999-06-30 | 2001-01-19 | Nec Corp | 半導体装置およびその製造方法 |
JP2006100558A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-06-01 JP JP2011123269A patent/JP5360134B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321657A (ja) * | 1988-06-08 | 1989-12-27 | Fairchild Semiconductor Corp | 集積回路用の高性能相互接続方式 |
JPH0394451A (ja) * | 1989-09-07 | 1991-04-19 | Toshiba Corp | 半導体装置の配線構造 |
JPH05275549A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH10507315A (ja) * | 1994-10-17 | 1998-07-14 | インテル・コーポレーション | 新規なビアホール形状およびその製造方法 |
JPH0969622A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 半導体装置およびその製造方法 |
JPH1070189A (ja) * | 1996-08-26 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置 |
JPH10229059A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
JP2001015549A (ja) * | 1999-06-30 | 2001-01-19 | Nec Corp | 半導体装置およびその製造方法 |
JP2006100558A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5360134B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009164481A5 (ja) | ||
TW200841781A (en) | Wiring board and method of manufacturing the same | |
JP2010147281A (ja) | 半導体装置およびその製造方法 | |
JP5107187B2 (ja) | 電子部品パッケージの製造方法 | |
JP6648544B2 (ja) | 半導体装置 | |
JP2013080813A5 (ja) | ||
JP2012248703A5 (ja) | ||
JP2011527830A5 (ja) | ||
JP2010129684A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009032794A5 (ja) | ||
JP2010206224A (ja) | 印刷回路基板及びその製造方法 | |
JP2006294976A5 (ja) | ||
JP2008112825A (ja) | 半導体装置およびその製造方法 | |
JP4795102B2 (ja) | 配線基板およびその製造方法 | |
CN100514590C (zh) | 防止焊垫剥离的制造方法以及防止焊垫剥离的结构 | |
JP5360134B2 (ja) | 半導体装置及びその製造方法 | |
JP2011119432A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4788474B2 (ja) | 半導体装置 | |
JP2006041332A (ja) | 半導体装置の製造方法 | |
US20150194395A1 (en) | Bond pad having a trench and method for forming | |
TWI631782B (zh) | 半導體雷射及其製造方法 | |
JP2007189177A (ja) | フレキシブル配線基板及びその製造方法。 | |
JP2008270601A (ja) | 半導体装置およびその製造方法 | |
JP2006041552A (ja) | 半導体装置及びその製造方法 | |
JP2008270600A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |