JP2008270600A

JP2008270600A - 半導体装置およびその製造方法

Info

Publication number: JP2008270600A
Application number: JP2007112987A
Authority: JP
Inventors: Eiji Ishikawa; 英司石川
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-04-23
Filing date: 2007-04-23
Publication date: 2008-11-06
Anticipated expiration: 2027-04-23
Also published as: JP5194537B2

Abstract

【課題】貫通電極に空洞部が形成されることを防止する。
【解決手段】第１半導体基板１の表面および貫通孔２の内壁面を保護膜３で覆った状態で導体にて構成されたパッド８の表面に導体膜１１を結晶成長させる。この導体膜１１にて、貫通電極４を形成する。このように、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成しているため、空洞の無い、良好な貫通電極４とすることができる。このため、断線・配線抵抗の増加を防止できると共に、ＥＭ耐性の低下等も防止することが可能となる。
【選択図】図２

Description

本発明は、半導体基板に設けた貫通孔に貫通電極を配置した半導体装置およびその製造方法に関するものである。

近年、半導体基板の厚さ方向に貫通した貫通電極が形成された貫通電極付基板が開発されている。例えば、半導体基板を多層化する場合、積層される相互の基板の電気的な接続を確保するために、半導体基板に貫通電極が設けられる（例えば、特許文献１参照）。このような構造の半導体装置は、以下のようにして製造される。

図６は、従来の貫通電極付基板の製造工程を示した断面図である。図６（ａ）に示すように、第１半導体基板Ｊ１に対して有底孔Ｊ２を形成したのち、図６（ｂ）に示すように、第１半導体基板Ｊ１の表面および有底孔Ｊ２の内壁面上にシード層、拡散防止膜および絶縁膜としての機能を果たす保護膜Ｊ３を形成する。そして、図６（ｄ）に示すように、電解メッキによりシード層の表面に金属層Ｊ４を形成する。次に、図６（ｅ）に示すように、金属層Ｊ４の不要部分を除去することで第１半導体基板Ｊ１の表面にパッドＪ５を形成したのち、図６（ｆ）に示すように、第１半導体基板Ｊ１を裏面側から研削して有底孔Ｊ２を貫通孔にすると共に、第１半導体基板Ｊ１の裏面から金属層Ｊ４を突出させる。これにより、金属層Ｊ４による貫通電極Ｊ６が得られる。

そして、このように得た貫通電極Ｊ６を形成した第１半導体基板Ｊ１を用い、パッドＪ５が形成された側に第３半導体基板Ｊ７を配置すると共に、貫通電極Ｊ６と対応する位置にパッドＪ８が備えられた第２半導体基板Ｊ９を用意し、第２半導体基板Ｊ９および第３半導体基板Ｊ７にて第１半導体基板Ｊ１を挟み込むようにして圧力を掛ける。これにより、パッドＪ５が第３半導体基板Ｊ７の所望場所に接続されると共に、貫通電極Ｊ６の露出部分がパッドＪ８と接触し、第１半導体基板Ｊ１、第２半導体基板Ｊ９および第３半導体基板Ｊ７が積層化される。
特開２００６−１０８２３６号公報

しかしながら、上記製造方法で貫通電極Ｊ６を形成する際、金属層は有底孔Ｊ２の開口部から近い位置において厚く形成されるため、有底孔Ｊ２の内部が金属層Ｊ４で埋め込まれるよりも前に有底孔Ｊ２の開口部が閉塞してしまい、貫通電極Ｊ６の内部に空洞が発生し易いという問題がある。

このような空洞が生じると、断線・配線抵抗の増加に加え、エレクトロマイグレーション（Electromigration: EM）耐性の低下等を招くことから、貫通電極Ｊ６の信頼性に係わる問題になると懸念される。

本発明は上記点に鑑みて、貫通電極に空洞部が形成されることを防止することを目的とする。

上記目的を達成するため、本発明では、第１半導体基板（１）を用意し、該第１半導体基板（１）の表裏面を貫通する貫通孔（２）を形成する工程と、貫通孔（２）の内壁面および第１半導体基板（１）の表面に保護膜（３）を成膜する工程と、第２半導体基板（７）を用意し、該第２半導体基板（７）の表面のうち貫通孔（２）と対応する位置に導体膜にて構成された第１パッド（８）を形成する工程と、貫通孔（２）と第１パッド（８）とを位置合わせして、第１半導体基板（１）の裏面を第１パッド（８）に接触させ、この状態で貫通孔（２）から露出した第１パッド（８）の表面に結晶成長させることで貫通孔（２）を埋め込むように導体膜（１１）を形成する工程と、導体膜（１１）をパターニングすることにより、貫通孔（２）に貫通電極（４）を残す工程と、を含んでいることを第１の特徴としている。

このように、第１パッド（８）の表面に主に結晶成長させ、保護膜（３）には結晶成長がほとんど起こらない選択成長によって貫通電極（４）を形成しているため、空洞の無い、良好な貫通電極（４）とすることができる。

この場合、貫通孔（２）を第２半導体基板（７）のうち第１パッド（８）とは異なる位置に配置された絶縁膜にて構成された第３パッド（１２）と対応する位置にも形成し、導体膜（１１）を形成する工程では、第３パッド（１２）が形成された位置においては導体膜（１１）にて貫通孔（２）が埋め尽くされず、該貫通孔（２）が残るようにすることもできる。これにより、貫通電極（４）が形成されていず、貫通孔（２）が空洞のまま残った半導体装置とすることができ、応力緩和や冷却効果の促進が可能となる。

また、本発明では、第１半導体基板（１）を用意し、該第１半導体基板（１）の裏面側に導体にて構成された第１パッド（８）を形成し、さらに、該第１パッド（８）が形成された部位において、第１半導体基板（１）の表裏面を貫通する貫通孔（２）を形成する工程と、貫通孔（２）の内壁面および第１半導体基板（１）の表面に保護膜（３）を成膜する工程と、保護膜（３）のうち、第１パッド（８）の上に形成された部分を除去する工程と、貫通孔（２）から露出した第１パッド（８）の表面に結晶成長させることで貫通孔（２）を埋め込むように導体膜（１１）を形成する工程と、導体膜（１１）をパターニングすることにより、貫通孔（２）に貫通電極（４）を残す工程と、第２半導体基板（７）を用意し、第１パッド（８）を介して該第２半導体基板（７）を第１半導体基板（１）に貼り合せると共に、第３半導体基板（６）を用意し、第１半導体基板（１）を挟んで第２半導体基板（７）とは反対側において、第３半導体基板（６）と第１半導体基板（１）とを貫通電極（４）に接続された第２パッド（５）を介して貼り合わせる工程と、を含んでいることを第２の特徴としている。

このような手法によっても、第１パッド（８）の表面に主に結晶成長させ、保護膜（３）には結晶成長がほとんど起こらない選択成長によって貫通電極（４）を形成できるため、空洞の無い、良好な貫通電極（４）とすることができる。

この場合にも、第１半導体基板（１）のうち第１パッド（８）とは異なる位置に絶縁膜にて構成された第３パッド（１２）を形成しておき、貫通孔（２）を形成する工程において、該第３パッド（１２）が配置された位置にも貫通孔（２）を形成し、導体膜（１１）を形成する工程では、第３パッド（１２）が形成された位置においては導体膜（１１）にて貫通孔（２）が埋め尽くされず、該貫通孔（２）が残るようにすると好ましい。これにより、貫通電極（４）が形成されていず、貫通孔（２）が空洞のまま残った半導体装置とすることができ、応力緩和や冷却効果の促進が可能となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
図１は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、シリコン基板などで構成された第１半導体基板１には複数の貫通孔２が形成されている。貫通孔２の内壁面および第１半導体基板１の表面には拡散防止膜および絶縁膜としての機能を果たす保護膜３が形成されている。保護膜３の表面に形成される拡散防止膜は、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、Ｔａ₂Ｏ₅、Ａｌ₂Ｏ₃のいずれかにより構成されている。そして、貫通孔２を埋め込むように保護膜３の表面には、貫通電極４が配置されいる。

貫通電極４は、第１半導体基板１の表面から裏面にかけて貫通するように配置されている。この貫通電極４は、第１半導体基板１の表面側において部分的に露出しており、パッド５を構成している。このパッド５を通じて、第３半導体基板６の表面の所望箇所、つまり第３半導体基板６に形成された配線部の一部と電気的に接続されていると共に、第１半導体基板１の裏面側において、第１半導体基板１と対向するように配置された第２半導体基板７の表面に備えられたパッド８と電気的に接続されている。具体的には、パッド８は、その表面がＴｉＷ、ＴｉＮ、Ｗ、Ａｌ、Ｃｕ、Ａｕもしくはこれらの合金などで構成されており、このパッド８の表面からの結晶成長により貫通電極４が形成されている。したがって、貫通電極４もパッド８と同材質のもので構成されている。このような構造により、本実施形態の半導体装置が構成されている。

このような構造の半導体装置では、空洞の無い、良好な貫通電極４となっている。次に、本実施形態の半導体装置の製造方法について、図２を参照して説明する。図２は、図１に示す半導体装置の製造工程を示した断面図である。

まず、図２（ａ）に示すように、第１半導体基板１に対して有底孔１０を形成する。有底孔１０の形成は、例えばドリル加工、ブラスト加工、放電加工、レーザー加工、ドライエッチングなど、どのような加工によって行っても良い。その後、図２（ｂ）に示すように、第１半導体基板１を裏面側から研削して有底孔１０を貫通孔２にする。

続いて、図２（ｃ）に示すように、第１半導体基板１の表面および貫通孔２の内壁面に対して拡散防止膜および絶縁膜としての機能を果たす保護膜３を成膜する。このとき、保護膜３の表面をＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、Ｔａ₂Ｏ₅、Ａｌ₂Ｏ₃などにより成膜する。一方、第２半導体基板７に対して所望の配線形成プロセスなどを行うことで、第２半導体基板７の表面にパッド８を形成する。例えば、パッド８の材質としては、パッド８の表面がＴｉＷ、ＴｉＮ、Ｗ、Ａｌ、Ｃｕ、Ａｕもしくはこれらの合金などで構成されるものを用いる。

そして、図２（ｄ）に示すように貫通孔２とパッド８とを位置合わせして第１半導体基板１をパッド８に接触させ、パッド８により貫通孔２の底部が構成されるようにする。この状態でＣＶＤ法による結晶成長を行うことで、図２（ｅ）に示すように、貫通孔２の内面を埋め込み、さらに第１半導体基板１の表面よりも上方まで導体膜１１を成長させる。このとき、第１半導体基板１の表面に保護膜３を形成してあるため、パッド８の表面には導体膜１１が成長するが、保護膜３の表面にはほとんど導体膜１１が成長しないという選択成長を行うことが可能となり、空洞の無い、良好な導体膜１１とすることができる。

その後、図２（ｆ）に示すように、導体膜１１の表面をパターニングし、第１半導体基板１の表面側の導体膜１１にてパッド５を構成する。これにより、導体膜１１によってパッド５が形成された貫通電極４が形成される。この後の工程に関しては図示しないが、所望の配線パターンが形成された第３半導体基板６をパッド５と接触させ、第２半導体基板７および第３半導体基板６にて第１半導体基板１を挟み込むようにして圧力を掛ける。これにより、パッド５が第３半導体基板６の所望場所に接続され、第１半導体基板１、第２半導体基板７および第３半導体基板６が積層化される。

以上説明したように、本実施形態では、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成しているため、空洞の無い、良好な貫通電極４とすることができる。このため、断線・配線抵抗の増加を防止できると共に、ＥＭ耐性の低下等も防止することが可能となる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して半導体装置の製造方法を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。

図３は、本実施形態にかかる半導体装置の製造工程を示した断面図である。図３（ａ）に示すように、まず、第１半導体基板１の裏面に絶縁膜１３および導体膜を形成したのち、これをパターニングすることでパッド８を形成する。パッド８の材質としては、上記第１実施形態と同様のものを用いることができる。第１半導体基板１の裏面の絶縁膜は、保護膜３と同様の材質にて構成される。そして、図３（ｂ）に示すように、パッド８が露出するように第１半導体基板１に貫通孔２を形成する。例えば、パッド８をエッチングストッパとして用いて異方性エッチングを行うことにより、パッド８に届く貫通孔２を形成することができる。

その後、図３（ｃ）に示すように、第１半導体基板１の表面および貫通孔２内に保護膜３を形成する。このとき、パッド８の表面にも保護膜３が形成されてしまうため、図３（ｄ）に示すようにスパッタリング処理などにより、貫通孔２の底部においてパッド８の表面に形成された保護膜３を除去する。この後は、図３（ｅ）、（ｆ）に示す工程において、第１実施形態で示した図２（ｅ）、（ｆ）に示す工程を行ったのち、第２半導体基板７および第３半導体基板６を貼り合わせることで、第１実施形態と同様の構造の半導体装置を製造することができる。

このようにしても、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成できるため、第１実施形態と同様の効果を得ることができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して半導体装置の製造方法を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。

図４は、本実施形態にかかる半導体装置の製造工程を示した断面図である。図４（ａ）、（ｂ）に示す工程では、第１実施形態の図２（ａ）、（ｂ）と同様の工程を行い、第１半導体基板１に対して貫通孔２を形成する。このとき、貫通電極４を形成しない場所にも部分的に貫通孔２を形成しておく。続く、図４（ｃ）に示す工程では、図２（ｃ）と同様の工程を行うが、貫通電極４を形成しない場所に形成した貫通孔２と対応する位置において、導体膜にて構成したパッド８の代わりに絶縁膜にて構成されたパッド１２を形成しておく。このパッド１２を構成する絶縁膜は、保護膜３と同様の材質にて構成される。パッド８とパッド１２は、導体膜もしくは絶縁膜の成膜およびパターニングを順番に行うことにより形成される。

この後、図４（ｄ）に示す工程において、図２（ｄ）と同様の工程を行ったのち、図４（ｅ）に示す工程において、図２（ｅ）と同様の工程を行う。このとき、金属膜１１は、導体膜にて構成されたパッド８の表面には結晶成長するが、絶縁膜にて構成されたパッド１２の表面には結晶成長しない。そして、図４（ｆ）に示す工程により、図２（ｆ）と同様の工程を行い、さらにその後の第３半導体基板６との貼り合せ工程などを行うことで、貫通電極４が形成された貫通孔２と、貫通電極４が形成されずに貫通孔２のままとされた半導体装置が完成する。

このように、貫通電極４が形成された貫通孔２と、貫通電極４が形成されずに貫通孔２のままとされた半導体装置とすることもできる。このように、貫通電極４が形成されていない貫通孔２を設けることで、応力緩和や冷却効果の促進が可能となる。また、図４（ｆ）に示す工程を行ったのちに、パッド１２を除去すれば、第１半導体基板１の一部を第２半導体基板７から浮遊した構成とすることができる。このため、この部分を加速度センサ等の可動部として利用することもできる。また、可動部として用いなくても、パッド１２を除去した後に貫通電極４が形成されていない貫通孔２を通じて第１半導体基板１と第２半導体基板７との間の隙間に封止用の樹脂を注入することも可能である。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第２実施形態と第３実施形態とを組み合わせたものである。図５は、本実施形態の半導体装置の製造工程を示した断面図である。

図５（ａ）に示すように、貫通孔２を形成したい領域のうち貫通電極４を形成したい領域に導体膜にて構成されたパッド８を形成すると共に、絶縁膜にて構成されたパッド１２を形成する。この後、図５（ｂ）〜（ｆ）に示す工程において、第２実施形態の図３（ｂ）〜（ｆ）と同様の工程を行うことで、本実施形態の半導体装置が完成する。ただし、図５（ｄ）に示す工程において、パッド８の表面の保護膜３を形成する際に、パッド１２も同時に除去されてしまわないように、スパッタリング処理のエネルギーを調整するか、パッド１２側をマスクしておくと良い。

このようにしても、第３実施形態と同様の構造の半導体装置を形成することができ、第３実施形態と同様の効果を得ることが可能となる。

（他の実施形態）
上記各実施形態では、パッド５を金属膜１１にて構成したが、予め第３半導体基板６の表面にパッド５をパターニングしておくようにし、貫通電極４を突き出すようにして、これらが接合されるようにしても良い。

本発明の第１実施形態にかかる半導体装置の断面構成を示す図である。図１に示す半導体装置の製造工程を示した断面図である。本発明の第２実施形態にかかる半導体装置の製造工程を示した断面図である。本発明の第３実施形態にかかる半導体装置の製造工程を示した断面図である。本発明の第４実施形態にかかる半導体装置の製造工程を示した断面図である。従来の半導体装置の製造工程を示した断面図である。

符号の説明

１…半導体基板、２…貫通孔、３…保護膜、４…貫通電極、５…パッド、
６…半導体基板、７…半導体基板、８…パッド、１０…有底孔、１１…金属膜、
１２…パッド、１３…絶縁膜

Claims

第１半導体基板（１）を用意し、該第１半導体基板（１）の表裏面を貫通する貫通孔（２）を形成する工程と、
前記貫通孔（２）の内壁面および前記第１半導体基板（１）の表面に保護膜（３）を成膜する工程と、
第２半導体基板（７）を用意し、該第２半導体基板（７）の表面のうち前記貫通孔（２）と対応する位置に導体膜にて構成された第１パッド（８）を形成する工程と、
前記貫通孔（２）と前記第１パッド（８）とを位置合わせして、前記第１半導体基板（１）の裏面を前記第１パッド（８）に接触させ、この状態で前記貫通孔（２）から露出した前記第１パッド（８）の表面に結晶成長させることで前記貫通孔（２）を埋め込むように導体膜（１１）を形成する工程と、
前記導体膜（１１）をパターニングすることにより、前記貫通孔（２）に貫通電極（４）を残す工程と、を含んでいることを特徴とする半導体装置の製造方法。
前記貫通孔（２）を前記第２半導体基板（７）のうち前記第１パッド（８）とは異なる位置に配置された絶縁膜にて構成された第３パッド（１２）と対応する位置にも形成し、
前記導体膜（１１）を形成する工程では、前記第３パッド（１２）が形成された位置においては前記導体膜（１１）にて前記貫通孔（２）が埋め尽くされず、該貫通孔（２）が残るようにすることを特徴とする請求項１に記載の半導体装置の製造方法。
第１半導体基板（１）を用意し、該第１半導体基板（１）の裏面側に導体にて構成された第１パッド（８）を形成し、さらに、該第１パッド（８）が形成された部位において、前記第１半導体基板（１）の表裏面を貫通する貫通孔（２）を形成する工程と、
前記貫通孔（２）の内壁面および前記第１半導体基板（１）の表面に保護膜（３）を成膜する工程と、
前記保護膜（３）のうち、前記第１パッド（８）の上に形成された部分を除去する工程と、
前記貫通孔（２）から露出した前記第１パッド（８）の表面に結晶成長させることで前記貫通孔（２）を埋め込むように導体膜（１１）を形成する工程と、
前記導体膜（１１）をパターニングすることにより、前記貫通孔（２）に貫通電極（４）を残す工程と、
第２半導体基板（７）を用意し、前記第１パッド（８）を介して該第２半導体基板（７）を前記第１半導体基板（１）に貼り合せると共に、第３半導体基板（６）を用意し、前記第１半導体基板（１）を挟んで前記第２半導体基板（７）とは反対側において、前記第３半導体基板（６）と前記第１半導体基板（１）とを前記貫通電極（４）に接続された第２パッド（５）を介して貼り合わせる工程と、を含んでいることを特徴とする半導体装置の製造方法。
前記第１半導体基板（１）のうち前記第１パッド（８）とは異なる位置に絶縁膜にて構成された第３パッド（１２）を形成しておき、前記貫通孔（２）を形成する工程において、該第３パッド（１２）が配置された位置にも前記貫通孔（２）を形成し、
前記導体膜（１１）を形成する工程では、前記第３パッド（１２）が形成された位置においては前記導体膜（１１）にて前記貫通孔（２）が埋め尽くされず、該貫通孔（２）が残るようにすることを特徴とする請求項３に記載の半導体装置の製造方法。
表裏面を貫通する複数の貫通孔（２）が形成されていると共に、前記複数の貫通孔（２）の一部に貫通電極（４）が配置された第１半導体基板（１）と、
前記貫通孔（２）のうち前記貫通電極（４）が配置されたものと対応する位置に形成された導体膜からなる第１パッド（８）および前記貫通孔（２）のうち前記貫通電極（４）が配置されていないものと対応する位置に形成された絶縁膜からなる第２パッド（１２）とが備えられ、前記第１パッド（８）に前記貫通電極（４）が接続されることで、前記第１パッド（８）および前記第２パッド（１２）を介して前記第１半導体基板（１）に貼り合わされた第２半導体基板（７）と、
前記第２半導体基板（７）とは反対側において、導体からなる第３パッド（５）を介して前記貫通電極（４）と接合されることで、前記第１半導体基板（１）に貼り合わされた第３半導体基板（７）と、を備えていることを特徴とする半導体装置。