JP2008270601A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008270601A JP2008270601A JP2007112988A JP2007112988A JP2008270601A JP 2008270601 A JP2008270601 A JP 2008270601A JP 2007112988 A JP2007112988 A JP 2007112988A JP 2007112988 A JP2007112988 A JP 2007112988A JP 2008270601 A JP2008270601 A JP 2008270601A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrode
- hole
- sealing
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】貫通電極付基板において、貫通電極とパッドとの間の電気的な接触不良の発生を防止できるようにする。
【解決手段】貫通電極3を高さをほぼ同一にできる突起状電極10にする。そして、第1半導体基板1に形成しておいた電極用貫通孔2aに挿入したのち、第2半導体基板5に形成しておいたパッド6と電気的に接続し、その後、封止用貫通孔9を通じて封止樹脂4を充填する。これにより、突起状電極10にて構成した貫通電極3とパッド6との電気的な接続を確実に行うことが可能となる。また、貫通電極3とパッド6との接続を行ってから、封止樹脂4での封止を行うようにしているため、封止樹脂4によって貫通電極3とパッド8との電気的接続が行えなくなることを防止することもできる。
【選択図】図1
【解決手段】貫通電極3を高さをほぼ同一にできる突起状電極10にする。そして、第1半導体基板1に形成しておいた電極用貫通孔2aに挿入したのち、第2半導体基板5に形成しておいたパッド6と電気的に接続し、その後、封止用貫通孔9を通じて封止樹脂4を充填する。これにより、突起状電極10にて構成した貫通電極3とパッド6との電気的な接続を確実に行うことが可能となる。また、貫通電極3とパッド6との接続を行ってから、封止樹脂4での封止を行うようにしているため、封止樹脂4によって貫通電極3とパッド8との電気的接続が行えなくなることを防止することもできる。
【選択図】図1
Description
本発明は、半導体基板に設けた貫通孔に貫通電極を配置した半導体装置およびその製造方法に関するものである。
近年、半導体基板の厚さ方向に貫通した貫通電極が形成された貫通電極付基板が開発されている。例えば、半導体基板を多層化する場合、積層される相互の基板の電気的な接続を確保するために、半導体基板に貫通電極が設けられる(例えば、特許文献1参照)。
図3は、従来の貫通電極付基板の製造工程を示した断面図である。図3(a)に示すように、第1半導体基板J1に対して貫通孔J2が形成されており、この貫通孔J2内に貫通電極J3が配置された構造とされている。このような構造は、次のようにして製造される。例えば、第1半導体基板J1に後に貫通孔J2となる有底孔を形成したのち、その表面に絶縁層を形成後、CVD法によりシード層を半導体基板の上面に形成し、電解めっきにより有底孔内を充填する金属層を形成する。次に、第1半導体基板J1を裏面側から研削して有底孔の下側の金属層を露出させることで貫通孔J2とし、さらに第1半導体基板J1の表面側の金属層の不要部分を除去することにより、貫通電極J3が得られる。
そして、このように得た貫通電極J3を形成した第1半導体基板J1の表面に接着剤等の接合樹脂J4を塗布すると共に、貫通電極J3と対応する位置にパッドJ5、J6が備えられた第2半導体基板J7および第3半導体基板J8を用意し、第2半導体基板J7の表面にも封止樹脂J9を塗布したのち、第2、第3半導体基板J7、J8にて第1半導体基板J1を挟み込むようにして圧力を掛ける。これにより、図3(b)に示すように、貫通電極J3の露出部分がパッドJ5、J6と接触し、第1〜第3半導体基板J1、J7、J8が積層化される。
特開2006−108236号公報
しかしながら、上記従来の製造方法では、電解めっきで貫通電極J3を形成する際に、貫通電極J3を第1半導体基板J1の表裏両側から露出させるために、第1半導体基板J1の表面側もしくは裏面側において基板削り込みを行う必要があり、その際に貫通電極J3の突出量にバラツキが生じてしまっていた。このため、図4に示す不良時の貫通電極付基板の断面図に示されるように、貫通電極J3が第2、第3半導体基板J7、J8のパッドJ5、J6に良好に接続できず、機械的な接合不良および電気的な接続不良を生じるという問題がある。また、第1半導体基板J1の封止に加えて貫通電極J3とパッドJ5、J6との電気的接続を同時に行うようにしているため、封止樹脂J9が貫通電極J3とパッドJ5、J6との間に挟まってしまい、電気的な接続不良を生じるという問題もある。
本発明は上記点に鑑みて、貫通電極付基板において、貫通電極とパッドとの間の電気的な接触不良の発生を防止できるようにすることを目的とする。
上記目的を達成するため、本発明では、第1半導体基板(1)を用意し、該第1半導体基板(1)の表裏面を貫通する貫通孔(2)として、電極用貫通孔(2a)および封止用貫通孔(2b)を形成する工程と、第2半導体基板(5)を用意し、該第2半導体基板(5)の表面のうち電極用貫通孔(2a)と対応する位置にパッド(6)を形成すると共に、該第2半導体基板(5)の表裏面を貫通する封止用貫通孔(9)を形成する工程と、第3半導体基板(7)を用意し、該第3半導体基板(7)の表面のうち電極用貫通孔(2a)と対応する位置にパッド(8)を形成すると共に、該第3半導体基板(7)に形成されたパッド(8)の上に第1半導体基板(1)の厚みよりも長い突起状電極(10)を形成する工程と、突起状電極(10)を第1半導体基板(1)に形成された電極用貫通孔(2a)に挿入することで、突起状電極(10)にて第1半導体基板(1)から突き出る貫通電極(3)を構成する工程と、第1半導体基板(1)を挟んで第3半導体基板(7)とは反対側に第2半導体基板(5)を配置し、第2半導体基板(5)に形成されたパッド(6)と貫通電極(3)とを接合する工程と、第2半導体基板(5)に形成された封止用貫通孔(9)および第1半導体基板(1)に形成された封止用貫通孔(2b)を通じて、第1ないし第3半導体基板(1、5、7)の間の隙間に封止材(4)を注入する工程と、を含んでいることを特徴としている。
このように、貫通電極(3)を突起状電極(10)にて構成し、第1半導体基板(1)に形成しておいた電極用貫通孔(2a)に挿入したのち、第2半導体基板(5)に形成しておいたパッド(6)と電気的に接続し、その後、第2半導体基板(5)の封止用貫通孔(9)を通じて封止材(4)を充填するようにしている。このため、突起状電極(10)が高さをほぼ同一にできる。このため、突起状電極(10)にて構成した貫通電極(3)とパッド(6)との電気的な接続を確実に行うことが可能となる。
また、貫通電極(3)と第2半導体基板(5)に形成したパッド(6)との接続を行ってから、封止材(4)での封止を行うようにしているため、封止材(4)によって貫通電極(3)とパッド(8)との電気的接続が行えなくなることを防止することもできる。
この場合、第2半導体基板(5)に形成された封止用貫通孔(9)と第1半導体基板(1)に形成された封止用貫通孔(2b)の少なくとも一方を、封止材(4)の注入側においてサイズが広がるテーパ状とすると好ましい。このようにすれば、封止材(4)を注入し易くすることが可能となる。
また、第1半導体基板(1)に電極用貫通孔(2a)および封止用貫通孔(2b)を形成する工程では、電極用貫通孔(2a)の開口寸法よりも封止用貫通孔(2b)の開口寸法を大きくすると好ましい。このようにしても、封止材(4)を注入し易くすることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
図1は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、シリコン基板などで構成された第1半導体基板1には複数の貫通孔2が形成されている。貫通孔2の一部にはCuなどで構成された貫通電極3が配置されており、残りの部分には封止材としての封止樹脂4が配置されている。以下、貫通孔2のうち貫通電極3が配置されたものを電極用貫通孔2aと呼び、封止樹脂4が配置されているものを封止用貫通孔2bと呼ぶ。
図1は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、シリコン基板などで構成された第1半導体基板1には複数の貫通孔2が形成されている。貫通孔2の一部にはCuなどで構成された貫通電極3が配置されており、残りの部分には封止材としての封止樹脂4が配置されている。以下、貫通孔2のうち貫通電極3が配置されたものを電極用貫通孔2aと呼び、封止樹脂4が配置されているものを封止用貫通孔2bと呼ぶ。
貫通電極3は、第1半導体基板1の表面から裏面にかけて貫通するように配置されている。この貫通電極3は、第1半導体基板1の表面側において、第1半導体基板1と対向するように配置された第2半導体基板5の表面に備えられたパッド6と電気的に接続されていると共に、第1半導体基板1の裏面側において、第1半導体基板1と対向するように配置された第3半導体基板7の表面に備えられたパッド8と電気的に接続されている
第2半導体基板5には、第1半導体基板1における封止用貫通孔2bと対応する位置において、封止用貫通孔9が形成されている。この封止用貫通孔9および第1半導体基板1に形成された封止用貫通孔2bを通じて、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されることで、これらの隙間が封止された構造とされている。このような構造により、本実施形態の半導体装置が構成されている。
第2半導体基板5には、第1半導体基板1における封止用貫通孔2bと対応する位置において、封止用貫通孔9が形成されている。この封止用貫通孔9および第1半導体基板1に形成された封止用貫通孔2bを通じて、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されることで、これらの隙間が封止された構造とされている。このような構造により、本実施形態の半導体装置が構成されている。
次に、本実施形態の半導体装置の製造方法について、図2を参照して説明する。図2は、図1に示す半導体装置の製造工程を示した断面図である。
〔図2(a)に示す工程]
まず、第1半導体基板1に対して所望の素子形成プロセスなどを行ったのち、この第1半導体基板1に電極用貫通孔2aと封止用貫通孔2bを共に形成する。各貫通孔2の形成は、例えばドリル加工、ブラスト加工、放電加工、レーザー加工、ドライエッチングなど、どのような加工によって行っても良い。このとき、電極用貫通孔2aのサイズを貫通電極3のサイズと同等ないしそれ以上にしておく。電極用貫通孔2aと封止用貫通孔2bの形状やサイズは、すべて同じにしても良いが、封止用貫通孔2bに関しては、後工程において封止樹脂4を注入する際に樹脂の流動が行われ易くなるように電極用貫通孔2aよりも開口寸法が大きくなるようにすると好ましい。また、封止用貫通孔2bに関しては、封止樹脂4の注入される側(流動方向上流側)においてサイズが拡大されるようなテーパ形状とすることもできる。このようにすれば、封止樹脂4を封止用貫通孔2b内に入り込ませ易くすることが可能となる。なお、このようにテーパ形状とするには、例えば、封止用貫通孔2bをウェットエッチングまたは等方性エッチングなどで形成すれば良い。
まず、第1半導体基板1に対して所望の素子形成プロセスなどを行ったのち、この第1半導体基板1に電極用貫通孔2aと封止用貫通孔2bを共に形成する。各貫通孔2の形成は、例えばドリル加工、ブラスト加工、放電加工、レーザー加工、ドライエッチングなど、どのような加工によって行っても良い。このとき、電極用貫通孔2aのサイズを貫通電極3のサイズと同等ないしそれ以上にしておく。電極用貫通孔2aと封止用貫通孔2bの形状やサイズは、すべて同じにしても良いが、封止用貫通孔2bに関しては、後工程において封止樹脂4を注入する際に樹脂の流動が行われ易くなるように電極用貫通孔2aよりも開口寸法が大きくなるようにすると好ましい。また、封止用貫通孔2bに関しては、封止樹脂4の注入される側(流動方向上流側)においてサイズが拡大されるようなテーパ形状とすることもできる。このようにすれば、封止樹脂4を封止用貫通孔2b内に入り込ませ易くすることが可能となる。なお、このようにテーパ形状とするには、例えば、封止用貫通孔2bをウェットエッチングまたは等方性エッチングなどで形成すれば良い。
また、第2半導体基板5に対して所望の配線形成プロセスなどを行うことで、第2半導体基板5の表面にパッド6を形成する。そして、この第2半導体基板1に封止用貫通孔9を形成する。この封止用貫通孔9の形成方法は、上述した各貫通孔2の形成方法と同じである。このとき、封止用貫通孔9の形状を封止樹脂4の注入される側(流動方向上流側)においてサイズが拡大されるようなテーパ形状とすることもできる。このようにすれば、封止樹脂4を封止用貫通孔9内に入り込ませ易くすることが可能となる。なお、このようにテーパ形状とするには、例えば、封止用貫通孔9をウェットエッチングまたは等方性エッチングなどで形成すれば良い。
さらに、第3半導体基板7に対して所望の配線形成プロセスなどを行うことで、第3半導体基板7の表面にパッド8を形成したのち、パッド8の上に第1半導体基板1の厚みよりも長い突起状電極10を形成する。この突起状電極10が上述した貫通電極3を構成するものである。
突起状電極10の形成方法としては、例えば、以下の手法を採用することができる。
(1)パッド8を金属シード層として、この金属シード層上に電解メッキを施すことでCuなどの金属層を形成したのち、その上にレジスト膜を塗布し、該レジスト膜を露光・現像したのち、ウェットエッチングもしくはドライエッチングを行うことで、金属層をパターニングしてパッド8の上に残す。これにより、パッド8上に残された金属層にて突起状電極10を構成することができる。
(2)パッド8を金属シード層として、この金属シード層上にレジスト膜を塗布し、該レジスト膜を露光・現像することで、パッド8の突起状電極10の形成予定部分に開口部を形成する。その後、レジスト膜の開口部から露出した金属シード層の表面をメッキ給電層として利用する電解メッキにより、レジスト膜の開口部内にCuなどの金属層を形成する。そして、レジスト膜を剥離液またはドライアッシングにて除去することで、パッド8上に金属層による突起状電極10を構成することができる。
(3)第3半導体基板7の表面全面に金属層を配置したのち、この金属層に金属層剥離除去用接着シートを貼り付け、これを引き剥がすことにより、絶縁膜表面の金属層を剥離除去する。第3半導体基板7の表面は、所望の配線形成プロセスにより、パッド8のみが露出し、その他の領域が絶縁膜で覆われた構造となっている。このため、パッド8の表面にのみ金属層が残り、絶縁膜上の金属層は剥離する。したがって、パッド8上に残された金属層にて突起状電極10を構成することができる(例えば、特開2001−108236号公報参照)。
このように、パッド8上に突起状電極10を残すような形態としているため、パターンによらず、突起状電極10の高さがほぼ同一となる。勿論、若干の高さバラツキも生じるが、従来の手法のように、貫通電極J3を第1半導体基板J1の表裏両側から露出させるために、第1半導体基板J1の表面側もしくは裏面側において基板削り込みを行うときと比べれば、十分にバラツキを小さく抑えることが可能となる。
〔図2(b)に示す工程〕
第3半導体基板7に形成した突起状電極10を第1半導体基板1に形成した電極用貫通孔2a内に挿入する。これにより、突起状電極10が貫通電極3となる。そして、第1半導体基板1を挟み込むように、第3半導体基板7とは反対側に第2半導体基板5を配置し、第2半導体基板5に形成されたパッド6を突起状電極10に位置合わせして接触させる。この状態で第2半導体基板5および第3半導体基板7を加圧することで、突起状電極10とパッド6とを接合する。これにより、これらの電気的接続が確実に行われる。
第3半導体基板7に形成した突起状電極10を第1半導体基板1に形成した電極用貫通孔2a内に挿入する。これにより、突起状電極10が貫通電極3となる。そして、第1半導体基板1を挟み込むように、第3半導体基板7とは反対側に第2半導体基板5を配置し、第2半導体基板5に形成されたパッド6を突起状電極10に位置合わせして接触させる。この状態で第2半導体基板5および第3半導体基板7を加圧することで、突起状電極10とパッド6とを接合する。これにより、これらの電気的接続が確実に行われる。
〔図2(c)に示す工程〕
第2半導体基板5に形成した封止用貫通孔9を通じて封止樹脂4を注入する。これにより、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されることで、これらの隙間が封止された構造とされる。これにより、本実施形態の半導体装置が完成する。
第2半導体基板5に形成した封止用貫通孔9を通じて封止樹脂4を注入する。これにより、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されることで、これらの隙間が封止された構造とされる。これにより、本実施形態の半導体装置が完成する。
以上説明したように、本実施形態では、貫通電極3を高さをほぼ同一にできる突起状電極10としている。そして、第1半導体基板1に形成しておいた電極用貫通孔2aに挿入したのち、第2半導体基板5に形成しておいたパッド6と電気的に接続し、その後、封止用貫通孔9を通じて封止樹脂4を充填するようにしている。このため、突起状電極10にて構成した貫通電極3とパッド6との電気的な接続を確実に行うことが可能となる。
また、貫通電極3とパッド6との接続を行ってから、封止樹脂4での封止を行うようにしているため、封止樹脂4によって貫通電極3とパッド8との電気的接続が行えなくなることを防止することもできる。
(他の実施形態)
上記実施形態では、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されるようにすることで、これらの隙間が封止された構造となるようにしているが、必ずしも完全に隙間が埋まる必要は無く、例えば電極用貫通孔2aと貫通電極3との間に隙間が埋まっていない領域があっても構わない。
上記実施形態では、第1半導体基板1と第2半導体基板5および第3半導体基板7との間の隙間に封止樹脂4が配置されるようにすることで、これらの隙間が封止された構造となるようにしているが、必ずしも完全に隙間が埋まる必要は無く、例えば電極用貫通孔2aと貫通電極3との間に隙間が埋まっていない領域があっても構わない。
また、上記実施形態では、第1半導体基板1に形成した封止用貫通孔2bと第2半導体基板5に形成した封止用貫通孔9とを対応した位置に配置したが、必ずしも対応した位置にしなければならない訳ではない。ただし、このような配置としたほうが、封止樹脂4の注入を行い易くなる。
1…第1半導体基板、2…貫通孔、2a…電極用貫通孔、2b…封止用貫通孔、3…貫通電極、4…封止樹脂、5…第2半導体基板、6…パッド、7…第3半導体基板、8…パッド、9…封止用貫通孔、10…突起状電極
Claims (4)
- 第1半導体基板(1)を用意し、該第1半導体基板(1)の表裏面を貫通する貫通孔(2)として、電極用貫通孔(2a)および封止用貫通孔(2b)を形成する工程と、
第2半導体基板(5)を用意し、該第2半導体基板(5)の表面のうち前記電極用貫通孔(2a)と対応する位置にパッド(6)を形成すると共に、該第2半導体基板(5)の表裏面を貫通する封止用貫通孔(9)を形成する工程と、
第3半導体基板(7)を用意し、該第3半導体基板(7)の表面のうち前記電極用貫通孔(2a)と対応する位置にパッド(8)を形成すると共に、該第3半導体基板(7)に形成された前記パッド(8)の上に前記第1半導体基板(1)の厚みよりも長い突起状電極(10)を形成する工程と、
前記突起状電極(10)を前記第1半導体基板(1)に形成された前記電極用貫通孔(2a)に挿入することで、前記突起状電極(10)にて前記第1半導体基板(1)から突き出る貫通電極(3)を構成する工程と、
前記第1半導体基板(1)を挟んで前記第3半導体基板(7)とは反対側に前記第2半導体基板(5)を配置し、前記第2半導体基板(5)に形成された前記パッド(6)と前記貫通電極(3)とを接合する工程と、
前記第2半導体基板(5)に形成された前記封止用貫通孔(9)および前記第1半導体基板(1)に形成された前記封止用貫通孔(2b)を通じて、前記第1ないし第3半導体基板(1、5、7)の間の隙間に封止材(4)を注入する工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記第2半導体基板(5)に形成された前記封止用貫通孔(9)と前記第1半導体基板(1)に形成された前記封止用貫通孔(2b)の少なくとも一方を、前記封止材(4)の注入側においてサイズが広がるテーパ状とすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1半導体基板(1)に前記電極用貫通孔(2a)および前記封止用貫通孔(2b)を形成する工程では、前記電極用貫通孔(2a)の開口寸法よりも前記封止用貫通孔(2b)の開口寸法を大きくすることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 表裏面を貫通する貫通孔(2)として、電極用貫通孔(2a)および封止用貫通孔(2b)が形成された第1半導体基板(1)と、
前記電極用貫通孔(2a)と対応する位置にパッド(6)が形成されていると共に、表裏面を貫通する封止用貫通孔(9)が形成された第2半導体基板(5)と、
前記電極用貫通孔(2a)と対応する位置にパッド(8)が形成された第3半導体基板(7)と、
前記第1半導体基板(1)に形成された前記電極用貫通孔(2a)に配置され、前記第2半導体基板(5)に形成された前記パッド(6)と前記第3半導体基板(7)に形成された前記パッド(8)とを電気的に接続する貫通電極(3)と、
前記第2半導体基板(5)に形成された前記封止用貫通孔(9)および前記第1半導体基板(1)に形成された前記封止用貫通孔(2b)を通じて、前記第1ないし第3半導体基板(1、5、7)の間の隙間に注入された封止材(4)と、を備えていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007112988A JP2008270601A (ja) | 2007-04-23 | 2007-04-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007112988A JP2008270601A (ja) | 2007-04-23 | 2007-04-23 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008270601A true JP2008270601A (ja) | 2008-11-06 |
Family
ID=40049690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007112988A Pending JP2008270601A (ja) | 2007-04-23 | 2007-04-23 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008270601A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159702A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体装置およびその製造方法 |
JP2013069942A (ja) * | 2011-09-24 | 2013-04-18 | Denso Corp | 半導体装置及びその製造方法 |
CN110235532A (zh) * | 2017-01-25 | 2019-09-13 | 罗伯特·博世有限公司 | 用于机械连接和布置电子结构元件的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094044A (ja) * | 1999-09-20 | 2001-04-06 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板、電子機器 |
JP2004288721A (ja) * | 2003-03-19 | 2004-10-14 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、及び電子機器 |
JP2006066792A (ja) * | 2004-08-30 | 2006-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
-
2007
- 2007-04-23 JP JP2007112988A patent/JP2008270601A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094044A (ja) * | 1999-09-20 | 2001-04-06 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板、電子機器 |
JP2004288721A (ja) * | 2003-03-19 | 2004-10-14 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、及び電子機器 |
JP2006066792A (ja) * | 2004-08-30 | 2006-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159702A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体装置およびその製造方法 |
JP2013069942A (ja) * | 2011-09-24 | 2013-04-18 | Denso Corp | 半導体装置及びその製造方法 |
CN110235532A (zh) * | 2017-01-25 | 2019-09-13 | 罗伯特·博世有限公司 | 用于机械连接和布置电子结构元件的方法 |
JP2020505791A (ja) * | 2017-01-25 | 2020-02-20 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ |
CN110235532B (zh) * | 2017-01-25 | 2022-07-12 | 罗伯特·博世有限公司 | 用于机械连接和布置电子结构元件的方法 |
EP3574723B1 (de) * | 2017-01-25 | 2023-06-14 | Robert Bosch GmbH | Verfahren zum mechanischen verbinden von elektronischen bauelementen und entsprechende anordnung dieser elektronischen bauelemente |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9622354B2 (en) | Method for manufacturing a circuit board structure | |
TWI399137B (zh) | Manufacture of multilayer wiring boards | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
KR20020048293A (ko) | 다층기판 및 그의 제조방법 | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
CN106024743A (zh) | 空腔互连技术中的焊料 | |
CN103650650A (zh) | 印刷电路板及其制造方法 | |
US8042724B2 (en) | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate | |
JP4713602B2 (ja) | 基板モジュールおよびその製造方法ならびに電子機器 | |
US20160021744A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2020113609A (ja) | 積層基板及び積層基板製造方法 | |
JP2008270601A (ja) | 半導体装置およびその製造方法 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP2019047063A (ja) | プリント配線板およびその製造方法 | |
JP5194537B2 (ja) | 半導体装置およびその製造方法 | |
KR101167802B1 (ko) | 회로 기판 및 그 제조 방법 | |
JP6562161B2 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP2012134416A (ja) | 基板、その製造方法、及び実装基板の製造方法 | |
JP2006049536A (ja) | 多層回路基板 | |
JPWO2013058039A1 (ja) | 部品内蔵樹脂基板 | |
JP2002016332A (ja) | スルーホールを有する積層板およびその製造方法 | |
JP6076114B2 (ja) | 半導体装置、固体撮像装置、および半導体装置の製造方法 | |
JP2008251596A (ja) | プリント配線基板の配線パターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090713 |
|
A977 | Report on retrieval |
Effective date: 20100125 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A02 | Decision of refusal |
Effective date: 20120703 Free format text: JAPANESE INTERMEDIATE CODE: A02 |