JP5095952B2 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5095952B2 JP5095952B2 JP2006067935A JP2006067935A JP5095952B2 JP 5095952 B2 JP5095952 B2 JP 5095952B2 JP 2006067935 A JP2006067935 A JP 2006067935A JP 2006067935 A JP2006067935 A JP 2006067935A JP 5095952 B2 JP5095952 B2 JP 5095952B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- wiring board
- conductor
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記複数の絶縁板にそれぞれ個別に形成され、前記絶縁板を厚さ方向に貫通する貫通孔と、
前記貫通孔内に充填された導電体により構成され、厚さ方向の両端部がそれぞれ前記貫通孔の径よりも大きく、前記貫通孔の外側に膨出した形状のコンタクトビアと、
厚さ方向に重なる前記コンタクトビア間に配置され、前記コンタクトビア間を電気的に接続するランドと
を有することを特徴とする多層配線基板。
前記第1の導電体膜の上に所定の形状の開口部が設けられたレジスト膜を形成する第2の工程と、
前記レジスト膜の開口部を介して前記第1の導電体膜に窪みを形成する第3の工程と、
前記レジスト膜の開口部内に露出した前記第1の導電体膜の上に第2の導電体膜を形成する第4の工程と、
前記レジスト膜を除去する第5の工程と、
前記第1の導電体膜をパターニングして、前記第2の導電体膜により覆われたランドを形成する第6の工程と、
前記樹脂膜側から前記ランドに到達する貫通孔を形成する第7の工程と、
前記貫通孔を介して前記ランドの前記絶縁板側の面に、前記貫通孔の前記ランド側の開口径よりも大きなサイズの凹部を形成する第8の工程と、
前記貫通孔内に導電体を充填してコンタクトビアを形成する第9の工程と、
前記樹脂膜を除去する第10の工程と、
前記第1の工程から前記第10の工程までの工程を実施した後の複数の前記絶縁板を重ね合わせ、加熱しながら加圧して各絶縁板を一体化する積層工程と
を有することを特徴とする多層配線基板の製造方法。
11,16,21,41…絶縁性薄板、
12,17,22,37,43,53…コンタクトビア、
13,23,36,42,52…ランド、
31,51…プリプレグ、
31a…貫通孔、
32…銅箔、
32a…窪み、
33…PETフィルム、
34…ドライフィルム、
35…はんだ層、
36a…凹部、
38…接着フィルム。
Claims (6)
- 厚さ方向に積層された複数の絶縁板と、
前記複数の絶縁板にそれぞれ個別に形成され、前記絶縁板を厚さ方向に貫通する貫通孔と、
前記貫通孔内に充填された導電体により構成され、厚さ方向の両端部がそれぞれ前記貫通孔の径よりも大きく、前記貫通孔の外側に膨出した形状のコンタクトビアと、
厚さ方向に重なる前記コンタクトビア間に配置され、前記コンタクトビア間を電気的に接続するランドと、
前記複数の絶縁板の間に配置された接着フィルムと
を有することを特徴とする多層配線基板。 - 前記コンタクトビアを構成する導電体の融点が、前記ランドを構成する導電体の融点よりも低いことを特徴とする請求項1に記載の多層配線基板。
- 絶縁板の第1の面に第1の導電体膜を形成し、第2の面に樹脂膜を形成する第1の工程と、
前記第1の導電体膜の上に所定の形状の開口部が設けられたレジスト膜を形成する第2の工程と、
前記レジスト膜の開口部を介して前記第1の導電体膜に窪みを形成する第3の工程と、
前記レジスト膜の開口部内に露出した前記第1の導電体膜の上に第2の導電体膜を形成する第4の工程と、
前記レジスト膜を除去する第5の工程と、
前記第1の導電体膜をパターニングして、前記第2の導電体膜により覆われたランドを形成する第6の工程と、
前記樹脂膜側から前記ランドに到達する貫通孔を形成する第7の工程と、
前記貫通孔を介して前記ランドの前記絶縁板側の面に、前記貫通孔の前記ランド側の開口径よりも大きなサイズの凹部を形成する第8の工程と、
前記貫通孔内に導電体を充填してコンタクトビアを形成する第9の工程と、
前記樹脂膜を除去する第10の工程と、
前記第1の工程から前記第10の工程までの工程を実施した後の複数の前記絶縁板を重ね合わせ、加熱しながら加圧して各絶縁板を一体化する積層工程と
を有することを特徴とする多層配線基板の製造方法。 - 前記第2の導電膜を構成する導電体と前記コンタクトビアを構成する導電体が同じであることを特徴とする請求項3に記載の多層配線基板の製造方法。
- 前記コンタクトビアを構成する導電体の融点が、前記積層工程で印加される温度よりも低いことを特徴とする請求項3に記載の多層配線基板の製造方法。
- 前記積層工程は、前記複数の絶縁板の間に接着フィルムを挟んで重ね合わせることを特徴とする請求項3乃至5のいずれか1項に記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067935A JP5095952B2 (ja) | 2006-03-13 | 2006-03-13 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067935A JP5095952B2 (ja) | 2006-03-13 | 2006-03-13 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250581A JP2007250581A (ja) | 2007-09-27 |
JP5095952B2 true JP5095952B2 (ja) | 2012-12-12 |
Family
ID=38594595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067935A Expired - Fee Related JP5095952B2 (ja) | 2006-03-13 | 2006-03-13 | 多層配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5095952B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5077679B2 (ja) * | 2008-02-29 | 2012-11-21 | 日立化成工業株式会社 | 貼り合わせ基板の製造方法 |
JP5639356B2 (ja) * | 2009-11-18 | 2014-12-10 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2013073990A (ja) * | 2011-09-27 | 2013-04-22 | Fujikura Ltd | 多層プリント配線基板及びその製造方法 |
JP6623941B2 (ja) * | 2016-06-09 | 2019-12-25 | 株式会社デンソー | 多層基板の製造方法 |
KR102442387B1 (ko) * | 2017-10-20 | 2022-09-14 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2899540B2 (ja) * | 1995-06-12 | 1999-06-02 | 日東電工株式会社 | フィルムキャリアおよびこれを用いた半導体装置 |
JP2000216514A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2003008225A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
JP4008298B2 (ja) * | 2002-07-22 | 2007-11-14 | 株式会社フジクラ | 多層配線基板、多層配線基板用基材およびその製造方法 |
-
2006
- 2006-03-13 JP JP2006067935A patent/JP5095952B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007250581A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8158503B2 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
EP1009204B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP3906225B2 (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
TWI448223B (zh) | 多層電路板及其製作方法 | |
JPH1174651A (ja) | プリント配線板及びその製造方法 | |
JP2001111189A (ja) | 配線回路基板とその製造方法 | |
JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2010050351A (ja) | 配線基板の製造方法 | |
JP4918780B2 (ja) | 多層配線基板の製造方法、ならびに半導体装置 | |
JPH10190232A (ja) | 多層配線基板及びその製造方法 | |
JP2001274554A (ja) | プリント配線基板、及びその製造方法 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP6387226B2 (ja) | 複合基板 | |
JP2006049536A (ja) | 多層回路基板 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP4292905B2 (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP2014130919A (ja) | 多層プリント配線基板及びその製造方法 | |
JP4503698B2 (ja) | 配線基板の製造方法 | |
JP2005260012A (ja) | 両面配線基板及び多層配線基板の製造方法 | |
JP4968616B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |