JP2007250581A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP2007250581A
JP2007250581A JP2006067935A JP2006067935A JP2007250581A JP 2007250581 A JP2007250581 A JP 2007250581A JP 2006067935 A JP2006067935 A JP 2006067935A JP 2006067935 A JP2006067935 A JP 2006067935A JP 2007250581 A JP2007250581 A JP 2007250581A
Authority
JP
Japan
Prior art keywords
hole
wiring board
land
film
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006067935A
Other languages
English (en)
Other versions
JP5095952B2 (ja
Inventor
Tomoyuki Abe
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006067935A priority Critical patent/JP5095952B2/ja
Publication of JP2007250581A publication Critical patent/JP2007250581A/ja
Application granted granted Critical
Publication of JP5095952B2 publication Critical patent/JP5095952B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】厚さ方向の引張応力や厚さ方向に直交する方向のせん断応力に対する強度が高く、従来に比べてより一層信頼性が高い多層配線基板及びその製造方法を提供する。
【解決手段】プリプレグ31の一方の面の銅箔に窪みを形成し、その窪みの上にはんだ層35を形成する。次に、銅箔をパターニングしてランド36を形成した後、プリプレグ31の他方の面側からレーザを照射して貫通孔31aを形成する。その後、ランド35の裏面側をエッチングして凹部36aを形成し、貫通孔31a内にはんだペーストを充填してコンタクトビア37を形成する。その後、プリプレグ31の他方の面側に張り付けたPETフィルム33を除去する。次いで、複数のプリプレグ31を接着フィルム38を挟んで積層し、加熱しながら加圧して一体化して多層配線基板30とする。このとき、はんだ層35がコンタクトビア37と一体化して、両端が膨出したリベット形状が得られる。
【選択図】図4

Description

本発明は、複数の配線層を有し各配線層間がコンタクトビアにより電気的に接続された多層配線基板及びその製造方法に関する。
近年、半導体装置(LSI)の高集積化及び高速化に伴って、半導体装置を実装する基板にもより一層の高密度化が要求されている。このような要求に応じて、高密度半導体装置実装用基板として、ビルドアップ基板が使用されるようになった。ビルドアップ基板は、絶縁層を形成する工程と、絶縁層を貫通するビアホール(IVH:Interstitial Via Hole )を形成し、ビアホール内に導電体を充填してコンタクトビアを形成する工程と、絶縁層上に配線層を形成する工程とを繰り返して形成される。
ビルドアップ基板は、配線層の数を増やすことにより配線を高密度化することができる。しかし、ビルドアップ基板は、絶縁層形成工程、コンタクトビア形成工程及び配線層形成工程を順番に繰り返すことにより形成されるため、配線層の数が多くなるほど製造工程数が増大し、コストの上昇を招くという欠点がある。この欠点を解消すべく、複数の絶縁性薄板を用意し、各絶縁性薄板にコンタクトビア及び配線層を形成した後、それらの絶縁性薄板を一括して積層する多層配線基板の製造方法が提案されている。
このような多層配線基板の製造方法では、各絶縁性薄板のコンタクトビア間の導通をとることが重要である。従来から、例えばビアホール内に導電体を充填してコンタクトビアとし、厚さ方向に重なるコンタクトビアを相互に接触させて導通をとる方法が知られている。しかし、単にコンタクトビアを接触させるだけでは接触部の抵抗値が高く且つ不安定になり、信頼性が十分とはいえない。そのため、一般的には、コンタクトビアを低融点金属により形成するとともに、厚さ方向に重なるコンタクトビア間に金属からなるランドを配置し、熱処理を施してコンタクトビアとランドとを拡散接合させてコンタクトビア間の抵抗値を低減し且つ安定させる方法が用いられている。
図1は、従来の多層配線基板の製造方法の一例を示す模式図である。まず、2種類の絶縁性薄板11,16を用意する。そして、絶縁性薄板11の所定の位置に貫通孔(ビアホール)を形成した後、貫通孔内に低融点金属を主成分とする導電ペーストを充填してコンタクトビア12を形成する。次に、絶縁性薄板11の両面に銅膜を形成した後、フォトリソグラフィ法により銅膜をパターニングして、コンタクトビア12の厚さ方向の両端に接触するランド13と、配線(図示せず)とを形成する。
一方、絶縁性薄板16の所定の位置に貫通孔(ビアホール)を形成した後、貫通孔内に低融点金属を主成分とする導電ペーストを充填してコンタクトビア17とする。次に、絶縁性薄板11と絶縁性薄板16とを交互に重ね合わせ、例えば240℃の温度に加熱しながら加圧して、絶縁性薄板11,16を一体化する。このとき、コンタクトビア12,17とランド13とが拡散接合して、コンタクトビア12,17とランド13との間の抵抗値が低くなり、且つ安定する。このようにして、多層配線基板10が完成する。
図2は、従来の多層配線基板の製造方法の他の例を示す模式図である。まず、一方の面上に銅箔が張り付けられた複数の絶縁性薄板21を用意する。そして、絶縁性薄板21の所定の位置に他方の面側からレーザを照射して、絶縁性薄板21を貫通し銅箔に到達する貫通孔(ビアホール)を形成する。その後、貫通孔内に低融点金属を主成分とする導電ペーストを充填してコンタクトビア22を形成する。次に、絶縁性薄板21の一方の面側の銅箔をフォトリソグラフィ法によりパターニングして、コンタクトビア22に接触するランド23と、配線(図示せず)とを形成する。
次に、上述のようにして形成した複数の絶縁性薄板21を重ね合わせ、例えば240℃の温度に加熱しながら加圧して、それらの絶縁性薄板21を一体化する。このとき、コンタクトビア22とランド23とが拡散接合して、コンタクトビア22とランド23との間の抵抗値が低くなり、且つ安定する。このようにして、多層配線基板20が完成する。
なお、特許文献1には、絶縁性薄板の一方の面上にランドを形成した後、他方の面側からレーザを照射して絶縁性薄板を貫通する貫通孔を形成するとともにランドの裏面側に窪みを形成し、その後貫通孔内に導電体を充填してコンタクトビアを形成することが記載されている。また、特許文献2,3には、ランドの表面に窪みを形成して表面積を増大し、平坦なランドに比べてはんだに対する接合強度を高くすることが記載されている。
特開2004−253569号公報(図4) 特開2003−297975号公報 特公平6−101627号公報
上述した従来の多層配線基板では、温度変化や反りなどにより基板に厚さ方向の引張応力や厚さ方向に直交する方向のせん断応力が印加されると、コンタクトビアとランドとの接合部分(異種金属接合部)に応力が集中してクラックが発生したり、極端な場合はランドがコンタクトビアから剥れて断線不良が発生することがある。
以上から、本発明の目的は、厚さ方向の引張応力や厚さ方向に直交する方向のせん断応力に対する強度が高く、従来に比べてより一層信頼性が高い多層配線基板及びその製造方法を提供することである。
本発明の一観点によれば、厚さ方向に積層された複数の絶縁板と、前記複数の絶縁板にそれぞれ個別に形成され、前記絶縁板を厚さ方向に貫通する貫通孔と、前記貫通孔内に充填された導電体により構成され、厚さ方向の両端部がそれぞれ前記貫通孔の径よりも大きく、前記貫通孔の外側に膨出した形状のコンタクトビアと、厚さ方向に重なる前記コンタクトビア間に配置され、前記コンタクトビア間を電気的に接続するランドとを有することを特徴とする多層配線基板が提供される。
温度変化や基板の反りなどにより印加される引張応力やせん断応力は、貫通孔の端部に集中する。従来の多層配線基板では、コンタクトビアとランドとの界面(異種金属接合面)が貫通孔の端部にあるため、貫通孔の端部に集中した応力によりコンタクトビアとランドとの界面に剥れが発生していた。
しかし、本発明においては、コンタクトビアの端部が貫通孔の外側に膨出した形状であるため、貫通孔の端部には異種金属接合面が存在しない。このため、本発明に係る多層配線基板は、従来に比べて引張応力やせん断応力に対する強度が高い。また、本発明に係る多層配線基板は、貫通孔の径が従来と同じであるとすると、コンタクトビアの端部が膨出している分だけコンタクトビアとランドとの接合面積が従来よりも大きくなる。このため、コンタクトビアとランドとの接合強度が従来に比べて高い。これらにより、本発明に係る多層配線基板は、従来に比べて信頼性が著しく向上する。
本発明の他の観点によれば、絶縁板の第1の面に第1の導電体膜を形成し、第2の面に樹脂膜を形成する第1の工程と、前記第1の導電体膜の上に所定の形状の開口部が設けられたレジスト膜を形成する第2の工程と、前記レジスト膜の開口部を介して前記第1の導電体膜に窪みを形成する第3の工程と、前記レジスト膜の開口部内に露出した前記第1の導電体膜の上に第2の導電体膜を形成する第4の工程と、前記レジスト膜を除去する第5の工程と、前記第1の導電体膜をパターニングして、前記第2の導電体膜により覆われたランドを形成する第6の工程と、前記樹脂膜側から前記ランドに到達する貫通孔を形成する第7の工程と、前記貫通孔を介して前記ランドの前記絶縁板側の面に、前記貫通孔の前記ランド側の開口径よりも大きなサイズの凹部を形成する第8の工程と、前記貫通孔内に導電体を充填してコンタクトビアを形成する第9の工程と、前記樹脂膜を除去する第10の工程と、前記第1の工程から前記第10の工程までの工程を実施した後の複数の前記絶縁板を重ね合わせ、加熱しながら加圧して各絶縁板を一体化する積層工程とを有することを特徴とする多層配線基板の製造方法が提供される。
本発明によれば、厚さ方向の両端部がそれぞれ貫通孔の径よりも大きく、貫通孔の外側に膨出した形状のコンタクトビアを容易に形成することができる。これにより、上述したように、引張応力やせん断応力に対する強度が従来に比べて高く、従来に比べてより一層信頼性が高い多層配線基板を製造することができる。
以下、本発明の実施形態について、添付の図面を参照して説明する。
図3,図4は、本発明の実施形態に係る多層配線基板の製造方法を工程順に示す断面図である。まず、図3(a)に示すように、絶縁板として、例えばサイズが340mm×510mm、厚さが0.06mmのプリプレグ(ガラス繊維に樹脂を含浸した未硬化状態のシート)31を用意する。そして、このプリプレグ31の一方の面(図3(a)では下側)に、厚さが18μmの電解銅箔32を張り付けて片面銅張り板とする。また、プリプレグ31の他方の面(図3(a)では上側)に厚さが20μmのPET(ポリエチレンフタレート)フィルム33を張り付ける。
次に、図3(b)に示すように、銅箔32の上(図3(b)では下側)にドライフィルム(感光性レジストフィルム)34をラミネートする。その後、所定のパターンが設けられた露光マスク(図示せず)を介してドライフィルム34を露光した後、現像処理してドライフィルム34に所望の形状の開口部34aを形成する。この開口部34aのサイズは、後述する工程でプリプレグ31に形成する貫通孔31aの直径(上部開口径)よりも大きいことが必要である。
次に、図3(c)に示すように、ドライフィルム34をエッチングマスクとして銅箔32をソフトエッチングし、窪み32aを形成する。このとき、エッチング液には、例えば希硫酸と過酸化水素との混合液や過硫酸アンモニウムを使用すればよい。窪み32aの深さは、銅箔32の厚さの1/2以下とする。
次に、図3(d)に示すように、ドライフィルム34の開口部34aの内側に露出した銅箔32の上に例えばSn−Ag−Cuはんだ(低融点金属)をめっきして、窪み32aを埋めるはんだ層35を形成する。なお、はんだ層35の直径は、後述する貫通孔31aの直径(上部開口径)の1.2倍以上とすることが好ましい。本実施形態においては、後述するように貫通孔31aの上部開口径は60μmであるので、はんだ層35の直径は72μmとする。
次に、図3(e)に示すように、ドライフィルム34を剥離する。その後、プリプレグ31の一方の面側(銅箔32側)に再度ドライフィルム(図示せず)をラミネートする。そして、所定のパターンが設けられた露光マスク(図示せず)を介してドライフィルムを露光する。その後、現像処理して、ドライフィルムに所定のパターンの開口部を形成する。このドライフィルムとはんだ層35とをエッチングマスクとして銅箔32をエッチングし、図3(f)に示すように、はんだ層35に覆われたランド36を形成するとともに、所定のパターンの配線(図示せず)と、位置合わせマーク(図示せず)とを形成する。位置合わせマークは、後述する積層工程で各プリプレグ31を位置合わせするときの目印として使用する。ランド36を形成した後、ドライフィルムを除去する。
次に、炭酸ガスレーザを用いて、図4(a)に示すように、PETフィルム33側からプリプレグ31を貫通しランド36に到達する貫通孔(ビアホール)31aを形成する。貫通孔31aの直径は例えば10〜200μmとする。本実施形態のように炭酸ガスレーザにより貫通孔31aを形成すると、図4(a)に示すように、貫通孔31aの下部の直径(下部開口径)が上部の直径(上部開口径)よりも小さくなる。本実施形態において、貫通孔31aの上部の直径(上部開口径)は60μm、下部の直径(下部開口径)は40μmとする。
その後、図4(b)に示すように、PETフィルム33側からランド36の裏面(プリプレグ31側の面)をソフトエッチングして、凹部36aを形成する。このとき、凹部36aの直径は、貫通孔31aの直径(下部開口径)よりも大きくすることが必要である。例えば、凹部36aの直径は、貫通孔31aの直径(下部開口径)の1.2倍以上とする。本実施形態においては、上述したように貫通孔31aの下部開口径が40μmであるので、凹部36aの直径は48μmとする。また、凹部36aの深さは銅箔32(ランド36)の厚さの1/2以下とし、凹部36aとはんだ層35とが直接連絡しないようにすることが重要である。
次に、図4(c)に示すように、印刷法により、貫通孔31a内に低融点金属を主成分とする導電ペースト(例えば、Sn−Ag−Cu系はんだペースト)を充填し、コンタクトビア37とする。その後、図4(d)に示すように、PETフィルム33を剥離する。
このようにして、はんだ層35、ランド36、コンタクトビア37及び配線を有するプリプレグ31を複数形成した後、図4(e)に示すように、それらのプリプレグ31を、コンタクトビア37に対応する部分が開口された接着フィルム38を挟んで重ね合わせる。接着フィルム38としては、例えば厚さが30μmのBステージのエポキシ樹脂シートを用いることができる。この接着フィルム38の開口部の直径は例えば120μmであり、炭酸ガスレーザによって形成することができる。
複数のプリプレグ31を重ね合わせるときには、各プリプレグ31に形成した位置合わせマークを用い、認識積層装置を用いて各プリプレグ31の位置合わせを行う。そして、120℃の温度で各プリプレグ31を仮接合した後、真空プレス機を用いて240℃に加熱しながら加圧して本接合する。この真空プレス機を用いた積層工程において、図4(f)に示すように、はんだ層35は溶融してコンタクトビア37と一体化し、コンタクトビア37は厚さ方向の両端部が貫通孔31aの外側に膨出したリベット形状となる。また、コンタクトビア37とランド36とが拡散接合し、コンタクトビア37とランド36との間の抵抗値が低く且つ安定する。
次に、このプリプレグの積層体の両面にソルダーレジスト膜(図示せず)を成膜した後、フォトリソグラフィ法によりソルダーレジスト膜をパターニングして、プリプレグ積層体の表面に設けられた電極を露出させる。その後、電極の上に例えばNi−Pを3μm、Auを0.1μmの厚さに順次に無電解めっきして、表面電極(図示せず)を形成する。このようにして、本実施形態の多層配線基板30が完成する。
なお、この多層配線基板30を実際に使用するときには、多層配線基板30を例えば所定のパッケージサイズに切断し、その上に例えば厚さが0.3mmの半導体チップ(LSIチップ)をはんだ接合する。そして、半導体チップと多層配線基板30との間を絶縁樹脂で封止し、スティフナ(補強板)とヒートシンクとを取り付ける。このようにして、半導体装置が完成する。
以下、本実施形態の効果について説明する。
図5(a)は、従来の多層配線基板の断面を示す模式図である。この図5(a)において、41は絶縁性薄板、42はランド、43はコンタクトビアを示している。温度変化や反りなどにより基板に厚さ方向の引張応力や厚さ方向に直交する方向のせん断応力が印加されると、貫通孔(ビアホール)の上端及び下端の部分(図5(a)中、破線円で示す部分)に応力が集中する。従来の多層配線基板では、貫通孔の上端部及び下端部にランド42とコンタクトビア43との異種金属接合面が存在しているので、引張応力やせん断応力が印加されると、ランド42とコンタクトビア43との異種金属接合面で剥れが発生し、クラックや断線不良の原因となる。
図5(b)は、本実施形態の多層配線基板の断面を示す模式図である。この図5(b)において、51は絶縁性薄板(プリプレグ)、52はランド、53はコンタクトビアを示している。この図5(b)に示すように、本実施形態の多層配線基板ではコンタクトビア53の上部及び下部がドーム状であり且つ貫通孔の外側に膨出しているので、応力が集中する貫通孔(ビアホール)の上端及び下端の部分(図中破線円で示す部分)には異種金属接合が存在しない。このため、本実施形態の多層配線基板は、厚さ方向の引張応力や厚さ方向に直交する方向のせん断応力によるクラックや断線不良の発生が回避される。これにより、多層配線基板の信頼性が従来に比べて著しく向上する。
図6は、ビア断面の応力分布をFEM(有限要素法)によるシミュレーションにより解析した結果を示す図である。なお、図6において、61a,61bは基板(樹脂)内のビアコンタクトを示し、62a,62b,62cはランドを示している。これらのビアコンタクト61a,61b及びランド62a,62b,62cは銅(Cu)により形成されているものとしている。
この図6に示すように、コンタクトビアとランドとの界面のランド部に印加される応力は、ビアホールの径をほぼ反映している。このことから、応力集中箇所はビアホールとランドとの界面であるため,従来ではビアコンタクト材料とランド材料の接合界面に応力が集中してしまう。この界面は、異種材料間で化合物層や合金層を形成するため、硬くて脆い層を形成している。この部分に繰返し応力が印加されると、界面にクラックが伝搬してしまう場合がある。これに対し、本発明では、応力が集中する部分にビアコンタクトとランドとの界面が存在しない。このため、本発明では、従来に比べてクラックが発生しにくい構造となる。
本実施形態では、前述したように、貫通孔(ビアホール)の上部の直径(上部開口径)が60μm、下部の直径(下部開口径)が40μmとしている。この場合、従来の多層配線基板(図5(a)参照)では、コンタクトビア43と上側のランド42との接合面積は約2827μm2、コンタクトビア43と下側のランド42との接合面積は約1257μm2となる。一方、本実施形態(図5(b)参照)では、コンタクトビア53の上側の膨出部の直径は72μm、下側の膨出部の直径は48μmであるので、コンタクトビア53と上側のランド52との接合面積は4072μm2よりも大きく、コンタクトビア53と下側のランド52との接合面積は1810μm2よりも大きくなる。即ち、本実施形態のコンタクトビア53とランド52との接合強度は、従来の多層配線基板の1.44倍以上となる。
なお、上記実施形態では、コンタクトビアをSn−Ag−Cuを主成分とするはんだにより形成しているが、コンタクトビアの材料はこれに限定されるものでないことは勿論である。しかし、コンタクトビアとランド(銅箔)とを拡散接合させることを考慮すると、コンタクトビアは、Sn(スズ)を主成分とし、Bi(ビスマス)、Pb(鉛)、Zn(亜鉛)、Ag(銀)、Cu(銅)及びIn(インジウム)のうちの少なくとも1種の金属元素を含む低融点金属(融点が積層工程で印加される温度よりも低い金属)により形成することが好ましい。
以下、本発明の諸態様を、付記としてまとめて記載する。
(付記1)厚さ方向に積層された複数の絶縁板と、
前記複数の絶縁板にそれぞれ個別に形成され、前記絶縁板を厚さ方向に貫通する貫通孔と、
前記貫通孔内に充填された導電体により構成され、厚さ方向の両端部がそれぞれ前記貫通孔の径よりも大きく、前記貫通孔の外側に膨出した形状のコンタクトビアと、
厚さ方向に重なる前記コンタクトビア間に配置され、前記コンタクトビア間を電気的に接続するランドと
を有することを特徴とする多層配線基板。
(付記2)前記コンタクトビアと前記ランドとが拡散接合していることを特徴とする付記1に記載の多層配線基板。
(付記3)前記コンタクトビアを構成する導電体の融点が、前記ランドを構成する導電体の融点よりも低いことを特徴とする付記1に記載の多層配線基板。
(付記4)前記コンタクトビアの両端の直径が、前記貫通孔の端部における直径の1.2倍以上であることを特徴とする付記1に記載の多層配線基板。
(付記5)絶縁板の第1の面に第1の導電体膜を形成し、第2の面に樹脂膜を形成する第1の工程と、
前記第1の導電体膜の上に所定の形状の開口部が設けられたレジスト膜を形成する第2の工程と、
前記レジスト膜の開口部を介して前記第1の導電体膜に窪みを形成する第3の工程と、
前記レジスト膜の開口部内に露出した前記第1の導電体膜の上に第2の導電体膜を形成する第4の工程と、
前記レジスト膜を除去する第5の工程と、
前記第1の導電体膜をパターニングして、前記第2の導電体膜により覆われたランドを形成する第6の工程と、
前記樹脂膜側から前記ランドに到達する貫通孔を形成する第7の工程と、
前記貫通孔を介して前記ランドの前記絶縁板側の面に、前記貫通孔の前記ランド側の開口径よりも大きなサイズの凹部を形成する第8の工程と、
前記貫通孔内に導電体を充填してコンタクトビアを形成する第9の工程と、
前記樹脂膜を除去する第10の工程と、
前記第1の工程から前記第10の工程までの工程を実施した後の複数の前記絶縁板を重ね合わせ、加熱しながら加圧して各絶縁板を一体化する積層工程と
を有することを特徴とする多層配線基板の製造方法。
(付記6)前記第2の導電体膜を構成する導電体と前記コンタクトビアを構成する導電体が同じであることを特徴とする付記5に記載の多層配線基板の製造方法。
(付記7)前記コンタクトビアを構成する導電体の融点が、前記積層工程で印加される温度よりも低いことを特徴とする付記5に記載の多層配線基板の製造方法。
(付記8)前記コンタクトビアを構成する導電体が、Snを主成分とし、Bi、Pb、Zn、Ag、Cu及びInのうちの少なくとも1種の金属元素を含むことを特徴とする付記7に記載の多層配線基板の製造方法。
(付記9)前記窪みの直径が前記貫通孔の前記窪み側の開口径の1.2倍以上であり、前記凹部の直径が前記貫通孔の前記凹部側の開口径の1.2倍以上であることを特徴とする付記5に記載の多層配線基板の製造方法。
(付記10)前記窪みの深さ及び前記凹部の深さが、いずれも前記第1の導電体膜の厚さの1/2以下であることを特徴とする付記5に記載の多層配線基板の製造方法。
図1は、従来の多層配線基板の製造方法の一例を示す模式図である。 図2は、従来の多層配線基板の製造方法の他の例を示す模式図である。 図3(a)〜(f)は、本発明の実施形態に係る多層配線基板の製造方法を示す断面図(その1)である。 図4(a)〜(f)は、本発明の実施形態に係る多層配線基板の製造方法を示す断面図(その2)である。 図5(a)は従来の多層配線基板の断面を示す模式図、図5(b)は実施形態の多層配線基板の断面を示す模式図である。 図6は、ビア断面の応力分布をFEM(有限要素法)によるシミュレーションにより解析した結果を示す図である。
符号の説明
10,20,30…多層配線基板、
11,16,21,41…絶縁性薄板、
12,17,22,37,43,53…コンタクトビア、
13,23,36,42,52…ランド、
31,51…プリプレグ、
31a…貫通孔、
32…銅箔、
32a…窪み、
33…PETフィルム、
34…ドライフィルム、
35…はんだ層、
36a…凹部、
38…接着フィルム。

Claims (5)

  1. 厚さ方向に積層された複数の絶縁板と、
    前記複数の絶縁板にそれぞれ個別に形成され、前記絶縁板を厚さ方向に貫通する貫通孔と、
    前記貫通孔内に充填された導電体により構成され、厚さ方向の両端部がそれぞれ前記貫通孔の径よりも大きく、前記貫通孔の外側に膨出した形状のコンタクトビアと、
    厚さ方向に重なる前記コンタクトビア間に配置され、前記コンタクトビア間を電気的に接続するランドと
    を有することを特徴とする多層配線基板。
  2. 前記コンタクトビアを構成する導電体の融点が、前記ランドを構成する導電体の融点よりも低いことを特徴とする請求項1に記載の多層配線基板。
  3. 絶縁板の第1の面に第1の導電体膜を形成し、第2の面に樹脂膜を形成する第1の工程と、
    前記第1の導電体膜の上に所定の形状の開口部が設けられたレジスト膜を形成する第2の工程と、
    前記レジスト膜の開口部を介して前記第1の導電体膜に窪みを形成する第3の工程と、
    前記レジスト膜の開口部内に露出した前記第1の導電体膜の上に第2の導電体膜を形成する第4の工程と、
    前記レジスト膜を除去する第5の工程と、
    前記第1の導電体膜をパターニングして、前記第2の導電体膜により覆われたランドを形成する第6の工程と、
    前記樹脂膜側から前記ランドに到達する貫通孔を形成する第7の工程と、
    前記貫通孔を介して前記ランドの前記絶縁板側の面に、前記貫通孔の前記ランド側の開口径よりも大きなサイズの凹部を形成する第8の工程と、
    前記貫通孔内に導電体を充填してコンタクトビアを形成する第9の工程と、
    前記樹脂膜を除去する第10の工程と、
    前記第1の工程から前記第10の工程までの工程を実施した後の複数の前記絶縁板を重ね合わせ、加熱しながら加圧して各絶縁板を一体化する積層工程と
    を有することを特徴とする多層配線基板の製造方法。
  4. 前記第2の導電膜を構成する導電体と前記コンタクトビアを構成する導電体が同じであることを特徴とする請求項3に記載の多層配線基板の製造方法。
  5. 前記コンタクトビアを構成する導電体の融点が、前記積層工程で印加される温度よりも低いことを特徴とする請求項3に記載の多層配線基板の製造方法。
JP2006067935A 2006-03-13 2006-03-13 多層配線基板及びその製造方法 Expired - Fee Related JP5095952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067935A JP5095952B2 (ja) 2006-03-13 2006-03-13 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067935A JP5095952B2 (ja) 2006-03-13 2006-03-13 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007250581A true JP2007250581A (ja) 2007-09-27
JP5095952B2 JP5095952B2 (ja) 2012-12-12

Family

ID=38594595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067935A Expired - Fee Related JP5095952B2 (ja) 2006-03-13 2006-03-13 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5095952B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206424A (ja) * 2008-02-29 2009-09-10 Hitachi Aic Inc 貼り合わせ基板の製造方法
JP2011108858A (ja) * 2009-11-18 2011-06-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2013073990A (ja) * 2011-09-27 2013-04-22 Fujikura Ltd 多層プリント配線基板及びその製造方法
JP2017220612A (ja) * 2016-06-09 2017-12-14 株式会社デンソー 多層基板の製造方法
JP2019080034A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340025A (ja) * 1995-06-12 1996-12-24 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP2000216514A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003008225A (ja) * 2001-06-26 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004055897A (ja) * 2002-07-22 2004-02-19 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340025A (ja) * 1995-06-12 1996-12-24 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP2000216514A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003008225A (ja) * 2001-06-26 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004055897A (ja) * 2002-07-22 2004-02-19 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206424A (ja) * 2008-02-29 2009-09-10 Hitachi Aic Inc 貼り合わせ基板の製造方法
JP2011108858A (ja) * 2009-11-18 2011-06-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2013073990A (ja) * 2011-09-27 2013-04-22 Fujikura Ltd 多層プリント配線基板及びその製造方法
CN109315070A (zh) * 2016-06-09 2019-02-05 株式会社电装 多层基板的制造方法
WO2017212934A1 (ja) * 2016-06-09 2017-12-14 株式会社デンソー 多層基板の製造方法
KR20190005191A (ko) * 2016-06-09 2019-01-15 가부시키가이샤 덴소 다층 기판의 제조 방법
JP2017220612A (ja) * 2016-06-09 2017-12-14 株式会社デンソー 多層基板の製造方法
KR102141681B1 (ko) * 2016-06-09 2020-08-05 가부시키가이샤 덴소 다층 기판의 제조 방법
CN109315070B (zh) * 2016-06-09 2021-06-08 株式会社村田制作所 多层基板的制造方法
CN113316329A (zh) * 2016-06-09 2021-08-27 株式会社村田制作所 多层基板的制造方法
US11160174B2 (en) 2016-06-09 2021-10-26 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer substrate
US11856712B2 (en) 2016-06-09 2023-12-26 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer substrate
JP2019080034A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
JP7188836B2 (ja) 2017-10-20 2022-12-13 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板

Also Published As

Publication number Publication date
JP5095952B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
EP1009204B1 (en) Multilayer printed wiring board and method for manufacturing the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
TWI448223B (zh) 多層電路板及其製作方法
JPH1174651A (ja) プリント配線板及びその製造方法
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2001111189A (ja) 配線回路基板とその製造方法
JP2000101248A (ja) 多数個取り多層プリント配線板
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP2010050351A (ja) 配線基板の製造方法
JPH10190232A (ja) 多層配線基板及びその製造方法
JP2001274554A (ja) プリント配線基板、及びその製造方法
JP2007165680A (ja) 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2014204088A (ja) 多層配線基板およびその製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JP2006049536A (ja) 多層回路基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2016219452A (ja) 多層基板及び多層基板の製造方法
JP2005191090A (ja) 配線基板の製造方法および配線基板素材
JP4503698B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees