JP2017220612A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2017220612A JP2017220612A JP2016115435A JP2016115435A JP2017220612A JP 2017220612 A JP2017220612 A JP 2017220612A JP 2016115435 A JP2016115435 A JP 2016115435A JP 2016115435 A JP2016115435 A JP 2016115435A JP 2017220612 A JP2017220612 A JP 2017220612A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- layer
- metal
- particles
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 239000002245 particle Substances 0.000 claims description 25
- 239000002923 metal particle Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000003825 pressing Methods 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 90
- 229920005989 resin Polymers 0.000 description 32
- 239000011347 resin Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 239000011888 foil Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002335 surface treatment layer Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】ビアと導体パターンの接続強度が低い多層基板を減らすことができる多層基板の製造方法を提供する。【解決手段】片面に導体パターン１８が形成された絶縁基材１２を用意する。このとき、導体パターン１８は、Ｃｕ元素で構成されている。また、導体パターン１８の絶縁基材１２側の表面にはＮｉ層１６が形成されている。その後、絶縁基材１２に対して導体パターン１８を底２０ａとするビアホール２０を形成する。このとき、底２０ａとなる範囲に位置するＮｉ層１６を除去する。その後、ビアホール２０の内部に導電ペースト２２を充填する。その後、絶縁基材１２を複数枚積層して積層体を形成する。その後、積層体を加圧しながら加熱する。これにより、複数枚の絶縁基材１２が一体化されるとともに、ビアが形成される。このとき、導体パターンとビアとの間に、Ｃｕ元素と導電ペースト２２中の金属元素とを含む拡散層が形成される。【選択図】図１
Description
本発明は、多層基板の製造方法に関するものである。
従来の多層基板の製造方法として、特許文献１に記載のものがある。この製造方法では、まず、片面に導体パターンが形成された絶縁基材を用意する。その後、絶縁基材に対して導体パターンを底とするビアホールを形成する。その後、ビアホールの内部にビア形成材料を充填する。その後、絶縁基材を複数枚積層して積層体を形成する。その後、積層体を加圧しながら加熱する。これにより、複数枚の絶縁基材が一体化される。さらに、ビアが形成されることで、ビアと導体パターンとが電気的に接続される。
この製造方法では、Ｃｕ元素で構成された導体パターンが形成される。ビア形成材料として、Ａｇ粒子とＳｎ粒子とを含む導電ペーストが用いられる。ビア形成材料が加熱されることで、Ａｇ元素とＳｎ元素とを含む合金で構成されたビアが形成される。ビア形成材料が加熱されるとき、ビア形成材料中のＳｎ元素と導体パターン中のＣｕ元素とが相互に拡散した拡散層が、導体パターンとビアとの間に形成される。特許文献１の製造方法は、この拡散層を介して、導体パターンとビアとを接合することを図ったものである。
また、多層基板の製造に用いられる一般的な導体箔の絶縁基材側の表面には、表面処理層としてのＮｉ層が形成されている。ここで、多層基板の最表面に位置する導体パターンと部品との半田付け時に、半田が導体パターンの側面から導体パターンの絶縁基材との接合面側に回り込むと、導体パターン中のＣｕ元素が半田に拡散する。これにより、導体パターンが絶縁基材からはがれてしまう。Ｎｉ層は、このＣｕ元素の拡散を抑制する拡散バリア層として機能する。
本発明者は、実際に、上記した従来の多層基板の製造方法によって複数の多層基板を製造した。このとき、片面に導体パターンが形成された絶縁基材として、導体パターンがＣｕ元素で構成され、導体パターンの絶縁基材側の表面にＮｉ層を有する絶縁基材を用いた。この結果、製造された複数の多層基板の一部は、製造後に実施した耐久試験において、ビアと導体パターンの間にクラックが入りやすいことが、本発明者によって見出された。
そこで、本発明者は、多層基板の元素分析を行った。この結果、耐久試験でクラックが発生した多層基板では、導体パターンとビアとの間に拡散層が形成されていないか、形成されていても狭い範囲にしか形成されておらず、拡散層の形成が不十分であった。この多層基板では、導体パターンとビアとの間において、導体パターンの表面にＮｉ層が残っていた。一方、耐久試験でクラックが発生しなかった多層基板では、導体パターンとビアとの間に拡散層が十分に形成されていた。さらに、導体パターンとビアとの間において、導体パターンの表面にＮｉ層が存在していなかった。この結果、Ｎｉ層が拡散層の形成を阻害していたことが、本発明者によって見出された。
なお、上記した課題は、Ｎｉ層に限られず、Ｎｉ層と同様に拡散層の形成を阻害する表面金属層が導体パターンの絶縁基材側の表面に形成されている場合においても、同様に生じると考えられる。
本発明は上記点に鑑みて、ビアと導体パターンの接続強度が低い多層基板を減らすことができる多層基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明である多層基板の製造方法は、
一面（１２ａ）とその反対側の他面（１２ｂ）とを有し、一面と他面のうち一面のみに導体パターン（１８）が形成された絶縁基材（１２）を用意することと、
絶縁基材を用意した後、絶縁基材に対して、他面側に開口を有するとともに導体パターンを底とするビアホール（２０）を形成することと、
ビアホールを形成した後、ビアホールの内部に、複数の金属粒子を含むビア形成材料（２２）を充填することと、
ビア形成材料を充填した後、絶縁基材を複数枚積層して積層体（２４）を形成することと、
積層体を形成した後、積層体を加圧しながら加熱することで、複数枚の絶縁基材を一体化させるとともに、複数の金属粒子を焼結させてビア（２６）を形成することとを備え、
絶縁基材を用意することにおいては、導体パターンはＣｕ元素で少なくとも構成され、かつ、導体パターンの絶縁基材側の表面に、Ｃｕ元素およびビア形成材料を構成する金属元素と比較して活性化エネルギーが高い金属元素で少なくとも構成された表面金属層（１６）を有する絶縁基材を用意し、
さらに、ビアホールを形成するときを含み、ビアホールを形成するときからビア形成材料を充填するときよりも前までの期間内に、導体パターンのうち底となる範囲に位置する表面金属層を除去することを備え、
積層体を加圧しながら加熱することにおいては、ビアを形成することに加えて、導体パターンとビアとの間に、Ｃｕ元素とビア形成材料を構成する金属元素とを含む拡散層（２８）を形成する。
一面（１２ａ）とその反対側の他面（１２ｂ）とを有し、一面と他面のうち一面のみに導体パターン（１８）が形成された絶縁基材（１２）を用意することと、
絶縁基材を用意した後、絶縁基材に対して、他面側に開口を有するとともに導体パターンを底とするビアホール（２０）を形成することと、
ビアホールを形成した後、ビアホールの内部に、複数の金属粒子を含むビア形成材料（２２）を充填することと、
ビア形成材料を充填した後、絶縁基材を複数枚積層して積層体（２４）を形成することと、
積層体を形成した後、積層体を加圧しながら加熱することで、複数枚の絶縁基材を一体化させるとともに、複数の金属粒子を焼結させてビア（２６）を形成することとを備え、
絶縁基材を用意することにおいては、導体パターンはＣｕ元素で少なくとも構成され、かつ、導体パターンの絶縁基材側の表面に、Ｃｕ元素およびビア形成材料を構成する金属元素と比較して活性化エネルギーが高い金属元素で少なくとも構成された表面金属層（１６）を有する絶縁基材を用意し、
さらに、ビアホールを形成するときを含み、ビアホールを形成するときからビア形成材料を充填するときよりも前までの期間内に、導体パターンのうち底となる範囲に位置する表面金属層を除去することを備え、
積層体を加圧しながら加熱することにおいては、ビアを形成することに加えて、導体パターンとビアとの間に、Ｃｕ元素とビア形成材料を構成する金属元素とを含む拡散層（２８）を形成する。
この製造方法では、ビア形成材料を充填する前に、ビアホールの底に位置する表面金属層を除去する。これにより、導体パターンとビアの間に、拡散層を十分に形成することができる。よって、ビアと導体パターンの接続強度が低い多層基板を減らすことができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
図１、２を用いて、本実施形態の多層基板の製造方法について説明する。
図１、２を用いて、本実施形態の多層基板の製造方法について説明する。
まず、図１（ａ）に示すように、片面導体フィルム１０を用意する工程を行う。片面導体フィルム１０は、一面１２ａとその反対側の他面１２ｂとを有する樹脂フィルム１２と、一面１２ａと他面１２ｂのうち一面１２ａのみに接着された導体箔１４とを有する。樹脂フィルム１２は、フィルム状の絶縁基材である。樹脂フィルム１２は、熱可塑性樹脂で構成されている。導体箔１４は、Ｃｕ元素の純金属で構成されている。
導体箔１４は、樹脂フィルム１２側の表面である樹脂面１４ａに、Ｎｉ層１６などの表面処理層が形成されている。なお、図１、２では、表面処理層としてＮｉ層１６のみを図示している。樹脂面１４ａは、樹脂フィルム１２との接着性を高めるために、粗化処理がされている。このため、樹脂面１４ａは、粗化面、Ｍａｔｔｅ面、Ｍ面などとも呼ばれる。
Ｎｉ層１６は、Ｎｉ元素で構成された金属層である。本実施形態では、Ｎｉ層１６が導体パターンの絶縁基材側の表面に形成された表面金属層に相当する。Ｎｉ元素は、導体箔１４を構成するＣｕ元素と、後述する導電ペースト２２を構成するＳｎ元素との両方の金属元素と比較して活性化エネルギーが高い金属元素である。活性化エネルギーは、反応の出発物質の基底状態から遷移状態に励起するのに必要なエネルギーである。活性化エネルギーは、アレニウス・パラメータとも呼ばれる。活性化エネルギーが高いことを、活性化障壁と表現することもある。このため、Ｎｉ層１６は、図示しない半田への導体箔１４中のＣｕ元素の拡散を抑制するための拡散バリア層として機能する。このＮｉ層１６によって、多層基板の最表面に位置する導体パターンと部品とを接続する際に用いられる半田が、導体箔１４の側面から樹脂面１４ａ側に回り込むことが抑制される。Ｎｉ層１６は、メッキ処理により形成されたメッキ層である。Ｎｉ層１６は、Ｎｉ元素を全体の９９質量％含み、Ｎｉ元素以外の不純物を全体の１質量％含んでいる。
続いて、図１（ｂ）に示すように、導体パターン１８を形成する工程を行う。この工程では、フォトリソグラフィおよびエッチングにより、導体箔１４をパターニングする。これにより、電気回路を構成するための所望の平面形状を有する導体パターン１８が形成される。
続いて、図１（ｃ）に示すように、ビアホール２０を形成する工程を行う。この工程では、樹脂フィルム１２の他面１２ｂにレーザを照射する。このとき用いるレーザとしては、炭酸ガスレーザが挙げられる。また、このときでは、ビアホール２０が他面１２ｂから導体パターン１８に到達し、かつ、Ｎｉ層１６が除去されるように、レーザの出力や照射時間を設定する。これにより、他面１２ｂ側に開口を有するとともに導体パターン１８を底とするビアホール２０が形成される。さらに、導体パターン１８のうちビアホール２０の底となる範囲に位置するＮｉ層１６が除去される。すなわち、導体パターン１８のうちビアホール２０の内部空間２１に対向する範囲に存在していたＮｉ層１６が除去される。なお、この範囲内のすべてのＮｉ層１６が除去されることが好ましいが、すべてのＮｉ層１６が除去されなくてもよい。後述する拡散層２８の形成を阻害しない程度であれば、Ｎｉ元素で構成されたＮｉ金属部が残っていてもよい。
続いて、図１（ｄ）に示すように、ビアホール２０の内部に導電ペースト２２を充填する工程を行う。導電ペースト２２は、後述するビア２６を形成するためのビア形成材料である。導電ペースト２２は、複数の金属粒子が溶媒と混合されてペースト状となったものである。導電ペースト２３は、さらに、バインダが混合されている。バインダとしては、ポリイミド粒子、ガラス粉末、エポキシ樹脂粉末、ポリエステル樹脂などが挙げられる。
本実施形態では、導電ペースト２２は、複数の金属粒子としての複数のＡｇ粒子と複数のＳｎ粒子とを含んでいる。また、導電ペースト２２は、後述する拡散層２８が形成されても、後述するビア２６を構成する合金が所望の組成となるように、Ａｇ成分とＳｎ成分の組成比が設定されている。すなわち、導電ペースト２２は、所望の合金組成を有するビア２６のみを形成する場合と比較して、導電ペースト２２の全体に対するＳｎ成分の割合を大きくしている。これにより、拡散層２８が形成されても、所望の合金組成を有するビア２６を形成できる。ビア２６の合金組成が変化することによるビア２６の強度低下を回避できる。
また、この工程後において、導電ペースト２２と導体パターン１８との間に、Ｎｉ層１６は存在しない。または、導電ペースト２２と導体パターン１８との間に、Ｎｉ元素で構成されたＮｉ金属部が部分的に存在する。換言すると、導電ペースト２２と導体パターン１８との間に、Ｎｉ元素は層状に存在しない。
続いて、図２（ａ）に示すように、樹脂フィルム１２を複数枚積層して積層体２４を形成する工程を行う。積層される複数枚の樹脂フィルム１２のそれぞれは、ビアホール２０に導電ペースト２２が充填されている。
本実施形態では、複数枚の樹脂フィルム１２のそれぞれに形成されたビアホール２０は、積層方向に一列に並んで配置されている。また、複数枚の樹脂フィルム１２のうち一番上に積層される樹脂フィルム１２は、他の樹脂フィルム１２と反対の向きで積層されている。このため、上から１番目と２番目の樹脂フィルム１２同士では、導電ペースト２２同士が接触している。
続いて、図２（ｂ）に示すように、積層体２４を加圧しながら加熱する工程を行う。この工程の加熱温度は、例えば、２３２〜３５０℃とされる。
これにより、樹脂フィルム１２と樹脂フィルム１２とが一体化される。Ａｇ粒子とＳｎ粒子とが焼結してビア２６が形成される。より詳細には、Ｓｎ粒子が溶融してＡｇ粒子と合金化する。合金化した粒子が焼結してビア２６が形成される。したがって、ビア２６は、Ｓｎ元素とＡｇ元素の合金で構成される。積層体２４のうち上から２番目以降の樹脂フィルム１２では、樹脂フィルム１２と導体パターン１８とが一体化される。導体パターン１８とビア２６とが一体化される。積層体２４のうち上から１番目と２番目の樹脂フィルム１２に形成されたビア２６同士が一体化される。
さらに、１枚の樹脂フィルム１２において、ビアホール２０に形成されたビア２６と、このビアホール２０の底２０ａとなる導体パターン１８との間に、Ｃｕ元素とＳｎ元素とを含む拡散層２８が形成される。この拡散層２８は、導体パターン１８を構成するＣｕ元素と、導電ペースト２２中の金属粒子を構成するＳｎ元素とが、相互に拡散することによって形成される。なお、導体箔１４の樹脂面１４ａとは反対側の表面である光沢面には、Ｎｉ層が形成されていない。このため、図示していないが導体パターン１８の光沢面とビア２６との間にも、拡散層２８が形成される。また、この工程での加熱温度は、ビア２６を構成する合金が形成され、拡散層２８が形成されれば、上記した温度よりも低くてもよい。
このようにして、表面に導体パターン１８が形成された複数枚の樹脂フィルム１２が積層され、積層方向に並ぶ導体パターン１８同士が樹脂フィルム１２中に形成されたビア２６を介して接続された構造を有する多層基板が製造される。
ここで、本実施形態の多層基板の製造方法と、比較例１の多層基板の製造方法とを比較する。比較例１は、図３（ａ）に示すように、ビアホール２０を形成する工程で、Ｎｉ層１６を除去しない点が、本実施形態と異なる。比較例１のその他の工程は、第１実施形態と同じである。
このため、比較例１では、図３（ｂ）に示すように、導電ペースト２２を充填したときに、導電ペースト２２と導体パターン１８との間に、ビアホール２０の内部以外に位置するＮｉ層１６と同じ厚さのＮｉ層１６が存在する。さらに、図３（ｃ）に示すように、積層体２４を加圧しながら加熱する工程後において、拡散層２８が形成されない場合が生じる。これは、導電ペースト２２と導体パターン１８との間に位置するＮｉ層１６によって、Ｃｕ元素とＳｎ元素の拡散が阻害されたためである。
これに対して、本実施形態では、ビアホール２０を形成する工程で、Ｎｉ層１６を除去している。このため、積層体２４を加圧しながら加熱する工程において、Ｃｕ元素とＳｎ元素が拡散することができる。これにより、拡散層２８が形成される。この拡散層２８を介して、導体パターン１８とビア２６とが接続された構造となる。すなわち、導体パターン１８とビア２６とが拡散接合された構造となる。
よって、本実施形態によれば、比較例１と比較して、ビア２６と導体パターン１８の接続強度を向上させることができる。換言すると、本実施形態の製造方法を用いて複数の多層基板を製造することで、Ｎｉ層１６を除去しない場合と比較して、製造された複数の多層基板において、ビア２６と導体パターン１８の接続強度が低いものを減らすことができる。
また、本実施形態では、ビアホール２０を形成する工程で、レーザ照射によってビアホール２０を形成する。このため、ビアホール２０の底２０ａは、内部空間２１側を凹面とする球面となる。これにより、底２０ａが平坦面である場合と比較して、拡散層２８の面積が大きくなる。このため、ビア２６と導体パターン１８の接続強度をより向上させることができる。
（第２実施形態）
第１実施形態では、ビアホール２０を形成する工程において、Ｎｉ層１６を除去していた。これに対して、本実施形態では、ビアホール２０を形成する工程と、Ｎｉ層１６を除去する工程とを別々に行う。
第１実施形態では、ビアホール２０を形成する工程において、Ｎｉ層１６を除去していた。これに対して、本実施形態では、ビアホール２０を形成する工程と、Ｎｉ層１６を除去する工程とを別々に行う。
具体的には、図１（ｂ）に示す導体パターン１８を形成する工程の後に、図４（ａ）に示すように、炭酸ガスレーザを照射してビアホール２０を形成する。このとき、ビアホール２０の底２０ａには、Ｎｉ層１６が存在する。換言すると、導体パターン１８とＮｉ層１６とがビアホール２０の底２０ａとなる。
その後、図４（ｂ）に示すように、ビアホール２０の内部に、微細な除去加工が可能なエキシマレーザを照射する。これにより、導体パターン１８のうちビアホール２０の底２０ａとなる範囲に位置するＮｉ層１６を除去する。
その後、第１実施形態と同様に、導電ペースト２２を充填する工程を行う。
このように、本実施形態では、ビアホール２０を形成する工程の後であって、導電ペースト２２を充填する工程の前に、Ｎｉ層１６を除去する工程を行う。これによっても、第１実施形態と同様の効果が得られる。
（他の実施形態）
（１）上記した各実施形態では、導体パターン１８は、Ｃｕ元素の純金属で構成されていたが、これに限定されない。導体パターン１８は、Ｃｕ元素で少なくとも構成されていればよい。
（１）上記した各実施形態では、導体パターン１８は、Ｃｕ元素の純金属で構成されていたが、これに限定されない。導体パターン１８は、Ｃｕ元素で少なくとも構成されていればよい。
（２）上記した各実施形態では、導電ペースト２２に含まれる複数の金属粒子として、複数のＡｇ粒子と複数のＳｎ粒子とを用いたが、他の金属粒子を用いてもよい。
例えば、複数の金属粒子として、複数のＡｇ粒子を用いてもよい。この場合、Ａｇ元素の純金属で構成された金属からなるビア２６が形成される。拡散層２８として、導体パターン１８を構成するＣｕ元素と複数の金属粒子を構成するＡｇ元素とを含む層が形成される。
また、例えば、複数の金属粒子として、Ｃｕ粒子とＳｎ粒子とを用いてもよい。この場合、Ｃｕ元素とＳｎ元素とを含む合金で構成されたビア２６が形成される。拡散層２８として、導体パターン１８を構成するＣｕ元素と複数の金属粒子を構成するＣｕ元素およびＳｎ元素とを含む層が形成される。
（３）上記した各実施形態では、Ｎｉ層１６は、Ｎｉ元素を全体の９９質量％含んでいた。しかし、Ｎｉ層１６におけるＮｉ元素の含有率は、これに限定されない。
（４）上記した各実施形態では、表面金属層として、Ｎｉ層１６が形成されていたが、他の表面金属層が形成されていてもよい。
表面金属層は、導体パターン１８を構成するＣｕ元素およびビア形成材料を構成する金属元素と比較して活性化エネルギーが高い金属元素で少なくとも構成された層であればよい。ビア形成材料を構成する金属元素がＳｎ、Ａｇのいずれであっても、この活性化エネルギーが高い金属元素としては、Ｎｉの他にＣｏ、Ｐ、Ｗ、Ｍｏが挙げられる。表面金属層は、単一の金属元素からなる純金属で構成されていてもよく、複数の金属元素からなる合金で構成されていてもよい。したがって、表面金属層は、Ｎｉ、Ｃｏ、Ｐ、ＷおよびＭｏから選ばれる１種以上の金属元素で構成された層であればよい。
（５）上記した各実施形態では、樹脂フィルム１２は熱可塑性樹脂で構成されていた。しかし、樹脂フィルム１２は、熱硬化性樹脂等の他の可撓性を有する樹脂で構成されていてもよい。さらに、樹脂フィルム１２は、可撓性を有する樹脂以外の他の絶縁材料で構成されていてもよい。
（６）本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能であり、様々な変形例や均等範囲内の変形をも包含する。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の材質、形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の材質、形状、位置関係等に限定される場合等を除き、その材質、形状、位置関係等に限定されるものではない。
（まとめ）
上記各実施形態の一部または全部で示された第１の観点によれば、多層基板の製造方法は、ビア形成材料を充填するときよりも前までの期間内に、導体パターンのうち底となる範囲に位置する表面金属層を除去することを備える。積層体を加圧しながら加熱することにおいては、ビアを形成することに加えて、導体パターンとビアとの間に、Ｃｕ元素とビア形成材料を構成する金属元素とを含む拡散層を形成する。
上記各実施形態の一部または全部で示された第１の観点によれば、多層基板の製造方法は、ビア形成材料を充填するときよりも前までの期間内に、導体パターンのうち底となる範囲に位置する表面金属層を除去することを備える。積層体を加圧しながら加熱することにおいては、ビアを形成することに加えて、導体パターンとビアとの間に、Ｃｕ元素とビア形成材料を構成する金属元素とを含む拡散層を形成する。
また、第２の観点によれば、ビア形成材料を充填することにおいては、複数の金属粒子として、複数のＡｇ粒子と複数のＳｎ粒子とを用いる。積層体を加圧しながら加熱することにおいては、拡散層として、Ｃｕ元素とＳｎ元素とを含む層を形成する。第１の観点においては、例えば、この構成を採用することができる。
また、第３の観点によれば、ビア形成材料を充填することにおいては、複数の金属粒子として、複数のＡｇ粒子を用いる。積層体を加圧しながら加熱することにおいては、拡散層として、Ｃｕ元素とＡｇ元素とを含む層を形成する。第１の観点においては、例えば、この構成を採用することができる。
また、第４の観点によれば、ビア形成材料を充填することにおいては、複数の金属粒子として、複数のＣｕ粒子と複数のＳｎ粒子を用いる。積層体を加圧しながら加熱することにおいては、拡散層として、Ｃｕ元素とＳｎ元素とを含む層を形成する。第１の観点においては、例えば、この構成を採用することができる。
また、第５の観点によれば、絶縁基材を用意することにおいては、表面金属層として、Ｎｉ、Ｃｏ、Ｐ、ＷおよびＭｏから選ばれる１種以上の金属元素で構成された層を用いる。第２−第４の観点においては、例えば、この構成を採用することができる。
１２ 絶縁基材
１６ Ｎｉ層
１８ 導体パターン
２０ ビアホール
２２ 導電ペースト
２４ 積層体
２６ ビア
２８ 拡散層
１６ Ｎｉ層
１８ 導体パターン
２０ ビアホール
２２ 導電ペースト
２４ 積層体
２６ ビア
２８ 拡散層
Claims (5)
- 多層基板の製造方法であって、
一面（１２ａ）とその反対側の他面（１２ｂ）とを有し、前記一面と前記他面のうち前記一面のみに導体パターン（１８）が形成された絶縁基材（１２）を用意することと、
前記絶縁基材を用意した後、前記絶縁基材に対して、前記他面側に開口を有するとともに前記導体パターンを底とするビアホール（２０）を形成することと、
前記ビアホールを形成した後、前記ビアホールの内部に、複数の金属粒子を含むビア形成材料（２２）を充填することと、
前記ビア形成材料を充填した後、前記絶縁基材を複数枚積層して積層体（２４）を形成することと、
積層体を形成した後、前記積層体を加圧しながら加熱することで、複数枚の前記絶縁基材を一体化させるとともに、前記複数の金属粒子を焼結させてビア（２６）を形成することとを備え、
前記絶縁基材を用意することにおいては、前記導体パターンはＣｕ元素で少なくとも構成され、かつ、前記導体パターンの前記絶縁基材側の表面に、Ｃｕ元素および前記ビア形成材料を構成する金属元素と比較して活性化エネルギーが高い金属元素で少なくとも構成された表面金属層（１６）を有する前記絶縁基材を用意し、
さらに、前記ビアホールを形成するときを含み、前記ビアホールを形成するときから前記ビア形成材料を充填するときよりも前までの期間内に、前記導体パターンのうち前記底となる範囲に位置する前記表面金属層を除去することを備え、
前記積層体を加圧しながら加熱することにおいては、前記ビアを形成することに加えて、前記導体パターンと前記ビアとの間に、Ｃｕ元素と前記ビア形成材料を構成する金属元素とを含む拡散層（２８）を形成する多層基板の製造方法。 - 前記ビア形成材料を充填することにおいては、前記複数の金属粒子として、複数のＡｇ粒子と複数のＳｎ粒子とを用い、
前記積層体を加圧しながら加熱することにおいては、前記拡散層として、Ｃｕ元素とＳｎ元素とを含む層を形成する請求項１に記載の多層基板の製造方法。 - 前記ビア形成材料を充填することにおいては、前記複数の金属粒子として、複数のＡｇ粒子を用い、
前記積層体を加圧しながら加熱することにおいては、前記拡散層として、Ｃｕ元素とＡｇ元素とを含む層を形成する請求項１に記載の多層基板の製造方法。 - 前記ビア形成材料を充填することにおいては、前記複数の金属粒子として、複数のＣｕ粒子と複数のＳｎ粒子を用い、
前記積層体を加圧しながら加熱することにおいては、前記拡散層として、Ｃｕ元素とＳｎ元素とを含む層を形成する請求項１に記載の多層基板の製造方法。 - 前記絶縁基材を用意することにおいては、前記表面金属層として、Ｎｉ、Ｃｏ、Ｐ、ＷおよびＭｏから選ばれる１種以上の金属元素で構成された層を用いる請求項２ないし４のいずれか１つに記載の多層基板の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115435A JP6623941B2 (ja) | 2016-06-09 | 2016-06-09 | 多層基板の製造方法 |
| CN202110506152.9A CN113382564A (zh) | 2016-06-09 | 2017-05-25 | 多层基板的制造方法 |
| CN201780035204.0A CN109315070B (zh) | 2016-06-09 | 2017-05-25 | 多层基板的制造方法 |
| KR1020187035121A KR102141681B1 (ko) | 2016-06-09 | 2017-05-25 | 다층 기판의 제조 방법 |
| CN202110505232.2A CN113316329A (zh) | 2016-06-09 | 2017-05-25 | 多层基板的制造方法 |
| PCT/JP2017/019527 WO2017212934A1 (ja) | 2016-06-09 | 2017-05-25 | 多層基板の製造方法 |
| US16/307,973 US11160174B2 (en) | 2016-06-09 | 2017-05-25 | Method of manufacturing multilayer substrate |
| DE112017002883.3T DE112017002883T5 (de) | 2016-06-09 | 2017-05-25 | Verfahren zum Herstellen eines Mehrschichtsubstrats |
| TW106118886A TWI656820B (zh) | 2016-06-09 | 2017-06-07 | 多層基板的製造方法 |
| US17/480,185 US11856712B2 (en) | 2016-06-09 | 2021-09-21 | Method of manufacturing multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115435A JP6623941B2 (ja) | 2016-06-09 | 2016-06-09 | 多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017220612A true JP2017220612A (ja) | 2017-12-14 |
| JP6623941B2 JP6623941B2 (ja) | 2019-12-25 |
Family
ID=60577840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016115435A Active JP6623941B2 (ja) | 2016-06-09 | 2016-06-09 | 多層基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11160174B2 (ja) |
| JP (1) | JP6623941B2 (ja) |
| KR (1) | KR102141681B1 (ja) |
| CN (3) | CN113316329A (ja) |
| DE (1) | DE112017002883T5 (ja) |
| TW (1) | TWI656820B (ja) |
| WO (1) | WO2017212934A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019097894A1 (ja) | 2017-11-16 | 2019-05-23 | 株式会社Ihi | 燃料供給制御装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6623941B2 (ja) * | 2016-06-09 | 2019-12-25 | 株式会社デンソー | 多層基板の製造方法 |
| JP7259942B2 (ja) * | 2019-03-29 | 2023-04-18 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086894A (ja) * | 1983-10-19 | 1985-05-16 | 古河サーキットフォイル株式会社 | 印刷回路用銅箔とその製造方法 |
| JP2001168481A (ja) * | 1999-12-08 | 2001-06-22 | Ibiden Co Ltd | 銅張積層板およびプリント配線板用回路基板とその製造方法 |
| JP2001226795A (ja) * | 1999-12-10 | 2001-08-21 | Nippon Denkai Kk | 粗化処理銅箔及びその製造方法 |
| JP2007250581A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
| WO2008143099A1 (ja) * | 2007-05-17 | 2008-11-27 | Fujikura Ltd. | 積層配線基板及びその製造方法 |
| WO2010103941A1 (ja) * | 2009-03-09 | 2010-09-16 | 株式会社村田製作所 | フレキシブル基板 |
| JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1116074A (en) * | 1912-10-14 | 1914-11-03 | Edward Paul Jones | Combined tent, hammock, and sleeping-bag. |
| US6497806B1 (en) | 2000-04-25 | 2002-12-24 | Nippon Denkai, Ltd. | Method of producing a roughening-treated copper foil |
| JP3407737B2 (ja) | 2000-12-14 | 2003-05-19 | 株式会社デンソー | 多層基板の製造方法およびその製造方法によって形成される多層基板 |
| JP3473601B2 (ja) | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| JP3782753B2 (ja) * | 2001-04-25 | 2006-06-07 | 松下電器産業株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2003060348A (ja) | 2001-06-07 | 2003-02-28 | Denso Corp | プリント基板 |
| JP4802402B2 (ja) | 2001-06-25 | 2011-10-26 | 凸版印刷株式会社 | 高密度多層ビルドアップ配線板及びその製造方法 |
| JP2003023250A (ja) | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
| US6742247B2 (en) * | 2002-03-14 | 2004-06-01 | General Dynamics Advanced Information Systems, Inc. | Process for manufacturing laminated high layer count printed circuit boards |
| JP2004127970A (ja) * | 2002-09-30 | 2004-04-22 | Denso Corp | 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法 |
| JP2004335505A (ja) * | 2003-04-30 | 2004-11-25 | Ibiden Co Ltd | 多層プリント配線板 |
| JP4228234B2 (ja) * | 2004-07-08 | 2009-02-25 | 株式会社フジクラ | フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部 |
| JP4787195B2 (ja) * | 2007-03-26 | 2011-10-05 | 三菱樹脂株式会社 | ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板 |
| US20090071707A1 (en) * | 2007-08-15 | 2009-03-19 | Tessera, Inc. | Multilayer substrate with interconnection vias and method of manufacturing the same |
| JP5288168B2 (ja) | 2008-09-26 | 2013-09-11 | 日立化成株式会社 | 多層プリント配線板及びその製造方法 |
| EP2475235B1 (en) * | 2009-11-10 | 2019-08-21 | Murata Manufacturing Co., Ltd. | Multilayer board and manufacturing method thereof |
| JP6350758B2 (ja) * | 2015-08-10 | 2018-07-04 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
| JP6541530B2 (ja) * | 2015-09-24 | 2019-07-10 | 三ツ星ベルト株式会社 | ビア充填基板並びにその製造方法及び前駆体 |
| JP6623941B2 (ja) * | 2016-06-09 | 2019-12-25 | 株式会社デンソー | 多層基板の製造方法 |
-
2016
- 2016-06-09 JP JP2016115435A patent/JP6623941B2/ja active Active
-
2017
- 2017-05-25 WO PCT/JP2017/019527 patent/WO2017212934A1/ja active Application Filing
- 2017-05-25 CN CN202110505232.2A patent/CN113316329A/zh active Pending
- 2017-05-25 DE DE112017002883.3T patent/DE112017002883T5/de active Pending
- 2017-05-25 US US16/307,973 patent/US11160174B2/en active Active
- 2017-05-25 CN CN202110506152.9A patent/CN113382564A/zh active Pending
- 2017-05-25 KR KR1020187035121A patent/KR102141681B1/ko active IP Right Grant
- 2017-05-25 CN CN201780035204.0A patent/CN109315070B/zh active Active
- 2017-06-07 TW TW106118886A patent/TWI656820B/zh active
-
2021
- 2021-09-21 US US17/480,185 patent/US11856712B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086894A (ja) * | 1983-10-19 | 1985-05-16 | 古河サーキットフォイル株式会社 | 印刷回路用銅箔とその製造方法 |
| JP2001168481A (ja) * | 1999-12-08 | 2001-06-22 | Ibiden Co Ltd | 銅張積層板およびプリント配線板用回路基板とその製造方法 |
| JP2001226795A (ja) * | 1999-12-10 | 2001-08-21 | Nippon Denkai Kk | 粗化処理銅箔及びその製造方法 |
| JP2007250581A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
| WO2008143099A1 (ja) * | 2007-05-17 | 2008-11-27 | Fujikura Ltd. | 積層配線基板及びその製造方法 |
| WO2010103941A1 (ja) * | 2009-03-09 | 2010-09-16 | 株式会社村田製作所 | フレキシブル基板 |
| JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019097894A1 (ja) | 2017-11-16 | 2019-05-23 | 株式会社Ihi | 燃料供給制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113316329A (zh) | 2021-08-27 |
| KR20190005191A (ko) | 2019-01-15 |
| WO2017212934A1 (ja) | 2017-12-14 |
| JP6623941B2 (ja) | 2019-12-25 |
| US11160174B2 (en) | 2021-10-26 |
| US11856712B2 (en) | 2023-12-26 |
| TW201811140A (zh) | 2018-03-16 |
| TWI656820B (zh) | 2019-04-11 |
| US20190261517A1 (en) | 2019-08-22 |
| CN109315070A (zh) | 2019-02-05 |
| CN109315070B (zh) | 2021-06-08 |
| DE112017002883T5 (de) | 2019-02-14 |
| CN113382564A (zh) | 2021-09-10 |
| KR102141681B1 (ko) | 2020-08-05 |
| US20220007519A1 (en) | 2022-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5022392B2 (ja) | ペーストバンプを用いた印刷回路基板の製造方法 | |
| JP5181702B2 (ja) | 配線基板の製造方法 | |
| US11856712B2 (en) | Method of manufacturing multilayer substrate | |
| JP6501423B2 (ja) | インダクタの製造方法及びインダクタ | |
| JPWO2010103941A1 (ja) | フレキシブル基板 | |
| JP5555368B1 (ja) | 配線基板の製造方法 | |
| US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
| JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP5223361B2 (ja) | 配線基板の製造方法 | |
| JP2007150313A (ja) | ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 | |
| JP2010123829A (ja) | プリント配線板とその製造方法 | |
| TW201547337A (zh) | 印刷電路板及其製造方法 | |
| KR102052767B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
| JP2008010616A (ja) | 部品内蔵配線板 | |
| JP2003347738A (ja) | 多層配線基板及びその製造方法 | |
| JP2005251949A (ja) | 配線基板及びその製造方法 | |
| JP5556984B2 (ja) | 多層配線基板およびその製造方法 | |
| JP5633256B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2006210533A (ja) | 多層プリント基板及びその製造方法 | |
| JP2009054773A (ja) | 多層配線板及びその製造方法 | |
| JP2017073516A (ja) | 片面回路基板の製造方法及びそれを用いてなる多層回路基板の製造方法 | |
| JP2008103482A (ja) | 電極パターンの形成方法、積層電子部品の製造方法及び積層電子部品 | |
| JP2008198859A (ja) | 多層回路基板の製造方法およびそれによって製造される多層回路基板 | |
| JP2015177174A (ja) | 配線基板および配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6623941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |