JP5181702B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5181702B2
JP5181702B2 JP2008025913A JP2008025913A JP5181702B2 JP 5181702 B2 JP5181702 B2 JP 5181702B2 JP 2008025913 A JP2008025913 A JP 2008025913A JP 2008025913 A JP2008025913 A JP 2008025913A JP 5181702 B2 JP5181702 B2 JP 5181702B2
Authority
JP
Japan
Prior art keywords
resin layer
via hole
land
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008025913A
Other languages
English (en)
Other versions
JP2009188146A (ja
Inventor
俊介 千阪
伸明 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008025913A priority Critical patent/JP5181702B2/ja
Publication of JP2009188146A publication Critical patent/JP2009188146A/ja
Application granted granted Critical
Publication of JP5181702B2 publication Critical patent/JP5181702B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法に関するものである。ここで言う配線基板とは、少なくとも1層の樹脂層を有し、その底面に配線パターンを有し、この配線パターンを底面とするビアを備えた基板を意味する。配線基板は、樹脂層を少なくとも一層有しておればよく、樹脂層が複数層積層された多層基板でもよいし、樹脂層中に回路部品が埋設された部品内蔵基板でもよい。また、樹脂層をセラミック基板に対して積層した複合基板でもよい。なお、以下の説明においてビアとはビアホールに導電部が形成されることにより導通性を帯びた状態を意味するものとする。
近年、部品の高密度実装化に伴い、複数の配線パターンを多層に形成した多層配線基板が用いられている。このような多層配線基板の配線パターンの微細化も進んでおり、樹脂層に形成されたビアとビア底面の配線パターンとの接続信頼性が課題となっている。
図8は一般的なビアホールの形成方法を示す。図8において、基材40上には配線パターン(ランド41,42)が銅箔やめっきなどによって形成され、基材40上に樹脂層43が形成されている。一方のランド41には回路部品44が実装されており、この回路部品44は樹脂層43の中に埋設されている。他方のランド42と対応する樹脂層43の部位にビアホール45が形成されている。ビアホール45に導通性を持たせるため、ビアホール45の中に導電性ペースト46を充填し、硬化させる。その後、樹脂層43の上面に配線パターン(図示せず)を形成することで、樹脂層43の上面と下面との導通を図っている。
上述のようにビアホール45はランド42を底面として持つ有底の穴であり、このような有底のビアホール45をレーザー加工により形成した場合、ビアホール45の形状がテーパ状となる。その理由は、表面が平滑なランド42にレーザーが照射されると、レーザーがほぼ正反射に近い状態で反射してビアホール45の内壁を切削するため、反射方向に向かって末広がり状のテーパとなるからである。テーパ状のビアホール45の場合、開口部の口径D1に比べて底部の口径D2が小さくなるため、ビアホール底部での接続不良を防止するためには開口部の口径D1を大きくする必要がある。その結果、ビア間ピッチを狭ピッチ化できず、配線基板の小型化、配線パターンのファイン化の妨げになるという課題がある。特に、回路部品44を内蔵した配線基板の場合、樹脂層43の厚みが厚くなるため、ビアホール45のアスペクト比が高くなり、ビアホール底面の口径D2を十分に確保するには、開口部の口径D1をさらに拡大する必要がある。
このような課題を解決するため、特許文献1には、樹脂層に形成されたビアホールを下端の口径が広い形状とすることによって、ビアとビアランドとの接触面積を大きくし、接続信頼性を向上させた配線基板の製造方法が開示されている。図9に特許文献1に示された配線基板の構造を示す。配線層50上に互いに樹脂成分の異なる第1の樹脂層51と第2の樹脂層52とをこの順に積層し、第1の樹脂層51および第2の樹脂層52に配線層50を底面とするビアホール53を形成する。その後、デスミア液等の処理液によって第1の樹脂層51のビアホール53に露出する側面を選択的に溶解させることにより、ビアホール53の底部に拡径部53aを形成した後、ビアホール53内に導電材料54を充填している。
しかしながら、特許文献1の場合、処理液により第1の樹脂層51を溶解させる際、溶解する第1の樹脂層51の領域に限界がないため、処理液の濃度、処理時間、温度などによって溶解度合いが異なり、拡径部53aの内径にばらつきが発生したり、拡径部53aの内径が必要以上に拡大する恐れがあった。特に、配線の微細化に伴って配線層50の幅寸法が小さくなる傾向にあるため、拡径部53aの口径が必要以上に拡大すると、導電材料54が配線層50からはみ出るといった不具合が発生する可能性がある。そのため、処理液による第1の樹脂層51の溶解条件を厳密に管理する必要があり、製造コストを上昇させる懸念があった。また、第1の樹脂層51と第2の樹脂層52とが成分の異なる材料よりなるため、処理液に対する溶解性だけでなく、第2の樹脂層52との密着性をも考慮して第1の樹脂層51の材料を選択しなければならず、選択の自由度も低いという問題があった。
特開2006−253189号公報
そこで、本発明の目的は、ビアとビアランドとの接続信頼性を向上させるとともに、ビアホールの拡径部を簡単に形成できる配線基板の製造方法を提供することにある。
本発明に係る配線基板の製造方法は、基材上に、乱反射加工が施されたビアランドを含む配線パターンを形成する工程と、前記基材上に樹脂層を形成する工程と、前記樹脂層にレーザーを照射することにより前記ビアランドに至るビアホールを形成すると同時に、前記ビアランドでレーザーを前記ビアホールの内壁に向かって乱反射させることにより、前記ビアホールの底部を拡径させる工程と、前記ビアホールに導電部を形成し、当該導電部を前記ビアランドと導通させる工程と、を備え、前記ビアランドは前記樹脂層に向かって凸形状を有していることを特徴とするものである。
ここで、本発明にかかる配線基板の製造方法について説明する。まず基材上にビアランドを含む配線パターンを形成する。基材としては、プリント配線板のような樹脂基板であってもよいし、セラミック基板であってもよく、さらには金属板又は樹脂フィルムのようなキャリアであってもよい。配線パターンの形成方法も基材の種類に応じて任意に選択できる。キャリアの場合には、配線パターンをキャリアに貼設された金属箔とし、キャリアに樹脂層を圧着硬化させた後、キャリアを剥離すればよい。この場合には、樹脂層(硬化後)の表面に金属箔よりなる配線パターンが形成される。
ビアランドには、後述するレーザーを乱反射させるための乱反射加工が施されている。このような乱反射加工としては、例えばビアランドを樹脂層に向かって凸形状としてもよい。その場合には、レーザーがビアホールの底部周辺に向かって反射しやすくなり、拡径しやすくなる。さらに、ビアランドを球面状とすれば、さらに乱反射の方向が分散され、拡径部の偏りを無くすことができるとともに、乱反射によって切削されたビアホール底部の口径が緩やかに変化するため、導電ペーストの充填性が向上する。乱反射加工として、ビアランドを凸形状とする場合だけでなく、ビアランドの表面に微小な凹凸を形成してもよい。例えばビアランドを導電性ペーストを焼成した焼結金属で構成した場合には、焼結に伴って導電ペースト内の樹脂成分が消失するため、ビアランドの表面に凹凸が形成される。このような凹凸は、レーザー光の波長より十分に大きいので、乱反射させることが可能である。
次に、基材上に樹脂層を形成する。樹脂層の形成方法としては、未硬化(例えばBステージ)の樹脂層を基材に加熱・加圧することにより、基板と接合し一体化させればよい。
次に、樹脂層にレーザーを照射することにより、ビアランドに至るビアホールを形成する。上述のようにビアランドには予め乱反射加工が施されているので、ビアホールを通過したレーザーがビアランドで乱反射し、反射レーザーがビアホールの内壁を種々の方向に切削する。そのため、ビアホールの底部が拡径される。ビアホールの底部の拡径部の大きさは、レーザーの出力又は照射時間によって調整できる。
レーザー加工後のスミアをデスミア液等によって除去した後、ビアホール内に導電部を形成し、導電部をビアランドと導通させる。ビアホールの底部は拡径されているため、ビア接続界面の接触面積を増やすことができ、ビアとビアランドとの接続信頼性を高めることができる。導電部の形成方法としては、例えば導電性ペーストをビアホールに充填し、硬化させてもよいし、ビアホールの内面に導電性めっきを施した後、ビアホールに樹脂材料を充填してもよい。この樹脂材料は絶縁性樹脂であってもよい。その後、樹脂層の上に配線パターンを形成することにより、その配線パターンとビアホールとを接続することができる。
樹脂層を形成する前に、基材上の配線パターンに回路部品を実装しておき、樹脂層を形成する工程において、基材上に未硬化の樹脂層を圧着することにより、樹脂層に回路部品を埋設してもよい。このような部品内蔵型の配線基板の場合、樹脂層の厚みが厚くなるので、ビアホールのアスペクト比も高くなり、ビアホールの底部口径が小さくなりやすい。このような場合に、本発明の手法を用いてビアホールの底部口径を拡大することにより、ビアとビアランドとの接続信頼性を高めることができる。
以上のように、本発明に係る配線基板の製造方法によれば、ビアランドでレーザーを乱反射させることによりビアホールの底部内径を拡張するようにしたので、ビア接続界面における導電部とビアランドとの接続信頼性を高めることができる。そのため、テーパ状のビアホールであっても、その開口部の口径を大きくする必要がなく、小型で高アスペクトなビアを高密度(狭ピッチ)で形成できる。
従来(特許文献1)では、第1の樹脂層を溶解させる処理液の濃度、処理時間、温度などによって溶解度合いが異なので、ビアホールの底部内径にばらつきが発生する懸念があり、処理液による第1の樹脂層の溶解条件を厳密に管理する必要があったが、本発明では、ビアホールを加工するレーザーによって拡径部も自動的に形成されるので、一般的なレーザー加工条件でビアホールの底部面積を拡大でき、厳密な管理を必要としない。さらに、特許文献1のように2種類の成分の異なる樹脂層を使用する必要もなく、低コストで製造できる。
以下に、本発明の好ましい実施の形態を、実施例を参照して説明する。
図1は本発明にかかる配線基板の第1実施例の構造を示す断面図である。本実施例の配線基板Aは、基材であるコア基板1と、回路部品7を内蔵した樹脂層10との2層構造となっている。
コア基板1の表面には配線パターンを構成する複数のランド2a,2bと配線2cとが形成され、実装用ランド2aの上に回路部品7が実装されている。この例では、回路部品7は実装用ランド2aにはんだ付けされた表面実装部品であるが、ランド2aにバンプを介してフェースダウン実装された集積回路素子のような多端子電子部品であってもよい。ランド2bはビアランドであり、後述するビアホール内に充填される導電材料12と接続されている。ビアランド2bの表面には、レーザーを乱反射させるための乱反射面2b1が形成されている。乱反射面2b1は、例えば微小な凹凸面で構成されている。コア基板1の裏面にも配線パターン3a,3bが形成されている。コア基板1の内層には電極4が設けられており、内層電極4と表裏の配線パターンとを接続するビア5が形成されている。表裏面の配線パターン2a〜2c、3a,3bはめっき法により形成された電極であってもよいし、銅箔をパターン形成したものでもよい。すなわち、コア基板1としてプリント配線板(ガラス布に熱硬化性樹脂を含浸させ、両面に銅箔を接合したもの)を使用してもよい。
コア基板1として例えばLTCC(低温焼結セラミック)よりなるセラミック多層基板1を用いた場合には、その表裏面の配線パターン2a〜2c、3a,3b及び内層電極4、ビア5として導電性ペーストを用い、これをセラミック多層基板1と一体焼成してなる焼結金属(厚膜電極)で構成することができる。このような焼結金属の場合、導電ペースト中の樹脂成分が消失することにより、ビアホール2bの表面には微小な凹凸2b1が形成される。そのため、格別な加工を施さなくてもレーザーを乱反射させることが可能になる。なお、ビアランド2bがめっき膜や銅箔で構成されている場合でも、その表面を粗面加工することにより、レーザーを乱反射させることができる。
ビアランド2bの表面に微小な凹凸面を形成する以外に、図2のようにビアランド2bの中央部に凸部2b2を形成してもよいし、図3のようにビアランド2bの表面に球面部又は曲面部2b3を形成してもよい。凸部2b2の形成方法としては、例えばコア基板1の上にめっきレジストを形成し、フォトリソ技術によってビアランド2bの上のめっきレジストに開口部を形成し、電解めっきによって開口部内に金属めっき層を成長させることにより、凸部2b2を形成することができる。凸部2b2や球面部2b3を形成すると、レーザーが散乱しやすくなるので、拡径部をより効果的に形成できる。その他、レーザーを乱反射できるものであれば、凸部の形状は限定されない。
コア基板1の上面には樹脂層10が形成され、回路部品7は樹脂層10の中に埋設されている。樹脂層10としては、エポキシ樹脂やフェノール樹脂などの熱硬化性樹脂、熱硬化性樹脂に無機フィラーを混合した混合物、あるいはガラス繊維や炭素繊維に熱硬化性樹脂を含浸した複合物などが用いられる。樹脂層10の形成方法としては、未硬化(例えばBステージ)の樹脂層をコア基板1に加圧・加熱することにより、硬化させ、コア基板1と接合一体化させることができる。
樹脂層10のビアランド2bと対応する位置には、表裏方向に貫通するビアホール11が形成されている。ビアホール11はレーザー加工により形成され、その入射側の口径が底部側(ビアランド側)の口径より大きなテーパ形状となるが、レーザーがビアランド2bの乱反射面2b1で乱反射することにより、ビアホール11の底部内壁が切削されるため、ビアホール11の底部には口径が拡大した拡径部11aが形成されている。この拡径部11aを含むビアホール11内には導電材料12が充填されている。そのため、導電材料12とビアランド2bとは電気的に接続されており、その接続面積がビアホール11のレーザー加工時における底部面積より大きい。導電材料12としては、導電性ペーストをビアホール11内に充填、硬化させたものを使用することができる。上述のようにビアホール11をレーザー加工した場合、その底部口径は入射側の口径より小さくなり、例えばアスペクト比が5のビアホールの場合、その底部口径は入射側の口径の約60%になる。そのため、拡径部11aの口径は、接続信頼性を確保するため入射側の口径に対して80〜120%の大きさであることが好ましい。小型化および接続信頼性の観点から、90〜100%の範囲であることがさらに好ましい。
導電性ペースト12に代えて、図4に示すように、拡径部11aを含むビアホール11内面にめっき層12aを施し、その内部空間に樹脂材料12bを充填、硬化させてもよい。この場合の樹脂材料12bとしては、樹脂層10と同種材料を使用するのが望ましく、導電性あるいは絶縁性のいずれでもよい。
樹脂層10の表面には、配線パターン13a,13bが形成され、その内の配線パターン13aは導電材料12が充填されたビアホール11上に形成されている。配線パターン13a,13bは、例えば樹脂層10の表面全面に銅めっきを施し、この銅めっき層をフォトリソ加工によりパターニングするなど公知の方法で形成される。配線パターン13a,13bを形成することにより、コア基板1上のビアランド2bと樹脂層10上の配線パターン13aとが電気的に接続される。なお、配線パターン13a,13b上に回路部品などを実装してもよいし、さらなる樹脂層を積層してもよい。
次に、前記構成よりなる配線基板Aの製造方法の一例を図5を参照して説明する。ここでは、子基板状態における配線基板Aの製造方法について説明するが、実際には集合基板状態で製造され、その後で子基板に分割される。なお、図5ではコア基板1の構造を簡略化して示してある。
図5の(a)に示すように、コア基板1を準備し、ビアランド2b上に乱反射面2b1を形成するとともに、実装用ランド2aに回路部品7を実装する。
次に、図5の(b)に示すように、コア基板1の上に部品高さより厚い未硬化状態の樹脂層10を重ねて圧着する。未硬化状態とは、半硬化(例えばBステージ)状態あるいはそれより柔らかい状態のことをいう。樹脂層10を圧着すると、軟化した樹脂が回路部品7とコア基板1との隙間に入り込み、回路部品7は樹脂層10の中に埋設される。なお、圧着の際に真空プレスを行うと、樹脂層10内部に気泡や空洞が生じるのを防止でき、樹脂の充填がより容易となる。樹脂層10の圧着と同時または圧着後に加熱を行うことで、樹脂層10が熱硬化し、コア基板1と樹脂層10とが接合一体化される。このときの温度は例えば150℃〜250℃程度、圧力は例えば0.5MPa〜4.0MPa程度がよい。
次に、図5の(c)に示すように、硬化した樹脂層10の上からビアランド2bに向かってレーザーを照射し、樹脂層10を貫通するビアホール11を形成する。レーザーとしては、例えば炭酸ガスレーザーを使用できる。上述のようにレーザーがビアランド2bの乱反射面2b1で乱反射するため、ビアホール11の底部に拡径部11aが形成される。なお、レーザーの強度や照射時間を調整することにより、拡径部11aの大きさを調整可能である。レーザー加工後、デスミア処理又はプラズマ処理により、レーザー加工に伴うスミアを除去する。
次に、図5の(d)に示すように、拡径部11aを含むビアホール11内に、スクリーン印刷により導電性ペースト12を充填し、例えば150〜200℃に加熱して硬化させる。このとき、ビアホール11の底部が拡径されているため、充填された導電性ペースト12とビアランド2bとの接触面積が増大し、接続信頼性が高くなる。また、乱反射面2b1の凹凸によって導電ペースト12との密着性が向上するので、ビアランド2bと導電ペースト12との接続信頼性がさらに向上する。硬化後、樹脂層10の上面に配線パターン13a,13bを形成することで、配線基板Aを完成する。
次の表は、ビア径とアスペクト比が異なるサンプルを作成し、ビアとビアランドとの接続信頼性(OPEN/SHORT)を検証したもので、◎は不良発生なし、△はPPM不良発生、×は接続不良多発を示す。表1はビアホール11の底部に拡径部11aを設けた場合(本発明)、表2はビアホール11の底部に拡径部11を設けない場合(従来)である。なお、表1において拡径部11aの口径はビアホール11の口径(レーザー入射側のビア口径)に対して80〜120%の大きさとした。
Figure 0005181702
Figure 0005181702
表1,2から明らかなように、アスペクト比が上がると、接続不良が発生するが、本発明のようにビアホール11の底部に拡径部11aを設けると、アスペクト比が2.0以下では不良が全く発生せず、4.0でも殆ど不良が発生していない。これに対し、ビアホール11の底部に拡径部11aを設けていない場合、アスペクト比が2.0以下でも不良が発生し、4.0以上では不良が多発している。この結果から、ビアホール11の底部に拡径部11aを設けることで、接続信頼性が向上したことがわかる。
本発明では、ビア形状の底面部のみを選択的に広げることにより、ビア接続界面の接触面積を増やすことができる。これにより、小型、高アスペクトなビアを高密度で形成可能となり、設計の自由度が増し、配線基板の小型、高密度化が可能になる。また、ビアランドに乱反射加工を施すだけであるから、従来のプロセスを大幅に変更することなく実施できる。
図6は本発明に係る配線基板の第2実施例を示す。第1実施例との対応部分には同一符号を付して重複説明を省略する。第2実施例の配線基板Bでは、コア基板1の下面に実装用ランド3cとビアランド3dとを含む配線パターンを設けるとともに、実装用ランド3cに別の回路部品25を実装してある。この例の回路部品25は集積回路素子のような多端子の電子部品であり、実装用ランド3cに対してバンプを介してフェースダウン実装されている。コア基板1の下面側には、別の樹脂層20が接合一体化されている。樹脂層20にはビアランド3dと対応する位置にテーパ状のビアホール21が形成され、このビアホール21の小径な底部、すなわちビアランド3d側の端部には拡径部21aが形成されている。ビアホール21の内部には導電性ペーストなどよりなる導電材料22が充填されており、ビアランド3dと導通している。樹脂層20の表面(下面)には別の配線パターン23a,23bが形成され、その内の配線パターン23aがビアホール21の内部に形成された導電材料22と接続されている。
配線基板Bの製造方法として、第1実施例と同様な構造の配線基板Aを作製した後、この配線基板Aの下面に回路部品25を実装し、未硬化の樹脂層20を圧着、硬化させてもよいが、コア基板1を間にしてその上下に未硬化の樹脂層10,20を配置し、一括して圧着、硬化させる方が好ましい。その場合、両方の樹脂層10,20を硬化させた後、レーザー加工によりビアホール11,21を加工することで、ビアランドでの乱反射によって拡径部11a,21aを形成できる。その後、ビアホール11,21内に導電性ペースト12,22を充填、硬化させ、樹脂層10,20の表面にそれぞれ配線パターンを形成すれば、配線基板Bが完成する。この方法であれば、樹脂層10,20の圧着・硬化、導電性ペースト12,22の硬化をそれぞれ同時に実施できるため、作業時間を短縮できると共に、配線基板B全体の撓みを抑制できる利点がある。
図7は本発明に係る配線基板の第3実施例を示す。第1実施例との対応部分には同一符号を付して重複説明を省略する。第3実施例の配線基板Cでは、樹脂層10の上にさらに樹脂層30が積層されている。樹脂層10の上面に形成された配線パターン13a〜13cのうち、配線パターン13aはビアランドであり、配線パターン13cは回路部品35が実装される実装用ランドである。樹脂層30にはビアランド13aと対応する位置にテーパ状のビアホール31が形成され、このビアホール31の小径な底部、すなわちビアランド13a側の端部には拡径部31aが形成されている。ビアホール31の内部には導電性ペーストなどよりなる導電材料32が充填されており、ビアランド13aと導通している。樹脂層30の表面(上面)には別の配線パターン33a,33bが形成され、その内の配線パターン33aがビアホール31の内部に形成された導電材料32と接続されている。
配線基板Cの製造方法としては、第1実施例と同様な構造の配線基板Aを作製し、この配線基板Aの上面のビアランド13aに乱反射面を形成しておく。実装用ランド13cに回路部品25を実装した後、未硬化の樹脂層30を圧着、硬化させる。その後、ビアホール31をレーザー加工し、レーザーをビアランド13aで乱反射させることで、拡径部31aを形成する。その後、ビアホール31内に導電性ペースト32を充填・硬化させ、樹脂層30の表面にそれぞれ配線パターン33a,33bを形成すれば、配線基板Cが完成する。この方法を繰り返すことにより、樹脂層をさらに多層化することもできる。
本発明は前記実施例に限定されるものではない。例えば、第1実施例〜第3実施例の製造方法を組み合わせて、異なる構造の配線基板を構成することもできる。また、第1〜第3の実施例ではコア基板1を使用したが、コア基板1を有しない配線基板を得ることもできる。その場合には、金属板又は樹脂板よりなるキャリア上に銅箔などによって配線パターンを形成し、実装用ランド上に回路部品を実装する。その後、キャリア上に未硬化の樹脂層を圧着、硬化させ、樹脂層にビアホールをレーザー加工し、拡径部を形成する。次に、ビアホール内に導電材料を充填、硬化させ、最後にキャリアを樹脂層から剥離すればよい。さらに、第1実施例1〜第3実施例を説明する図1〜図7においては、コア基板1に対してビアランド2bが凸となる形状が図示されているが、コア基板1にビアランド2bが埋設され、コア基板1とビアランド2bの表面が面一となっていても良い。少なくともコア基板1の表面からビアランド2bが露出し、その露出面に乱反射加工が施されていれば良い。
前記実施例では、樹脂層の中に回路部品を内蔵する例を示したが、必ずしも回路部品を内蔵する必要はない。また、樹脂層の硬化方法として、コア基板に対して圧着した際に完全硬化させる必要はなく、例えばコア基板に対して圧着した後では半硬化状態とし、導電材料を充填した後で完全硬化させてもよい。レーザー加工の段階において、それに適した状態に硬化させればよい。
本発明にかかる配線基板の第1実施例の断面図である。 ビアランドの乱反射部の他の例の部分断面図である。 ビアランドの乱反射部のさらに他の例の部分断面図である。 図1の配線基板のビア構造の他の例の部分断面図である。 図1の配線基板の製造工程を示す図である。 本発明にかかる配線基板の第2実施例の断面図である。 本発明にかかる配線基板の第3実施例の断面図である。 従来の配線基板の一例の構造を示す断面図である。 従来の配線基板の他の例の構造を示す断面図である。
符号の説明
A〜C 配線基板
1 コア基板
2a 実装用ランド
2b ビアランド
2b1 乱反射面
2b2 凸部
2b3 球面部
7 回路部品
10 樹脂層
11 ビアホール
11a 拡径部
12 導電性ペースト
13a ビアランド

Claims (5)

  1. 基材上に、乱反射加工が施されたビアランドを含む配線パターンを形成する工程と、
    前記基材上に樹脂層を形成する工程と、
    前記樹脂層にレーザーを照射することにより前記ビアランドに至るビアホールを形成すると同時に、前記ビアランドでレーザーを前記ビアホールの内壁に向かって乱反射させることにより、前記ビアホールの底部を拡径させる工程と、
    前記ビアホールに導電部を形成し、当該導電部を前記ビアランドと導通させる工程と、を備え、
    前記ビアランドは前記樹脂層に向かって凸形状を有していることを特徴とする配線基板の製造方法。
  2. 前記ビアランドは球面状であることを特徴とする請求項に記載の配線基板の製造方法。
  3. 前記導電部は、前記ビアホールおよび前記拡径部に導電材料を充填することにより形成されることを特徴とする請求項1又は2に記載の配線基板の製造方法。
  4. 前記導電部は、前記ビアホールおよび前記拡径部の表面に導電性めっきを施すことにより形成され、その後、前記ビアホール及び前記拡径部に樹脂材料が充填されることを特徴とする請求項1又は2に記載の配線基板の製造方法。
  5. 前記樹脂層を形成する工程の前に、前記基材上の配線パターンに回路部品を実装する工程を有し、
    前記樹脂層を形成する工程において、前記基材上に未硬化の樹脂層を圧着することにより、前記樹脂層に前記回路部品を埋設することを特徴とする請求項1乃至のいずれか1項に記載の配線基板の製造方法。
JP2008025913A 2008-02-06 2008-02-06 配線基板の製造方法 Expired - Fee Related JP5181702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025913A JP5181702B2 (ja) 2008-02-06 2008-02-06 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025913A JP5181702B2 (ja) 2008-02-06 2008-02-06 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009188146A JP2009188146A (ja) 2009-08-20
JP5181702B2 true JP5181702B2 (ja) 2013-04-10

Family

ID=41071112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025913A Expired - Fee Related JP5181702B2 (ja) 2008-02-06 2008-02-06 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5181702B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560834B2 (ja) * 2010-03-29 2014-07-30 住友ベークライト株式会社 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
JP5598054B2 (ja) * 2010-03-30 2014-10-01 株式会社村田製作所 フレキシブル基板及び該フレキシブル基板を備える回路モジュール
KR101156854B1 (ko) * 2010-05-03 2012-06-20 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
JP5933989B2 (ja) * 2012-02-28 2016-06-15 京セラ株式会社 部品内蔵基板
JP2013229421A (ja) * 2012-04-25 2013-11-07 Kyocer Slc Technologies Corp 配線基板
TWI618464B (zh) * 2012-11-09 2018-03-11 Furukawa Electric Co Ltd 增層多層基板之製造方法及增層多層基板
JP5789872B2 (ja) * 2012-11-14 2015-10-07 株式会社フジクラ 多層配線基板
JP2014116500A (ja) * 2012-12-11 2014-06-26 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2014138093A (ja) * 2013-01-17 2014-07-28 Ngk Spark Plug Co Ltd 配線基板
CN104854966A (zh) * 2012-12-11 2015-08-19 日本特殊陶业株式会社 布线基板及其制造方法
JP2016035969A (ja) * 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法
WO2017217126A1 (ja) 2016-06-17 2017-12-21 株式会社村田製作所 樹脂多層基板の製造方法
JP6796482B2 (ja) * 2016-12-27 2020-12-09 新光電気工業株式会社 配線基板、配線基板の製造方法
JP6717431B2 (ja) 2017-06-26 2020-07-01 株式会社村田製作所 多層配線基板、及び、多層配線基板の製造方法
KR102436225B1 (ko) * 2017-07-28 2022-08-25 삼성전기주식회사 인쇄회로기판
WO2020203724A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
CN113811080A (zh) * 2020-06-16 2021-12-17 深南电路股份有限公司 一种电路板及其制备方法
TWI807464B (zh) * 2020-11-06 2023-07-01 日商互應化學工業股份有限公司 印刷線路板及印刷線路板的製造方法
JP7140175B2 (ja) * 2020-11-18 2022-09-21 味の素株式会社 回路基板及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004266B1 (ja) * 1998-11-27 2000-01-31 京セラ株式会社 配線基板およびその製造方法
JP2005044914A (ja) * 2003-07-25 2005-02-17 Cmk Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
JP2009188146A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5181702B2 (ja) 配線基板の製造方法
JP4434315B2 (ja) 多層配線基板の製造方法
JP4287458B2 (ja) ペーストバンプを用いた印刷回路基板およびその製造方法
JP4291279B2 (ja) 可撓性多層回路基板
JP5100989B2 (ja) 部品内蔵配線板
JP5130661B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP5206878B2 (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
JP2008131036A (ja) 印刷回路基板及びその製造方法
JP5223361B2 (ja) 配線基板の製造方法
JP2007073866A (ja) 部品内蔵配線板
WO2004016054A1 (ja) 配線基板および配線基板の接続構造
JP2014072372A (ja) プリント配線板の製造方法及びプリント配線板
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP6623941B2 (ja) 多層基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP4748281B2 (ja) 配線基板の製造方法及び配線基板
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2013187458A (ja) 多層プリント配線基板の製造方法及び多層プリント配線基板
JP5556984B2 (ja) 多層配線基板およびその製造方法
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
JP2006147748A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5181702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees