CN104854966A - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN104854966A
CN104854966A CN201380064931.1A CN201380064931A CN104854966A CN 104854966 A CN104854966 A CN 104854966A CN 201380064931 A CN201380064931 A CN 201380064931A CN 104854966 A CN104854966 A CN 104854966A
Authority
CN
China
Prior art keywords
mentioned
hole
metal level
laser
terminal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380064931.1A
Other languages
English (en)
Inventor
前田真之介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012270434A external-priority patent/JP2014116500A/ja
Priority claimed from JP2013006194A external-priority patent/JP2014138093A/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN104854966A publication Critical patent/CN104854966A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种布线基板及其制造方法。布线基板包括绝缘基体、通孔、上表面侧连接盘导体、下表面侧连接盘导体以及通孔导体。绝缘基体在第1绝缘层与第2绝缘层之间包含玻璃纤维。通孔随着自上表面朝向绝缘基体的内部去而缩径并在玻璃纤维的位置处直径变为最小、并且随着自玻璃纤维朝向下表面去而扩径。上表面侧连接盘导体和下表面侧连接盘导体分别覆盖通孔的靠上表面侧的开口部和靠下表面侧的开口部。通孔导体形成在通孔内。通孔的靠上表面侧的开口部的直径大于靠下表面侧的开口部的直径，上表面侧连接盘导体的直径大于下表面侧连接盘导体的直径。

Description

布线基板及其制造方法
相关申请的相互参照
本国际申请基于2012年12月11日向日本特许厅申请的日本特许申请第2012－270434号和2013年1月17日向日本特许厅申请的日本特许申请第2013－6194号主张优先权，日本特许申请第2012－270434号的全部内容和日本特许申请第2013－6194号的全部内容引用到本国际申请中。
技术领域
本发明涉及形成有通孔的布线基板及其制造方法。
背景技术
公知有一种在支承基板的两表面形成通过交替层叠绝缘层和导体层而成的积层层的多层布线基板。在这样的多层布线基板中，形成贯通支承基板的通孔并且在通孔的内周面形成导体层，从而将形成于支承基板的上表面侧的积层层和形成于支承基板的下表面侧的积层层之间电连接。
而且，以往，公知有一种通过分别自基板的上表面侧和下表面侧照射激光，来形成锥形形状的顶部彼此相对的形状的通孔的技术(例如参照专利文献1)。采用该技术，即使在通孔的长径比较高的情况下，也能够在不使通孔的内部产生空隙的前提下在通孔内填充导体。
现有技术文献
专利文献
专利文献1：日本特开2003－46248号公报
发明内容
发明要解决的问题
但是，在上述专利文献1所述的技术中，由于分别在上表面侧和下表面侧照射激光，因此，可能导致因自上表面侧的激光照射而形成的上表面侧通孔与因自下表面侧的激光照射而形成的下表面侧通孔的位置偏移。
因此，考虑到上述的位置偏移，必须将覆盖上表面侧通孔的开口部的上表面侧连接盘和覆盖下表面侧通孔的开口部的下表面侧连接盘形成得较宽，存在妨碍了积层层内的布线的高密度化的问题。
在本发明的一个方面中，期望提供一种能够提高形成有通孔的布线基板的布线密度的技术和提供一种通过自基板一个表面照射激光来形成锥形形状的顶部彼此相对的形状的通孔的技术。
用于解决问题的方案
一个技术方案的本发明包括绝缘基体、通孔、上表面侧连接盘导体、下表面侧连接盘导体以及通孔导体。绝缘基体具有在第1绝缘层和第2绝缘层之间包含玻璃纤维的构造。将绝缘基体的两表面中的一个表面设为上表面并且将另一个表面设为下表面，通孔随着自上表面朝向绝缘基体的内部去而缩径，并在玻璃纤维的位置处直径变为最小，并且随着自玻璃纤维朝向下表面去而扩径。上表面侧连接盘导体以覆盖通孔的靠上表面侧的开口部的方式形成。下表面侧连接盘导体以覆盖通孔的靠下表面侧的开口部的方式形成。通孔导体形成在通孔内，用于将上表面侧连接盘导体和下表面侧连接盘导体电连接。通孔的靠上表面侧的开口部的直径大于通孔的靠下表面侧的开口部的直径，上表面侧连接盘导体的直径也大于下表面侧连接盘导体的直径。
在本技术方案的发明中，绝缘基体具有在第1绝缘层和第2绝缘层之间包含玻璃纤维的构造，因此，能够利用以下所示的方法在绝缘基体的内部形成通孔。
首先，制作具有将金属层和绝缘基体依次层叠而成的构造的层叠体。然后，通过自没有配置金属层的表面(以下称为激光照射面)的一侧向层叠体照射激光，从而在第2绝缘层内形成随着自激光照射面侧朝向绝缘基体的内部去而缩径的通孔。这是因为，从自激光照射面侧照射的激光中获得的热能随着自激光照射面侧朝向绝缘基体的内部去而减少。另外，在第1绝缘层和第2绝缘层中，第2绝缘层配置于激光照射面侧。
而且，由于在第1绝缘层和第2绝缘层之间包含玻璃纤维，因此，第1绝缘层和第2绝缘层之间的区域(以下称为玻璃纤维区域)相比于第1绝缘层和第2绝缘层难以因激光照射而发生熔化。因此，对于通过照射激光而形成在层叠体内的通孔沿着层叠体的层叠方向的通孔形成速度而言，玻璃纤维区域的通孔形成速度慢于第2绝缘层内的通孔形成速度。
因而，在因激光照射而形成于玻璃纤维区域内的通孔贯通玻璃纤维区域之前，贯通第2绝缘层的通孔形成为随着自激光照射面侧朝向绝缘基体的内部去而缩径的截头圆锥状。
然后，若激光贯通玻璃纤维区域，则来自激光照射面侧的激光经过第2绝缘层和玻璃纤维区域照射到第1绝缘层。由此，在第1绝缘层内形成自玻璃纤维区域侧朝向金属层侧的通孔，直到贯通第1绝缘层为止。
而且，若激光贯通第1绝缘层，则来自激光照射面侧的激光经过第2绝缘层和第1绝缘层照射到金属层。因此，照射到金属层的激光的热能经由金属层而传导至第1绝缘层。由此，贯通第1绝缘层的通孔形成为随着自金属层侧朝向绝缘基体的内部去而缩径的截头圆锥状。这是因为，从金属层获得的热能随着自金属层侧朝向绝缘基体的内部去而减少。
然后，在激光贯通金属层之前停止照射激光。这是因为，与激光贯通金属层之前相比，若激光贯通金属层，则金属层从激光获得的热能会急剧减少。
然后，既可以去除金属层，也可以为了在绝缘基体上形成导体层而使用金属层。
像这样，能够通过自层叠体的一个表面侧照射激光来形成随着自层叠体的一个表面朝向内部去而缩径并且随着自内部朝向另一个表面去而扩径的通孔。
由此，即使在通孔的长径比较高的情况下，也能够在不使通孔的内部产生空隙的前提下填充通孔导体。而且，通孔的隔着玻璃纤维位于上表面侧的上表面侧部分和隔着玻璃纤维位于下表面侧的下表面侧部分之间不会发生位置偏移。因此，不需要考虑该位置偏移，而将以覆盖通孔的靠上表面侧的开口部的方式形成的上表面侧连接盘导体和以覆盖通孔的靠下表面侧的开口部的方式形成的下表面侧连接盘导体形成得较宽。
而且，在将绝缘基体的上表面设为上述激光照射面时，通孔的靠上表面侧的开口部的直径变得大于通孔的靠下表面侧的开口部的直径。其原因在于，自绝缘基体的上表面侧照射激光，因此，上表面侧从激光获得的热能多于下表面侧从激光获得的热能。
而且，为了覆盖通孔的开口部，覆盖通孔的开口部的连接盘导体的直径略大于通孔的开口部的直径即可。因此，能够使下表面侧连接盘导体的直径小于上表面侧连接盘导体的直径。
以上，对于绝缘基体的下表面侧而言，不需要考虑下表面侧与上表面侧之间的位置偏移，而且能够使下表面侧的连接盘导体的直径小于上表面侧的连接盘导体的直径，因此，与此相应地，能够在绝缘基体的下表面侧提高布线密度。
其他技术方案的本发明包括：多个通孔；以及上表面侧连接盘导体和下表面侧连接盘导体，该上表面侧连接盘导体和下表面侧连接盘导体分别与多个通孔相对应设置，在绝缘基体的下表面上，在彼此相邻的至少两个下表面侧连接盘导体之间形成有布线。由此，能够将两个下表面侧连接盘导体之间的区域有效地用于布线，从而能够在绝缘基体的下表面侧提高布线密度。
在本发明的另一其他的技术方案中，在绝缘基体的两表面中的下表面的一侧包括用于与IC芯片连接的连接端子。本技术方案的发明的布线基板中，下表面侧连接盘导体的直径小于上表面侧连接盘导体的直径，因此，相比于绝缘基体的上表面侧，绝缘基体的下表面侧的布线配置的自由度较高。因此，相比于绝缘基体的上表面侧，在绝缘基体的下表面侧容易提高连接端子的集成度，其中，连接端子是为了连接本技术方案的发明的布线基板和电子器件而设于布线基板的。而且，如本技术方案的发明的布线基板那样，在包括贯通绝缘基体的上表面和下表面之间的通孔在内的布线基板上，通常，在将IC芯片搭载于一个表面的情况下，在另一个表面连接其他的布线基板，这是因为连接端子的集成度在搭载IC芯片的一侧变得较高。
在本发明的另一其他的技术方案中，将通孔中的隔着玻璃纤维位于上表面侧的部分设为上表面侧部分，将通孔中的隔着玻璃纤维位于下表面侧的部分设为下表面侧部分，上表面侧部分的截面积大于下表面侧部分的截面积。由此，相比于通孔的下表面侧部分，在通孔的上表面侧部分热容量变大，因此，由搭载于下表面侧部分的电子器件产生的热易于经由通孔向绝缘基体的上表面侧散放出，从而能够提高电子器件的散热性。
在本发明的另一其他的技术方案中，绝缘基体的上表面与玻璃纤维之间的距离大于绝缘基体的下表面与玻璃纤维之间的距离。由此，绝缘基体的下表面与玻璃纤维之间的距离变得越短，则通孔的直径变为最小的位置越接近绝缘基体的下表面，从而能够减小通孔的靠下表面侧的开口部的直径，与此相应地，能够减小下表面侧连接盘导体的直径。因此，能够在绝缘基体的下表面侧进一步提高布线密度。
本发明的另一其他的技术方案是布线基板的制造方法，该布线基板通过将至少一层绝缘层和至少一层导体层层叠而构成，其中，该布线基板的制造方法具有层叠体制作工序和通孔形成工序。在层叠体制作工序中，制作具有依次层叠第1金属层和绝缘基体而成的构造的层叠体。在通孔形成工序中，通过自层叠体的两表面中的没有配置第1金属层的表面的一侧对层叠体照射激光，从而沿着层叠体的层叠方向形成至少贯通绝缘基体的通孔。而且，绝缘基体具有在第1绝缘层与第2绝缘层之间包含玻璃纤维的构造，在通孔形成工序中，在激光贯通第1金属层之前，停止照射激光。
在这样构成的布线基板的制造方法中，首先，通过自没有配置第1金属层的表面(以下称为激光照射面)的一侧对层叠体照射激光，从而在第2绝缘层内形成随着自激光照射面侧朝向绝缘基体的内部去而缩径的通孔。这是因为，从自激光照射面侧照射的激光中获得的热能随着自激光照射面侧朝向绝缘基体的内部去而减少。另外，在第1绝缘层和第2绝缘层中，第2绝缘层配置于激光照射面侧。
而且，由于在第1绝缘层与第2绝缘层之间包含玻璃纤维，因此，第1绝缘层与第2绝缘层之间的区域(以下称为玻璃纤维区域)相比于第1绝缘层和第2绝缘层难以因激光照射而发生熔化。因此，对于通过照射激光而形成在层叠体内的通孔沿着层叠体的层叠方向的通孔形成速度而言，玻璃纤维区域的通孔形成速度慢于第2绝缘层内的通孔形成速度。
因而，在因激光照射而形成在玻璃纤维区域内的通孔贯通玻璃纤维区域之前，贯通第2绝缘层的通孔形成为随着自激光照射面侧朝向绝缘基体的内部去而缩径的截头圆锥状。
然后，若激光贯通玻璃纤维区域，则来自激光照射面侧的激光经过第2绝缘层和玻璃纤维区域照射到第1绝缘层。由此，在第1绝缘层内形成自玻璃纤维区域侧朝向第1金属层侧的通孔，直到贯通第1绝缘层为止。
然后，若激光贯通第1绝缘层，则来自激光照射面侧的激光经过第2绝缘层和第1绝缘层照射至第1金属层。因此，照射到第1金属层的激光的热能经由第1金属层传导至第1绝缘层。由此，贯通第1绝缘层的通孔形成为随着自第1金属层侧朝向绝缘基体的内部去而缩径的截头圆锥状。这是因为，从第1金属层获得的热能随着自第1金属层侧朝向绝缘基体的内部去而减少。
然后，在激光贯通第1金属层之前停止照射激光。这是因为，与激光贯通金属层之前相比，若激光贯通第1金属层，则第1金属层从激光获得的热能会急剧减少。
由上所述，能够通过自层叠体的一个表面照射激光来形成这样的通孔，即随着自层叠体的一个表面朝向内部去而缩径并且随着自内部朝向另一个表面去而扩径。
在本发明的另一其他的技术方案中，在层叠体制作工序中，作为层叠体，制作在绝缘基体上进一步层叠第2金属层而成的层叠体。由此，能够将第2金属层用作布线基板的布线层。但是，在该情况下，在通孔形成工序中，形成贯通绝缘基体和第2金属层的通孔。而且，为了兼顾使第2金属层易于因激光照射而被贯通和使第1金属层难以因激光照射而被贯通，将第1金属层设为厚于第2金属层。由此，不需要进行如下处理，即为了贯通第2金属层而提高激光的照射能量，且在贯通了第2金属层之后，为了难以贯通第1金属层而降低激光的照射能量。也就是说，在通孔形成工序中，能够将激光的照射能量设为恒定，从而能够将通孔形成工序简化。
在本发明的另一其他的技术方案中，在层叠体制作工序中，作为层叠体，制作在绝缘基体上进一步层叠第2金属层而成的层叠体，该技术方案具有贯通孔形成工序，在由通孔形成工序照射激光之前，在上述贯通孔形成工序中在第2金属层上形成供激光通过的贯通孔。由此，不需要进行如下处理，即为了贯通第2金属层而提高激光的照射能量，且在贯通了第2金属层之后，为了难以贯通第1金属层而降低激光的照射能量。也就是说，在通孔形成工序中，能够将激光的照射能量设为恒定，从而能够将通孔形成工序简化。
附图说明
图1是表示第1实施方式的多层布线基板1的概略结构的剖视图。
图2是表示第1实施方式的多层布线基板1的制造工序的第1剖视图。
图3是表示第1实施方式的多层布线基板1的制造工序的第2剖视图。
图4是表示第1实施方式的多层布线基板1的制造工序的第3剖视图。
图5是表示第2实施方式的多层布线基板1001的概略结构的剖视图。
图6是表示第2实施方式的多层布线基板1001的制造工序的第1剖视图。
图7是表示第2实施方式的多层布线基板1001的制造工序的第2剖视图。
图8是表示第2实施方式的多层布线基板1001的制造工序的第3剖视图。
图9是表示其他的实施方式的多层布线基板1的制造工序的剖视图。
图10是表示其他的实施方式的多层布线基板1的制造工序的剖视图。
图11是表示其他的实施方式的多层布线基板1001的剖视图。
附图标记说明
1、多层布线基板；2、支承层；3、4、积层层；11、玻璃纤维层；12、13、树脂层；20、通孔；21、通孔导体；31、33、35、41、43、45、导体层；32、34、42、44、绝缘层；36、46、阻焊剂层；37、38、47、48、通路导体；51、52、金属层；201、202、开口部；520、贯通孔；1001、多层布线基板；1002、IC芯片；1003、1004、凸块；1011、支承层；1012、1013、积层层；1021、玻璃纤维层；1022、1023、树脂层；1030、通孔；1031、通孔导体；1041、1043、1045、1051、1053、1055、导体层；1042、1044、1052、1054、绝缘层；1046、阻焊剂层；1047、1048、1056、1057、通路导体；1061、金属层；1201、连接端子；1301、1302、开口部；1411、连接盘导体；1412、布线用导体；1460、开口部。
具体实施方式
第1实施方式
以下根据附图说明本发明的第1实施方式。
如图1所示，应用有本发明的实施方式的多层布线基板1包括支承层2和积层层3、4，多层布线基板1构成为在支承层2的上表面和下表面上分别沿层叠方向SD层叠积层层3和积层层4。
支承层2构成为在玻璃纤维层11的上表面和下表面上分别层叠树脂层12和树脂层13。
在支承层2内形成有贯通支承层2的通孔20。而且，在通孔20内埋入有通孔导体21。另外，通孔20的直径随着自支承层2的上表面朝向玻璃纤维层11去而逐渐减小，并在玻璃纤维层11处变为最小。而且，通孔20的直径随着自玻璃纤维层11朝向支承层2的下表面去而逐渐增大。
积层层3构成为依次层叠导体层31、绝缘层32、导体层33、绝缘层34、导体层35以及阻焊剂层36。导体层31形成为覆盖通孔20的靠上表面侧的开口部201。而且，在绝缘层32，34内分别设有沿层叠方向SD延伸形成的通路导体37、38。由此，导体层31与导体层33电连接，导体层33与导体层35电连接。另外，阻焊剂层36在配置有导体层35的区域形成有开口部360。
积层层4构成为依次层叠导体层41、绝缘层42、导体层43、绝缘层44、导体层45以及阻焊剂层46。导体层41形成为覆盖通孔20的靠下表面侧的开口部202。而且，在绝缘层42、44内分别设有沿层叠方向SD延伸形成的通路导体47、48。由此，导体层41与导体层43电连接，导体层43与导体层45电连接。另外，阻焊剂层46在配置有导体层45的区域形成有开口部460。
接着，说明应用有本发明的多层布线基板1的制造方法。
如图2所示，首先，在支承层2的下表面层叠金属层51(本实施方式中为铜)。然后，如图3所示，通过在支承层2的上表面上的规定位置照射激光，形成贯通支承层2的通孔20。另外，在形成通孔20时所进行的激光照射在贯通金属层51之前停止。
然后，如图4所示，通过蚀刻去除金属层51。
然后，通过进行非电解镀敷，在通孔20的内周面上和树脂层12、13上形成较薄的非电解镀层(本实施方式中为铜)。然后，在非电解镀层上形成与导体层31、41的布线图案相对应的规定的抗蚀图案。而且，通过进行电镀，在没有被抗蚀剂覆盖的区域形成镀层(本实施方式中为铜)。然后，通过蚀刻去除不需要的非电解镀层和抗蚀剂。由此，如图1所示，在通孔20内形成通孔导体21，并且形成具有规定的布线图案的导体层31、41。
然后，分别在支承层2的两表面上配置膜状的树脂材料(例如环氧树脂)，通过在真空条件下进行加压加热使树脂材料固化从而形成绝缘层32、42。由此，如图1所示，支承层2的上表面和导体层31成为被绝缘层32覆盖的状态。同样，支承层2的下表面和导体层41成为被绝缘层42覆盖的状态。
然后，通过向绝缘层32、42的表面上的规定位置照射激光，在绝缘层32、42内形成多个通路孔。并且，进行用于去除因形成通路孔而在通路孔内产生的污物的处理(除污处理)。然后，通过进行非电解镀敷，在绝缘层32、42上形成较薄的非电解镀层(本实施方式中为铜)。然后，在非电解镀层上形成与导体层33、43的布线图案相对应的规定的抗蚀图案。然后，通过进行电镀，在没有被抗蚀剂覆盖的区域形成镀层(本实施方式中为铜)。然后，通过蚀刻去除不需要的非电解镀层和抗蚀剂。由此，如图1所示，在通路孔内形成通路导体37、47，并且形成具有规定的布线图案的导体层33、43。
然后，通过使用与形成绝缘层32、42、导体层33、43和通路导体37、47的工序相同的工序，如图1所示，在绝缘层32上形成绝缘层34、导体层35和通路导体38，在绝缘层42上形成绝缘层44、导体层45和通路导体48。
然后，以覆盖绝缘层34、44和导体层35、45的方式涂布了由环氧树脂等有机树脂材料形成的阻焊剂，之后将该阻焊剂图案化。由此，如图1所示，在绝缘层34、44上形成阻焊剂层36、46，该阻焊剂层36、46在配置有导体层35、45的区域具有开口部360、460。
这样构成的多层布线基板1的制造方法具有层叠体制作工序，在该层叠体制作工序中，制作具有依次层叠金属层51和支承层2而成的构造的层叠体。另外，多层布线基板1的制造方法具有通孔形成工序，在该通孔形成工序中，通过自层叠体的两表面中没有配置金属层51的表面的一侧对层叠体照射激光，从而沿着层叠方向SD形成贯通支承层2的通孔20。支承层2具有在树脂层12与树脂层13之间包含玻璃纤维层11的构造，在通孔形成工序中，在激光贯通金属层51之前停止照射激光。
因而，在多层布线基板1的制造方法中，首先，通过自没有配置金属层51的表面(以下称为激光照射面)的一侧对支承层2照射激光，从而在树脂层13内形成随着自激光照射面侧朝向支承层2的内部去而缩径的通孔20。这是因为，从自激光照射面侧照射的激光中获得的热能随着自激光照射面侧朝向支承层2的内部去而减少。
而且，由于在树脂层12与树脂层13之间包含玻璃纤维层11，因此，树脂层12与树脂层13之间的玻璃纤维层11相比于树脂层12、13难以因激光照射而发生熔化。因此，对于通过照射激光而形成在支承层2内的通孔20沿着层叠方向SD的通孔形成速度而言，玻璃纤维层11内的通孔形成速度慢于树脂层13内的通孔形成速度。
因而，在因激光照射而形成于玻璃纤维层11内的通孔20贯通玻璃纤维层11之前，贯通树脂层13的通孔20形成为随着自激光照射面侧朝向支承层2的内部去而缩径的截头圆锥状。
然后，若激光贯通玻璃纤维层11，则来自激光照射面侧的激光经过树脂层13和玻璃纤维层11照射到树脂层12。由此，在树脂层12内形成自玻璃纤维层11侧朝向金属层51侧的通孔20，直到贯通树脂层12为止。
而且，若激光贯通树脂层12，则来自激光照射面侧的激光经过树脂层12、13照射到金属层51。因此，照射到金属层51的激光的热能经由金属层51传导至树脂层12。由此，贯通树脂层12的通孔形成为随着自金属层51侧朝向支承层2的内部去而缩径的截头圆锥状。这是因为，从金属层51获得的热能随着自金属层51侧朝向支承层2的内部去而减少。
而且，在激光贯通金属层51之前停止照射激光。这是因为，与激光贯通金属层51之前相比，若激光贯通金属层51，则金属层51从激光获得的热能会急剧减少。
由上所述，能够通过自支承层2的一个表面照射激光，来形成随着自支承层2的一个表面朝向内部去而缩径并随着自内部朝向另一个表面去而扩径的通孔20。
在此，说明字面的对应关系。多层布线基板1相当于布线基板的一例子。金属层51相当于第1金属层的一例子。支承层2相当于绝缘基体的一例子。树脂层12相当于第1绝缘层的一例子。树脂层13相当于第2绝缘层的一例子。玻璃纤维层11相当于玻璃纤维的一例子。
第2实施方式
以下根据附图说明本发明的第2实施方式。
如图5所示，应用有本发明的第2实施方式的多层布线基板1001在其两表面中的一个表面P1上搭载IC芯片1002。另外，多层布线基板1001借助形成于另一个表面P2上的凸块1003与母板等其他的布线基板(未图示)连接。由此，多层布线基板1001将IC芯片1002与其他的布线基板电连接。
多层布线基板1001包括支承层1011和积层层1012、1013，构成为分别在支承层1011的一个表面P11和另一个表面P12上沿层叠方向SD层叠积层层1012和积层层1013。
支承层1011构成为分别在玻璃纤维层1021的两表面上层叠树脂层1022和树脂层1023。另外，树脂层1022配置于表面P11侧，树脂层1023配置于表面P12侧。另外，树脂层1022和树脂层1023的厚度彼此相等。
在支承层1011内形成有贯通支承层1011的通孔1030。而且，在通孔1030内埋入有通孔导体1031。另外，通孔1030的直径随着自支承层1011的表面P11朝向玻璃纤维层1021去而逐渐减小，并在玻璃纤维层1021处变为最小。而且，通孔1030的直径随着自玻璃纤维层1021朝向支承层1011的表面P12去而逐渐增大。另外，通孔1030的靠表面P11侧的开口部1301的直径也小于通孔1030的靠表面P12侧的开口部1302的直径。
积层层1012构成为依次层叠导体层1041、绝缘层1042、导体层1043、绝缘层1044、导体层1045以及阻焊剂层1046。导体层1041包括多个连接盘导体1411和多个布线用导体1412，多个连接盘导体1411形成为覆盖通孔1030的靠表面P11侧的开口部1301，多个布线用导体1412配置于连接盘导体1411之间。
而且，在绝缘层1042、1044内分别设有沿层叠方向SD延伸而形成的通路导体1047、1048。由此，导体层1041与导体层1043电连接，导体层1043与导体层1045电连接。另外，阻焊剂层1046在配置有导体层1045的区域形成有开口部1460。
而且，在导体层1045的处于开口部1460内的部分上形成有凸块1004，该凸块1004与IC芯片1002的连接端子1201连接。
积层层1013构成为依次层叠导体层1051、绝缘层1052、导体层1053、绝缘层1054以及导体层1055。导体层1051是以覆盖通孔1030的靠表面P12侧的开口部1302的方式形成的连接盘导体。以下还将覆盖开口部1302的导体层1051称为连接盘导体1051。而且，在绝缘层1052、1054内分别设有沿层叠方向SD延伸而形成的通路导体1056、1057。由此，导体层1051与导体层1053电连接，导体层1053与导体层1055电连接。而且，在导体层1055上形成有凸块1003。
接着，说明应用有本发明的多层布线基板1001的制造方法。
如图6所示，首先在支承层1011的表面P11层叠金属层1061(本实施方式中为铜)。然后，向支承层1011的表面P12上的规定位置照射激光。由此，在树脂层1023内形成随着自表面P12侧朝向支承层1011的内部去而缩径的通孔1030。这是因为，从自激光照射面侧照射的激光获得的热能随着自表面P12侧朝向支承层1011的内部去而减少。
而且，由于在树脂层1022与树脂层1023之间包含玻璃纤维层1021，因此，树脂层1022与树脂层1023之间的玻璃纤维层1021相比于树脂层1022、1023难以因激光照射而发生熔化。因此，对于通过照射激光而形成在支承层1011内的通孔1030沿着层叠方向SD的通孔形成速度而言，玻璃纤维层1021内的通孔形成速度慢于树脂层1023内的通孔形成速度。
因而，在因激光照射而形成于玻璃纤维层1021内的通孔1030贯通玻璃纤维层1021之前，贯通树脂层1023的通孔1030形成为随着自激光照射面侧朝向支承层1011的内部去而缩径的截头圆锥状。
然后，若激光贯通玻璃纤维层1021时，则来自激光照射面侧的激光经过树脂层1023和玻璃纤维层1021而照射到树脂层1022。由此，在树脂层1022内形成自玻璃纤维层1021侧朝向金属层1061侧的通孔1030，直到贯通树脂层1022为止。
而且，若激光贯通树脂层1022时，则来自激光照射面侧的激光经过树脂层1022、1023而照射到金属层1061。因此，照射到金属层1061的激光的热能经由金属层1061传导至树脂层1022。由此，贯通树脂层1022的通孔形成为随着自金属层1061侧朝向支承层1011的内部去而缩径的截头圆锥状。这是因为，从金属层1061获得的热能随着自金属层1061侧朝向支承层1011的内部去而减少。
而且，在激光贯通金属层1061之间停止照射激光。这是因为，与激光贯通金属层1061之前相比，若激光贯通金属层1061，则金属层1061从激光获得的热能会急剧减少。
由上所述，如图7所示，能够通过自支承层1011的表面P12侧照射激光，来形成随着自支承层1011的表面P12朝向内部去而缩径并随着自内部朝向表面P11去而扩径的通孔1030。
而且，由于自支承层1011的表面P12侧照射激光，因此，表面P12侧从激光获得的热能多于表面P11侧从激光获得的热能。由此，通孔1030的靠表面P12侧的开口部1302的直径大于通孔1030的靠表面P11侧的开口部1301的直径。
然后，如图8所示，通过蚀刻去除金属层1061。
然后，通过进行非电解镀敷，在通孔1030的内周面上和树脂层1022、1023上形成较薄的非电解镀层(本实施方式中为铜)。然后，在非电解镀层上形成与导体层1041、1051的布线图案相对应的规定的抗蚀图案。而且，通过进行电镀，在没有被抗蚀剂覆盖的区域形成镀层(本实施方式中为铜)。然后，通过蚀刻去除不需要的非电解镀层和抗蚀剂。由此，如图5所示，在通孔1030内形成通孔导体1031，并且形成具有规定的布线图案的导体层1041、1051。另外，在开口部1301和通路导体1047沿着层叠方向SD相对配置的情况下，覆盖该开口部1301的连接盘导体1411的直径小于与该连接盘导体1411沿着层叠方向SD相对的连接盘导体1051的直径。
然后，分别在支承层1011的两表面上配置膜状的树脂材料(例如环氧树脂)，通过在真空条件下进行加压加热使树脂材料固化从而形成绝缘层1042、1052。由此，如图5所示，支承层1011的表面P11和导体层1041成为被绝缘层1042覆盖的状态。同样，支承层1011的表面P12和导体层1051成为被绝缘层1052覆盖的状态。
然后，通过向绝缘层1042、1052的表面上的规定位置照射激光，在绝缘层1042、1052内形成多个通路孔。并且，进行用于去除因形成通路孔而在通路孔内产生的污物的处理(除污处理)。然后，通过进行非电解镀敷，在绝缘层1042、1052上形成较薄的非电解镀层(本实施方式中为铜)。然后，在非电解镀层上形成与导体层1043、1053的布线图案相对应的规定的抗蚀图案。然后，通过进行电镀，在没有被抗蚀剂覆盖的区域形成镀层(本实施方式中为铜)。然后，通过蚀刻去除不需要的非电解镀层和抗蚀剂。由此，如图5所示，在通路孔内形成通路导体1047、1056，并且形成具有规定的布线图案的导体层1043、1053。
然后，通过使用与形成绝缘层1042、1052、导体层1043、1053以及通路导体1047、1056的工序相同的工序，如图5所示，在绝缘层1042上形成绝缘层1044、导体层1045以及通路导体1048，在绝缘层1052上形成绝缘层1054、导体层1055以及通路导体1057。
然后，以覆盖绝缘层1044和导体层1045的方式涂布了由环氧树脂等有机树脂材料形成的阻焊剂，之后将该阻焊剂图案化。由此，如图5所示，绝缘层1044上形成阻焊剂层1046，该阻焊剂层1046在配置有导体层1045的区域具有开口部1460。
这样构成的多层布线基板1001包括具有在树脂层1022与树脂层1023之间包含玻璃纤维层1021的构造的支承层1011。另外，多层布线基板1001包括通孔1030，该通孔1030随着自支承层1011的表面P12朝向支承层1011的内部去而缩径并在玻璃纤维层1021的位置处直径变为最小，而且随着自玻璃纤维层1021朝向支承层1011的表面P11去而扩径。另外，多层布线基板1001包括连接盘导体1051，该连接盘导体1051以覆盖通孔1030的靠表面P12侧的开口部1302的方式形成。另外，多层布线基板1001包括连接盘导体1411，该连接盘导体1411以覆盖通孔1030的靠表面P11侧的开口部1301的方式形成。另外，多层布线基板1001包括通孔导体1031，该通孔导体1031是为了将连接盘导体1051和连接盘导体1411电连接而形成在通孔1030内的。而且，通孔1030的靠表面P12侧的开口部1302的直径大于通孔1030的靠表面P11侧的开口部1301的直径，连接盘导体1051的直径大于连接盘导体1411的直径。
如上所述，支承层1011具有在树脂层1022与树脂层1023之间包含玻璃纤维层1021的构造。因此，能够通过自支承层1011的表面P12侧照射激光来形成通孔1030，该通孔1030随着自支承层1011的表面P12朝向支承层1011的内部去而缩径并在玻璃纤维层1021的位置处直径变为最小、并且随着自玻璃纤维层1021朝向支承层1011的表面P11去而扩径。
由此，通孔1030的隔着玻璃纤维层1021位于表面P12侧的部分与隔着玻璃纤维层1021位于表面P11侧的部分之间不会发生位置偏移。因此，不需要考虑该位置偏移而将连接盘导体1051和连接盘导体1411形成得较宽，其中，连接盘导体1051以覆盖通孔1030的靠表面P12侧的开口部1302的方式形成，连接盘导体1411以覆盖通孔1030的靠表面P11侧的开口部1301的方式形成。
而且，为了覆盖通孔的开口部，覆盖通孔1030的开口部的连接盘导体的直径形成为略大于通孔的开口部的直径即可。因此，能够使连接盘导体1411的直径小于连接盘导体1051的直径。
以上，对于支承层1011的表面P11侧而言，由于不需要考虑其与表面P12侧之间的位置偏移，而且能够使表面P11侧的连接盘导体的直径小于表面P12侧的连接盘导体的直径，因此，与此相应地，能够在支承层1011的表面P11侧提高布线密度。
另外，多层布线基板1001包括：多个通孔1030；以及连接盘导体1411和连接盘导体1051，该连接盘导体1411和连接盘导体1051分别与多个通孔1030对应设置。而且，在支承层1011的表面P11上，在彼此相邻的至少两个连接盘导体1411之间形成有布线用导体1412。
由此，能够将两个连接盘导体1411之间的区域有效地用于布线，从而能够在支承层1011的表面P11侧提高布线密度。
另外，多层布线基板1001在支承层1011的表面P11侧包括用于与IC芯片1002连接的凸块1004。在多层布线基板1001上，连接盘导体1411的直径小于连接盘导体1051的直径，因此，支承层1011的表面P11侧的布线配置的自由度高于支承层1011的表面P12侧的布线配置的自由度。因此，相比于支承层1011的表面P12侧，在支承层1011的表面P11侧容易提高连接端子的集成度，其中，连接端子是为了连接多层布线基板1001和IC芯片1002而设于多层布线基板1001的。而且，由于多层布线基板1001应用于将IC芯片1002与其他的布线基板电连接，因此，连接端子的集成度在搭载IC芯片1002的一侧高于与其他的布线基板连接的一侧。
另外，在多层布线基板1001上，通孔1030中的隔着玻璃纤维层1021位于表面P12侧的部分(以下称为表面P12侧部分)的截面积大于通孔1030中的隔着玻璃纤维层1021位于表面P11侧的部分(以下称为表面P11侧部分)的截面积。由此，相比于通孔1030的表面P11侧部分，在通孔1030的表面P12侧部分的热容量变大。因此，由搭载于表面P11侧部分的IC芯片1002产生的热易于经由通孔1030向支承层1011的表面P12侧散放出，从而能够提高IC芯片1002的散热性。
在此，说明文字的对应关系。多层布线基板1001相当于布线基板的一例子。支承层1011相当于绝缘基体的一例子。树脂层1022相当于第1绝缘层的一例子。树脂层1023相当于第2绝缘层的一例子。玻璃纤维层1021相当于玻璃纤维的一例子。表面P12相当于上表面的一例子。表面P11相当于下表面的一例子。连接盘导体1051相当于上表面侧连接盘导体的一例子。连接盘导体1411相当于下表面侧连接盘导体的一例子。布线用导体1412相当于布线的一例子。凸块1004相当于连接端子的一例子。
以上，说明了本发明的一实施方式，但本发明并不限定于上述实施方式，只要属于本发明的技术范围内就能够采用各种方式。
例如在上述第1实施方式中，示出了在支承层2的下表面层叠金属层51的方式，但如图9所示，也可以在支承层2上进一步层叠金属层52。由此，能够将金属层52用作多层布线基板1的布线层。而且，通过照射激光形成贯通支承层2和金属层52的通孔20。在该情况下，为了兼顾使金属层52易于因激光照射而被贯通和使金属层51难以因激光照射而被贯通，将金属层51设为厚于金属层52即可。由此，不需要进行如下处理，即为了贯通金属层52而提高激光的照射能量，且在贯通了金属层52之后，为了难以贯通金属层51而降低激光的照射能量。也就是说，在形成通孔20的工序中，能够将激光的照射能量设为恒定，从而能够将通孔形成工序简化。
另外，在支承层2上进一步层叠金属层52的情况下，如图10所示，也可以在由形成通孔20的工序照射激光之前，在金属层52上形成供激光通过的贯通孔520。由此，在形成通孔20的工序中，能够将激光的照射能量设为恒定，从而能够将该工序简化。
另外，在上述第2实施方式中，示出了树脂层1022和树脂层1023的厚度彼此相等，支承层1011的表面P12与玻璃纤维层1021之间的距离等于支承层1011的表面P11与玻璃纤维层1021之间的距离。但是，如图11所示，也可以使树脂层1022薄于树脂层1023，且支承层1011的表面P12与玻璃纤维层1021之间的距离大于支承层1011的表面P11与玻璃纤维层1021之间的距离。
由此，支承层1011的表面P11与玻璃纤维层1021之间的距离变得越短，则通孔1030的直径变为最小的位置越接近支承层1011的表面P11，从而能够减小通孔1030的靠表面P11侧的开口部1301的直径，与此相应地，能够减小连接盘导体1411的直径。因此，能够在支承层1011的表面P11侧进一步提高布线密度。
另外，在上述第2实施方式中，示出了在支承层1011的下表面层叠金属层1061的方式，也可以在支承层1011上进一步层叠上表面金属层。由此，能够将该上表面金属层应用为多层布线基板1001的布线层。而且，通过照射激光，形成贯通支承层1011和上表面金属层的通孔。该情况下，为了兼顾使上表面金属层易于因激光照射而被贯通和使金属层1061难以因激光照射而被贯通，将金属层1061设为厚于上表面金属层即可。由此，不需要进行如下处理，即为了贯通上表面金属层而提高激光的照射能量，且在贯通了上表面金属层之后，为了难以贯通金属层1061而降低激光的照射能量。也就是说，在形成通孔的工序中，能够将激光的照射能量设为恒定，从而能够将该工序简化。
而且，在支承层1011上进一步层叠上表面金属层的情况下，也可以在由形成通孔的工序照射激光之前，在上表面金属层上形成供激光通过的贯通孔。由此，在形成通孔的工序中，能够将激光的照射能量设为恒定，从而能够将该工序简化。

Claims (8)

1.一种布线基板，其中，
该布线基板包括：
绝缘基体，其具有在第1绝缘层与第2绝缘层之间包含玻璃纤维的构造；
通孔，将上述绝缘基体的两表面中的一个表面设为上表面并且将另一个表面设为下表面，该通孔随着自上述上表面朝向上述绝缘基体的内部去而缩径，并在上述玻璃纤维的位置处直径变为最小，并且该通孔随着自上述玻璃纤维朝向上述下表面去而扩径；
上表面侧连接盘导体，其以覆盖上述通孔的靠上述上表面侧的开口部的方式形成；
下表面侧连接盘导体，其以覆盖上述通孔的靠上述下表面侧的开口部的方式形成；以及
通孔导体，其形成在上述通孔内，用于将上述上表面侧连接盘导体和上述下表面侧连接盘导体电连接，
上述通孔的靠上述上表面侧的开口部的直径大于上述通孔的靠上述下表面侧的开口部的直径，
上述上表面侧连接盘导体的直径大于上述下表面侧连接盘导体的直径。
2.根据权利要求1所述的布线基板，其中，
该布线基板包括：多个上述通孔；以及上述上表面侧连接盘导体和上述下表面侧连接盘导体，上述上表面侧连接盘导体和上述下表面侧连接盘导体分别与多个上述通孔对应设置，
在上述绝缘基体的上述下表面上，在彼此相邻的至少两个上述下表面侧连接盘导体之间形成有布线。
3.根据权利要求1或2所述的布线基板，其中，
在上述绝缘基体的两表面中的上述下表面的一侧包括用于与IC芯片连接的连接端子。
4.根据权利要求1～3中任一项所述的布线基板，其中，
将上述通孔中的隔着上述玻璃纤维位于上述上表面侧的部分设为上表面侧部分，将上述通孔中的隔着上述玻璃纤维位于上述下表面侧的部分设为下表面侧部分，
上述上表面侧部分的截面积大于上述下表面侧部分的截面积。
5.根据权利要求1～4中任一项所述的布线基板，其中，
上述绝缘基体的上述上表面与上述玻璃纤维之间的距离大于上述绝缘基体的上述下表面与上述玻璃纤维之间的距离。
6.一种布线基板的制造方法，该布线基板通过将至少一层绝缘层和至少一层导体层层叠而构成，其中，
该布线基板的制造方法包括：
层叠体制作工序，在该层叠体制作工序中，制作具有依次层叠第1金属层和绝缘基体而成的构造的层叠体；和
通孔形成工序，在该通孔形成工序中，通过自上述层叠体的两表面中的没有配置上述第1金属层的表面的一侧对上述层叠体照射激光，从而沿着上述层叠体的层叠方向形成至少贯通上述绝缘基体的通孔，
上述绝缘基体具有在第1绝缘层与第2绝缘层之间包含玻璃纤维的构造，
在上述通孔形成工序中，在上述激光贯通上述第1金属层之前，停止照射上述激光。
7.根据权利要求6所述的布线基板的制造方法，其中，
在上述层叠体制作工序中，作为上述层叠体，制作在上述绝缘基体上进一步层叠第2金属层而成的层叠体，
在上述通孔形成工序中，作为上述通孔，形成贯通上述绝缘基体和上述第2金属层的通孔，
上述第1金属层厚于上述第2金属层。
8.根据权利要求6或7所述的布线基板的制造方法，其中，
在上述层叠体制作工序中，作为上述层叠体，制作在上述绝缘基体上进一步层叠第2金属层而成的层叠体，
该布线基板的制造方法具有贯通孔形成工序，在由上述通孔形成工序照射上述激光之前，在上述贯通孔形成工序中在上述第2金属层上形成供上述激光通过的贯通孔。
CN201380064931.1A 2012-12-11 2013-11-15 布线基板及其制造方法 Pending CN104854966A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012270434A JP2014116500A (ja) 2012-12-11 2012-12-11 配線基板の製造方法
JP2012-270434 2012-12-11
JP2013-006194 2013-01-17
JP2013006194A JP2014138093A (ja) 2013-01-17 2013-01-17 配線基板
PCT/JP2013/080903 WO2014091869A1 (ja) 2012-12-11 2013-11-15 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN104854966A true CN104854966A (zh) 2015-08-19

Family

ID=50934165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064931.1A Pending CN104854966A (zh) 2012-12-11 2013-11-15 布线基板及其制造方法

Country Status (6)

Country Link
US (1) US20150313018A1 (zh)
EP (1) EP2934074A1 (zh)
KR (1) KR20150094719A (zh)
CN (1) CN104854966A (zh)
TW (1) TWI520667B (zh)
WO (1) WO2014091869A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107027246A (zh) * 2015-10-20 2017-08-08 日本航空电子工业株式会社 固定结构和固定方法
CN111508923A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔
CN112470356A (zh) * 2018-08-02 2021-03-09 住友电工超效能高分子股份有限公司 热收缩管、热收缩片材、连接体及热收缩管的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN112584611A (zh) * 2019-09-27 2021-03-30 奥特斯奥地利科技与系统技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件
TWI766342B (zh) * 2020-08-10 2022-06-01 大陸商鵬鼎控股（深圳）股份有限公司 電路板及其製備方法
KR20230018242A (ko) * 2021-07-29 2023-02-07 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237873A (zh) * 1998-04-01 1999-12-08 三井金属鉱业株式会社 在印刷线路板的制造中制备通孔的方法
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法
JP2009188146A (ja) * 2008-02-06 2009-08-20 Murata Mfg Co Ltd 配線基板の製造方法
CN102202462A (zh) * 2010-03-25 2011-09-28 揖斐电株式会社 印刷线路板和制造印刷线路板的方法
JP2011210795A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、プリント配線基板および半導体装置
CN102484945A (zh) * 2009-08-31 2012-05-30 揖斐电株式会社 印刷电路板及其制造方法
US20120246924A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142270B2 (ja) * 1998-04-01 2001-03-07 三井金属鉱業株式会社 プリント配線板の製造方法
JP4502092B2 (ja) * 2000-03-15 2010-07-14 住友金属鉱山株式会社 積層フィルム基材の加工方法
JP4256603B2 (ja) 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
JP2005044914A (ja) * 2003-07-25 2005-02-17 Cmk Corp プリント配線板とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237873A (zh) * 1998-04-01 1999-12-08 三井金属鉱业株式会社 在印刷线路板的制造中制备通孔的方法
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法
JP2009188146A (ja) * 2008-02-06 2009-08-20 Murata Mfg Co Ltd 配線基板の製造方法
CN102484945A (zh) * 2009-08-31 2012-05-30 揖斐电株式会社 印刷电路板及其制造方法
CN102202462A (zh) * 2010-03-25 2011-09-28 揖斐电株式会社 印刷线路板和制造印刷线路板的方法
JP2011210795A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、プリント配線基板および半導体装置
US20120246924A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107027246A (zh) * 2015-10-20 2017-08-08 日本航空电子工业株式会社 固定结构和固定方法
CN107027246B (zh) * 2015-10-20 2019-12-17 日本航空电子工业株式会社 固定结构和固定方法
CN112470356A (zh) * 2018-08-02 2021-03-09 住友电工超效能高分子股份有限公司 热收缩管、热收缩片材、连接体及热收缩管的制造方法
CN111508923A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔
CN111508923B (zh) * 2019-01-31 2024-03-26 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔

Also Published As

Publication number Publication date
TWI520667B (zh) 2016-02-01
US20150313018A1 (en) 2015-10-29
EP2934074A1 (en) 2015-10-21
WO2014091869A1 (ja) 2014-06-19
TW201429354A (zh) 2014-07-16
KR20150094719A (ko) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104854966A (zh) 布线基板及其制造方法
TWI415541B (zh) 多層配線板
KR101208379B1 (ko) 배선판과 그 제조 방법
JP6503687B2 (ja) プリント配線板
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
CN102037797B (zh) 印刷电路板及其制造方法
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US20110116246A1 (en) Printed circuit board having electro-component and manufacturing method thereof
JP2009200356A (ja) プリント配線板及びその製造方法
KR20090038375A (ko) 배선 기판의 제조 방법
CN104206038A (zh) 多层布线基板及其制造方法
JP2013051336A (ja) 部品内蔵配線基板及びその製造方法
CN105321915A (zh) 嵌入式板及其制造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
CN103843471A (zh) 多层布线基板及其制造方法
US9905508B2 (en) Package structure
JP2009246357A (ja) 多層配線基板、及びその製造方法
JP2008016844A (ja) プリント基板及びその製造方法
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN101789383A (zh) 具有凹穴结构的封装基板的制作方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
CN103797902A (zh) 多层布线基板
CN104662655A (zh) 布线基板及其制造方法
US20160316557A1 (en) Printed circuit board, manufacturing method thereof and electronic component module

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150819

WD01 Invention patent application deemed withdrawn after publication