CN102037797B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102037797B
CN102037797B CN200880129384.XA CN200880129384A CN102037797B CN 102037797 B CN102037797 B CN 102037797B CN 200880129384 A CN200880129384 A CN 200880129384A CN 102037797 B CN102037797 B CN 102037797B
Authority
CN
China
Prior art keywords
substrate
mentioned
conductor
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880129384.XA
Other languages
English (en)
Other versions
CN102037797A (zh
Inventor
高桥通昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102037797A publication Critical patent/CN102037797A/zh
Application granted granted Critical
Publication of CN102037797B publication Critical patent/CN102037797B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

提供一种印刷电路板及其制造方法，印刷电路板具备第一基板(10)和第二基板(20)，该第一基板(10)具有导体，该第二基板(20)具有导体，导体存在密度大于第一基板(10)的导体存在密度。并且，第一基板(10)的导体与第二基板(20)的导体电连接，在第一基板(10)的表面设置有凹部(100a)，在该凹部(100a)内配置有第二基板(20)。这样，第二基板(20)被以第二基板(20)的主面的至少一部分在第一基板(10)的表面上露出的方式嵌入到第一基板(10)。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法。
背景技术
作为印刷电路板及其制造方法提出了例如专利文献1所记载的多层印刷电路基板。在专利文献1中公开了一种多层印刷电路基板，在该多层印刷电路基板中使高密度地形成有导体凸块的高密度区域和低密度地形成有导体凸块的低密度区域并存于一个基板中，并适当组合配置这些高密度区域与低密度区域。
专利文献1：日本专利第3795270号公报
发明内容
发明要解决的问题
在专利文献1所记载的装置中，在一个基板中形成高密度导体区域和低密度导体区域，即使是仅在高密度导体区域中存在缺陷的情况下，包括正常的低密度导体区域在内的基板整体也成为次品，相反，即使是仅在低密度导体区域中存在缺陷的情况下，包括正常的高密度导体区域在内的基板整体也成为次品。因此，材料损耗(损失)较大。
本发明是鉴于这种情形而完成的，其目的在于提供一种在制造印刷电路板时能够降低材料损失的印刷电路板及其制造方法。另外，本发明的其它目的在于提供一种具有良好的电特性的印刷电路板及其制造方法。
用于解决问题的方案
为了达到这种目的，本发明的第一观点所涉及的印刷电路板的特征在于：具备形成有导体的第一基板和至少一个第二基板，该第二基板的导体存在密度大于该第一基板的导体存在密度，其中，上述第二基板被上述第二基板的主面的至少一部分在上述第一基板的表面露出的方式嵌入到上述第一基板，并且，上述第一基板的导体与上述第二基板的导体电连接。
也可以构成为，上述第二基板的由导体形成的布线层数多于上述第一基板的与上述第二基板相同的厚度区域中的布线层数。
也可以构成为，上述第一基板和上述第二基板分别具有绝缘层，上述第二基板中的绝缘层上的导体存在密度大于上述第一基板中的绝缘层上的导体存在密度。
也可以构成为，上述第一基板和上述第二基板具有经由层间绝缘层中的通路孔电连接的下层布线层和上层布线层；上述第二基板中的每单位层间绝缘层的通路孔数量多于上述第一基板中的每单位层间绝缘层的通路孔数量。
也可以构成为，上述第一基板与上述第二基板通过倒装连接而相互电连接。
也可以构成为，上述第一基板和上述第二基板被相互分开地进行配置，在上述第一基板与上述第二基板之间的间隙的至少一部分中存在树脂。
也可以构成为，上述第一基板和上述第二基板中的至少一个具有含无机材料的绝缘层。
也可以构成为，上述第一基板的绝缘层和上述第二基板的绝缘层中的至少一个具有由上述无机材料构成的至少一个布层。
也可以构成为，上述第一基板的含无机材料的绝缘层的层数多于上述第二基板的含无机材料的绝缘层的层数。
也可以构成为，上述第二基板的至少一部分导体的厚度小于等于上述第一基板的导体的厚度。
也可以构成为，在上述第一基板和上述第二基板中的至少一个上电连接有至少一个电子部件。
也可以构成为，在上述第二基板上电连接有至少一个电子部件。
本发明的第二观点所涉及的印刷电路板的制造方法的特征在于，具备以下工序：第一工序，制作具有导体的第一基板；第二工序，在一片基板上制作具有导体的多个第二基板；第三工序，在通过上述第一工序制作出的第一基板中形成凹部；第四工序，在通过上述第三工序形成的凹部内配置至少一个上述第二基板；以及第五工序，对上述第一基板的导体与上述第二基板的导体进行电连接。
也可以在上述第四工序之前还具备基板检查工序，在该基板检查工序中，对通过上述第一工序制作出的第一基板和通过上述第二工序制作出的第二基板的好坏分别进行检查，在上述第四工序中，在通过上述基板检查工序被判断为正常的第一基板的上述凹部内配置通过上述基板检查工序被判断为正常的至少一个第二基板。
也可以在上述第三工序中形成具有间隙的凹部，以使得在配置上述第二基板是能够以该间隙进行定位。
发明的效果
根据本发明，能够提供一种在制造印刷电路板时能够降低材料损失的印刷电路板及其制造方法。另外，根据本发明，能够提供一种具有良好的电特性的印刷电路板及其制造方法。
附图说明
图1是表示关于本发明所涉及的印刷电路板及其制造方法的一个实施方式的、该实施方式所涉及的印刷电路板的概要结构的截面图。
图2是表示第二基板的概要结构的截面图。
图3是表示该实施方式的制造方法中的第一基板的制作工序的立体图。
图4是表示该实施方式的制造方法中的第二基板的制作工序的立体图。
图5的(a)至(d)是表示该实施方式的制造方法中的第二基板的第一布线层的形成工序的截面图。
图6的(a)至(e)是表示该实施方式的制造方法中的第二基板的第二布线层的形成工序的截面图。
图7的(a)至(e)是表示该实施方式的制造方法中的第二基板的第三布线层的形成工序的截面图。
图8是表示在第一基板中形成凹部的工序的截面图。
图9是表示在第一基板的凹部内配置第二基板的工序的立体图。
图10是表示在凹部中配置了第二基板的样子的俯视图。
图11是表示在凹部中配置了第二基板的样子的截面图。
图12是表示在第二基板与凹部之间的间隙中填充了树脂的样子的截面图。
图13是表示本实施方式的形成了印刷电路板的基板的立体图。
图14是表示印刷电路板的变形例的截面图。
图15是表示第一基板的变形例的截面图。
图16是表示第一基板和第二基板的变形例的俯视图。
图17是表示第一基板和第二基板的变形例的截面图。
图18是表示与第一基板和第二基板的连接状态有关的变形例的截面图。
图19是表示第一基板和第二基板的连接状态的其它变形例的截面图。
图20是表示第一基板和第二基板的连接状态的其它变形例的截面图。
图21是表示第一基板和第二基板的连接状态的其它变形例的截面图。
图22是表示第一基板和第二基板的连接状态的其它变形例的截面图。
图23是表示印刷电路板的变形例的截面图。
图24是表示印刷电路板的其它变形例的截面图。
图25是表示印刷电路板的其它变形例的截面图。
图26是表示印刷电路板的其它变形例的截面图。
图27是表示印刷电路板的其它变形例的截面图。
图28是表示印刷电路板的其它变形例的截面图。
图29的(a)至(c)是表示印刷电路板的制造方法的变形例的截面图。
附图标记说明
10：第一基板；10a、20a：非挠性基材(芯基板)；10b、20b：布层；11～18、21～26：布线层；20、201、202：第二基板；20c：贯通连接；21a、21b、22a、23a、23b、24a、24b：层间连接；26a：钝化膜(保护膜)；26b：缓冲层；26c：凸块金属；30：树脂；31～34：绝缘构件；100、200：基板；100a：凹部；310：基板；311：牺牲构件；312：多层膜；501、502、503：电子部件；601a、601b：铜箔；602：贯通孔；603a、603b、604a、604b、606a、606b、607a、607b、609a、609b：导体膜；605、608：通路孔。
具体实施方式
下面，说明本发明所涉及的印刷电路板及其制造方法的一个具体实施方式。
如图1示出的截面结构那样，本发明的一个实施方式所涉及的印刷电路板主要具备第一基板10和第二基板20，该第二基板20以其主面露出的方式被嵌入到第一基板10表面。此外，该印刷电路板是所谓的刚性多层板。另外，构成该印刷电路板的第一基板10和第二基板20也分别为印刷电路板。
第一基板10例如具备非挠性基材10a(相当于第一基板10的芯基板)，该非挠性基材10a包含无机材料(例如玻璃纤维布、二氧化硅填料、玻璃填料)。如图1中虚线所示，该非挠性基材10a具有由无机材料构成的布层10b。另外，对含有导体(例如铜)的布线层11～18分别进行图案形成，隔着层间绝缘层而层叠形成在第一基板10的表面和背面上。
如图2中局部放大所示，第二基板20例如具备非挠性基材20a，该非挠性基材20a包含无机材料(例如玻璃纤维布、二氧化硅填料、玻璃填料)。该非挠性基材20a相当于第二基板20的芯基板，其厚度小于(薄于)第一基板10的芯基板(非挠性基材10a)的厚度，如图2中虚线所示，该非挠性基材20a具有由无机材料构成的布层20b。并且，在非挠性基材20a的表面和背面上形成有绝缘构件31～34、包括导体图案(例如铜图案)的布线层21～26及对各布线层之间进行电连接的层间连接21a、21b、22a、23a、23b、24a、24b。详细地说，在非挠性基材20a的表面和背面上形成布线层21、22，这些布线层21、22经由层间连接21a、21b、22a而与上层布线层23、24电连接，该层间连接21a、21b、22a存在于对布线层21、22与各自上层的布线层23、24之间进行层间绝缘的绝缘构件31、32中，例如由铜构成。并且，布线层23、24经由层间连接23a、23b、24a、24b而与上层布线层25、26电连接，该层间连接23a、23b、24a、24b存在于对布线层23、24与上层的布线层25、26之间进行层间绝缘的绝缘构件33、34中，例如由铜构成。这样，各布线层分别相互电连接。另外，例如通过利用铜等进行通孔镀处理来形成对非挠性基材20a的表面和背面的导体图案进行电连接的贯通连接20c。并且，在基板主面一侧(在此是绝缘构件34的表面)上设置有钝化膜(保护膜)26a，在该钝化膜26a上形成有使布线层26(焊盘)选择性地露出的窗。并且，在该窗中形成有凸块金属26c，该凸块金属26c经由包括粘接层和扩散势垒层的缓冲层26b与布线层26电连接。
第二基板20被配置于第一基板10的凹部100a中，以倒装法安装于第一基板10中。通过所谓倒装(face down)，设置于第一基板10的电路上的端子(连接盘)与第二基板20的凸块金属26c直接接合。这样，第一基板10与第二基板20电连接。根据这种结构，能够容易地将第一基板10与第二基板20电连接。
第二基板20中的每单位厚度的布线层数多于第一基板10中的每单位厚度的布线层数，当比较两者的相同厚度区域中的布线层数时，第二基板20的导体存在密度大于第一基板10的导体存在密度。由此，在该印刷电路板中形成为第二基板20的由导体形成的布线层数多于第一基板10的与第二基板20相同厚度区域中的布线层数。如果设为这种结构，能够容易地形成高密度导体区域，进而也容易使该印刷电路板局部细间距化。
另外，第二基板20的至少一部分布线层(导体电路)的厚度与第一基板10的导体电路的厚度相同。但是，也可以使第二基板20的至少一部分导体电路的厚度比第一基板10的导体电路的厚度薄。
在第一基板10与第二基板20之间填充有例如由RCF(ResinCoated copper Foil：背胶铜箔)(或者也可以是预浸料等)构成的树脂30。即，第一基板10与第二基板20通过树脂30而相互进行物理连接并粘接(电绝缘)。该树脂30也可以由与构成绝缘构件31～34的树脂相同的材料构成。
这样，第一基板10与第二基板20通过树脂30进行连接，由此第一基板10与第二基板20的密合力提高。另外，填充后的树脂30成为缓冲构件，即使在受到来自外部的冲击的情况下，冲击也不会直接传递到第二基板20，因此能够提高布线密度高于第一基板10的第二基板20的布线的连接可靠性。另外，通过埋设另外制作的第二基板20，能够使随着积层而变得复杂的工序简单化。并且，第一基板10的绝缘层的刚性大于第二基板20的绝缘层的刚性，因此能够缓和施加到第二基板20的应力。
例如图3及图4所示，在制造这种印刷电路板时，通过半导体工艺在一片基板100上制作相当数量(例如“32个”左右)的第一基板10，并且通过半导体工艺在一片基板200上制作相当数量(例如“96个”左右)的第二基板20。
具体地说，分别在芯基板(非挠性基板)10a、20a的表面和背面上隔着绝缘层依次层叠布线层来制作第一基板10和第二基板20。这些第一基板10和第二基板20的布线层数不同，但是基本上通过相同的工艺来制作，因此在此仅详细示出第二基板20的制作工序，省略第一基板10的制作工序的详细说明。
例如图5的(a)所示，在制作第二基板20时，准备表面和背面具有铜箔601a、601b的非挠性基材20a，例如图5的(b)所示，通过打孔加工来形成贯通孔602。之后，进行研磨，例如图5的(c)所示，通过进行PN镀处理(例如化学镀铜和电镀铜)，来形成连接基板表面和背面的导体图案的贯通连接20c，并且在非挠性基材20a的表面和背面分别进行成膜来形成例如含有铜的导体膜603a、603b。然后，例如通过规定的光蚀刻工序(例如酸清洗、层压抗蚀层、直接描绘(曝光)、显影、蚀刻、剥膜等)来分别对这些导体膜603a、603b进行图案形成，例如图5的(d)所示，形成布线层21、22。这样，形成第二基板20的第一布线层。之后，利用图像检查装置等进行检查，并且进行黑化处理，开始形成上层的第二布线层。
例如图6的(a)所示，在形成第二布线层时，在形成有上述第一布线层的结构体的表面和背面上分别配置例如由预浸料构成的绝缘构件31、32及例如由铜箔构成的导体膜604a、604b。然后，例如利用液压机装置来对最外层的导体膜604a、604b施加压力，例如图6的(b)所示，对其结构体整体进行加压。
接着，进行裁切(端面切割和刻印)、对准用打孔、软蚀刻及激光预处理，例如图6的(c)所示，通过激光来形成通路孔605。然后，在进行去沾污处理(沾污去除)、软蚀刻之后，例如图6的(d)所示，通过进行PN镀处理(例如化学镀铜和电镀铜)，来在结构体的表面和背面分别形成导体膜606a、606b。然后，在形成该导体膜606a、606b之后进行凹陷检查作为工序检查。
接着，例如通过规定的光蚀刻工序(例如酸清洗、层压抗蚀层、直接描绘(曝光)、显影、蚀刻、剥膜等)来分别对导体膜606a、606b进行图案形成，例如图6的(e)所示，形成布线层23、24。这样，还形成第二基板20的第二布线层。之后，利用图像检查装置等进行检查，并且进行黑化处理，进一步开始形成上层的第三布线层。
例如图7的(a)所示，在形成第三布线层时，在形成有上述第一布线层和第二布线层的结构体的表面和背面上分别配置例如由预浸料构成的绝缘构件33、34及例如由铜箔构成的导体膜607a、607b。然后，例如利用液压机装置来对最外层的导体膜607a、607b施加压力，例如图7的(b)所示，对其结构体整体进行加压。
接着，进行裁切(端面切割和刻印)、对准用打孔、软蚀刻及激光预处理，例如图7的(c)所示，通过激光来形成通路孔608。进一步，在进行去沾污处理(沾污去除)、软蚀刻之后，例如图7的(d)所示，通过进行PN镀处理(例如化学镀铜和电镀铜)，来在结构体的表面和背面分别形成导体膜609a、609b。然后，在形成该导体膜609a、609b之后进行凹陷检查作为工序检查。
接着，例如通过规定的光蚀刻工序(例如酸清洗、层压抗蚀层、直接描绘(曝光)、显影、蚀刻、剥膜等)来分别对导体膜609a、609b进行图案形成，例如图7的(e)所示，形成布线层25、26。这样，还形成第二基板20的第三布线层。之后，利用图像检查装置等进行检查，并且进行黑化处理，接着在绝缘构件34的表面形成钝化膜26a。然后，在该钝化膜26a中形成使布线层26选择性地露出的窗，在该窗中形成缓冲层26b及凸块金属26c。这样，完成前面图2示出的第二基板20。
第一基板10也能够通过遵照上述图5至图7示出的工序的工序，分别在非挠性基材10a的表面和背面上隔着层间绝缘层地层叠布线层11～18来制作。
在这样制作第一基板10和第二基板20之后，对形成于基板100和基板200上的所有这些基板10、20的好坏进行检查，判断这些基板中的哪些基板正常而哪些基板异常(次品)。在此，根据需要废弃被判断为次品的基板10、20。此外，作为基板10、20的检查，例如进行利用图像检查装置等进行的检查等。然后，分别对基板10、20进行黑化处理。
接着，如图8所示，例如利用激光来切断(激光切割)基板100上的第一基板10，形成用于容纳(配置)规定数量(在此为“一个”)的第二基板20的凹部100a。该凹部100a的形状(例如长方体状的中空空间)和大小为具有在配置第二基板20的情况下能够定位这种程度的间隙。
接着，如图9所示，例如利用激光从一片基板200切出通过上述检查被判断为正常的第二基板20来作为规定尺寸的芯片，例如图10及图11中分别以俯视图及截面图所示出那样，将该第二基板20的芯片容纳到凹部100a。然后，例如通过回流焊等，使两个基板10、20相互倒装连接。此时，凹部100a具有与第二基板20的外形对应的中空形状，即该中空形状比第二基板20大规定间隙D1、D2(能够分别对第二基板20进行定位这种程度的较小间隙)，由此能够将第二基板20定位到规定位置(凹部100a的位置)。
通过设置该第二基板20，第一基板10与第二基板20的表面大致一致。但是，并不限于此，只要第二基板20的表面露出，则既可以高于第一基板10的表面，也可以低于第一基板10的表面。
然后，如图12所示，使用分配器在第一基板10与第二基板20的间隙D1、D2(图10)中填充树脂30。这样，完成前面图1示出的印刷电路板。更详细地说，如图13所示，在一片基板100上形成多个与第一基板10和第二基板20的数量对应的印刷电路板。即，分别切出这些印刷电路板来作为芯片，由此各芯片分别成为产品。通过设为这种结构，印刷电路板的布线层减少，其结果是不需要的导体连接部分会减少，因此对落下冲击的耐性提高。
此外，也可以对上述实施方式进行如下变更来实施。
也可以在第一基板10或者第二基板20的至少一个上电连接至少一个电子部件。例如图14所示，通过引线接合技术、倒装法安装等，能够在第一基板10或者第二基板20的表面上例如通过LPSR、金线等来电连接电子部件501、502，或者如图中的电子部件503那样在第二基板20内部设置电子部件。此外，电子部件的数量是任意的，也可以仅与第一基板10和第二基板20中的一个连接。
第二基板的导体存在密度大于第一基板的导体存在密度，但并不限于第二基板的每单位厚度的布线层数多于第一基板的每单位厚度的布线层数。例如图15所示，也可以是如下结构：在两个基板中，尽管每单位厚度的布线层数相同，但第二基板20的每单位层间绝缘层的通路孔数量多于第一基板10的每单位层间绝缘层的通路孔数量。此外，通路孔是形成于层间绝缘层中并用于对下层布线层与上层布线层进行电连接的孔(层间连接用孔)，除了采用IVH以外，还能够采用例如镀通孔、镀微通路孔、导电性糊剂连接孔等。并且，例如图16所示，即使在上述布线层数和通路孔数量都相同的情况下，也能够将第二基板20中的绝缘层上的导体存在密度设为大于第一基板10中的绝缘层上的导体存在密度。此外，也可以将第二基板20的芯基板的厚度设定为与第一基板10的厚度相等(例如参照图15)。另外，如图17所示，第一基板10和第二基板20也可以仅在芯基板的表面和背面的一个面上具有导体(布线层)。
在上述实施方式中，通过倒装连接来对第一基板10和第二基板20进行电连接。通过使这两个基板相互倒装连接，在第二基板20的导体密度较大的情况下，也能够对第一基板10和第二基板20进行电连接。但是，并不限于此，两个基板的连接方法是任意的。例如图18所示，也可以通过引线接合技术来电连接两个基板。另外，例如图19所示，也可以积层到上层，利用通路孔来电连接两个基板。在利用通路孔连接的情况下，能够形成电连接良好且耐冲击性较高的连接部。另外，例如图20所示，也可以利用截面通孔来电连接两个基板。另外，例如图21所示，通过弹簧来使分别形成在第一基板10和第二基板20上的焊盘之间接触，由此也可以电连接两个基板。或者，如图22所示，也可以利用连接器来电连接两个基板。此外，在不需要的情况下也可以省略第二基板与凹部之间的间隙的树脂(例如参照图21)。
并且，对两个基板进行电连接的电极、布线的材质等也是任意的。例如也可以通过ACF(Anisotropic Conductive Film：异方性导电膜)连接或者Au-Au连接来使两个基板相互电连接。在ACF连接中，能够容易地进行用于连接的第一基板10与第二基板20之间的位置对准。另外，在Au-Au连接中，能够形成耐腐蚀的连接部。
也可以在一个第一基板的表面上配置多个第二基板。例如图23所示，也可以在一个第一基板10(低导体密度的基板)中配置两个第二基板201、202(高导体密度的基板)。或者如图24所示，也可以在一个凹部100a中容纳多个第二基板(在本例中为两个基板201、202)。
在上述实施方式中，以使第一基板10的表面与第二基板20的表面成为相同高度的方式连接两个基板，但是并不限于此，如图25所示，可以设为第二基板201的表面高于(突出)第一基板10的表面，或者也可以设为第二基板202的表面低于(凹陷)第一基板10的表面。
并且，如图26所示，也可以在形成于第一基板10(低导体密度的基板)的表面上的凹部100a内配置高导体密度的基板201，将该基板201与埋设到第一基板10内的第二基板202组合来形成一个印刷电路板。如果设为这种结构，则在基板表面和基板内部都能够容易地形成高密度导体区域。
第一基板10和第二基板20的材料是任意的。这些基板10、20相互可以由相同材料构成，也可以由不同材料构成。
第二基板20的形状、位置及在该位置处的姿势等也是任意的。例如图27所示，也可以在第一基板10(低导体密度的基板)上使第二基板201(高导体密度的基板)倾斜。另外，也可以在第二基板上设置凹凸或者将第二基板本身形成为V字状。
例如图28所示，也可以以如下方式将第二基板201嵌入到第一基板10，该方式为使第二基板201的主面的一部分不是从第一基板10的主面露出而是从第一基板10的侧面露出。
在上述实施方式中，在检查第一基板10和第二基板20之后形成凹部100a，但是也可以在形成凹部100a之后检查各基板。
凹部100a的形状及大小是任意的。但是，在对第二基板20进行定位方面，优选与第二基板20对应的形状及大小。
凹部的形成并不限于通过激光、蚀刻等来去除与其空间对应的部分的方法，也可以如下这样形成凹部312a，在例如图29的(a)所示那样在基板310上预先设置牺牲构件311的状态下，如图29的(b)所示那样进行成膜来形成多层膜312(在本例中是多层但是也可以是一层)，如图29的(c)所示，通过在该成膜之后对牺牲构件311进行选择蚀刻等来去除牺牲构件311，由此形成凹部312a。
以上，说明了本发明的实施方式，但是应该理解为为了设计上的需要、其它原因所需的各种修改、组合均被包含在“权利要求书”所记载的发明、与“具体实施方式”记载的具体例所对应的发明的范围内。
本申请要求2008年5月23日申请的美国专利临时申请第61/071909号的优先权。作为参照，将美国专利临时申请第61/071909号的说明书、权利要求范围、附图整体取入到本说明书中。
产业上的可利用性
本发明能够应用于电子设备等的印刷电路板。

Claims (14)

1.一种印刷电路板，其特征在于，
具备形成有导体的第一基板和至少一个第二基板，该第二基板的导体存在密度大于该第一基板的导体存在密度，
上述第一基板具有凹部，上述第二基板以上述第二基板的主面的至少一部分在上述第一基板的表面露出的方式嵌入到上述第一基板的凹部中，
上述第一基板的导体与上述第二基板的导体电连接；以及
上述第二基板具有包含无机材料的芯基板，多个第一层间绝缘层形成在上述芯基板的第一表面上，多个第二层间绝缘层形成在上述芯基板的与上述第一表面相对的第二表面上；
其中，上述第二基板内部设置有电子部件；以及
在将上述第二基板嵌入到上述第一基板的凹部中之前，上述第二基板通过基板检查工序被判断为正常。
2.根据权利要求1所述的印刷电路板，其特征在于，
上述第二基板的由导体形成的布线层数多于上述第一基板的与上述第二基板相同的厚度区域中的布线层数。
3.根据权利要求1所述的印刷电路板，其特征在于，
上述第一基板和上述第二基板分别具有绝缘层，上述第二基板的绝缘层包括上述芯基板、上述多个第一层间绝缘层和上述多个第二层间绝缘层；
上述第二基板中的绝缘层上的导体存在密度大于上述第一基板中的绝缘层上的导体存在密度。
4.根据权利要求1所述的印刷电路板，其特征在于，
上述第一基板和上述第二基板具有经由层间绝缘层中的通路孔电连接的下层布线层和上层布线层；
上述第二基板中的每单位层间绝缘层的通路孔数量大于上述第一基板中的每单位层间绝缘层的通路孔数量。
5.根据权利要求1所述的印刷电路板，其特征在于，
上述第一基板与上述第二基板通过倒装连接而相互电连接。
6.根据权利要求1所述的印刷电路板，其特征在于，
上述第一基板和上述第二基板被相互分开地进行配置，
在上述第一基板与上述第二基板之间的间隙的至少一部分中存在树脂。
7.根据权利要求1所述的印刷电路板，其特征在于，
上述第一基板具有含无机材料的绝缘层。
8.根据权利要求7所述的印刷电路板，其特征在于，
上述第一基板的绝缘层具有由上述无机材料构成的至少一个布层。
9.根据权利要求7所述的印刷电路板，其特征在于，
上述第一基板的含无机材料的绝缘层的层数多于上述第二基板的第一层间绝缘层、第二层间绝缘层和芯基板的层数。
10.根据权利要求1所述的印刷电路板，其特征在于，
上述第二基板的至少一部分导体的厚度小于等于上述第一基板的导体的厚度。
11.根据权利要求1所述的印刷电路板，其特征在于，
在上述第一基板和上述第二基板中的至少一个上电连接有至少一个电子部件。
12.根据权利要求1所述的印刷电路板，其特征在于，
在上述第二基板上电连接有至少一个电子部件。
13.一种印刷电路板的制造方法，其特征在于，具备以下工序：
第一工序，制作具有导体的第一基板；
第二工序，在一片基板上制作具有导体的多个第二基板；
第三工序，在通过上述第一工序制作出的第一基板中形成凹部；
第四工序，在通过上述第三工序形成的凹部内配置至少一个上述第二基板；以及
第五工序，对上述第一基板的导体与上述第二基板的导体进行电连接；
其中，上述第二基板具有包含无机材料的芯基板，多个第一层间绝缘层形成在上述芯基板的第一表面上，多个第二层间绝缘层形成在上述芯基板的与上述第一表面相对的第二表面上；
在上述第四工序之前还具备基板检查工序，在该基板检查工序中，对通过上述第一工序制作出的第一基板和通过上述第二工序制作出的第二基板的好坏分别进行检查，
在上述第四工序中，在通过上述基板检查工序被判断为正常的第一基板的上述凹部内配置通过上述基板检查工序被判断为正常的至少一个第二基板；以及
上述第二基板内部设置有电子部件。
14.根据权利要求13所述的印刷电路板的制造方法，其特征在于，
在上述第三工序中形成具有间隙的凹部，以使得在配置上述第二基板时能够以该间隙进行定位。
CN200880129384.XA 2008-05-23 2008-12-22 印刷电路板及其制造方法 Expired - Fee Related CN102037797B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7190908P 2008-05-23 2008-05-23
US61/071,909 2008-05-23
PCT/JP2008/073343 WO2009141927A1 (ja) 2008-05-23 2008-12-22 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102037797A CN102037797A (zh) 2011-04-27
CN102037797B true CN102037797B (zh) 2013-11-06

Family

ID=41339874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880129384.XA Expired - Fee Related CN102037797B (zh) 2008-05-23 2008-12-22 印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US8177577B2 (zh)
JP (1) JP5010737B2 (zh)
CN (1) CN102037797B (zh)
WO (1) WO2009141927A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009141928A1 (ja) 2008-05-19 2011-09-29 イビデン株式会社 プリント配線板及びその製造方法
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
WO2012089275A1 (en) 2010-12-30 2012-07-05 Option Wireless Limited Multi board module with implant
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US20130341078A1 (en) 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8790520B2 (en) * 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) * 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP2014049578A (ja) * 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP6082233B2 (ja) * 2012-10-31 2017-02-15 イビデン株式会社 配線板及びその製造方法
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
JP5583828B1 (ja) 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP2016086088A (ja) * 2014-10-27 2016-05-19 富士通株式会社 積層基板およびその製造方法
CN105722317B (zh) * 2014-12-03 2019-03-01 珠海方正科技高密电子有限公司 刚挠结合印刷电路板及其制作方法
KR102163039B1 (ko) * 2015-04-07 2020-10-08 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
US10716214B2 (en) * 2015-12-03 2020-07-14 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
CN108369944B (zh) * 2015-12-09 2022-11-22 英特尔公司 混合微电子衬底及用于制造其的方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
CN107846789A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种解决pcb布线密度的设计方法
EP3562281A1 (de) * 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Backplane und verfahren zu deren herstellung
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
CN110996512B (zh) * 2019-12-30 2022-03-04 展讯通信（上海）有限公司 一种印制电路板及其制作方法、终端
KR20230075176A (ko) 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판
CN113966101B (zh) * 2021-12-21 2022-03-18 广东科翔电子科技股份有限公司 一种高精密Mini-LED PCB的小焊盘开窗制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342036A (zh) * 2000-08-28 2002-03-27 松下电器产业株式会社 印刷布线基板及其制造方法
US7019221B1 (en) * 1998-11-27 2006-03-28 Nec Corporation Printed wiring board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3310037B2 (ja) * 1993-01-05 2002-07-29 株式会社東芝 プリント配線板の製造方法
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5858145A (en) * 1996-10-15 1999-01-12 Sarnoff Corporation Method to control cavity dimensions of fired multilayer circuit boards on a support
US5847935A (en) * 1996-12-16 1998-12-08 Sarnoff Corporation Electronic circuit chip package
JP3014365B2 (ja) * 1997-07-16 2000-02-28 松下電器産業株式会社 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP4554790B2 (ja) * 1999-09-02 2010-09-29 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP3795270B2 (ja) 1999-09-10 2006-07-12 大日本印刷株式会社 多層プリント配線基板製造方法及び多層プリント配線基板
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
JP2006173252A (ja) * 2004-12-14 2006-06-29 Fujikura Ltd リジッド・フレックス多層プリント配線板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019221B1 (en) * 1998-11-27 2006-03-28 Nec Corporation Printed wiring board
CN1342036A (zh) * 2000-08-28 2002-03-27 松下电器产业株式会社 印刷布线基板及其制造方法

Also Published As

Publication number Publication date
WO2009141927A1 (ja) 2009-11-26
JP5010737B2 (ja) 2012-08-29
JPWO2009141927A1 (ja) 2011-09-29
CN102037797A (zh) 2011-04-27
US20090290318A1 (en) 2009-11-26
US8177577B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
CN102037797B (zh) 印刷电路板及其制造方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
KR101198061B1 (ko) 프린트 배선판 및 그 제조 방법
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
CN103167727A (zh) 电路板及其制造方法
CN101015057A (zh) 立体电路装置、使用它的电子机器及其制造方法
JP2010532567A5 (zh)
US20080136041A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
CN103117264A (zh) 布线基板及其制造方法
CN105321888A (zh) 封装结构及其制法
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN101364586B (zh) 封装基板结构
CN104284514A (zh) 印刷电路板及其制造方法
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US10485098B2 (en) Electronic component device
US10154594B2 (en) Printed circuit board
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
EP1956877B1 (en) Multilayer wiring board and method of manuftacturing the same
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
US8590144B2 (en) Method of manufacturing printed circuit board
CN108305864B (zh) 端子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20181222

CF01 Termination of patent right due to non-payment of annual fee