DE102008031358A1 - Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung - Google Patents

Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008031358A1
DE102008031358A1 DE102008031358A DE102008031358A DE102008031358A1 DE 102008031358 A1 DE102008031358 A1 DE 102008031358A1 DE 102008031358 A DE102008031358 A DE 102008031358A DE 102008031358 A DE102008031358 A DE 102008031358A DE 102008031358 A1 DE102008031358 A1 DE 102008031358A1
Authority
DE
Germany
Prior art keywords
substrate
die
adhesive material
over
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008031358A
Other languages
English (en)
Inventor
Wen-Kun Yang
Diann-Fang Hukou Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102008031358A1 publication Critical patent/DE102008031358A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Zwischenverbindungsstruktur für eine Halbleiterdieanordnung mit: einem Substrat mit einer vorgeformten Verdrahtungsschaltung, die in dieser ausgebildet ist, einem Die, das Kontaktanschlüsse an einer aktiven Fläche hat, einem Klebematerial, das über dem Substrat zum Befestigen des Dies über dem Substrat angeordnet ist, wobei das Substrat einen Durchgang durch das Substrat und das Klebematerial aufweist, und einem kontaktfähigen Material, das in den Durchgang zum Koppeln der Kontaktkissen des Dies mit der Verdrahtungsschaltung des Substrats eingeführt ist.

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft ein Halbleiterpackage und insbesondere eine Zwischenverbindungsstruktur für ein Package.
  • Beschreibung des Standes der Technik
  • Packages für integrierte Schaltungen (IC) mit hoher Leistungsfähigkeit sind in dem Stand der Technik gut bekannt. Verbesserungen an IC-Packages werden durch die industriellen Anforderungen an erhöhter thermischer und elektrischer Leistungsfähigkeit und geringerer Größe und geringeren Herstellungskosten gefordert. Auf dem Gebiet der Halbleiter wird die Dichte der Einheiten zunehmen und die Dimensionen der Einheiten kontinuierlich abnehmen. Die Forderung nach Packaging oder Verbindungstechniken bei Einheiten mit einer derart hohen Dichte nimmt ebenfalls zu, um der oben erwähnten Situation zu entsprechen. Üblicherweise wird bei dem Flip-Chip-Anbringungsverfahren ein Feld von Lötpunkten auf der Fläche des Dies gebildet. Die Bildung der Lötpunkte kann unter Verwendung von Lötmaterial durch eine Lötmaske zur Erzeugung eines gewünschten Musters von Lötpunkten durchgeführt werden. Die Funktion des Chippackages weist eine Leistungsverteilung, eine Signalverteilung, eine Wärmeverteilung, einen Schutz und eine Stütze usw. auf. Da Halbleiter komplizierter werden kann die traditionelle Packagetechnik, beispielsweise ein Bleirahmenpackage, ein flexibles Package, die feste Packagetechnik die Anforderung zur Erzeugung von kleineren Chips mit hohen Dichteelementen auf dem Chip nicht entsprechen.
  • Im Allgemeinen bietet ein Feldpackaging wie ein Ball Grid Array (BGA) Package eine hohe Dichte von Verbindungen relativ zu der Oberfläche des Packages. Typische BGA Packages weisen einen gewundenen Signalweg auf, was zu einer hohen Impedanz und einem ineffizienten thermischen Weg führt, was eine schlechten thermischen Verteilungseigenschaft mit sich bringt. Mit zunehmender Packagedichte ist die Abgabe der Wärme, die von der Einheit erzeugt wird, von zunehmender Bedeutung.
  • Die Flip-Chip-Technologie ist in dem Stand der Technik zum elektrischen Verbinden des Dies an einem Befestigungssubstrat, etwa einer gedruckten Schaltkarte, bekannt. Die aktive Fläche des Dies ist einer Mehrzahl von elektrischen Kopplungen unterworfen, die gewöhnlich an dem Rand des Chips gebracht sind. Elektrische Verbindungen sind als Anschlüsse an der aktiven Fläche eines Flip-Chips angeordnet. Die Verbindungspunkte weisen Lote und/oder Kupfer, Gold, das eine gute mechanische Verbindung und elektrische Kupplungen mit einem Substrat macht. Die Lötpunkte haben nach dem RDL eine Höhe von etwa 50–100 μm. Der Chip wird auf einem Befestigngssubstrat invertiert, wobei die Lötpunkte mit Wegen auf dem Befestigungssubstrat ausgerichtet sind, wie in 1 gezeigt. Wenn die Anschlusspunkte Lötpunkte sind, werden die Lötpunkte auf dem Flip-Chip mit den Verbindungsanschlüssen auf dem Substrat verlötet. Lötpunkte sind relativ kostengünstig, sie zeigen jedoch einen erhöhten elektrischen Widerstand als auch Sprünge und Spalten über die Zeit aufgrund thermomechanischer Belastungen. Weiter ist das Lot typischerweise eine Zinn-Blei-Legierung und auf Blei basierende Materialien werden aufgrund der Umweltbelastungen durch das Ablagern von toxischen Materialien und das Gelangen von toxischen Materialien in Grundwasservorräte zunehmend weniger erwünscht. Normalerweise werden Unterfüllungsmaterialien zum Reduzieren der thermischen Belastungen aufgrund der CTE Differenz zwischen dem Siliziumchip und dem Substrat angewendet.
  • Da übliche Packagetechnologien ein Die auf einem Wafer in jeweilige Dies aufzuteilen haben und sodann die jeweiligen Dies zu packagen haben, sind diese Techniken im Herstellungsprozess zeitaufwendig. Da die Chippackagetechnik erheblich durch die Entwicklung von integrierten Schaltungen beeinflusst ist, wird, da die Größe von elektronischen Bauteilen bedeutsamer geworden ist, gilt dies auch für die Packagetechnik. Aus den oben genannten Gründen geht der Trend der Packagetechnik in Richtung auf Ball Grit Array (BGA), Flip Chip (FC-BGA), Chip Scale Package (CSP), Wafer Level Package (WLP). „Wafer Level Package" versteht sich dahingehend, dass das gesamte Packaging und alle Verbindungen auf dem Wafer als auch die Herstellungsschritte vor der Vereinzelung (dem Schneiden) in Chips (Dies) ausgeführt wird. Nach dem Abschluss aller Montagevorgängen und Packagingvorgängen werden die einzelnen Halbleiterpackages von einem Wafer getrennt, der eine Mehrzahl von Halbleiterdies hat. Das Wafer Level Package hat besonders kleine Dimensionen gemeinsam mit extrem guten elektrischen Eigenschaften.
  • Das US-Patent Nr. 6 271 469 offenbart ein Package mit einer RDL Schicht 124, wie in 2 gezeigt. Das Mikroelektronik Package weist ein Mikroelektronik-Die 102 mit einer aktiven Fläche auf. Ein Einkapselungsmaterial 112 ist benachbart zu der oder den Seiten des mikroelektronischen Dies angeordnet, wobei das Einkapselungsmaterial wenigstens eine Fläche aufweist, die im Wesentlichen mit der aktiven Fläche des mikroelektronischen Dies eben ist. Eine erste dielektrische Materialschicht 118 kann auf wenigstens einem Abschnitt der aktiven Fläche des mikroelektronischen Dies und der Fläche des Einkapselungsmaterials angeordnet sein. Wenigstens eine leitfähige Bahn 124 wird sodann auf der ersten dielelektrischen Materialschicht 118 angeordnet. Die leitfähige(n) Bahn(en) 124 ist in elektrischem Kontakt mit der aktiven Fläche des mikroelektronischen Dies. Eine zweite dielektrische Schicht 126 und eine dritte dielektrische Schicht 136 wird nachfolgend über dem Die ausgebildet. Durchgangsbohrungen 132 sind in der zweiten dielektrischen Schicht 126 zum Koppeln an die Bahnen 124 ausgebildet. Anschlusskissen 134 sind mit den Durchgangsbohrungen 132 verbunden und Lotmaterial 138 ist auf den Anschlusskissen angeordnet.
  • Diese übliche Packagestruktur und die Ausbildung des Verfahrens weist zu viele übereinander angeordnete dielektrische Schichten über dem Die/Substrat zum Bilden der Aufbauschichten auf, es verlangt nicht nur die Ebenheit der aktiven Fläche für den RDL Vorgang und eine höhere Genauigkeit der lithophotographischen Maschine zum Abschließen des Packagingvorgangs, sondern es unterliegt auch leicht einer Zerstörung der Chipstruktur während des Vorgangs des Aufbauens der Schichten. Es liegt an dem Fehlen einer Pufferschicht zwischen dem Siliziumchip und dem Lötkügelchen, dieses Prinzip leidet daher an einem geringen Ertrag und einer Unzuverlässigkeit.
  • Die vorliegende Erfindung schafft daher eine Struktur mit einer Zwischenverbindungsstruktur für ein Flip-Chip-Schema zum Überwinden des genannten Problems und schafft eine Einheit mit besseren Eigenschaften.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung ein Halbleiterpackage (Chipanordnung) zu schaffen mit einem Chip und einer leitfähigen Bahn, die kostengünstig ist, eine hohe Leistungsfähigkeit hat und eine hohe Zuverlässigkeit hat.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung ein geeignetes, kostengünstiges Verfahren zum Herstellen eines Halbleitereinheitpackages (Chipanordnung) zu schaffen.
  • Bei einem Aspekt weist eine Verbindungsstruktur für eine Halbleiterdieanordnung auf: ein Substrat mit einer in dieser ausgebildeten Verdrahtungsschaltung, ein Die mit Kontaktanschlüssen auf einer aktiven Fläche, ein Klebematerial, das über dem Substrat ausgebildet ist zum Befestigen des Dies über dem Substrat, wobei das Substrat einen Durchgang aufweist durch das Substrat und das Klebematerial und das leitfähige Material in den Durchgang gefüllt ist zum Koppeln der Kontaktanschlüsse des Dies mit der Verdrahtungsschaltung des Substrats.
  • Die Struktur weist weiter eine Kernpaste auf, die über der Rückseite des Dies angeordnet ist und das Substrat oder das Klebematerial und die leitfähigen Kügelchen sind mit den Verdrahtungsschaltungen gekoppelt. Eine Stützbasis ist über der Kernpaste ausgebildet. Eine leitfähige Schicht kann über der Kernpaste und/oder der Rückseite des Dies ausgebildet sein. Die leitfähige Schicht ist durch eine laminierte Kupferfolie, Aufsputtern oder E-Plattieren von Cu/Ni/Au ausgebildet.
  • Alternativ ist eine Einkapselung vorgesehen mit einer geneigten Struktur über dem Die und dem Substrat oder dem Klebematerial und leitfähige Kügelchen sind mit den Verdrahtungsschaltungen gekoppelt. Der Winkel der geneigten Struktur gegenüber der horizontalen Fläche beträgt etwa 30–60 Grad. Die Einkapselung weist eine flüssige Verbindung oder eine Gussverbindung auf.
  • Die vorliegende Erfindung offenbart ein Verfahren zum Bilden einer Zwischenverbindungsstruktur für eine Halbleiteranordnung:
    Formen eines Substrats einer Verdrahtungsschaltung;
    Formen eines Klebematerials auf dem Substrat oder auf der Die-Fläche (Silizium Wafer Fläche);
    Anbringen eines Dies auf dem Klebematerial mit einer Flip-Die-Ausbildung durch eine Pick-und-Place-Maschine mit Feinausrichtung;
    Ausbilden einer Kernpaste von der Rückseite des Dies und Füllen des Raums des Dies;
    Bilden eines Durchgangs in dem Substrat zum Öffnen der Kontaktanschlüsse, gegebenenfalls vorgeformt in dem Substratvorgang;
    Bilden einer Keimmetallschicht auf den Kontaktanschlüssen durch PVD oder CVD;
    Bilden eines Photowiderstands über dem Substrat/Die und Öffnen des Durchgangsbereichs;
    Ausführen eines E-Plattierungsvorgangs zum Bilden von leitfähigem Material zum Füllen in den Durchgang, wodurch die Zwischenverbindung zum Koppeln der Kontaktanschlüsse des Dies und der Verdrahtungsschaltung des Substrats gebildet wird.
  • Das Verfahren weist weiter das Aushärten des Klebematerials auf, nachdem das Klebematerial geformt ist, das trockene oder nasse Reinigen der Kontaktanschlüsse nach dem Öffnen und das Strippen des PR und das Ätzen der Keimmetallschicht nach dem Bilden der Zwischenverbindungsstruktur auf. In einem Fall kann das PR zum Schützen des Metalls des Lotkügelchens vor dem PVD gebildet sein, wenn kein Au auf der Oberfläche des Metalls des Lotkügelchens vorhanden ist.
  • Die Keimmetallschicht weist Ti/Cu, Cu/Au, Cu/Ni/Au oder Sn/Ag/Cu auf.
  • KURZE ERLÄUTERUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die eine Halbleiterchipanordnung in Übereinstimmung mit dem Stand der Technik wiedergibt.
  • 2 ist eine Querschnittsansicht, die eine Halbleiterchipanordnung in Übereinstimmung mit dem Stand der Technik wiedergibt.
  • 3 ist zeigt eine Querschnittsansicht, die eine Halbleiterchipanordnung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung wiedergibt.
  • 4 zeigt eine Querschnittsansicht einer Halbleiterchipanordnung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 5 zeigt eine Querschnittsansicht, die eine Halbleiterchipanordnung in Übereinstimmung mit einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wiedergibt.
  • 6 zeigt eine Querschnittsansicht, die eine Halbleiterchipanordnung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung wiedergibt.
  • 7–10 zeigen Querschnittsansichten, die den Vorgang in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung wiedergeben.
  • 11 zeigt eine Querschnittsansicht, die die Verbindungsstruktur in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung wiedergibt.
  • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Die Erfindung wird jetzt in weiteren Einzelheiten unter Bezugnahme auf bevorzugte Ausführungsbeispiele der Erfindung und der beiliegenden Zeichnungen erläutert. Nichtsdestoweniger sollte anerkannt werden, dass die bevorzugten Ausführungsbeispiele der Erfindung nur zur Illustration dienen. Neben dem hier genannten bevorzugten Ausführungsbeispiel kann die vorliegende Erfindung in einem großen Bereich von anderen Ausführungsbeispielen neben den hier explizit beschriebenen verwirklicht werden, der Schutzbereich der vorliegenden Erfindung ist ausdrücklich nur durch die beiliegenden Ansprüche beschränkt.
  • Die vorliegende Erfindung offenbart eine Halbleiterpackagestruktur. Die vorliegende Erfindung schafft eine Halbleiterchipanordnung, die einen Chip aufweist, eine leitfähige Bahn und metallische Zwischenverbindungen, wie in 3 gezeigt.
  • 3 ist eine Querschnittsansicht des Substrats 100. Das Substrat 100 kann ein Metall, Glas, Keramik, Kunststoff, PCB oder PI sein. Die Dicke des Substrats 100 beträgt etwa 40–70 Mikrometer. Es kann ein Einschicht oder ein Mehrschicht (Verdrahtungsschaltung) Substrat sein. Ein Chip 105 ist auf die Fläche durch ein Klebematerial 110 mit elastischen Eigenschaften aufgeklebt zum Absorbieren der Spannung, die durch die Hitze erzeugt wird. Die Klebematerialien können nur den Chipgrößenbereich abdecken. Die Verbindungsstrukturen 115 werden in die Durchgangsbohrungen eingefüllt, die in dem Substrat 100 durch ein Laserboh ren eingebracht sind. Die Verbindungsstrukturen 115 sind mit den Kontaktanschlüssen 102 des Chips 105 verbunden. Die Kontaktanschlüsse 102 sind Al, Kupferanschlüsse und andere metallische Anschlusskissen und sind ausgebildet nach dem RDL in dem Silizium Wafer. Bahnen 120 sind auf der unteren oder der oberen Fläche des Substrats 100 ausgebildet und sind mit der Verbindungsstruktur 115 gekoppelt. Leitfähige Kügelchen 125 sind mit dem Ende der Bahnen 120 gekoppelt.
  • In 3 ist die leitfähige Bahn (Leitung) 120 unter dem (im Inneren des) Substrat(s) ausgebildet. Beispielsweise besteht die leitfähige Bahn 120 aus Gold, Kupfer, Kupfer-Nickel oder dergleichen. Die Bahn 120 ist durch Elektroplattieren, Plattieren oder Ätzen ausgebildet. Der Kupferelektroplattierungsvorgang setzt sich fort, bis die Kupferschicht die gewünschte Dicke hat. Die leitfähige Bahn 120 erstreckt sich außerhalb des Bereichs zum Aufnehmen des Chips. Die Kernpaste 130 ist in dem Die 105 eingekapselt und über dem Substrat 100 oder dem Klebematerial 110. Es durch Harz, eine Verbindung, Siliziumgummi oder Epoxy gebildet sein.
  • 4 zeigt eine alternative Ausführung der vorliegenden Erfindung. Eine Stützbasis 135 ist an der Kernpaste 130 angeordnet, um eine feste Stütze für das Package zu bilden. Alternativ ist eine leitfähige Schicht 140 beschichtet oder laminiert über der Kernpaste 130, die als Wärmesenke wirkt. Die Schicht 140 kann durch Laminieren einer Kupferfolie (durch eine Silberpaste aufgeklebt), Sputtern, E-Plattieren der Cu/Ni/Au, wie in 5 gezeigt ist, gebildet werden.
  • Es wird auf 6 Bezug genommen. Die Gusseinkapselung 145 ist durch eine flüssige Verbindung oder eine Gussverbindung gebildet zum Ersetzen der Kernpaste. Die Höhe des Dies beträgt etwa 50–200 Mikrometer, die Dimension von der Oberseite des Dies zu der Einkapselung 145 beträgt etwa 30–100 Mikrometer. Die Dicke des Substrats zuzüglich des Klebematerials beträgt etwa 40–100 Mikrometer. Die Körperdicke der Einheit beträgt daher etwa 120–400 Mikrometer. Es sollte beachtet werden, dass die Einkapselung 145 ein „schräges Dach" aufweist. Der Winkel θ der schrägen Struktur 150 beträgt etwa 30–60 Grad und kann eine bessere thermische Verteilung bewirken, als dies bisher erreichbar ist.
  • Es wird jetzt auf 7 Bezug genommen. Ein Substrat (rund oder quadratisch) 100 mit Verdrahtungsschaltungen im Inneren wird vorbereitet. Der Klebefilm 110 (vorzugsweise mit elastischen Eigenschaften zum Absorbieren von thermischen Spannungen aufgrund der CTE Fehlanpassung zwischen dem Siliziumchip und dem Substrat) ist auf dem Substrat aufgeschichtet, gefolgt durch ein Voraushärten des Films 110. Das Die 105 ist auf dem Substrat 100 durch eine Feinausrichtungsmaschine eingenistet, gefolgt durch ein Abschlusshärten. Der nächste Schritt ist das Aufdrucken oder Formen der Kernpaste 130 (Harz, Verbinder, Silikongummi, usw.) von der Rückseite des Dies 105. Ein Panelverbinden wird verwendet zum Bonden der „Basis" 135 auf der Rückseite (dieser Schritt ist optional) und anschließendes Aushärten zur Bildung des „Panel Wafers", wie in 8 gezeigt. Der nächste Schritt ist das Verwenden der Laserbohrung zum „Öffnen" der Durchgangsbohrung (das Öffnen der Durchbohrung kann in dem Substratvorgang vor dem Boden des Dies erfolgen) und Bilden der Keimmetallschicht, gefolgt durch Verwenden der PR zur Bildung der Durchgangsbohrung und des Bereichs zum Verbinden der Verdrahtungsschaltung des Substrats. Das E-Plattieren wird sodann verwendet und nach dem PR Stripen und dem Ätzen der Keimmetallschicht, wodurch die Zwischenverbindungsstruktur 115 geformt wird. Es ist zu beachten, dass die Anschlusskissen durch AL Bondingkissen oder Metallkissen gebildet werden können nachdem in der Silikonwaferform und der Bereich der Durchbohrung nicht in dem Bereich zum Bilden des Balls, es wird auf die 8 und 9 Bezug genommen.
  • Nachfolgend werden die Anbringung der Lotkügelchen und die IR-Re-Flow-Schritte durchgeführt zum Bilden des schließlichen Anschlusses, wie in 10 gezeigt. Danach wird das abschließende Prüfen auf der Panelebene durchgeführt und das Schneiden des (PI) Substrats und der Kernpaste, um das „Panel Wafer" in die einzelnen Packages zu vereinzeln.
  • 11 zeigt die Verbindungsstruktur der vorliegenden Erfindung. Die Struktur der Zwischenverbindung des IC Packages weist ein Die 105 mit metallischen Kontaktkissen 102 auf der aktiven Fläche auf. Ein Klebematerial 110 ist an der Unterseite des Dies 105 angeordnet. Ein Substrat 100 mit einer vorgeformten Verdrahtschaltung 120 ist vorgesehen zum Tragen des Dies 105 und Durchgangsbohrungen 115 sind in dem Substrat 100 und dem Klebematerial 110 ausgebildet mit leitfähigen Materialien 115 zum Koppeln der metallischen Kontaktanschlüsse 102 des Dies 105 mit der Verdrahtungsschaltung 120 des Substrats.
  • Die vorliegende Erfindung schafft ein einfacheres Vorgehen als das übliche Verfahren. Die vorliegende Erfindung benötigt keinen RDL Vorgang auf der Panel Wafer Ebene (RDL bedeutet, dass die „Verdrahtungsschaltung" in dem Substratvorgang vorgefertigt ist zum Vermeiden der Zerstörung der Chipoberfläche während des RDL Vorgangs auf der Chipebene), es sind keine Ausrichtungswerkzeuge erforderlich – das Ausrichtmuster ist auf der Oberfläche des Substrats während des Vorgangs der Verdrahtungsschaltung gebildet, das Die (aktive Seite) wird auf die elastische Klebschichten des Substrats angebracht (keine Unterfüllung ist erforderlich). Das PI Substrat ist mit der Verdrahtungsschaltung versehen durch Verwendung einer großen Panelgröße. Die vorliegende Erfindung verwendet ein einfaches trockenes PR anstelle eines nassen PR Beschichtungsvorgangs zum Bilden des leitfähigen Materials in dem Durchgangsbereich. Die Dies können im Inneren während des Vorgangs gepackaget werden, unter lediglich Öffnen der Pads, die Seite der aktiven Fläche ist geschützt. Das Schema ist kostengünstig und hat einen hohen Ertrag und die Dimension der Packagestruktur ist super dünn (keine Lötpunkte sind erforderlich und das Siliziumwafer kann einfach gelappt werden dünner als dies ohne einen Lötpunkt mit einem höheren Stoß während des Vorgangs möglich ist.
  • Die vorliegende Erfindung schafft eine Struktur mit einer besseren Zuverlässigkeit durch Anbringen einer elastischen Klebeschicht als eine Pufferschicht zur Aufnahme der Spannung, Füllmaterial (Cu oder Sn) zum Füllen der Abdeckung des Durchgangs zur größeren mechanischen Festigkeit, es hat keine thermische Belastung von dem PI Substrat in Z-Richtung; es ist unterschiedlich gegenüber heutigen Schichtaufbauprozessen. Die CTE zwischen dem PI Substrat und der PCB Motherboard ist identisch, thermische Belastung wird vermieden, die Beherrschung der thermischen Probleme ist einfacher als zuvor.
  • Die vorgenannte Struktur weist ein Package vom LGA-Typ (Anschlusskissen in der Peripherie des Packages) und vom BGA-Typ (Ball Grid Array) auf.
  • Obwohl bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beschrieben worden sind, versteht es sich für den Fachmann, dass die vorliegende Erfindung nicht auf die beschriebenen bevorzugten Ausführungsbeispiele beschränkt sein soll. Verschiedene Änderungen und Abwandlungen liegen innerhalb des Grundgedankens und des Schutzbereichs der vorliegenden Erfindung, die durch die beiliegenden Ansprüche definiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6271469 [0006]

Claims (10)

  1. Eine Zwischenverbindungsstruktur für eine Halbleiterdieanordnung mit einem Substrat, dadurch gekennzeichnet, dass das Substrat mit einer in dieser vorgeformten Verdrahtungsschaltung ausgebildet ist; ein Die mit Kontaktanschlüssen auf einer aktiven Fläche vorgesehen ist; ein Klebematerial über dem Substrat ausgebildet ist, um das Die über dem Substrat zu befestigen, wobei das Substrat eine Durchgangsbohrung durch das Substrat und das Klebematerial aufweist; und ein leitfähiges Material in die Durchgangsbohrung zum Koppeln der Kontaktanschlüsse des Dies mit der Verdrahtungsschaltung des Substrats eingefüllt ist.
  2. Die Struktur von Anspruch 1, weiter mit einer Kernpaste, die über dem Die und dem Klebematerial ausgebildet ist und die leitfähigen Kügelchen mit den Verdrahtungsschaltungen gekoppelt ist.
  3. Die Struktur von Anspruch 2, weiter mit einer Stützbasis, die über der Kernpaste ausgebildet ist.
  4. Die Struktur von Anspruch 2, weiter mit einer leitfähigen Schicht, die über der Kernpaste ausgebildet ist.
  5. Die Struktur von Anspruch 1, weiter mit einer Einkapselung mit einer geneigten Struktur über dem Die und dem Klebematerial, wobei leitfähige Kügelchen mit den Verdrahtungsschaltungen gekoppelt sind.
  6. Die Struktur von Anspruch 5, wobei der Winkel der geneigten Struktur gegenüber der horizontalen Fläche etwa 30–60 Grad beträgt.
  7. Ein Verfahren zum Bilden einer Zwischenverbindungsstruktur für eine Halbleiterdieanordnung mit einem Substrat, gekennzeichnet durch Versehen des Substrats mit einer Verdrahtungsschaltung; Bilden eines Klebematerials auf dem Substrat; Anbringen eines Dies auf dem Klebematerial mit einer Flip-Die-Ausbildung durch eine Pick- und Place-Maschine mit einer Feinausrichtung; Bilden einer Kernpaste von der Rückseite des Dies und Füllen des Raumes des Dies; Bilden von Durchgangsbohrungen in dem Substrat zum Öffnen von Kontaktanschlüssen; Bilden einer Keimmetallschicht über den Kontaktanschlüssen; Bilden eines Fotowiderstands über dem Die und Öffnen des Durchgangsbereichs; und Ausführen eines E-Plattierungsvorgangs zum Bilden von leitfähigem Material zum Einfüllen in den Durchgang, wodurch die Zwischenverbindungen zum Koppeln der Kontaktkissen des Dies gebildet werden.
  8. Das Verfahren nach Anspruch 7, weiter mit Aushärten des Klebematerials, nachdem das Klebematerial gebildet ist.
  9. Das Verfahren nach Anspruch 7, weiter mit trockenem oder nassem Säubern der Anschlusskissen nach dem Schritt des Öffnens.
  10. Das Verfahren nach Anspruch 7 weiter mit Strippen des Fotowiderstands und Ätzen der Keimmetallschicht nach dem Bilden der Zwischenverbindungsstruktur.
DE102008031358A 2007-07-06 2008-07-04 Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung Ceased DE102008031358A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/773,993 2007-07-06
US11/773,993 US20090008777A1 (en) 2007-07-06 2007-07-06 Inter-connecting structure for semiconductor device package and method of the same

Publications (1)

Publication Number Publication Date
DE102008031358A1 true DE102008031358A1 (de) 2009-01-08

Family

ID=40092772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008031358A Ceased DE102008031358A1 (de) 2007-07-06 2008-07-04 Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (1) US20090008777A1 (de)
JP (1) JP2009033153A (de)
KR (1) KR20090004775A (de)
CN (1) CN101339928B (de)
DE (1) DE102008031358A1 (de)
SG (1) SG148987A1 (de)
TW (1) TWI344199B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
TW201131705A (en) * 2010-03-03 2011-09-16 Advanced Chip Eng Tech Inc Conductor package structure and method of the same
US20130181227A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. LED Package with Slanting Structure and Method of the Same
US20130214418A1 (en) * 2012-01-12 2013-08-22 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
CN102867759B (zh) * 2012-08-17 2015-04-29 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9331038B2 (en) 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US9859265B2 (en) * 2014-06-06 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming the same
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6569712B2 (en) * 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
US7309622B2 (en) * 2005-02-14 2007-12-18 Stats Chippac Ltd. Integrated circuit package system with heat sink
US20070096285A1 (en) * 2005-11-02 2007-05-03 Chin-Tien Chiu Semiconductor die package including construction for preventing delamination and/or cracking of the semiconductor die

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Also Published As

Publication number Publication date
CN101339928A (zh) 2009-01-07
KR20090004775A (ko) 2009-01-12
TW200903763A (en) 2009-01-16
US20090008777A1 (en) 2009-01-08
JP2009033153A (ja) 2009-02-12
CN101339928B (zh) 2011-04-06
TWI344199B (en) 2011-06-21
SG148987A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102007055403A1 (de) Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
US20090294945A1 (en) Semiconductor device and manufacturing method therefor
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE112018003103T5 (de) Haftklebeband für Verbindungen mit hoher Dichte
DE102007063301A1 (de) RF-Modulpackage
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008007237A1 (de) Halbleiter-Bildeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008007694A1 (de) Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung
DE102008025319A1 (de) CMOS-Bildsensorchipgrößenpackageeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection