DE112018003103T5 - Haftklebeband für Verbindungen mit hoher Dichte - Google Patents

Haftklebeband für Verbindungen mit hoher Dichte Download PDF

Info

Publication number
DE112018003103T5
DE112018003103T5 DE112018003103.9T DE112018003103T DE112018003103T5 DE 112018003103 T5 DE112018003103 T5 DE 112018003103T5 DE 112018003103 T DE112018003103 T DE 112018003103T DE 112018003103 T5 DE112018003103 T5 DE 112018003103T5
Authority
DE
Germany
Prior art keywords
layer
substrate
connection
chip
contact areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018003103.9T
Other languages
English (en)
Inventor
Keishi Okamoto
Akihiro Horibe
Hiroyuki Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112018003103T5 publication Critical patent/DE112018003103T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Eine Technik zum Verbinden von Chips mithilfe eines Verbindungssubstrats wird offenbart. Das Verbindungssubstrat enthält ein Basissubstrat, eine erste Gruppe von Elektroden auf dem Basissubstrat für einen ersten zu montierenden Chip und eine zweite Gruppe von Elektroden auf dem Basissubstrat für einen zweiten zu montierenden Chip. Das Verbindungssubstrat enthält des Weiteren eine Verbindungsschicht, die einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, Leiterbahnen und ein organisches Isolationsmaterial enthält. Die Verbindungsschicht ist auf dem Basissubstrat angeordnet und befindet sich innerhalb eines definierten Bereichs auf dem Basissubstrat zwischen der ersten Gruppe von Elektroden und der zweiten Gruppe der Elektroden.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich allgemein auf die Verbindungstechnologie, im Besonderen auf ein Verbindungssubstrat, das zum Verbinden von darauf montierten Chips verwendet wird, auf eine elektronische Einheit, die das Verbindungssubstrat enthält, auf eine Verbindungsschicht-Tragestruktur und auf Verfahren zu deren Fertigung.
  • Beschreibung der verwandten Technik
  • Als Antwort auf eine wachsende Nachfrage nach Breitband-Signalübertragung zwischen Chips (oder Dies) sind verschiedene Technologien vorgeschlagen worden, die auf Verbindungen mit hoher Dichte zwischen Chips abzielen, darunter Silicium-Interposer, EMIB (Embedded Multi-Die Interconnect Bridge, eingebettete Mehrfach-Chip-Verbindungsbrücke) und iTHOP (integrated Thin film High density Organic Package, integrierter, organischer Dünnschichtbaustein mit hoher Dichte).
  • Die Silicium-Interposer-Technologie erfordert einen kostspieligen BEOL(Back End Of Line)-Prozess zum Ausbilden von Schaltungen mit hoher Dichte auf dem Silicium-Interposer und einen Prozess zum Fertigen von TSVs (Through Silicon Vias, Siliciumdurchkontaktierungen), um Metallisierungsschichten auf ihrer Vorder- und Rückfläche zu verbinden. Darüber hinaus wird durch die TSV ein großer Einfügungsverlust verursacht, da es sich bei dem Silicium, in denen die TSVs gefertigt werden, um einen Halbleiter und nicht um einen Isolator handelt.
  • Bei der EMIB (Embedded Multi-Die Interconnect Bridge) besteht ein Problem durch mechanische Belastung aufgrund einer Nichtübereinstimmung des CTE (Coefficient for Thermal Expansion, Wärmeausdehnungskoeffizient) zwischen einem organischen Substrat und einer in das organische Substrat eingebetteten Siliciumbrücken-Verbindungsanordnung, was sich negativ auf die Zuverlässigkeit der Verbindung und auf die Produktionsausbeute auswirkt.
  • Der iTHOP erfordert einen kostspieligen Prozess eines chemisch-mechanischen Polierens (CMP) sowie schwierige Fertigungsprozesse zum Ausbilden einer Schicht mit Verbindungen mit hoher Dichte über einem organischen Aufbausubstrat. Bei dem organischen Substrat, auf dem die Verbindungsschicht gefertigt wird, handelt es sich im Allgemeinen um ein instabiles und verzogenes Substrat. Dadurch würde die Produktionsausbeute gesenkt.
  • Daher besteht ein Bedarf an einer neuartigen Struktur, die geeignet ist, kostengünstige Verbindungen mit hoher Dichte zwischen darauf montierten Chips zu erzielen und gleichzeitig die Zuverlässigkeit der Verbindungen zu erhalten.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verbindungssubstrat zum Verbinden von Chips bereitgestellt. Das Verbindungssubstrat enthält ein Basissubstrat, eine erste Gruppe von Elektroden auf dem Basissubstrat für einen ersten zu montierenden Chip und eine zweite Gruppe von Elektroden auf dem Basissubstrat für einen zweiten zu montierenden Chip. Das Verbindungssubstrat enthält des Weiteren eine Verbindungsschicht, die einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, eine Mehrzahl von Leiterbahnen und ein organisches Isolationsmaterial enthält. In dem Verbindungssubstrat ist die Verbindungsschicht auf dem Basissubstrat angeordnet und befindet sich innerhalb eines definierten Bereichs auf dem Basissubstrat zwischen der ersten Gruppe und der zweiten Gruppe der Elektroden.
  • In dem Verbindungssubstrat gemäß der Ausführungsform der vorliegenden Erfindung kann eine Signalübertragung zwischen den Chips durch die Verbindungsschicht erzielt werden, die auf dem Basissubstrat angeordnet ist und sich innerhalb des definierten Bereichs auf dem Basissubstrat befindet. Des Weiteren enthält die Verbindungsschicht ein organisches Isolationsmaterial. Daher kann die Dichte der Verbindungen erhöht werden und gleichzeitig die Zuverlässigkeit der Verbindungen aufrechterhalten werden. Der Einfügungsverlust kann verringert werden, und auch ihre Produktionsausbeute kann verbessert werden.
  • Bei einer bevorzugten Ausführungsform enthält die Verbindungsschicht des Weiteren eine untere Haftschicht, die mit dem Basissubstrat verbunden ist. Durch Einsetzen der Struktur, die ein Verbinden der Verbindungsschicht mit dem Basissubstrat ermöglicht, können das Basissubstrat und die Verbindungsschicht, die Verbindungen aufweist, die präzise getrennt vom Basissubstrat ausgebildet sind, montiert werden.
  • Bei einer sonstigen bevorzugten Ausführungsform handelt es sich bei dem Basissubstrat um ein organisches Substrat, und die Verbindungsschicht wird durch Fertigen einer Struktur der Verbindungsschicht auf einem Trägersubstrat und Übertragen der Struktur ohne das Trägersubstrat auf das Basissubstrat bereitgestellt. Da sowohl die Verbindungsschicht als auch das Basissubstrat aus einem organischen Material hergestellt sind und das Trägersubstrat, auf dem die Struktur der Verbindungsschicht gefertigt worden ist, in dem Verbindungssubstrat nicht mehr vorhanden ist, kann eine Nichtübereinstimmung des Wärmeausdehnungskoeffizienten (CTE) zwischen dem Basissubstrat und einem Element zum Bereitstellen von Verbindungen bevorzugt vermindert werden.
  • Gemäß einer sonstigen Ausführungsform der vorliegenden Erfindung wird eine Verbindungsschicht-Tragestruktur zum Übertragen einer Verbindungsschicht auf ein Substrat bereitgestellt. Die Verbindungsschicht-Tragestruktur enthält ein Trägersubstrat, eine Löseschicht auf dem Trägersubstrat und eine Verbindungsschichtstruktur auf der Löseschicht. Die Verbindungsschichtstruktur enthält ein organisches Isolationsmaterial, einen ersten Satz von Kontaktflächen, der so ausgebildet ist, dass er dem Trägersubstrat zugewandt ist, einen zweiten Satz von Kontaktflächen, der so ausgebildet ist, dass er dem Trägersubstrat zugewandt ist, und eine Mehrzahl von Leiterbahnen, die in das organische Isolationsmaterial eingebettet ist. Die Verbindungsschichtstruktur enthält des Weiteren eine Haftschicht, die auf einer Oberseite des organischen Isolationsmaterials ausgebildet ist.
  • Die Verbindungsschicht-Tragestruktur gemäß einer sonstigen Ausführungsform der vorliegenden Erfindung kann dazu verwendet werden, eine präzise ausgebildete Verbindungsschicht auf ein Substrat zu übertragen, um das oben erwähnte Verbindungssubstrat zu fertigen. Die Dichte der Verbindungen kann erhöht werden und gleichzeitig die Zuverlässigkeit der Verbindungen aufrechterhalten werden. Das Bereitstellen der Verbindungsschicht-Tragestruktur kann die Produktionskosten senken und die Produktionsausbeute des Verbindungssubstrats verbessern.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Fertigen eines Verbindungssubstrats bereitgestellt, das zum Verbinden von darauf montierten Chips verwendet wird. Das Verfahren enthält ein Herstellen eines Basissubstrats, das mit einer ersten Gruppe von Elektroden für einen ersten Chip und einer zweiten Gruppe von Elektroden für einen zweiten Chip darauf ausgestattet ist. Das Verfahren enthält darüber hinaus ein Anbringen einer Verbindungsschicht an dem Basissubstrat so, dass die Verbindungsschicht an einem definierten Bereich auf dem Basissubstrat zwischen der ersten Gruppe und der zweiten Gruppe der Elektroden positioniert ist. In dem Verfahren enthält die Verbindungsschicht einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, eine Mehrzahl von Leiterbahnen und ein organisches Isolationsmaterial.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die Verbindungsschicht, die eine Signalübertragung zwischen den Chips ermöglicht, an dem Basissubstrat angebracht. Auf diese Weise kann die Verbindungsschicht auf einem weiteren, anderen Substrat als dem Basissubstrat gefertigt werden, wodurch ermöglicht wird, dass Verbindungen in der Verbindungsschicht präzise ausgebildet werden. Daher kann die Dichte der Verbindungen erhöht werden und gleichzeitig die Zuverlässigkeit der Verbindungen aufrechterhalten werden. Des Weiteren kann die Produktionsausbeute des Verbindungssubstrats verbessert werden, da die Verbindungsschicht vor dem Anbringen an dem Basissubstrat überprüft werden kann.
  • Bei einer Ausführungsform umfasst das Anbringen der Verbindungsschicht ein Platzieren einer Verbindungsschicht-Tragestruktur auf dem Basissubstrat, wobei die Verbindungsschicht-Tragestruktur eine Verbindungsschicht, eine Löseschicht auf der Verbindungsschicht und ein Trägersubstrat auf der Löseschicht enthält. In dem Verfahren enthält das Anbringen der Verbindungsschicht des Weiteren ein Lösen der Verbindungsschicht von dem Trägersubstrat durch Entfernen der Löseschicht. Dadurch kann die Verbindungsschicht effizient auf dem Basissubstrat gefertigt werden.
  • Bei einer weiteren Ausführungsform weist das Trägersubstrat eine Transparenz auf. In dem Verfahren enthält das Entfernen der Löseschicht ein Abtragen der Löseschicht durch Beleuchtung durch das Trägersubstrat. Dadurch kann das Trägersubstrat effizient von der Verbindungsschicht entfernt werden, die an dem Basissubstrat angebracht ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Fertigen einer Verbindungsschicht-Tragestruktur bereitgestellt, die zum Übertragen einer Verbindungsschicht auf ein Substrat verwendet wird. Das Verfahren enthält ein Herstellen eines Trägersubstrats. Das Verfahren enthält darüber hinaus ein Aufbringen einer Löseschicht auf das Trägersubstrat. Das Verfahren enthält des Weiteren ein Ausbilden einer ersten organischen Isolationsmaterialschicht mit einer Mehrzahl von Öffnungen. Das Verfahren enthält des Weiteren ein Ausbilden einer Mehrzahl von Kontaktflächen in den Öffnungen und einer Mehrzahl von Leiterbahnen auf der ersten organischen Isolationsmaterialschicht. Das Verfahren enthält darüber hinaus des Weiteren ein Ausbilden einer zweiten organischen Isolationsmaterialschicht über der Mehrzahl der Leiterbahnen und der ersten organischen Isolationsmaterialschicht.
  • Die Verbindungsschicht-Tragestruktur, die durch das Verfahren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung gefertigt wird, kann dazu verwendet werden, eine präzise ausgebildete Verbindungsschicht auf ein Substrat zu übertragen, um das oben erwähnte Verbindungssubstrat zu fertigen. Die Dichte der Verbindungen kann erhöht werden und gleichzeitig die Zuverlässigkeit der Verbindungen aufrechterhalten werden. Das Bereitstellen der Verbindungsschicht-Tragestruktur kann die Produktionskosten senken und die Produktionsausbeute des Verbindungssubstrats verbessern.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine elektronische Einheit bereitgestellt, die das oben erwähnte Verbindungssubstrat enthält. Die elektronische Einheit enthält darüber hinaus den ersten Chip, der auf dem Verbindungssubstrat montiert ist, wobei sich der erste Chip an einer Position befindet, die der ersten Gruppe der Elektroden und dem ersten Satz der Kontaktflächen der Verbindungsschicht entspricht. Die elektronische Einheit enthält des Weiteren einen zweiten Chip, der auf dem Verbindungssubstrat montiert ist, wobei sich der zweite Chip an einer Position befindet, die der zweiten Gruppe der Elektroden und dem zweiten Satz der Kontaktflächen des Verbindungssubstrats entspricht.
  • Die elektronische Einheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine zuverlässige Verbindung mit einer höheren Dichte aufweisen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Fertigen einer elektronischen Einheit bereitgestellt. Das Verfahren enthält ein Herstellen des oben erwähnten Verbindungssubstrats. Das Verfahren enthält darüber hinaus ein Platzieren des ersten Chips auf dem Verbindungssubstrat. Das Verfahren enthält des Weiteren ein Platzieren des zweiten Chips auf dem Verbindungssubstrat. Das Verfahren enthält des Weiteren ein Befestigen des ersten Chips und des zweiten Chips auf dem Verbindungssubstrat.
  • Die elektronische Einheit, die durch das Verfahren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung gefertigt wird, kann eine zuverlässige Verbindung mit einer höheren Dichte aufweisen.
  • Zusätzliche Merkmale und Vorteile werden durch die Techniken der vorliegenden Erfindung umgesetzt. Sonstige Ausführungsformen und Aspekte der Erfindung werden hierin ausführlich beschrieben und werden als Teil der beanspruchten Erfindung betrachtet.
  • Figurenliste
  • Der Gegenstand, der als die Erfindung betrachtet wird, wird in den Ansprüchen am Ende der Beschreibung genau dargelegt und ausdrücklich beansprucht. Die obigen und sonstige Merkmale und Vorteile der Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen ersichtlich. Es ist zu beachten, dass die Größen und die relativen Positionen von Elementen und Schichten in den Zeichnungen nicht zwingend maßstabsgetreu gezeichnet sind. Einige dieser Elemente oder Schichten sind beliebig vergrößert und positioniert, um die Lesbarkeit der Zeichnung zu verbessern.
    • 1A veranschaulicht eine schematische Querschnittansicht eines Verbindungssubstrats entlang einer Linie X-X, wie in 1B dargestellt, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 1B veranschaulicht eine schematische Draufsicht auf ein Verbindungssubstrat gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 veranschaulicht eine schematische Ansicht einer Verbindungsschicht-Tragestruktur, die zum Übertragen einer Verbindungsschicht auf ein Zielsubstrat verwendet werden kann, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3A veranschaulicht eine Querschnittansicht der Struktur, bevor die Verbindungsschicht an dem Verbindungssubstrat angebracht wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3B veranschaulicht eine Querschnittansicht der Struktur, nachdem die Verbindungsschicht an dem Verbindungssubstrat angebracht wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4A veranschaulicht eine Querschnittansicht der Verbindungsschicht, die auf das Verbindungssubstrat übertragen wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4B veranschaulicht eine Querschnittansicht der Verbindungsschicht, die auf das Verbindungssubstrat übertragen worden ist, wobei eine Löseschicht entfernt worden ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4C veranschaulicht eine Querschnittansicht der Verbindungsschicht, die auf das Verbindungssubstrat aufgebracht worden ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5A veranschaulicht eine schematische Draufsicht auf eine elektronische Einheit, die ein Verbindungssubstrat als Interposer enthält, vor einer Chip-Montage gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5B veranschaulicht eine schematische Draufsicht auf eine elektronische Einheit, die ein Verbindungssubstrat als Interposer enthält, nach einer Chip-Montage gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5C veranschaulicht eine schematische Seitenansicht einer elektronischen Einheit entlang einer Linie Y-Y von 5B, die ein Verbindungssubstrat als Interposer gemäß einer Ausführungsform der vorliegenden Erfindung enthält.
    • 6 veranschaulicht eine Querschnittansicht der elektronischen Einheit um eine Verbindungsschicht herum gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7A veranschaulicht eine Querschnittansicht der elektronischen Einheit vor einer Chip-Montage gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7B veranschaulicht eine Querschnittansicht der elektronischen Einheit nach einer Chip-Montage gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7C veranschaulicht eine Querschnittansicht der elektronischen Einheit nach einer Chip-Montage und einer Unterfüllung gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 8 veranschaulicht eine schematische Ansicht eines Layouts von Kontaktflächen und Leiterbahnen in der Verbindungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 9A stellt eine schematische Ansicht einer elektronischen Einheit, die das Verbindungssubstrat enthält, auf dem zwei Chips montiert sind, gemäß weiteren Ausführungsformen der vorliegenden Erfindung dar.
    • 9B stellt eine schematische Ansicht einer elektronischen Einheit, die das Verbindungssubstrat enthält, auf dem fünf Chips montiert sind, gemäß weiteren Ausführungsformen der vorliegenden Erfindung dar.
    • 10A veranschaulicht eine Querschnittansicht eines Trägersubstrats und einer Tragestruktur für eine Verbindungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10B veranschaulicht eine Querschnittansicht einer auf der Tragestruktur von 10A ausgebildeten Löseschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10C veranschaulicht eine Querschnittansicht einer auf der Tragestruktur von 10B ausgebildeten ersten Keimmetallschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10D veranschaulicht eine Querschnittansicht einer auf der Tragestruktur von 10C ausgebildeten Isolationsmaterialschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10E veranschaulicht eine Querschnittansicht einer Photomaske zum Bearbeiten der Tragestruktur von 10D gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10F veranschaulicht eine Querschnittansicht der Tragestruktur von 10E mit Öffnungen, die Metallstapel aufweisen, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11A veranschaulicht eine Querschnittansicht der Trägerstruktur von 10F, auf die eine zweite Keimmetallschicht aufgebracht ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11B veranschaulicht eine Querschnittansicht der Trägerstruktur von 11A, die mit einem Photolack und einer Photomaske bearbeitet wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11C veranschaulicht eine Querschnittansicht der Trägerstruktur von 11B, auf der ein leitfähiges Material abgeschieden ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11D veranschaulicht eine Querschnittansicht der Trägerstruktur von 11C, wobei der Photolack von der zweiten Keimmetallschicht entfernt ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12A veranschaulicht eine Querschnittansicht des Trägersubstrats von 11D, von dem die zweite Keimmetallschicht entfernt ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12B veranschaulicht eine Querschnittansicht des Trägersubstrats von 12A, auf das ein zweites organisches Isolationsmaterial aufgebracht ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12C veranschaulicht eine Querschnittansicht des Trägersubstrats von 12B, auf das eine Haftschicht aufgebracht ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12D veranschaulicht eine Querschnittansicht des Trägersubstrats von 12C, das zerteilt wird, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 13A stellt eine schematische Ansicht eines Back-End-of-Line(BEOL)-Silicium-Interposer-Bausteins nach dem Stand der Technik gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dar.
    • 13B stellt eine schematische Ansicht eines Embedded-Multi-Die-Interconnect-Bridge(EMIB)-Silicium-Interposer-Bausteins nach dem Stand der Technik gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dar.
    • 13C stellt eine schematische Ansicht eines integrate-Thin-film-High-density-Organic-Package(iTHOP)-Silicium-Interposer-Bausteins nach dem Stand der Technik gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden wird die vorliegende Erfindung anhand bestimmter Ausführungsformen beschrieben, und es versteht sich, dass die im Folgenden beschriebenen Ausführungsformen lediglich als Beispiele zu bezeichnen sind und den Umfang der vorliegenden Erfindung nicht einschränken sollen.
  • Eine oder mehrere Ausführungsformen gemäß der vorliegenden Erfindung beziehen sich auf ein Verbindungssubstrat, eine elektronische Einheit, die das Verbindungssubstrat enthält, eine Verbindungsschicht-Tragestruktur, die zum Fertigen des Verbindungssubstrats verwendet wird, ein Verfahren zum Fertigen des Verbindungssubstrats, ein Verfahren zum Fertigen der elektronischen Einheit und ein Verfahren zum Fertigen der Verbindungsschicht-Tragestruktur, wobei auf neuartige Weise Verbindungen mit hoher Dichte zwischen auf dem Verbindungssubstrat montierten Chips erzielt werden.
  • Im Folgenden wird unter Bezugnahme auf 1A, 1B eine schematische Ansicht eines Verbindungssubstrats gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben.
  • 1A, 1B veranschaulichen eine schematische Ansicht eines Verbindungssubstrats 100 zum Verbinden von darauf zu montierenden Chips. 1A stellt eine Querschnittansicht des Verbindungssubstrats 100 dar, und 1B stellt eine Draufsicht auf das Verbindungssubstrat 100 dar. Es ist zu beachten, dass die in 1A dargestellte Querschnittansicht einem Querschnitt entspricht, der in der Draufsicht von 1B mit „X“ gekennzeichnet ist.
  • Wie in 1A dargestellt, enthält das Verbindungssubstrat 100 ein organisches Basissubstrat 110; eine Mehrzahl von Elektroden 112, die auf der oberen Fläche des organischen Basissubstrats 110 ausgebildet sind; und eine Verbindungsschicht 130, die auf dem organischen Basissubstrat 110 angeordnet ist.
  • Bei dem organischen Basissubstrat 110 kann es sich um ein Aufbausubstrat mit einer geeigneten Anzahl von Verdrahtungsschichten und Zwischenschichtdielektrika handeln, das durch einen beliebigen geeigneten Aufbauprozess gefertigt werden kann. Bei der Mehrzahl von Elektroden 112 auf dem organischen Basissubstrat 110 kann es sich um eine äußerste Schicht des Aufbausubstrats handeln. Das organische Basissubstrat 110 kann darüber hinaus eine Ausrichtungsmarkierung 114 auf seiner oberen Fläche aufweisen. Es ist zu beachten, dass die innere Schichtstruktur in dem organischen Basissubstrat 110 zur Veranschaulichung in den Zeichnungen weggelassen ist.
  • Bei einer bestimmten Ausführungsform enthält das Verbindungssubstrat 100 darüber hinaus eine Lötstopplackschicht 116, die auf dem organischen Basissubstrat 110 ausgebildet ist. Jede Elektrode 112 kann durch die Lötstopplackschicht 116 bedeckt und von der Lötstopplackschicht 116 durch eine Öffnung freigelegt sein, die in der Lötstopplackschicht 116 ausgebildet ist. Jede Elektrode 112 kann ein Vorlot 118 aufweisen, das in der Öffnung des Lötstopplacks 116 ausgebildet ist. Die Dicke der Elektrode 112 kann typischerweise im Bereich von mehreren Mikrometern bis zu zehn und mehreren Mikrometern liegen. Die Dicke der Lötstopplackschicht 116 kann im Bereich ihrer geeigneten Schichtdicke liegen und kann typischerweise im Bereich von 10 Mikrometern bis zu 40 Mikrometern liegen.
  • Die Mehrzahl der Elektroden 112 kann eine Gruppe von Elektroden (im Folgenden als erste Gruppe bezeichnet) 112-1 enthalten, die an einem Flip-Chip-Bereich 110b auf dem Verbindungssubstrat 100 positioniert ist. Die Mehrzahl der Elektroden 112 kann darüber hinaus eine sonstige Gruppe von Elektroden (im Folgenden als zweite Gruppe bezeichnet) 112-2 enthalten, die an einem anderen Flip-Chip-Bereich 110c auf dem Verbindungssubstrat 100 positioniert ist. Die zweite Gruppe der Elektroden 112-2 kann sich in einem Abstand von der ersten Gruppe der Elektroden 112-1 befinden. Es ist zu beachten, dass die auf den Elektroden 112-1, 112-2 ausgebildeten Vorlote 118-1, 118-2 in der Draufsicht von 1B dargestellt sind. Bei dem Flip-Chip-Bereich 110b handelt es sich um einen Bereich, in dem ein Chip (im Folgenden als erster Chip bezeichnet) in einem nachfolgenden Chip-Montageprozess montiert würde. Bei dem Flip-Chip-Bereich 110C handelt es sich um einen Bereich, in dem ein weiterer Chip (im Folgenden als zweiter Chip bezeichnet) in dem nachfolgenden Chip-Montageprozess montiert würde.
  • Die Verbindungsschicht 130 ist auf der oberen Fläche des organischen Basissubstrats 110 angeordnet und befindet sich innerhalb eines definierten Bereichs 110a zwischen der ersten Gruppe der Elektroden 112-1 und der zweiten Gruppe der Elektroden 112-2. Der definierte Bereich 110a, in dem die Verbindungsschicht 130 angeordnet ist, weist keinen Lötstopplack auf. Die Verbindungsschicht 130 kann mithilfe der Ausrichtungsmarkierung 114 präzise auf dem definierten Bereich 110a positioniert und an dem organischen Basissubstrat 110 angebracht werden. Es ist zu beachten, dass der definierte Bereich 110a für die Verbindungsschicht 130 mit beiden Flip-Chip-Bereichen 110b, 110c zum Teil überlappt.
  • Weiterhin unter Bezugnahme auf 1A wird darüber hinaus eine ausführlichere Struktur der Verbindungsschicht 130 dargestellt. Die Verbindungsschicht 130 enthält eine untere Haftschicht 132, durch die die Verbindungsschicht 130 an der oberen Fläche des organischen Basissubstrats 110 befestigt ist; ein organisches Isolationsmaterial 134, das auf der unteren Haftschicht 132 ausgebildet sein kann; ein Leiterbild 136, das in das organische Isolationsmaterial 134 eingebettet ist; und eine Mehrzahl von Kontaktflächen 140, die an der oberen Fläche 130a der Verbindungsschicht 130 freiliegen. Bei einer bestimmten Ausführungsform kann das organische Isolationsmaterial 134 die obere Fläche 130a der Verbindungsschicht 130 ausbilden.
  • Das Leiterbild 136 kann eine Mehrzahl von Leiterbahnen 136a und eine Mehrzahl von Kontaktflächenteilen 136b enthalten, die jeweils eine Kontaktfläche 140 bilden. Jede Kontaktfläche 140 kann aus dem Kontaktflächenteil 136b des Leiterbildes 136 und einem auf dem Kontaktflächenteil 136b ausgebildeten Metallstapel 138 bestehen.
  • Die Mehrzahl der Kontaktflächen 140 enthält einen Satz von Kontaktflächen (im Folgenden als erster Satz bezeichnet) 140-1, die in dem Flip-Chip-Bereich 110b positioniert sind, und einen sonstigen Satz von Kontaktflächen (im Folgenden als zweiter Satz bezeichnet) 140-2, die in dem anderen Flip-Chip-Bereich 110c positioniert sind. Es ist zu beachten, dass die Metallstapel 138-1, 138-2 der Kontaktflächen 140-1, 140-2 in der Draufsicht von 1B dargestellt werden. Darüber hinaus ist zu beachten, dass Kanten der Leiterbahn 136a, die in dem organischen Isolationsmaterial 134 ausgebildet ist, in der Draufsicht von 1B durch gestrichelte Linien angegeben werden. Wie in 1A dargestellt, sind eine entsprechende Kontaktfläche 140-1 im ersten Satz und eine entsprechende Kontaktfläche 140-2 im zweiten Satz durch eine entsprechende Leiterbahn 136a elektrisch verbunden.
  • Da die Draufsicht von 1B einen Teil des Verbindungssubstrats 100 darstellt, sind in 1B lediglich zwei Kontaktflächen 140 und zwei Elektroden 112 für jeden Chip vorhanden. Die Anzahl der Kontaktflächen 140 und die Anzahl der Elektroden 114 für jeden Chip hängt jedoch von der Spezifikation des Chips ab. Im Allgemeinen können eine oder mehrere Elektroden für jeden Chip auf dem organischen Basissubstrat 110 platziert sein und können eine oder mehrere Kontaktflächen für jeden Chip in der Verbindungsschicht 130 ausgebildet sein.
  • Wie im Folgenden beschrieben, sind der erste Satz der Kontaktflächen 140-1 und die erste Gruppe der Elektroden 112-1 gemeinsam dazu ausgebildet, Kontakthügel des ersten Chips aufzunehmen. Der zweite Satz der Kontaktflächen 140-2 und die zweite Gruppe der Elektroden 112-2 sind gemeinsam dazu ausgebildet, Kontakthügel des zweiten Chips aufzunehmen.
  • Im Folgenden wird unter Bezugnahme auf 2 eine Verbindungsschicht-Tragestruktur 120 beschrieben, die zum Übertragen einer Verbindungsschicht auf ein Zielsubstrat verwendet wird.
  • 2 veranschaulicht eine schematische Ansicht einer Verbindungsschicht-Tragestruktur, die zum Übertragen der Verbindungsschicht 130 auf das organische Basissubstrat 110 verwendet werden kann, um das in 1A und 1B dargestellte Verbindungssubstrat 100 zu fertigen. Bei der in 2 dargestellten Ansicht handelt es sich um eine Querschnittansicht der Verbindungsschicht-Tragestruktur 120.
  • Wie in 2 dargestellt, enthält die Verbindungsschicht-Tragestruktur 120 ein Trägersubstrat 122; eine Löseschicht 124 auf dem Trägersubstrat 122; und eine Verbindungsschicht 130 auf der Löseschicht 124. Es ist zu beachten, dass die in 2 dargestellte Verbindungsschicht 130 im Hinblick auf die in 1A dargestellte Ansicht umgedreht veranschaulicht wird.
  • Bei dem Trägersubstrat 122 handelt es sich um ein steifes und stabiles Substrat, das zum Fertigen der Verbindungsschicht 130 darauf verwendet wird. Bei dem Trägersubstrat 122 handelt es sich zweckmäßigerweise um ein beliebiges Substrat, sofern es eine geeignete Steifigkeit und Stabilität bereitstellt. Bei einer oder mehreren Ausführungsformen kann das Trägersubstrat 122 ein anorganisches Substrat sein, darunter Glas, Halbleiter, Keramik usw. Bei einer Ausführungsform handelt es sich bei dem Trägersubstrat 122 um ein Glassubstrat, da das Glassubstrat eine Transparenz und einen Wärmeausdehnungskoeffizienten (CTE) (3 bis 12 ppm/Grad Celsius) aufweist, der im Vergleich zum Beispiel mit einem Siliciumsubstrat näher an demjenigen eines organischen Materials liegt, das zum Ausbilden der Verbindungsschicht 130 verwendet wird. Zu einem solchen Glassubstrat können Kalknatronglas, Borosilikatglas, Quarzglas, synthetisches Quarzglas zählen, um nur einige zu nennen.
  • Bei der Löseschicht 124 handelt es sich um eine Lösebeschichtung, die dazu ausgebildet ist, die Verbindungsschicht 130 durch eine geeignete Behandlung von dem Trägersubstrat 122 zu lösen. Wenn das Trägersubstrat 122 eine Transparenz aufweist, kann UV(Ultraviolett)-/IR(Infrarot)-/sichtbares Licht von der Rückseite des Trägersubstrats 122 auf die Löseschicht 124 gestrahlt werden, um die Verbindungsschicht 130 von dem Trägersubstrat 122 zu lösen.
  • Bei einer oder mehreren Ausführungsformen kann es sich bei der Löseschicht 124 um eine beliebige bekannte lichtempfindliche Löseschicht handeln, die ein Ablösen von der Grenzfläche des Trägersubstrats mit Laser-Beleuchtung auf dem Gebiet der Wafer-Bonding-/Ablösetechnologie ermöglicht. Bei einer bestimmten Ausführungsform kann eine Licht in Wärme umwandelnde Lösebeschichtung, die absorbierte Lichtenergie in Wärme umwandelt, als Löseschicht 124 verwendet werden. Bei einer sonstigen bestimmten Ausführungsform kann eine UV-Ablationsschicht, die im ultravioletten Spektrum hoch absorbierend ist, als Löseschicht 124 verwendet werden. Bei diesen bestimmten Ausführungsformen kann die Löseschicht 124 verbrannt, zerbrochen oder durch Abtragen der Löseschicht 124 mithilfe von Laser-Beleuchtung zersetzt werden, um die Verbindungsschicht 130 von dem Trägersubstrat 122 zu lösen, nachdem die Verbindungsschicht 130 an dem organischen Basissubstrat 110 befestigt worden ist.
  • Bei sonstigen Ausführungsformen kann es sich bei der Löseschicht 124 um eine durch Wärme oder UV lösbare Haftschicht handeln, deren Haftvermögen durch Wärme oder UV-Bestrahlung schwindet oder sich verschlechtert. Rückstände der Löseschicht 124 können bei Bedarf nach dem Lösen gereinigt werden. Bei weiteren sonstigen Ausführungsformen kann ein beliebiges der bekannten Ablöseverfahren gewählt werden, darunter ein mechanisches Abziehverfahren, ein Verfahren zum thermischen Herunterschieben und ein Lösemittelabgabeverfahren.
  • Wie in 2 dargestellt, kann die Verbindungsschicht-Tragestruktur 120 des Weiteren eine Keimmetallschicht 126 zwischen der Löseschicht 124 und der Verbindungsschicht 130 enthalten. Die Keimmetallschicht 126 kann dazu verwendet werden, ein leitendes Material (z.B. den Metallstapel 138) durch elektrolytische Abscheidung auf dem Trägersubstrat 122 abzuscheiden. Bei einer bestimmten Ausführungsform kann die Keimmetallschicht 126 aus Ti/Cu-Stapeln hergestellt werden.
  • Wie unter Bezugnahme auf 1A beschrieben, enthält die Verbindungsschicht 130 das organische Isolationsmaterial 134; die Mehrzahl der Kontaktflächen 140, die so ausgebildet ist, dass sie dem Trägersubstrat 122 zugewandt ist; die Mehrzahl der Leiterbahnen 136a, die in das organische Isolationsmaterial 134 eingebettet ist. Die Verbindungsschicht 130 enthält des Weiteren die (obere) Haftschicht 132, die auf der Oberseite des organischen Isolationsmaterials 134 ausgebildet ist. Bei einer bestimmten Ausführungsform kann die Haftschicht 132 die obere Fläche des organischen Isolationsmaterials 134 vollständig bedecken.
  • Die Mehrzahl der Kontaktflächen 140 enthält den ersten Satz der Kontaktflächen 140-1 und den zweiten Satz der Kontaktflächen 140-2, wobei jedes entsprechende Paar der Kontaktfläche 140-1 und der Kontaktfläche 140-2 durch eine entsprechende der Leiterbahnen 136a verbunden ist. Das organische Isolationsmaterial 134 kann auf der Keimmetallschicht 126 angeordnet sein. Die Kontaktflächen 140 können an der unteren Fläche des organischen Isolationsmaterials 134 mit der Keimmetallschicht 126 in Kontakt stehen. Bei der beschriebenen Ausführungsform enthält jede Kontaktfläche 140 den auf der Keimmetallschicht 126 ausgebildeten Metallstapel 138.
  • Für die Haftschicht 132 verwendete Materialien können aus einem beliebigen Haftmaterial hergestellt werden, bei dem es sich um ein wärmehärtbares oder ein thermoplastisches Polymermaterial handeln kann, darunter Epoxidharz, Acrylharz, um nur einige zu nennen. Bei dem organischen Isolationsmaterial 134 kann es sich um ein beliebiges lichtempfindliches Isolierharz wie zum Beispiel PI (Polyimid), BCB (Benzocyclobuten), Polybenzoxazol (PBO) oder sonstige lichtempfindliche Polymere handeln. Das Leiterbild 136, das die Leiterbahn 136a und die Kontaktflächen 136b enthält, kann aus einem beliebigen von Metallmaterialien (z.B. Cu, AI usw.) und sonstigen leitfähigen Materialien hergestellt werden. Bei einer bestimmten Ausführungsform kann das Metall Kupfer für das Leiterbild 136 verwendet werden. Bei dem Metallstapel 138 kann es sich um einen Au-/Pd-/Ni-Stapel handeln, ohne darauf beschränkt zu sein, der als Metallurgie auf der Seite des organischen Basissubstrats 110 bearbeitet wird, mit dem der Chip und sein Kontakthügel verbunden werden.
  • Wie in 2 dargestellt, wird die Verbindungsschicht 130 so bereitgestellt, dass sie auf dem Trägersubstrat 122 in Form eines aus einem organischen Material ausgebildeten Haftklebebandes gefertigt wird. Ein Prozess zum Fertigen der Verbindungsschicht-Tragestruktur 120 wird im Folgenden beschrieben.
  • Im Folgenden wird unter Bezugnahme auf 3A bis 3B und 4A bis 4C ein Prozess zum Fertigen eines Verbindungssubstrats mithilfe einer Verbindungsschicht-Tragestruktur gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben. 3A bis 3B und 4A bis 4C veranschaulichen Querschnittansichten von Strukturen, die in jedem Schritt des Fertigungsprozesses des Verbindungssubstrats 100 gewonnen werden.
  • Wie in 3A dargestellt, kann der Fertigungsprozess einen Schritt zum Herstellen des organischen Basissubstrats 110 und der Verbindungsschicht-Tragestruktur 120 enthalten. Das durch diesen Schritt hergestellte organische Basissubstrat 110 kann mit der Mehrzahl der Elektroden 112 ausgestattet werden, auf denen das Vorlot 118 und die Lötstopplackschicht 116 ausgebildet sind. Es ist zu beachten, dass auf dem organischen Basissubstrat 110 ein definierter Bereich 110a vorhanden ist, in dem sich kein Lötstopplack befindet.
  • Wie in 3B dargestellt, kann der Fertigungsprozess einen Schritt zum umgedrehten Platzieren der Verbindungsschicht-Tragestruktur 120 auf dem organischen Basissubstrat 110 durch einen Bonder enthalten, sodass die Kontaktflächen 140 aufwärts gewandt sind und die Haftschicht 132 abwärts gewandt ist. Die Unterseite des Haftmittels 132 wird innerhalb des definierten Bereichs 110a an der oberen Fläche des organischen Basissubstrats 110 angebracht. Da die Kontaktflächen 140 der Verbindungsschicht 130 und die Elektroden 112 auf dem organischen Basissubstrat 110 dazu ausgebildet sind, Kontakthügel von zu montierenden Chips aufzunehmen, wird die Verbindungsschicht-Tragestruktur 120 mithilfe der Ausrichtungsmarkierung 114, die im Voraus auf dem organischen Basissubstrat 110 ausgebildet werden kann, präzise an dem definierten Bereich 110a positioniert. Der Fertigungsprozess kann des Weiteren nach dem Schritt zum Platzieren der Verbindungsschicht-Tragestruktur 120 auf dem organischen Basissubstrat 110 einen Schritt zum Härten der Haftschicht 132 enthalten, um die Verbindungsschicht 130 fest mit dem organischen Basissubstrat 110 zu verbinden.
  • Wie in 4A dargestellt, kann der Fertigungsprozess einen Schritt zum Lösen einer unteren Struktur (einschließlich der Verbindungsschicht 130) von dem Trägersubstrat 122 durch Entfernen der Löseschicht 124 enthalten. Bei einer bestimmten Ausführungsform weist das Trägersubstrat 122 eine Transparenz auf und kann der Schritt zum Lösen von dem Trägersubstrat 122 durch Abtragen der Löseschicht 124 mit Laserbeleuchtung durch das Trägersubstrat 122 während eines Abtastens des Laser-Strahls erfolgen.
  • Durch Durchführen der oben genannten Schritte wird die untere Struktur einschließlich der Verbindungsschicht 130 mit der Keimmetallschicht 126 an dem organischen Basissubstrat 110 angebracht und präzise an dem definierten Bereich 110a zwischen der ersten Gruppe der Elektroden 112-1 und der zweiten Gruppe der Elektroden 112-2 positioniert.
  • Wie in 4B dargestellt, kann der Fertigungsprozess nach dem Schritt zum Entfernen der Löseschicht 124 einen Schritt zum Ätzen der auf der Verbindungsschicht 130 ausgebildeten Keimmetallschicht 126 enthalten, um die obere Fläche 130a der Verbindungsschicht 130 freizulegen.
  • Nach dem Ätzschritt kann jede Kontaktfläche 140 auf der oberen Fläche 130a der Verbindungsschicht 130 freigelegt sein, wie in 4C dargestellt. Das durch den in 3A bis 3B und 4A bis 4C dargestellten Fertigungsprozess gewonnene Verbindungssubstrat 100, das das organische Basissubstrat 110, die Mehrzahl der Elektroden 112, die Lötstopplackschicht 116 und die Verbindungsschicht 130 enthält, kann an einen nachfolgenden Prozess wie zum Beispiel einen Chip-Montageprozess übergeben werden.
  • Im Folgenden werden unter Bezugnahme auf 5A bis 5C, 6, 7A bis 7C eine elektronische Einheit, die das Verbindungssubstrat und darauf montierte Chips enthält, und ein Verfahren zum Fertigen der elektronischen Einheit gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben.
  • 5A bis 5C veranschaulichen eine schematische Ansicht einer elektronischen Einheit 190, die ein Verbindungssubstrat 100 als Interposer enthält. 5A stellt eine Draufsicht auf ein Verbindungssubstrat 100 vor einer Chip-Montage dar. 5B stellt eine Draufsicht auf das Verbindungssubstrat 100 nach einer Chip-Montage dar. 5C stellt eine schematische Ansicht einer neuartigen Bausteinstruktur für die elektronische Einheit 190 mit dem Verbindungssubstrat 100 dar.
  • In dem in 5A dargestellten Verbindungssubstrat 100 befinden sich vier Flip-Chip-Bereiche 110b bis 110e für vier jeweilige Chips 150-1 bis 150-4. Darüber hinaus sind vier Verbindungsschichten 130-1 bis 130-4 vorhanden, die sich jeweils an einem entsprechenden definierten Bereich zwischen zwei angrenzenden Flip-Chip-Bereichen befinden.
  • Beispielsweise befindet sich die erste Verbindungsschicht 130-1 an einem definierten Bereich zwischen zwei Flip-Chip-Bereichen 110b, 110c für die Chips 150-1, 150-2. Beispielsweise befindet sich die zweite Verbindungsschicht 130-2 an einem definierten Bereich zwischen zwei Flip-Chip-Bereichen 110b, 110d für die Chips 150-1, 150-3. Es ist zu beachten, dass die zweite Verbindungsschicht 130-2 in 5A von der ersten Verbindungsschicht getrennt dargestellt wird. Bei einer weiteren Ausführungsform kann die zweite Verbindungsschicht 130-2 jedoch als Teil der ersten Verbindungsschicht 130-1 ausgebildet sein. Dasselbe kann für sonstige Verbindungsschichten 130-3, 130-4 gelten.
  • In 5A sind Positionen der Kontaktflächen 140 der Verbindungsschichten 130-1 bis 130-4 und Positionen der Elektroden 112 auf dem organischen Basissubstrat 110 durch graue Kreise angegeben. Darüber hinaus sind Kanten der auf den Verbindungsschichten 130-1 bis 130-4 ausgebildeten Leiterbahnen durch gestrichelte Linien angegeben.
  • Wie in 5A dargestellt, bilden der erste Satz der Kontaktflächen der ersten Verbindungsschichten 130-1 und die erste Gruppe der Elektroden in dem ersten Flip-Chip-Bereich 110b ein zweidimensionales (2D-)Array aus, auf dem ein Array von Kontakthügeln des ersten Chips 150-1 montiert ist. Der zweite Satz der Kontaktflächen der ersten Verbindungsschichten 130-1 und die zweite Gruppe der Elektroden in dem zweiten Flip-Chip-Bereich 110c bilden ein 2D-Array aus, auf dem ein Array von Kontakthügeln des zweiten Chips 150-2 montiert ist. Dasselbe kann für sonstige Kombinationen angrenzender Chips (150-1 und 150-3, 150-2 und 150-4, 150-3 und 150-4) gelten.
  • Es ist zu beachten, dass der Rasterabstand zwischen Kontaktflächen und/oder Elektroden und die Größen der Kontaktflächen und der Elektroden über den gesamten Flip-Chip-Bereich 110b übereinstimmend dargestellt werden. Der Rasterabstand und die Größen können jedoch abhängig von dem Rasterabstand zwischen Kontakthügeln und der Größe der Kontakthügel des Chips 150 entsprechend dessen Spezifikation konstruiert sein. Der Chip kann abhängig von deren Spezifikation einen einzigen Rasterabstand und Kontakthügel einer einzigen Größe aufweisen oder unterschiedliche Rasterabstände und/oder Kontakthügel mit unterschiedlichen Größen aufweisen. Beispielsweise können Kontakthügel aus Cu-Säulen mit geringem Rasterabstand für Signalverbindungen mit extrem hoher Dichte zwischen Chips verwendet werden, wohingegen Mikrokontakthügel mit großem Abstand für Strom- und Masseverbindungen verwendet werden.
  • Wie in 5B dargestellt, sind vier Chips 150-1 bis 150-4 auf dem Verbindungssubstrat 100 montiert. Der erste Chip 150-1 und der angrenzende zweite Chip 150-2 können eine Signalübertragung untereinander durch die erste Verbindungsschicht 130 durchführen, die sich zwischen dem ersten und dem zweiten Chip 150-1, 150-2 befindet. Dasselbe kann für sonstige Kombinationen angrenzender Chips (150-1 und 150-3, 150-2 und 150-4, 150-3 und 150-4) gelten.
  • 6 stellt eine Querschnittansicht der elektronischen Einheit 190 dar. Es ist zu beachten, dass die in 6 dargestellte Querschnittansicht einer vergrößerten Ansicht eines Abschnitts entspricht, der durch einen gestrichelten Kreis P zusammen mit Querschnitten angegeben wird, die durch das „Y“ in der Draufsicht von 5B angegeben werden.
  • Wie in 6 dargestellt, enthält die elektronische Einheit 190 das oben genannte Verbindungssubstrat 100 und den ersten und den zweiten Chip 150-1, 150-2, die abwärts gewandt auf dem Verbindungssubstrat 100 montiert sind. Jeder Chip 150 kann sich an einer Position entsprechend dem Flip-Chip-Bereich 110b/110c auf dem Verbindungssubstrat 100 befinden. Der Spalt zwischen dem Verbindungssubstrat 100 und den Chips 150-1, 150-2 kann durch eine Unterfüllung 168 gefüllt sein, die aus Epoxiden oder Urethanen hergestellt sein kann. Die Höhe des Spalts zwischen dem Verbindungssubstrat 100 und den Chips 150-1, 150-2 kann von der Höhe der Kontakthügel abhängen. Bei einer Ausführungsform kann die Höhe des Spalts mehrere zehn Mikrometer betragen, ohne darauf beschränkt zu sein.
  • Die erste Gruppe der Elektroden 112-1 und der erste Satz der Kontaktflächen 140-1 sind innerhalb des ersten Flip-Chip-Bereichs 110b positioniert, in dem der erste Chip 150-1 montiert ist. Die zweite Gruppe der Elektroden 112-2 und der zweite Satz der Kontaktflächen 140-2 sind innerhalb des zweiten Flip-Chip-Bereichs 110c positioniert, in dem der zweite Chip 150-2 montiert ist.
  • Der erste Chip 150-1 weist einen Satz von Säulen 152-1 von umfangsseitigen Kontakthügeln auf, der durch ein Lot 156-1 mit dem ersten Satz der Kontakthügel 140-1 der Verbindungsschicht 130 elektrisch verbunden ist. Der erste Chip 150-1 weist darüber hinaus einen Satz von Säulen 154-1 von sonstigen Kontakthügeln auf, der durch ein Lot 158-1 mit der ersten Gruppe der Elektroden 112-1 auf dem organischen Basissubstrat 110 elektrisch verbunden ist. Wenngleich dies in 6 nicht dargestellt wird, kann der erste Chip 150-1 einen oder mehrere Sätze von Säulen von sonstigen Kontakthügeln zum elektrischen Verbinden jeweils mit einem oder mehreren sonstigen Chips aufweisen. Der zweite Chip 150-2 weist einen Satz von Säulen 152-2 von umfangsseitigen Kontakthügeln, der durch ein Lot 156-2 mit dem zweiten Satz der Kontaktflächen 140-2 elektrisch verbunden ist, und einen Satz von Säulen 154-2 von sonstigen Kontakthügeln auf, der durch ein Lot 158-2 mit der zweiten Gruppe der Elektroden 112-2 elektrisch verbunden ist.
  • Unter Bezugnahme auf 5C wird eine schematische Ansicht einer neuartigen Bausteinstruktur für die elektronische Einheit 190 mit dem Verbindungssubstrat 100 dargestellt. Wenngleich die in 5C dargestellte Bausteinstruktur als Multi-Chip-Baustein bezeichnet werden kann; stellt die neuartige Bausteinstruktur jedoch eine Funktionalität bereit, die einer 2,5D-Integration gleichwertig oder besser als diese ist, die im Allgemeinen ein kostspieliges Element wie zum Beispiel einen Silicium-Interposer mit BEOL und TSV erfordert.
  • Wie in 5C dargestellt, ist eine Mehrzahl von Chips (150-1, 150-2 in 5C) durch Flip-Chip-Verbindungen 160 zwischen Kontakthügeln der Chips 150 und Elektroden und Kontaktflächen, die auf dem Verbindungssubstrat 100 ausgebildet sind, auf dem Verbindungssubstrat 100 montiert. Das Verbindungssubstrat 100, auf dem die Chips 150-1 bis 150-4 montiert sind, bildet einen Elektronikbaustein 192 bei dem es sich um eine der elektronischen Einheiten gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung handeln kann. Der Elektronikbaustein 192 kann an der Unterseite des Verbindungssubstrats 100 ausgebildete Kontakthügel aufweisen und ist des Weiteren durch Bausteinverbindungen 182 zwischen den Kontakthügeln des Verbindungssubstrats 100 und Elektroden, die auf der Hauptplatine 180 ausgebildet sind, auf einer Hauptplatine 180 montiert. Bei dem abschließenden Montageprodukt 190, das das Verbindungssubstrat 100, die Chips 150 und die Hauptplatine 180 enthält, kann es sich auch um eine der elektronischen Einheiten gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung handeln.
  • Die Mehrzahl von Chips 150 kann durch die Verbindungsschicht 130 Daten miteinander austauschen, während die Chips 150 durch die innere Struktur des organischen Basissubstrats 110 mit der Hauptplatine 180 verbunden sind. Auf diese Weise stellt das Verbindungssubstrat 100 eine Chip-Chip-Verbindungsbrückenfunktionalität durch die Verbindungsschicht 130, die lediglich auf dem definierten Bereich 110a des organischen Basissubstrats 110 ausgebildet ist, und eine Funktionalität zum Anpassen des Rasterabstands durch sonstige Bereiche des organischen Basissubstrats 110 bereit.
  • Unter Bezugnahme auf 7A bis 7C wird ein Prozess zum Fertigen einer elektronischen Einheit durch Montieren von Chips auf einem Verbindungssubstrat gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben. 7A bis 7C veranschaulichen Querschnittansichten einer Struktur, die in jedem Schritt des Fertigungsprozesses der elektronischen Einheit 190 gewonnen wird.
  • Wie in 7A dargestellt, kann der Fertigungsprozess der elektronischen Einheit einen Schritt zum Platzieren von Chips 150 mit einer aktiven Fläche abwärts gewandt auf dem Verbindungssubstrat 100 enthalten. Die für diesen Schritt hergestellten Chips 150 können Kontakthügel 162, 164 aufweisen, die jeweils aus der Säule 152/154 bestehen können und auf denen eine Lotkappe 166 ausgebildet ist. Bei der beschriebenen Ausführungsform handelt es sich bei den Kontakthügeln 162, 164 um Kontakthügel aus Cu-Säulen. Bei einer weiteren Ausführungsform kann es sich jedoch bei dem Kontakthügel 162/164 um einen beliebigen von Standardkontakthügeln, darunter einen Standard-Flip-Chip-Kontakthügel, mit geringem Rasterabstand, einen Mikrokontakthügel, einen Kontakthügel aus einer Cu-Säule, einen Kontakthügel aus einem Cu-Stift mit einer Sn-Kappe (SLID) usw. handeln. Bei der beschriebenen Ausführungsform befindet sich kein Lot auf den Kontaktflächen 140 des Verbindungssubstrats 100, das für diesen Schritt hergestellt wird, da sich auf der Oberseite jeder Kontaktfläche 140 der Metallstapel 138 befindet, wodurch eine Benetzbarkeit verbessert wird. Jedoch wird ein Aufbringen von Lot auf den Kontaktflächen 140 der Verbindungsschicht 130 vor einer Chip-Montage nicht ausgeschlossen.
  • Wie in 7B dargestellt, kann der Fertigungsprozess der elektronischen Einheit einen Schritt zum Ausbilden einer Lötverbindung 156, 158 zwischen den Elektroden und Kontaktflächen 112, 140 und den Säulen 152, 154 durch einen Aufschmelzlötprozess enthalten.
  • Wie in 7C dargestellt, kann der Fertigungsprozess der elektronischen Einheit einen Schritt zum Verteilen einer Unterfüllung 168 enthalten, um einen Spalt zwischen dem Verbindungssubstrat 100 und den Chips 150 durch einen Prozess zum Unterfüllen durch kapillare Strömung zu füllen, worauf ein Härten folgt.
  • Bei der beschriebenen Ausführungsform wird die Unterfüllung 168 so beschrieben, dass sie auf das organische Basissubstrat 110 aufgebracht wird, nachdem es der Aufschmelzlötbehandlung unterzogen worden ist. Bei einer sonstigen Ausführungsform wird jedoch möglicherweise zunächst eine nichtfließende Unterfüllung auf dem Verbindungssubstrat 100 verteilt. Anschließend werden Chips 150 auf dem Verbindungssubstrat 100 platziert, wo die Unterfüllung verteilt worden ist. Abschließend werden ein Ausbilden der Lötverbindungen 156, 158 und ein Härten der Unterfüllung durch eine Aufschmelzlötbehandlung gleichzeitig durchgeführt. Bei der beschriebenen Ausführungsform wird ein Aufschmelzlötprozess als Verbindungsprozess verwendet. Bei einer sonstigen Ausführungsform kann jedoch auch ein Verbindungsprozess durch Thermokompression (thermal compression, TC) anstelle des Aufschmelzlötprozesses in Betracht gezogen werden.
  • Da die elektrische Verbindung zwischen dem Chip 150 und dem Verbindungssubstrat 100 durch Ausbilden einer Lötverbindung zwischen dem Kontakthügel 162/164 und Elektroden/Kontaktflächen 112/140 erzielt wird, weisen die Lötstopplackschicht 116 und die Verbindungsschicht 130 übereinstimmende oder ähnliche oberste Ebenen auf, sodass eine Differenz der obersten Ebenen zwischen der Lötstopplackschicht 116 und der Verbindungsschicht 130 in einem Bereich liegt, der geeignet ist, durch Ausbilden von Lötverbindungen 156, 158 ausgeglichen zu werden.
  • Bei der beispielhaften Ausführungsform wird jede Kontaktfläche 140, die dazu ausgebildet ist, einen umfangsseitigen Kontakthügel 164 der Chips 150 aufzunehmen, so beschrieben, dass es sich um die äußerste handelt, wie in den oben genannten Figuren dargestellt. Bei sonstigen Ausführungsformen sind jedoch sonstige Kontaktflächen 140 vorhanden, die dazu ausgebildet sind, sonstige umfangsseitige Kontakthügel aufzunehmen, bei denen es sich jeweils um einen zweiten Kontakthügel von außen oder einen sich weiter innen befindlichen Kontakthügel handeln kann. Daher können zu den umfangsseitigen Kontakthügeln 164, die durch die Kontaktflächen 140 aufgenommen werden, zusätzlich zu den äußersten Kontakthügel zweite Kontakthügel von außen oder sich weiter innen befindliche zählen. Dementsprechend können die Kontaktflächen 140 zusätzlich zu einer Kontaktfläche, die dazu ausgebildet ist, einen äußersten Kontakthügel aufzunehmen, eine Kontaktfläche enthalten, die dazu ausgebildet ist, einen zweiten Kontakthügel von außen oder einen sich weiter innen befindlichen aufzunehmen.
  • Unter Bezugnahme auf 8 wird eine schematische Ansicht eines Layouts von Kontaktflächen und Leiterbahnen in der Verbindungsschicht 130 gemäß einer bestimmten Ausführungsform der vorliegenden Erfindung dargestellt. Es ist zu beachten, dass die auf den Elektroden 112 ausgebildeten Vorlote 118 und der Metallstapel 138 der Kontaktflächen 140 in der Ansicht von 8 dargestellt werden. Wie in 8 dargestellt, sind innerste Kontaktflächen 170a, 170b (oder dritte von außen) für äußerste Kontakthügel, zweite Kontaktflächen 172a, 172b von außen für zweite Kontakthügel von außen und äußerste Kontaktflächen 174a, 174b für dritte Kontakthügel von außen für jeden Flip-Chip-Bereich 110b, 110c vorhanden. In einer solchen Weise können Verbindungen mit hoher Dichte zwischen Chips 150 erzielt werden.
  • Es ist zu beachten, dass das in 8 beschriebene Layout von Kontaktflächen und Leiterbahnen in der Verbindungsschicht so dargestellt wird, dass es eine einzige Verdrahtungsschicht aufweist. Bei sonstigen Ausführungsformen kann die Verbindungsschicht 130 jedoch eine Mehrzahl von Verdrahtungsschichten und Isolationsschichten aufweisen, um eine noch höhere Dichte von Verbindungen zu erzielen.
  • Unter Bezugnahme auf 9A bis 9B wird eine schematische Ansicht einer elektronischen Einheit, die das Verbindungssubstrat enthält, gemäß einer sonstigen bestimmten Ausführungsform der vorliegenden Erfindung beschrieben.
  • 9A stellt eine Draufsicht auf ein Verbindungssubstrat 100 einer elektronischen Einheit dar, auf dem zwei Chips 150-1, 150-2 montiert sind. Wie in 9A dargestellt, tauschen die beiden Chips 150-1, 150-2 durch eine einzelne Verbindungsschicht 130 Daten miteinander aus. Bei jedem Chip 150 kann es sich um eine beliebige Art von elektronischen Einheiten handeln, darunter um einen Digitallogik-Chip, einen Speicher-Chip, einen HF/Analog-Chip usw.
  • 9B stellt eine Draufsicht auf ein Verbindungssubstrat 100 einer weiteren elektronischen Einheit dar, auf dem ein mittiger Chip 150-1 und vier umfangsseitige Chips 150-2 bis 150-5 montiert sind. Der mittige Chip (z.B. ein(e) CPU, GPU, SoC) kann durch jeweilige Verbindungsschichten 130-1 bis 130-4 auf die umfangsseitigen Chips (z.B. HBM (High Bandwidth Memory, Speicher mit hoher Bandbreite)) zugreifen.
  • Im Folgenden wird unter Bezugnahme auf 10A bis 10F, 11A bis 11D und 12A bis 12D ein Prozess zum Fertigen einer Verbindungsschicht-Tragestruktur, die zum Übertragen einer Verbindungsschicht auf ein organisches Basissubstrat verwendet werden kann, gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben. 10A bis 10F, 11A bis 11D und 12A bis 12D veranschaulichen Querschnittansichten einer Struktur, die in jedem Schritt des Fertigungsprozesses der Verbindungsschicht-Tragestruktur 120 gewonnen wird.
  • Wie in 10A dargestellt, kann der Fertigungsprozess der Verbindungsschicht-Tragestruktur 120 einen Schritt zum Herstellen eines Trägersubstrats 200 enthalten. Bei dem Trägersubstrat 200 handelt es sich zweckmäßigerweise um ein beliebiges Substrat, sofern es eine geeignete Steifigkeit und Stabilität bereitstellt. Bei einer Ausführungsform kann es sich bei dem durch diesen Schritt hergestellten Trägersubstrat 200 um einen Glas-Wafer oder um eine Glasplatte handeln. Die Dicke des Trägersubstrats 200 kann zum Beispiel in einem Bereich von mehreren hundert Mikrometern bis zu mehreren Millimetern liegen.
  • Wie in 10B dargestellt, kann der Fertigungsprozess einen Schritt zum Aufbringen einer Löseschicht 202 auf dem Trägersubstrat 200 enthalten. Die Löseschicht 202 kann durch praktisch jedes beliebige Standardmittel einschließlich Rotationsbeschichtung ausgebildet werden. Bei einer Ausführungsform kann die Dicke der Löseschicht 202 zum Beispiel etwa oder weniger als 1 um (Mikrometer) betragen.
  • Wie in 10C dargestellt, kann der Fertigungsprozess einen Schritt zum Aufbringen einer ersten Keimmetallschicht 204 auf der Löseschicht 202 enthalten. Die erste Keimmetallschicht 204 kann durch praktisch jedes beliebige Standardmittel, darunter Sputtern und stromloses Abscheiden, auf der Löseschicht 202 ausgebildet werden. Bei einer Ausführungsform werden eine Titanschicht und eine Kupferschicht durch Sputtern auf der Löseschicht 202 ausgebildet, um die erste Keimmetallschicht 204 zu gewinnen. Die Gesamtdicke der Keimmetallschicht 204 kann in einem Bereich von mehreren zehn Nanometern bis zu mehreren hundert Nanometern liegen. Bei einer Ausführungsform kann die Titanschicht eine Dicke von mehreren zehn Nanometern aufweisen und kann die Kupferschicht eine Dicke von mehreren zehn Nanometern aufweisen.
  • Wie in 10D dargestellt, kann der Fertigungsprozess einen Schritt zum Abscheiden einer ersten organischen Isolationsmaterialschicht 206 auf der ersten Keimmetallschicht 204 enthalten. Bei einer bestimmten Ausführungsform kann die erste organische Isolationsmaterialschicht 206 aus einem beliebigen lichtempfindlichen Isolierharz hergestellt werden. Die Dicke der ersten organischen Isolationsmaterialschicht 206 kann in einem Bereich von mehreren Mikrometern bis zu mehreren zehn Mikrometern liegen. Die erste organische Isolationsmaterialschicht 206 kann durch praktisch jedes beliebige Standardmittel einschließlich Rotationsbeschichtung ausgebildet werden.
  • Wie in 10E dargestellt, kann der Fertigungsprozess einen Schritt zum Ausbilden einer Mehrzahl von Öffnungen 206a in der ersten organischen Isolationsmaterialschicht 206 enthalten. Die Öffnungen 206a können durch praktisch jedes beliebige Standardmittel einschließlich Photolithographie gefertigt werden. Bei einer bestimmten Ausführungsform wird das durch Rotationsbeschichtung abgeschiedene lichtempfindliche Isolierharz durch eine Photomaske 208 belichtet und entwickelt, um die Öffnungen 206a auszubilden. Bei sonstigen Ausführungsformen, bei denen ein nicht lichtempfindliches Isolierharz dazu verwendet wird, die erste organische Isolationsmaterialschicht 206 auszubilden, können die Öffnungen durch Laser-Bearbeitung gefertigt werden. Bei einer bestimmten Ausführungsform kann der Durchmesser der Öffnung (des Lochs) 206a in einem Bereich von 5 bis 25 µm (Mikrometern) mit einem Rasterabstand in einem Bereich von 10 bis 40 um (Mikrometern) liegen.
  • Durch Durchführen der in 10D und 10E dargestellten Schritte wird die Struktur der ersten organischen Isolationsmaterialschicht 206 ausgebildet, die die Mehrzahl der Öffnungen 206a aufweist, die sich jeweils an einer vorgegebenen Position befinden.
  • Wie in 10F dargestellt, kann der Fertigungsprozess des Weiteren einen Schritt zum Ausbilden von Metallstapeln 210 auf der ersten Keimmetallschicht 204 an Positionen der Öffnungen 206a enthalten. Bei einer bestimmten Ausführungsform handelt es sich bei jedem Metallstapel 210 um einen Au-/Pd-/Ni-Metallstapel, der eine Goldschicht auf der ersten Keimmetallschicht 204, eine Palladiumschicht auf der Goldschicht und eine Nickelschicht auf der Palladiumschicht enthalten kann, sodass die Goldschicht zur Oberseite wird, wenn die resultierende Verbindungsschicht 130 in dem Fertigungsprozess des Verbindungssubstrats 100 auf das organische Basissubstrat 110 übertragen wird. Der Metallstapel 210 kann durch praktisch jeden beliebigen Standardmetallisierungsprozess ausgebildet werden, der eine elektrolytische Abscheidung auf der ersten Keimmetallschicht 204 enthalten kann.
  • Wie in 11A dargestellt, kann der Fertigungsprozess einen Schritt zum Aufbringen einer zweiten Keimmetallschicht 212 auf der ersten organischen Isolationsmaterialschicht 206 und freiliegenden Flächen in den Öffnungen 206a enthalten. Die zweite Keimmetallschicht 212 kann durch praktisch jedes beliebige Standardmittel, darunter Sputtern und stromloses Abscheiden, ausgebildet werden. Bei einer bestimmten Ausführungsform wird Kupfer durch Sputtern oder stromloses Abscheiden abgeschieden, um die zweite Keimmetallschicht 212 auszubilden.
  • Wie in 11B dargestellt, kann der Fertigungsprozess einen Schritt zum Strukturieren eines Photolacks 214 auf der zweiten Keimmetallschicht 212 enthalten, sodass der Photolack 214 eine oder mehrere Öffnungen 214a mit einer vorgegebenen Struktur aufweist, die den Kontaktflächen und den Leiterbahnen entspricht. Der Photolack 214 kann durch praktisch jedes beliebige Standardmittel einschließlich Photolithographie gefertigt werden. Bei einer Ausführungsform wird die Photolackschicht 214, die auf der zweiten Keimmetallschicht 212 angeordnet ist, durch eine Photomaske 216 belichtet und entwickelt, um die strukturierten Öffnungen 214a auszubilden.
  • Wie in 11C dargestellt, kann der Fertigungsprozess einen Schritt zum Abscheiden eines leitfähigen Materials 218 in der einen oder den mehreren Öffnungen 214a mit der vorgegebenen Struktur enthalten. Bei einer Ausführungsform kann es sich bei dem leitfähigen Material 218 um ein Cu handeln, das durch praktisch jeden beliebigen Standardmetallisierungsprozess ausgebildet werden kann, der eine elektrolytische Abscheidung auf der zweiten Keimmetallschicht 212 enthalten kann.
  • Wie in 11D dargestellt, kann der Fertigungsprozess einen Schritt zum Ablösen des Photolacks 214 von der zweiten Keimmetallschicht 212 enthalten. Durch Durchführen der in 11B bis 11D dargestellten Schritte wird das leitfähige Material 218, das die vorgegebene Struktur aufweist, auf der zweiten Keimschicht 212 abgeschieden.
  • Wie in 12A dargestellt, kann der Fertigungsprozess einen Schritt zum Entfernen der zweiten Keimmetallschicht 212 enthalten, die einen Teil außerhalb der vorgegebenen Struktur des leitfähigen Materials 218 enthalten kann.
  • Durch Durchführen der in 11A bis 11D und 12A dargestellten Schritte wird die Mehrzahl der Kontaktflächen in den Öffnungen ausgebildet, und die Mehrzahl der Leiterbahnen wird auf der ersten organischen Isolationsmaterialschicht 206 ausgebildet. Bei einer bevorzugten Ausführungsform können die Leiterbahnen in der Verbindungsschicht 130 eine Verdrahtungsdichte mit Linienbreite/Abstand = 2/2 Mikrometern aufweisen. Die Dicke der Leiterbahnen kann mehrere Mikrometer betragen.
  • Wie in 12B dargestellt, kann der Fertigungsprozess des Weiteren einen Schritt zum Ausbilden einer zweiten organischen Isolationsmaterialschicht 220 über dem leitfähigen Material (Leiterbahnen) 218 und der ersten organischen Isolationsmaterialschicht 206 enthalten. Bei einer Ausführungsform kann die zweite organische Isolationsmaterialschicht 220 aus einem beliebigen lichtempfindlichen Isolierharz hergestellt werden. Die zweite organische Isolationsmaterialschicht 220 kann durch praktisch jedes beliebige Standardmittel einschließlich Rotationsbeschichtung ausgebildet werden. Die Dicke der zweiten organischen Isolationsmaterialschicht 206 kann mehrere Mikrometer betragen.
  • Wie in 12C dargestellt, kann der Fertigungsprozess einen Schritt zum Ausbilden einer Haftschicht 222 auf einer Oberseite der zweiten organischen Isolationsmaterialschicht 220 enthalten, worauf ein Vorhärten folgt. Die Dicke der Haftschicht 222 kann mehrere Mikrometer betragen. Die Haftschicht 222 kann durch Verteilen eines Haftmaterials oder durch Schichten einer Haftschicht auf der Oberseite der zweiten organischen Isolationsmaterialschicht 220 ausgebildet werden.
  • Wie in 12D dargestellt, kann der Fertigungsprozess einen Schritt zum Zerteilen des Trägersubstrats 200, bei dem es sich um den Glas-Wafer oder die Glasplatte mit seinen/ihren Aufbauten (einschließlich der Löseschicht 202, der ersten Keimmetallschicht 204, der ersten und der zweiten organischen Isolationsmaterialschicht 206, 220 und der Haftschicht 222) handeln kann, enthalten, um eine Struktur zu erzielen, die mit der in 2 dargestellten Verbindungsschicht-Tragestruktur 120 übereinstimmt.
  • Die durch diesen Prozess gewonnene Verbindungsschicht-Tragestruktur 120 kann an einen nachfolgenden Prozess wie zum Beispiel eine Fertigung eines Verbindungssubstrats übergeben werden. Bei einer Ausführungsform kann die Verbindungsschicht-Tragestruktur 120, die durch Zerteilen aus dem Glas-Wafer oder der Glasplatte aufgeteilt worden ist, dem Nächsten in der Produktionskette bereitgestellt werden. Bei einer weiteren Ausführungsform, kann die Verbindungsschicht-Tragestruktur 120 in Form des Wafers oder der Platte, wie in 12C dargestellt, dem Nächsten in der Produktionskette bereitgestellt werden. Die Verbindungsschicht 130 wird als eine Form eines Haftklebebands bereitgestellt, das aus einem organischen Material ausgebildet ist.
  • Im Folgenden werden unter Bezugnahme auf 13A bis 13C schematische Ansichten einer verwandten Bausteinstruktur für elektronische Einheiten beschrieben.
  • 13A stellt eine schematische Ansicht einer Silicium-Interposer-Bausteinstruktur 590 dar. Wie in 13A dargestellt, kann die Bausteinstruktur 590 eine Mehrzahl von Chips 550 enthalten, die durch Flip-Chip-Verbindungen 546 zwischen den Chips 550 und dem BEOL 542 auf dem Silicium-Interposer 540 auf einem Silicium-Interposer 540 montiert sind. Der Silicium-Interposer 540 kann TSVs 544 und auf der Unterseite ausgebildete Kontakthügel aufweisen und kann des Weiteren durch Verbindungen 560 auf einem organischen Bausteinsubstrat 510 montiert sein. Das organische Bausteinsubstrat 510 kann auf der Unterseite ausgebildete Kontakthügel aufweisen und kann des Weiteren durch Bausteinverbindungen 582 auf einer Hauptplatine 580 montiert sein.
  • In der Silicium-Interposer-Bausteinstruktur 590 sind Fertigungsprozesse des BEOL 542 und der TSVs 544, insbesondere das Cu-Plattieren während des TSV-Prozesses, kostspielig. Daher sind die Produktionskosten im Allgemeinen hoch. Darüber hinaus würde in den TSV ein großer Einfügungsverlust verursacht, da es sich bei dem Silicium, in denen die TSVs gefertigt werden, um einen Halbleiter und nicht um einen Isolator handelt.
  • 13B stellt eine schematische Ansicht einer EMIB-Bausteinstruktur 690 dar. Wie in 13B dargestellt, kann die Bausteinstruktur 690 eine Mehrzahl von Chips 650 enthalten, die durch Flip-Chip-Verbindungen 660 auf einem organischen Bausteinsubstrat 610 montiert sind. Das organische Bausteinsubstrat 610 enthält eine darin eingebettete Siliciumbrücken-Verbindungsanordnung 630, die ein BEOL enthält. Das organische Bausteinsubstrat 610 kann auf der Unterseite ausgebildete Kontakthügel aufweisen und kann des Weiteren durch Bausteinverbindungen 682 auf einer Hauptplatine 680 montiert sein.
  • Da die Brückenverbindungsanordnung 630 typischerweise aus einem Halbleitermaterial wie Silicium hergestellt wird, würde ein Problem einer mechanischen Belastung aufgrund einer Nichtübereinstimmung des CTE zwischen dem organischen Bausteinsubstrat 610 und der Siliciumbrücken-Verbindungsanordnung 630 entstehen, was sich negativ auf die Zuverlässigkeit der Verbindung und auf die Produktionsausbeute auswirken kann.
  • 13C stellt eine schematische Ansicht einer iTHOP-Bausteinstruktur 790 dar. Wie in 13C dargestellt, kann die Bausteinstruktur 790 eine Mehrzahl von Chips 750 enthalten, die durch Flip-Chip-Verbindungen 760 auf einem organischen Bausteinsubstrat 710 montiert sind. Das organische Bausteinsubstrat 710 kann eine Verbindungsschicht 730 enthalten, die über der oberen Fläche des organischen Bausteinsubstrats 710 ausgebildet ist. Das Bausteinsubstrat 710 kann des Weiteren durch Bausteinverbindungen 782 auf einer Hauptplatine 780 montiert sein.
  • In der iTHOP-Bausteinstruktur 790 enthält der Fertigungsprozess einen kostspieligen CMP-Prozess (chemisch-mechanisches Polieren) sowie einen schwierigen Fertigungsprozess zum Ausbilden einer Schicht 730 mit Verbindungen mit hoher Dichte über dem Bausteinsubstrat 710. Das organische Bausteinsubstrat 710, auf dem die Verbindungsschicht gefertigt wird, ist im Vergleich mit steifen, anorganischen Substraten wie zum Beispiel Glas im Allgemeinen instabil und verzogen. Daher wäre die Ausbeute der Verbindungsschicht 730 selbst typischerweise gering. Wenn festgestellt wird, dass die Verbindungsschicht 730 einen Fehler aufweist, ist es des Weiteren erforderlich, die gesamte Anordnung einschließlich des organischen Bausteinsubstrats 780 zu entsorgen, bei dem es sich um ein Aufbausubstrat handeln kann, da die Verbindungsschicht auf dem organischen Bausteinsubstrat 710 aufgebaut wird. Auf diese Weise würde die Produktionsausbeute der Elektronikbausteinanordnung gesenkt und würden die Produktionskosten der Elektronikbausteinanordnung erhöht. Aufgrund der Art des Fertigungsprozesses der Verbindungsschicht 730 ist es darüber hinaus erforderlich, dass die Verbindungsschicht 730 auf der gesamten oberen Fläche des organischen Bausteinsubstrats 780 ausgebildet wird.
  • Im Gegensatz zu den oben erwähnten verwandten Bausteinstrukturen kann eine Signalübertragung zwischen den Chips durch die Verbindungsschicht erzielt werden, die ein organisches Isolationsmaterial enthält und sich innerhalb des definierten Bereichs auf dem Basissubstrat in dem Verbindungssubstrat gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung befindet.
  • Durch Einsetzen der Struktur, die ein Verbinden der Verbindungsschicht mit dem Basissubstrat ermöglicht, können das Basissubstrat und die Verbindungsschicht, die Verbindungen aufweist, die getrennt vom Basissubstrat ausgebildet sind, montiert werden. Die Verbindungen in der Verbindungsschicht können präzise auf einem weiteren Substrat ausgebildet werden, das steifer und stabiler als das Basissubstrat sein kann. Daher wird eine hohe Produktionsausbeute der Verbindungsschicht erwartet, obwohl die Verdrahtungsdichte zunimmt. Im Hinblick auf die herkömmlichen Verdrahtungstechnologien für das Aufbausubstrat können Linienbreite/Abstand von 10/10 um eine Grenze in der Massenproduktion sein. Demgegenüber wird gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung erwartet, dass eine Verdrahtungsdichte mit Linienbreite/Abstand von 2/2 Mikrometern erzielt werden kann.
  • Wenn festgestellt wird, dass die Verbindungsschicht einen Fehler aufweist, ist es des Weiteren lediglich erforderlich, statt der gesamten Anordnung einschließlich des Basissubstrats die Verbindungsschicht zu entsorgen, da die Verbindungsschicht, die eine Überprüfung besteht, auf dem Basissubstrat montiert werden kann. Daher kann die Produktionsausbeute des Verbindungssubstrats verbessert werden und können die Produktionskosten des Verbindungssubstrats gesenkt werden.
  • Da der CTE der Verbindungsschicht so angepasst werden kann, dass er demjenigen des Basissubstrats näher ist als ein Silicium-Interposer und die eingebettete Silicium-Verbindungsbrückenanordnung, kann eine Nichtübereinstimmung des CTE zwischen der Verbindungsschicht und dem Basissubstrat vermindert werden. Es ist zu beachten, dass das Trägersubstrat, das darüber hinaus eine Nichtübereinstimmung des CTE mit dem Basissubstrat verursachen kann, in dem Verbindungssubstrat nicht mehr vorhanden ist. Da die Verbindungsschicht auf einem Trägersubstrat in Form eines Haftklebebandes gefertigt bereitgestellt werden kann, kann eine Verbindung in der Verbindungsschicht des Weiteren präzise ausgebildet und effizient auf das Basissubstrat übertragen werden. Auf diese Weise können die Produktionskosten des Verbindungssubstrats gesenkt werden.
  • Wie oben beschrieben, können gemäß einer oder mehreren Ausführungsformen der Erfindung kostengünstige Verbindungen mit hoher Dichte für Verbindungen zwischen darauf montierten Chips erzielt werden und gleichzeitig die Zuverlässigkeit der Verbindungen aufrechterhalten werden.
  • Die hierin verwendete Terminologie dient lediglich der Beschreibung bestimmter Ausführungsformen und soll die Erfindung nicht beschränken. So, wie sie hierin verwendet werden, sollen die Singularformen „ein“, „eine“ und „der“, „die“, „das“ auch die Pluralformen enthalten, sofern dies aus dem Kontext nicht eindeutig anders hervorgeht. Es versteht sich darüber hinaus, dass die Begriffe „aufweist“ und/oder „aufweisend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Schritten, Schichten, Elementen und/oder Komponenten bezeichnen, jedoch nicht das Vorhandensein bzw. die Beifügung von einem/einer bzw. mehreren anderen Merkmalen, Schritten, Schichten, Elementen, Komponenten und/oder Gruppen davon ausschließen.
  • Die entsprechenden Strukturen, Materialien, Vorgänge und Entsprechungen aller Mittel oder Schritt-plus-Funktion-Elemente in den nachstehenden Ansprüchen sollen gegebenenfalls jede Struktur, jedes Material oder jeden Vorgang zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen als ausdrücklich beansprucht enthalten. Die Beschreibung eines oder mehrerer Aspekte der vorliegenden Erfindung erfolgte zum Zweck der Veranschaulichung und Beschreibung, ist jedoch nicht erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt gemeint.
  • Viele Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang und Wesensgehalt der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erläutern oder um anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (18)

  1. Verbindungssubstrat zum Verbinden von Chips, wobei das Verbindungssubstrat aufweist: ein organisches Basissubstrat; eine erste Gruppe von Elektroden auf dem Basissubstrat für einen ersten zu montierenden Chip; eine zweite Gruppe von Elektroden auf dem Basissubstrat für einen zweiten zu montierenden Chip; und eine Verbindungsschicht, die einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, eine Mehrzahl von Leiterbahnen und ein organisches Isolationsmaterial enthält, wobei die Verbindungsschicht auf dem Basissubstrat angeordnet ist und sich innerhalb eines definierten Bereichs auf dem Basissubstrat zwischen der ersten Gruppe von Elektroden und der zweiten Gruppe der Elektroden befindet.
  2. Verbindungssubstrat nach Anspruch 1, wobei die Verbindungsschicht des Weiteren eine untere Haftschicht enthält, die mit dem Basissubstrat verbunden ist.
  3. Verbindungssubstrat nach Anspruch 2, wobei das organische Isolationsmaterial auf der unteren Haftschicht angeordnet ist, die Mehrzahl der Leiterbahnen in das organische Isolationsmaterial eingebettet ist und jede Leiterbahn mit einer entsprechenden Kontaktfläche in dem ersten Satz und einer entsprechenden Kontaktfläche in dem zweiten Satz elektrisch verbunden ist.
  4. Verbindungssubstrat nach Anspruch 1, wobei der erste Satz von Kontaktflächen und die erste Gruppe von Elektroden dazu ausgebildet sind, jeweils einen Satz von umfangsseitigen Kontakthügeln und einen Satz von sonstigen Kontakthügeln des ersten Chips aufzunehmen, und der zweite Satz von Kontaktflächen und die zweite Gruppe von Elektroden dazu ausgebildet sind, jeweils einen Satz von umfangsseitigen Kontakthügeln und einen Satz von sonstigen Kontakthügeln des zweiten Chips aufzunehmen.
  5. Verbindungssubstrat nach Anspruch 1, wobei der erste Satz von Kontaktflächen zusätzlich zu einer Kontaktfläche, die dazu ausgebildet ist, einen äußersten Kontakthügel des ersten Chips aufzunehmen, zumindest eine Kontaktfläche enthält, die dazu ausgebildet ist, einen zweiten Kontakthügel von außen des ersten Chips aufzunehmen, und der zweite Satz von Kontaktflächen zusätzlich zu einer Kontaktfläche, die dazu ausgebildet ist, einen äußersten Kontakthügel des zweiten Chips aufzunehmen, zumindest eine Kontaktfläche enthält, die dazu ausgebildet ist, einen zweiten Kontakthügel von außen des zweiten Chips aufzunehmen
  6. Verbindungssubstrat nach Anspruch 1, wobei das Basissubstrat eine Lötstopplackschicht auf einer oberen Fläche davon aufweist, jede Elektrode in der ersten Gruppe und der zweiten Gruppe von der Lötstopplackschicht freigelegt ist und der definierte Bereich, in dem die Verbindungsschicht angeordnet ist, nicht durch die Lötstopplackschicht bedeckt ist.
  7. Verbindungssubstrat nach Anspruch 6, wobei jede Kontaktfläche in dem ersten Satz und jede Kontaktfläche in dem zweiten Satz an der oberen Fläche der Verbindungsschicht freiliegen und die Lötstopplackschicht und die Verbindungsschicht jeweilige Höhen aufweisen, sodass eine Höhendifferenz zwischen der Lötstopplackschicht und der Verbindungsschicht in einem Bereich liegt, der geeignet ist, beim Ausbilden einer Lötverbindung überbrückt zu werden.
  8. Verbindungssubstrat nach Anspruch 1, wobei die Verbindungsschicht durch Fertigen einer Struktur der Verbindungsschicht auf einem Trägersubstrat und Übertragen der Struktur ohne das Trägersubstrat auf das Basissubstrat bereitgestellt wird.
  9. Verbindungssubstrat nach Anspruch 1, wobei das Verbindungssubstrat des Weiteren aufweist: eine dritte Gruppe von Elektroden auf dem Basissubstrat für einen dritten zu montierenden Chip; und eine zweite Verbindungsschicht, die einen dritten Satz von Kontaktflächen für den dritten Chip und einen vierten Satz von Kontaktflächen für den ersten Chip enthält, wobei die zweite Verbindungsschicht auf dem Basissubstrat angeordnet ist und sich innerhalb eines zweiten definierten Bereichs auf dem Basissubstrat zwischen der dritten Gruppe von Elektroden und der ersten Gruppe von Elektroden befindet, wobei die zweite Verbindungsschicht als Teil der Verbindungsschicht oder getrennt von der Verbindungsschicht ausgebildet ist.
  10. Elektronische Einheit, die aufweist: Verbindungssubstrat nach Anspruch 1; den ersten Chip, der auf dem Verbindungssubstrat montiert ist, wobei sich der erste Chip an einer Position befindet, die der ersten Gruppe von Elektroden und dem ersten Satz von Kontaktflächen der Verbindungsschicht entspricht; und einen zweiten Chip, der auf dem Verbindungssubstrat montiert ist, wobei sich der zweite Chip an einer Position befindet, die der zweiten Gruppe von Elektroden und dem zweiten Satz von Kontaktflächen der Verbindungsschicht entspricht.
  11. Verbindungsschicht-Tragestruktur zum Übertragen einer Verbindungsschicht auf ein Substrat, wobei die Verbindungsschicht-Tragestruktur aufweist: ein Trägersubstrat; eine Löseschicht auf dem Trägersubstrat; und eine Verbindungsschicht auf der Löseschicht, die aufweist: ein organisches Isolationsmaterial; einen ersten Satz von Kontaktflächen, der so ausgebildet ist, dass er dem Trägersubstrat zugewandt ist; einen zweiten Satz von Kontaktflächen, der so ausgebildet ist, dass er dem Trägersubstrat zugewandt ist; eine Mehrzahl von Leiterbahnen, die in das organische Isolationsmaterial eingebettet ist; und eine Haftschicht, die auf einer Seite des organischen Isolationsmaterials gegenüber dem Trägersubstrat ausgebildet ist.
  12. Verbindungsschicht-Tragestruktur nach Anspruch 11, wobei sich jede Kontaktfläche in dem ersten Satz von Kontaktflächen mit einer der Leiterbahnen verbindet, sich jede Kontaktfläche in dem zweiten Satz von Kontaktflächen mit einer entsprechenden der Leiterbahnen verbindet und die Kontaktflächen des ersten Satzes von Kontaktflächen und die Kontaktflächen des zweiten Satzes von Kontaktflächen an einer unteren Fläche des organischen Isolationsmaterials freiliegen.
  13. Verbindungsschicht-Tragestruktur nach Anspruch 11, wobei die Verbindungsschicht-Tragestruktur des Weiteren aufweist: eine Metallschicht auf der Löseschicht, wobei das organische Isolationsmaterial auf der Metallschicht angeordnet ist, wobei jede Kontaktfläche in dem ersten Satz von Kontaktflächen und dem zweiten Satz von Kontaktflächen einen auf der Metallschicht ausgebildeten Metallstapel enthält.
  14. Verfahren zum Fertigen eines Verbindungssubstrats, das zum Verbinden von darauf montierten Chips verwendet wird, wobei das Verfahren aufweist: Bereitstellen eines organischen Basissubstrats, das mit einer ersten Gruppe von Elektroden für einen ersten Chip und einer zweiten Gruppe von Elektroden für einen zweiten Chip darauf ausgestattet ist; und Anbringen einer Verbindungsschicht an dem Basissubstrat so, dass die Verbindungsschicht an einem definierten Bereich auf dem Basissubstrat zwischen der ersten Gruppe von Elektroden und der zweiten Gruppe der Elektroden positioniert ist, wobei die Verbindungsschicht einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, eine Mehrzahl von Leiterbahnen und ein organisches Isolationsmaterial enthält.
  15. Verfahren nach Anspruch 14, wobei das Anbringen der Verbindungsschicht aufweist: Platzieren einer Verbindungsschicht-Tragestruktur auf dem Basissubstrat, wobei die Verbindungsschicht-Tragestruktur eine Verbindungsschicht, eine Löseschicht auf der Verbindungsschicht und ein Trägersubstrat auf der Löseschicht enthält; und Lösen der Verbindungsschicht von dem Trägersubstrat durch Entfernen der Löseschicht.
  16. Verfahren nach Anspruch 15, wobei das Trägersubstrat eine Transparenz aufweist und das Entfernen der Löseschicht aufweist: Abtragen der Löseschicht durch Beleuchtung durch das Trägersubstrat.
  17. Verfahren nach Anspruch 14, wobei die Verbindungsschicht eine untere Haftschicht enthält und das Anbringen der Verbindungsschicht des Weiteren aufweist: Härten der unteren Haftschicht, um vor dem Lösen der Verbindungsschicht die Verbindungsschicht mit dem Basissubstrat zu verbinden.
  18. Verfahren nach Anspruch 15, wobei die Verbindungsschicht-Tragestruktur eine Metallschicht unter der Löseschicht enthält und das Anbringen der Verbindungsschicht des Weiteren aufweist: Ätzen der Metallschicht, um die obere Fläche der Verbindungsschicht freizulegen, nach dem Entfernen der Löseschicht, wobei jede Kontaktfläche in dem ersten Satz von Kontaktflächen und jede Kontaktfläche in dem zweiten Satz von Kontaktflächen an der oberen Fläche der Verbindungsschicht freiliegen.
DE112018003103.9T 2017-08-10 2018-08-01 Haftklebeband für Verbindungen mit hoher Dichte Pending DE112018003103T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/673,954 2017-08-10
US15/673,954 US10622311B2 (en) 2017-08-10 2017-08-10 High-density interconnecting adhesive tape
PCT/IB2018/055761 WO2019030617A1 (en) 2017-08-10 2018-08-01 HIGH DENSITY INTERCONNECTION ADHESIVE TAPE

Publications (1)

Publication Number Publication Date
DE112018003103T5 true DE112018003103T5 (de) 2020-03-26

Family

ID=65270935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003103.9T Pending DE112018003103T5 (de) 2017-08-10 2018-08-01 Haftklebeband für Verbindungen mit hoher Dichte

Country Status (6)

Country Link
US (2) US10622311B2 (de)
JP (1) JP7116380B2 (de)
CN (1) CN110999551B (de)
DE (1) DE112018003103T5 (de)
GB (1) GB2579325A (de)
WO (1) WO2019030617A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210210454A1 (en) * 2019-09-27 2021-07-08 International Business Machines Corporation Prevention of bridging between solder joints
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US11327259B2 (en) * 2017-12-07 2022-05-10 Intel Corporation Integrated circuit package with electro-optical interconnect circuitry
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
US11412616B2 (en) * 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11393759B2 (en) * 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly
US11596659B2 (en) * 2020-05-12 2023-03-07 Intron Biotechnology, Inc. Compositions and methods for inhibiting the proliferation of pathogenic Escherichia coli
JP7512109B2 (ja) * 2020-07-20 2024-07-08 キオクシア株式会社 半導体装置の製造方法
US11574817B2 (en) 2021-05-05 2023-02-07 International Business Machines Corporation Fabricating an interconnection using a sacrificial layer
WO2023022179A1 (ja) * 2021-08-20 2023-02-23 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
CN115497918A (zh) * 2022-09-28 2022-12-20 广东省科学院半导体研究所 一种封装结构及其制作方法
CN116092948A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种制作芯片的方法及芯片

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5501938A (en) 1989-03-30 1996-03-26 Rexham Graphics Inc. Ablation-transfer imaging/recording
JP4790157B2 (ja) 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2003258189A (ja) 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP3892774B2 (ja) 2002-08-13 2007-03-14 富士通株式会社 半導体装置の製造方法
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
KR100579191B1 (ko) 2004-02-24 2006-05-11 삼성에스디아이 주식회사 열전사 소자
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
WO2010141296A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
JP2012099648A (ja) 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP5792592B2 (ja) 2011-11-02 2015-10-14 積水化学工業株式会社 半導体装置の製造方法、半導体装置、接着フィルム、及び、接着フィルムの貼り合わせ方法
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9548251B2 (en) * 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
KR20130124858A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US8922739B2 (en) * 2012-12-28 2014-12-30 Au Optronics Corp. Liquid crystal display with particular structure for the pixel electrode and the common electrode
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
JP6201610B2 (ja) 2013-10-08 2017-09-27 富士通株式会社 電子装置の製造方法及び回路基板
US9508636B2 (en) * 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
US9147667B2 (en) 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9642259B2 (en) 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
CN106165088B (zh) 2014-01-31 2019-03-01 康宁股份有限公司 提供用于使半导体芯片相互连接的中介基板的方法和设备
EP3111475B1 (de) 2014-02-26 2021-02-17 Intel Corporation Eingebettete multigerätebrücke mit leitfähiger durchgangsleitungssignalverbindung durch die brücke
KR101605610B1 (ko) 2014-04-17 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6352034B2 (ja) 2014-04-21 2018-07-04 三井化学東セロ株式会社 多層離型フィルム
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US20160135292A1 (en) 2014-11-10 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Detachable core substrate and method of manufacturing circuit board using the same
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
CN107710336A (zh) 2015-08-03 2018-02-16 古河电气工业株式会社 导电性组合物
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
US9640459B1 (en) 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier
CN206947296U (zh) 2017-07-07 2018-01-30 天津大学 一种功率模块全自动热压成型装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210210454A1 (en) * 2019-09-27 2021-07-08 International Business Machines Corporation Prevention of bridging between solder joints
US11456269B2 (en) * 2019-09-27 2022-09-27 International Business Machines Corporation Prevention of bridging between solder joints
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Also Published As

Publication number Publication date
US10622311B2 (en) 2020-04-14
JP2020529742A (ja) 2020-10-08
GB2579325A (en) 2020-06-17
WO2019030617A1 (en) 2019-02-14
CN110999551B (zh) 2023-08-11
CN110999551A (zh) 2020-04-10
US10529665B2 (en) 2020-01-07
JP7116380B2 (ja) 2022-08-10
US20190051605A1 (en) 2019-02-14
GB202003087D0 (en) 2020-04-15
US20190051603A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
DE112018003103T5 (de) Haftklebeband für Verbindungen mit hoher Dichte
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102019117762A1 (de) Integriertes schaltungspackage und verfahren
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE112010004888T5 (de) Substrat für IC-Bausteine mit Mehrschichtglaskern und Verfahren zu seiner Herstellung
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE112020004638T5 (de) Zwischenverbindung mit einer seitlichen Verbindung zu einem Substrat
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020107216A1 (de) Doppelseitiges Routing in 3D-SIP-Struktur
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication