KR20130124858A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20130124858A
KR20130124858A KR20120048317A KR20120048317A KR20130124858A KR 20130124858 A KR20130124858 A KR 20130124858A KR 20120048317 A KR20120048317 A KR 20120048317A KR 20120048317 A KR20120048317 A KR 20120048317A KR 20130124858 A KR20130124858 A KR 20130124858A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
active surface
redistribution
molding member
Prior art date
Application number
KR20120048317A
Other languages
English (en)
Inventor
이석현
강선원
송호건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20120048317A priority Critical patent/KR20130124858A/ko
Priority to US13/768,649 priority patent/US20130292846A1/en
Publication of KR20130124858A publication Critical patent/KR20130124858A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 패키지가 제공된다. 본 발명의 일 실시예에 따른 반도체 패키지는, 각각의 활성면이 서로 대향하며 하측에 배치된 제1 반도체 칩 및 상측에 배치된 제2 반도체 칩; 상기 제1 반도체 칩을 밀봉하되, 상면을 통해 상기 제1 반도체 칩의 활성면을 노출시키는 제1 몰딩부재; 상기 제1 몰딩부재의 상면 및 상기 제1 반도체 칩의 활성면 상에 형성된 제1 재배선; 상기 제1 몰딩부재의 하면 상에 형성된 제2 재배선; 상기 제1 몰딩부재를 관통하며 상기 제1 재배선 및 상기 제2 재배선을 전기적으로 연결하는 관통비아; 및 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치되는 제1 연결부재;를 포함한다.

Description

반도체 패키지{A semiconductor package}
본 발명은 기술적 사상은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 페이스 투 페이스(face to face) 구조를 포함하는 반도체 패키지에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 장치의 집적도를 증가시킬 필요가 커지고 있어 복수의 반도체 칩을 적층하는 방법들이 제안되고 있다. 그러나, 집적도를 증가시키기 위하여 복수의 칩을 적층하는 경우, 칩 간의 거리 증가로 인하여 유효 동작 속도가 저하되고, 반도체 패키지의 집적도를 높이는데 문제가 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 반도체 패키지의 동작 속도를 향상시키고, 집적도를 높일 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는, 각각의 활성면이 서로 대향하며 하측에 배치된 제1 반도체 칩 및 상측에 배치된 제2 반도체 칩; 상기 제1 반도체 칩을 밀봉하되, 상면을 통해 상기 제1 반도체 칩의 활성면을 노출시키는 제1 몰딩부재; 상기 제1 몰딩부재의 상면 및 상기 제1 반도체 칩의 활성면 상에 형성된 제1 재배선; 상기 제1 몰딩부재의 하면 상에 형성된 제2 재배선; 상기 제1 몰딩부재를 관통하며 상기 제1 재배선 및 상기 제2 재배선을 전기적으로 연결하는 관통비아; 및 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치되는 제1 연결부재;를 포함한다.
본 발명의 일부 실시예들에서, 상기 제1 몰딩부재의 상면과 상기 제1 반도체 칩의 활성면은 서로 동일한 레벨일 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 반도체 칩은 마스터 칩(master chip)이고, 상기 제2 반도체 칩은 슬레이브 칩(slave chip)일 수 있다.
본 발명의 일부 실시예들에서, 상기 제2 반도체 칩을 밀봉하되, 하면을 통해 상기 제2 반도체 칩의 활성면을 노출시키는 제2 몰딩부재;를 더 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 제2 몰딩부재의 하면과 상기 제2 반도체 칩의 활성면은 서로 동일한 레벨일 수 있다.
본 발명의 일부 실시예들에서, 상기 제2 몰딩부재의 하면 및 상기 제2 반도체 칩의 활성면 상에 형성된 제3 재배선;을 더 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 연결부재는 상기 제2 반도체 칩의 활성면과 상기 제1 재배선 사이에 배치될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는, 각각의 활성면이 서로 대향하며, 상측에 배치된 제1 반도체 칩 및 하측에 배치된 제2 반도체 칩; 상기 제1 반도체 칩을 밀봉하되, 하면을 통해 상기 제1 반도체 칩의 활성면을 노출시키는 제1 몰딩부재; 상기 제1 몰딩부재의 하면 및 상기 제1 반도체 칩의 활성면 상에 형성된 재배선; 및 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치된 제1 연결부재;를 포함한다.
본 발명의 일부 실시예들에서, 상기 재배선 상에 형성되어 외부장치와 전기적으로 연결되는 제2 연결부재;를 더 포함하며, 상기 제2 연결부재는 상기 제2 반도체 칩을 에워싸도록 배치될 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 연결부재는 상기 재배선 및 상기 제2 반도체 칩의 활성면 사이에 배치될 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지에서는 제1 및 제2 반도체 칩 간의 동작 거리를 단축시킬 수 있으므로, 반도체 패키지의 동작 속도를 향상시킬 수 있고, 집적도 또한 증가시킬 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 반도체 패키지에서 전기적인 경로를 나타내는 도면이다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 9 내지 도 19는 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 단계적으로 나타내는 단면도들이다.
도 20은 본 발명의 일 실시예에 따른 시스템을 보여주는 개략도이다.
도 21은 본 발명의 실시예에 의해 제조된 반도체 패키지가 응용될 수 있는 전자 장치를 보여주는 사시도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(10)의 단면도이다.
도 1을 참조하면, 반도체 패키지(10)는 각각의 활성면이 서로 대향하며 하측에 배치된 제1 반도체 칩(110) 및 상측에 배치된 제2 반도체 칩(120), 상기 제1 및 제2 반도체 칩(110, 120)을 전기적으로 연결하는 제1 연결부재(180), 상기 제1 반도체 칩(110)을 밀봉하되, 상면을 통해 상기 제1 반도체 칩(110)의 활성면을 노출시키는 제1 몰딩부재(130), 및 상기 제2 반도체 칩(120)을 밀봉하되, 하면을 통해 상기 제2 반도체 칩(120)의 활성면을 노출시키는 제2 몰딩부재(140)를 포함한다.
상기 제1 반도체 칩(110)은 활성면이 상면이 되고 비활성면이 하면이 되도록 배치된다. 상기 제1 반도체 칩(110)은 내부에 집적 회로를 포함할 수 있다. 상기 제1 반도체 칩(110)의 활성면은 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(112)를 포함한다. 상기 패드(112)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 및 팔라듐(Pd) 중에서 선택되는 적어도 하나의 물질을 포함한다.
상기 제1 반도체 칩(110)은 메모리 칩일 수 있다. 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다. 상기 제1 반도체 칩(110)은 마스터 칩으로서 동작할 수 있으며, 상기 마스터 칩은 메모리 콘트롤러(memory controller)와 통신하여 데이터를 송수신 하거나, 상기 메모리 콘트롤러로부터 각종 제어 신호 및 전압신호 등을 수신할 수 있다.
상기 제1 몰딩부재(130)는 상기 제1 반도체 칩(110)을 밀봉하되, 상면을 통해 상기 제1 반도체 칩(110)의 활성면을 노출시키도록 형성된다. 상기 제1 몰딩부재(130)의 상면은 상기 제1 반도체 칩(110)의 활성면과 동일한 레벨일 수 있다. 상기 제1 몰딩부재(130)는 절연 수지, 예컨대 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 제1 몰딩부재(130)를 관통하면서 관통비아(150)가 형성되며, 상기 관통비아(150)는 상기 제1 몰딩부재(130)의 관통홀(150T)에 도전성 물질을 충진하여 형성될 수 있다. 상기 관통비아(150)는 상기 제1 반도체 칩(110)과 소정의 간격만큼 이격되어 형성될 수 있다.
상기 제1 반도체 칩(110)의 활성면, 상기 관통비아(150)의 상면, 및 상기 제1 몰딩부재(130)의 상면 상에 제1 재배선(152)이 형성된다. 즉, 상기 제1 반도체 칩(110)의 패드(112) 및 상기 관통비아(150)의 상부가 노출된 제1 절연층(148), 상기 제1 절연층(148) 상에서 상기 패드(112) 및 상기 관통비아(150)를 전기적으로 연결시키는 제1 재배선(152), 및 상기 제1 절연층(148) 상에 상기 제1 재배선(152)의 소정의 영역을 노출시키는 제1 솔더 레지스트층(154)이 형성된다.
상기 제1 몰딩부재(130), 및 상기 관통비아(150)의 하면 상에 제2 재배선(162)이 형성된다. 즉, 상기 관통비아(150)의 하부가 노출된 제2 절연층(160), 상기 제2 절연층(160) 상에서 상기 관통비아(150)와 전기적으로 연결되는 제2 재배선(162), 및 상기 제2 절연층(160) 상에서 상기 제2 재배선(162)의 소정의 영역을 노출시키는 제2 솔더 레지스트층(164)이 형성된다.
상기 제1 재배선(152) 및 상기 제2 재배선(162)은 상기 관통비아(150)를 통하여 서로 전기적으로 연결될 수 있다.
상기 제1 재배선(152)은 상기 제1 반도체 칩(110)의 상기 패드(112), 상기 관통비아(150), 및 상기 제1 연결부재(180)와 전기적으로 연결된다. 상기 제1 재배선(152)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
상기 제2 재배선(162)의 하면에는 상기 반도체 패키지(10)를 외부 장치와 전기적으로 연결하는 제2 연결부재(182)가 형성되며, 상기 제2 재배선(162)은 상기 관통비아(150) 및 상기 제2 연결부재(182)와 전기적으로 연결된다. 상기 제2 재배선(162)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
상기 제2 반도체 칩(120)은 활성면이 상기 제1 반도체 칩(110)의 활성면과 서로 대향하도록 배치된다. 즉, 상기 제2 반도체 칩(120)은 활성면이 하면이 되고, 비활성면이 상면이 되도록 배치된다. 상기 제2 반도체 칩(120)은 내부에 집적 회로를 포함할 수 있다. 상기 제2 반도체 칩(120)의 활성면은 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(122)를 포함한다. 상기 패드(122)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 및 팔라듐(Pd) 중에서 선택되는 적어도 하나의 물질을 포함한다.
상기 제2 반도체 칩(120)은 메모리 칩일 수 있다. 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다.
상기 제2 반도체 칩(120)은 슬레이브 칩으로서 동작할 수 있으며, 상기 슬레이브 칩은 마스터 칩 예를 들어, 상기 제1 반도체 칩(110)으로부터 각종 제어신호나 기록 데이터를 수신하여 상기 제1 반도체 칩(110)으로 독출 데이터를 제공할 수 있다.
제2 몰딩부재(140)는 상기 제2 반도체 칩(120)을 밀봉하되, 하면을 통해 상기 제2 반도체 칩(120)의 활성면을 노출시키도록 형성된다. 상기 제2 몰딩부재(140)의 하면은 상기 제2 반도체 칩(120)의 활성면과 동일한 레벨일 수 있다. 상기 제2 몰딩부재(140)는 절연 수지, 예컨대 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 제2 반도체 칩(120)의 활성면 및 상기 제2 몰딩부재(140)의 하면 상에 제3 재배선(172)이 형성된다. 즉, 상기 제2 반도체 칩(120)의 패드(122)가 노출된 제3 절연층(170), 상기 제3 절연층(170) 상에서 상기 패드(122)와 전기적으로 연결되는 제3 재배선(172), 및 상기 제3 절연층(170) 상에 상기 제3 재배선(172)의 소정의 영역을 노출시키는 제3 솔더 레지스트층(174)이 형성된다.
상기 제3 재배선(172)은 상기 제2 반도체 칩(120)의 상기 패드(122), 및 상기 제1 연결부재(180)와 전기적으로 연결된다. 상기 제3 재배선(172)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
본 발명의 실시예에 따른 반도체 패키지(10)는 기판 없이, 상기 제1 반도체 칩(110) 및 상기 제2 반도체 칩(120)의 활성면 각각을 서로 대향하도록 배치할 수 있으므로, 상기 제1 반도체 칩(110)과 상기 제2 반도체 칩(120) 간의 물리적인 거리를 단축시킬 수 있다. 따라서, 상기 제1 반도체 칩(110)이 마스터 칩으로 동작되고, 상기 제2 반도체 칩(120)이 슬레이브 칩으로 동작되는 경우, 상기 제1 및 제2 반도체 칩(120) 간의 동작 거리가 단축되므로, 상기 반도체 패키지(10)의 동작 속도를 향상시킬 수 있을 뿐만 아니라, 상기 반도체 패키지(10)의 집적도 또한 증가시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 반도체 패키지에서 전기적인 경로를 나타내는 도면이다.
도 2를 참조하면, 반도체 패키지(10)는 인쇄 회로 기판과 같은 외부 장치(200)와 제2 연결부재(182)를 통하여 전기적으로 연결될 수 있다.
상기 제2 연결부재(182)를 통하여 상기 외부 장치(200)와 서로 신호를 주고 받을 수 있다. 상기 제2 연결부재(182)가 상기 외부 장치(200)로부터 수신한 신호는 상기 제2 재배선(162), 상기 관통비아(150), 상기 제1 재배선(152) 및 상기 패드(112)를 통하여, 상기 제1 반도체 칩(110)으로 전달될 수 있다. 상기 제1 반도체 칩(110) 및 상기 제2 반도체 칩(120)은 각각의 활성면이 대향하며, 상기 제1 및 제2 반도체 칩(110, 120)의 활성면에 형성된 제1 및 제3 재배선(152, 172)는 상기 제1 연결부재(180)에 의해 연결되므로, 마스터 칩과 슬레이브 칩으로서의 상호 연결을 단거리로 구현할 수 있으며, 마스터/슬레이브 칩 간의 거리가 길어져서 반도체 패키지의 전기적인 특성이 떨어지는 문제점을 방지할 수 있다.
즉, 상기 제1 반도체 칩(110)은 상기 외부 장치(200)로부터 수신한 신호를 상기 제1 연결부재(180), 상기 제3 재배선(172) 및 상기 패드(122)를 통하여 상기 제2 반도체 칩(120)에 빠르게 전달하고, 상기 제2 반도체 칩(120)은 슬레이브 칩으로서, 상기 제1 반도체 칩(110)의 동작 명령에 빠르게 응답할 수 있다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(20)의 단면도이다. 도 3에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 3을 참조하면, 반도체 패키지(20)는 제1 반도체 칩(110)의 활성면과 서로 대향하도록 배치되는 활성면을 갖는 제2 반도체 칩(120)을 포함한다. 상기 제2 반도체 칩(120)은 활성면이 상기 제1 반도체 칩(110)의 활성면과 서로 대향하도록 플립 칩(flip-chip) 본딩 방식으로 상기 제1 재배선(152) 상에 배치될 수 있다.
상기 제1 재배선(152)과 상기 제2 반도체 칩(120) 사이에는 언더필(underfill) 부재(105)가 포함될 수 있다. 상기 언더필 부재(105)는 상기 제1 재배선(152)과 상기 제2 반도체 칩(120)의 열팽창계수의 차이에 의한 반도체 패키지의 접합 신뢰성이 낮아지는 것을 보강해주고, 제1 연결부재(103)를 외부 환경으로부터 보호하기 위한 것일 수 있다. 상기 언더필 부재(105)는 에폭시 수지와 같은 절연물질일 수 있다.
상기 반도체 패키지(20)는 상기 제2 반도체 칩(120)이 플립칩 본딩 방식으로 상기 제1 반도체 칩(110)의 활성면 상에 배치된다. 따라서, 상기 제1 및 제2 반도체 칩(110, 120) 간에 경로 길이가 증가하는 것을 막을 수 있을 뿐만 아니라, 반도체 패키지(20)의 높이를 단축시킬 수 있으므로 반도체 패키지(20)의 집적도 또한 높일 수 있다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(30)의 단면도이다. 도 4에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 4를 참조하면, 반도체 패키지(30)는 서로 수평으로 정렬된 복수의 제2 반도체 칩(120)을 포함할 수 있다. 상기 복수의 제2 반도체 칩(120)은 제2 몰딩부재(140)에 의해서 활성면이 노출되며, 상기 노출된 활성면 상에 형성된 제3 재배선(172)을 통하여, 제1 연결부재(180), 제1 재배선(152), 및 패드(112)를 거쳐 제1 반도체 칩(110)과 전기적으로 연결될 수 있다.
또한, 도 4에서는 두 개의 제2 반도체 칩(120)이 상기 제2 몰딩부재(140) 내에 실장되어 있는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 또한, 상기 복수의 제2 반도체 칩(120)은 동종 제품이고, 동일한 크기일 수 있으나, 이에 한정되는 것은 아니다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(40)의 단면도이다. 도 4에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 5를 참조하면, 반도체 패키지(40)는 서로 수평으로 정렬된 복수의 제1 반도체 칩(110)을 포함할 수 있다. 상기 복수의 제1 반도체 칩(110)은 제1 몰딩부재(130)에 의해서 활성면이 노출되며, 상기 활성면 상에 형성된 제1 재배선(152)을 통하여, 제1 연결부재(180), 제3 재배선(172), 및 패드(122)를 거쳐 제2 반도체 칩(120)과 전기적으로 연결될 수 있다.
또한, 도 5에서는 두 개의 제1 반도체 칩(110) 상기 제1 몰딩부재(130) 내에 실장되어 있는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 또한, 상기 복수의 제1 반도체 칩(110)은 동종 제품이고, 동일한 크기일 수 있으나, 이에 한정되는 것은 아니다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(50)의 단면도이다. 도 6에 있어서, 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 반도체 패키지(50)는 수평으로 정렬되어 상기 제1 재배선(152) 상에 실장되는 복수의 제2 반도체 칩(120)을 포함한다. 상기 복수의 제2 반도체 칩(120)은 상기 제1 반도체 칩(110)의 활성면과 서로 대향하도록 플립 칩 본딩 방식으로 상기 제1 재배선(152) 상에 배치될 수 있다.
상기 복수의 제2 반도체 칩(120)은 상기 제1 연결부재(103) 및 상기 제1 재배선(152)을 통하여 상기 제1 반도체 칩(110)과 전기적으로 연결될 수 있다.
도 6에서는 두 개의 제2 반도체 칩(120)이 상기 제1 재배선(152) 상에 배치되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 또한, 상기 복수의 제2 반도체 칩(120)은 동종 제품이고, 동일한 크기일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 재배선(152)과 상기 제2 반도체 칩(120) 사이에는 언더필 부재(105)가 포함될 수 있다. 상기 언더필 부재(105)는 상기 제1 재배선(152)과 상기 제2 반도체 칩(120)의 열팽창계수의 차이에 의한 반도체 패키지의 접합 신뢰성이 낮아지는 것을 보강해주고, 상기 제1 연결부재(103)를 외부 환경으로부터 보호하기 위한 것일 수 있다.
상기 반도체 패키지(50)는 상기 복수의 제2 반도체 칩(120)이 플립칩 본딩 방식으로 상기 제1 반도체 칩(110)의 활성면 상에 배치된다. 따라서, 상기 제1 및 제2 반도체 칩(110, 120) 간에 경로가 증가하는 것을 막을 수 있을 뿐만 아니라, 반도체 패키지(50)의 높이를 단축시킬 수 있으므로 반도체 패키지(50)의 집적도 또한 높일 수 있다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(60)의 단면도이다.
도 7을 참조하면, 반도체 패키지(60)는 각각의 활성면이 서로 대향하며, 상측에 배치된 제1 반도체 칩(210) 및 하측에 배치된 제2 반도체 칩(220), 상기 제1 반도체 칩(210)을 밀봉하되, 하면을 통해 상기 제1 반도체 칩(210)의 활성면을 노출시키는 제1 몰딩부재(240), 상기 제1 몰딩부재(240)의 하면 및 상기 제1 반도체 칩(210)의 활성면 상에 형성된 재배선(252) 및 상기 제1 및 제2 반도체 칩(210, 220) 사이에 배치된 제1 연결부재(203)를 포함한다.
상기 제1 반도체 칩(210)은 활성면이 상면이 되고 비활성면이 하면이 되도록 배치된다. 상기 제1 반도체 칩(210)의 활성면은 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(212)를 포함한다.
상기 제1 몰딩부재(240)는 상기 제1 반도체 칩(210)을 밀봉하되, 하면을 통해 상기 제1 반도체 칩(210)의 활성면을 노출시키도록 형성된다. 상기 제1 반도체 칩(210)의 활성면 및 상기 제1 몰딩부재(240)의 하면은 서로 동일한 레벨일 수 있다.
상기 제1 반도체 칩(210)의 활성면, 및 상기 제1 몰딩부재(240)의 하면 상에 제1 재배선(252)이 형성된다. 즉, 상기 제1 반도체 칩(210)의 패드(212)가 노출된 절연층(250), 상기 절연층(250) 상에서 상기 패드(212)와 전기적으로 연결되는 재배선(252), 및 상기 절연층(250) 상에 상기 재배선(252)의 소정의 영역을 노출시키는 솔더 레지스트층(254)이 형성된다.
상기 제2 반도체 칩은 플립칩 본딩 방식으로 상기 재배선(252) 상에 배치된다. 상기 제1 반도체 칩(210)은 마스터 칩으로서 동작할 수 있다.
상기 재배선(252)과 상기 제2 반도체 칩(220)의 활성면 사이에는 상기 제1 연결부재(203)가 배치된다. 상기 제1 연결부재(203)는 예를 들어, 범프일 수 있다. 상기 복수의 제2 반도체 칩(220)은 상기 제1 연결부재(203) 및 상기 재배선(252)을 통하여 상기 제1 반도체 칩(210)과 전기적으로 연결될 수 있다. 상기 제2 반도체 칩(220)은 슬레이브 칩으로서 동작할 수 있으며, 상기 슬레이브 칩은 마스터 칩 예를 들어, 상기 제1 반도체 칩(210)으로부터 각종 제어신호나 기록 데이터를 수신하여 상기 제1 반도체 칩(210)으로 독출 데이터를 제공할 수 있다.
상기 재배선(252)과 상기 제2 반도체 칩(220) 사이에는 언더필 부재(205)가 포함될 수 있다.
상기 재배선(252) 상에 배치된 상기 제1 연결부재(203)와 상기 제2 반도체 칩(220)의 총 높이는 상기 재배선(252) 상에 배치된 연결부재(290)의 높이보다 더 작도록 배치될 수 있다. 즉, 상기 반도체 패키지(60)는 상기 연결부재(290)를 통하여 외부장치와 물리적 및 전기적으로 연결되며, 상기 제2 반도체 칩(220)의 하면 즉, 비활성면이 상기 외부장치와 접촉되지 않을 정도의 높이를 갖도록 상기 제1 연결부재(203)의 높이를 선택할 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 제2 반도체 칩(220)의 하면이 상기 외부장치와 접촉되도록 상기 제1 연결부재(203)의 높이를 선택할 수도 있다. 예를 들어, 상기 반도체 패키지(60)가 상기 외부장치와 연결될 때, 상기 제2 반도체 칩(220)의 하면이 상기 외부장치에 설치된 히트 싱크(미도시)와 접촉될 수 있도록 상기 제1 연결부재(203)의 높이를 선택할 수 있다.
상기 재배선(252) 상에 외부장치(미도시)와 전기적으로 연결되는 제2 연결부재(290)가 배치되며, 상기 제2 연결부재(290)는 상기 제2 반도체 칩(220)을 에워싸도록 배치될 수 있다.
상기 반도체 패키지(60)는 상기 제2 연결부재(290)를 통하여 상기 외부장치(미도시)로부터 전기적 신호를 수신하며, 상기 수신된 신호는 상기 재배선(252) 및 패드(212)를 통하여 상기 제1 반도체 칩(210)에 전달된다. 상기 제1 반도체 칩(210)으로 전달된 신호는 상기 패드(212), 상기 재배선(252), 상기 제1 연결부재(203) 및 패드(222)를 통하여 상기 제2 반도체 칩(220)으로 전달된다. 각각의 활성면이 서로 대향하는 상기 제1 반도체 칩(210) 및 상기 제2 반도체 칩(220)은 상기 제1 연결부재(203)를 통하여 서로 전기적으로 연결되므로, 전달경로를 최소화할 수 있고, 이를 통하여 상기 반도체 패키지(60)의 속도를 향상시킬 수 있다.
상기 반도체 패키지(60)는 하나의 제2 반도체 칩(220)이 상기 재배선(252) 상에 배치되는 것으로 도시되었으나, 이에 한정되는 것은 아니며, 복수의 제2 반도체 칩(220)이 배치될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(70)의 단면도이다. 도 8에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 반도체 패키지(70)는 상하로 서로 적층된 도 1의 반도체 패키지(10)를 포함한다.
상기 반도체 패키지(70)는 각각의 활성면이 서로 대향하며, 하측에 배치된 제3 반도체 칩(310) 및 상측에 배치된 제4 반도체 칩(320), 상기 제3 및 제4 반도체 칩(310, 320)을 전기적으로 연결하는 제3 연결부재(380), 상기 제3 반도체 칩(310)을 밀봉하되, 상면을 통해 상기 제3 반도체 칩(310)의 활성면을 노출시키는 제3 몰딩부재(330), 및 상기 제4 반도체 칩(320)을 밀봉하되, 하면을 통해 상기 제4 반도체 칩(320)의 활성면을 노출시키는 제4 몰딩부재(340)를 포함한다.
상기 제3 반도체 칩(310)은 활성면이 상면이 되고 비활성면이 하면이 되도록 배치된다. 상기 제3 반도체 칩(310)은 내부에 집적 회로를 포함할 수 있다. 상기 제3 반도체 칩(310)의 활성면은 상기 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(312)를 포함한다.
상기 제3 몰딩부재(330)는 상기 제3 반도체 칩(310)을 밀봉하되, 상면을 통해 상기 제3 반도체 칩(310)의 활성면을 노출시키도록 형성된다. 상기 제3 몰딩부재(330)의 상면은 상기 제3 반도체 칩(310)의 활성면과 동일한 레벨일 수 있다. 예를 들어, 상기 제3 몰딩부재(330)는 절연 수지, 예컨대 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 제3 몰딩부재(330)를 관통하면서 관통비아(350)가 형성되며, 상기 관통비아(350)는 상기 제3 몰딩부재(330)의 관통홀(350T)에 도전성 물질을 충진하여 형성될 수 있다.
상기 제3 반도체 칩(310)의 활성면, 상기 관통비아(350) 및 상기 제3 몰딩부재(330)의 상면 상에 제4 재배선(352)이 형성된다. 상기 제3 몰딩부재(330) 및 상기 관통비아(350)의 하면 상에 제5 재배선(362)이 형성된다. 상기 제4 재배선(352) 및 상기 제5 재배선(362)은 상기 관통비아(350)를 통하여 서로 전기적으로 연결될 수 있다.
상기 제4 재배선(352)은 상기 제3 반도체 칩(310)의 상기 패드(312), 상기 관통비아(350), 및 상기 제3 연결부재(380)와 전기적으로 연결된다. 상기 제4 재배선(352)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
상기 제5 재배선(362)의 하면에는 상부 반도체 패키지(70a)를 하부 반도체 패키지(70b)와 전기적으로 연결하는 제4 연결부재(382)가 형성되며, 상기 제5 재배선(362)은 상기 관통비아(350) 및 상기 제4 연결부재(382)와 전기적으로 연결된다. 상기 제5 재배선(362)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
상기 제4 반도체 칩(320)은 활성면이 상기 제3 반도체 칩(310)의 활성면과 서로 대향하도록 배치된다. 즉, 상기 제4 반도체 칩(320)은 활성면이 하면이 되고, 비활성면이 상면이 되도록 배치된다. 상기 제4 반도체 칩(320)은 내부에 집적 회로를 포함할 수 있다. 상기 제4 반도체 칩(320)의 활성면은 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(322)를 포함한다. 상기 패드(322)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 및 팔라듐(Pd) 중에서 선택되는 적어도 하나의 물질을 포함한다.
상기 제4 반도체 칩(320)은 메모리 칩일 수 있다. 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다. 제4 몰딩부재(340)는 상기 제4 반도체 칩(320)을 밀봉하되, 하면을 통해 상기 제4 반도체 칩(320)의 활성면을 노출시키도록 형성된다. 상기 제4 몰딩부재(340)의 하면은 상기 제4 반도체 칩(320)의 활성면과 동일한 레벨일 수 있다. 예를 들어, 상기 제4 몰딩부재(340)는 절연 수지, 예컨대 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 제4 반도체 칩(320)의 활성면 및 상기 제4 몰딩부재(340)의 하면 상에 제6 재배선(372)이 형성된다.
상기 제6 재배선(372)은 상기 제4 반도체 칩(320)의 상기 패드(322), 및 상기 제3 연결부재(380)와 전기적으로 연결된다. 상기 제6 재배선(372)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 및 이들의 합금 중에서 선택되는 적어도 하나의 물질을 포함할 수 있으며, 구리/금/니켈이 순차적으로 적층된 다층막일 수 있다.
본 발명의 실시예에 따른 반도체 패키지(70)는 상기 제2 연결부재(182)를 통하여 외부장치와 전기적으로 연결되며, 상기 제2 연결부재(182)를 통하여 송수신되는 신호는, 상기 제2 재배선(162), 상기 관통비아(150), 상기 제1 재배선(152), 상기 제4 연결부재(382), 상기 제5 재배선(362), 상기 관통비아(350), 상기 제4 재배선(352) 및 상기 패드(312)를 통하여 상기 제3 반도체 칩(310)과 송수신될 수 있다. 상기 제3 반도체 칩(310)은 상기 제4 재배선(352), 상기 제3 연결부재(380), 상기 제6 재배선(372) 및 상기 패드(322)를 통하여 상기 제4 반도체 칩(320)과 신호를 주고 받을 수 있다.
도 9 내지 도 19는 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 단계적으로 나타내는 단면도들이다.
도 9를 참조하면, 캐리어(102)를 준비하고, 상기 캐리어(102) 상에 접착부재(104)를 형성한다.
상기 캐리어(102)는 제1 몰디드 웨이퍼(molded wafer, 도 11의 600a 참조)를 형성하는 공정 중에 반도체 칩의 지지체 기능을 수행하는 부재로서, 상기 캐리어(102)는 예를 들어, 스테인레스강(stainless steel) 또는 유기수지재를 함유하는 물질로 구성될 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 접착부재(104)는 후속 공정 동안에 반도체 칩이 접착한 상태를 가지도록 하며, 공정이 완료되면 용이하게 상기 캐리어(102)로부터 분리될 수 있는 재질로 이루어질 수 있다. 이를 위해, 상기 접착부재(104)는 열처리 또는 UV(ultra violet) 조사에 의해 접착력이 저하되는 재질로 이루질 수 있다. 상기 접착부재(104)는 테이프 또는 박막의 형태를 가질 수 있다. 상기 접착부재(104)는 예를 들어, 열가소성 수지 및 자외선 감응성(UV-sensitive) 수지 일 수 있다. 그러나, 이에 한정되는 것은 아니다.
도 10을 참조하면, 상기 접착부재(104) 상에 복수의 제1 반도체 칩(110)을 배치한다. 이때 상기 제1 반도체 칩(110)은 패드(112)가 형성된 활성면이 아래로 향하도록 상기 접착부재(104) 상에 배치된다.
상기 제1 반도체 칩(110)은 내부에 집적 회로를 포함할 수 있으며, 상기 제1 반도체 칩(110)의 활성면은 내부의 집적 회로와 연결되는 적어도 한 개 이상의 패드(112)를 포함한다. 상기 제1 반도체 칩(110)은 메모리 칩일 수 있으며, 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다.
도 11을 참조하면, 상기 접착부재(104) 및 상기 제1 반도체 칩(110)을 덮도록 상기 접착부재(104) 상에 제1 몰딩부재(130)를 형성한다.
상기 제1 몰딩부재(130)는 인캡슐레이션(encapsulation) 재료로서, 상기 복수의 제1 반도체 칩(110)을 고정하고, 상기 제1 반도체 칩(110) 간에 서로 절연하는 절연체의 기능을 수행한다. 상기 제1 몰딩부재(130)는 절연 수지, 예컨대 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 제1 몰딩부재(130)를 형성함으로써, 복수의 상기 제1 반도체 칩(110)이 소정의 간격만큼 이격되어 배치된 제1 몰디드 웨이퍼(600a, molded wafer)를 형성할 수 있다.
도 12를 참조하면, 상기 접착부재(104)에 열처리나 UV 조사를 통해 상기 접착부재(104)로부터 상기 제1 몰디드 웨이퍼(600a)의 접착력을 저하시킨다. 이로써, 상기 접착부재(104)로부터 상기 제1 몰디드 웨이퍼(600a)를 용이하게 분리할 수 있다.
상기 제1 몰디드 웨이퍼(600a)는 상기 제1 반도체 칩(110)의 활성면은 외부로 노출되고, 비활성면은 상기 제1 몰딩부재(130)에 의해서 덮여있는 구조를 가질 수 있다. 또한, 상기 제1 몰디드 웨이퍼(600a)는 상기 제1 몰딩부재(130)의 상면과 상기 제1 반도체 칩(110)의 활성면이 서로 동일한 레벨일 수 있다.
도 13을 참조하면, 상기 복수의 제1 반도체 칩(110) 간에 형성된 상기 제1 몰딩부재(130)에 관통비아를 형성하기 위한 복수의 관통홀(150T)을 형성한다.
상기 관통홀(150T)은 레이저(laser), 드라이 에칭(dry etching) 방법을 통하여 형성될 수 있다. 그러나, 이에 한정되는 것은 아니다.
도 14를 참조하면, 상기 관통홀(150T)에 도전성 물질을 충진하여 관통비아(150)를 형성한다. 상기 관통비아(150)는 전기도금(electroplating), 프린팅(printing) 또는 디스펜싱(dispensing) 공정을 통하여 형성될 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 제1 반도체 칩(110)의 활성면, 상기 관통비아(150) 및 상기 제1 몰딩부재(130)의 상면에 제1 절연층(148)을 형성한다. 상기 제1 몰딩부재(130) 및 상기 관통비아(150)의 하면에 제2 절연층(160)을 형성한다.
상기 제1 및 제2 절연층(148, 160)은 당업계에서 사용되는 통상의 물질일 수 있으며, 예를 들면, 감광성을 갖는 폴리이미드 일 수 있다. 또는, 상기 제1 및 제2 절연층(148, 160)은 열 전도성 저유전체 물질로 형성될 수 있다.
도 15를 참조하면, 마스크를 이용한 포토리소그래피 공정에 의해서 상기 제1 절연층(148)에 상기 제1 반도체 칩(110)의 패드(112)를 노출시키는 패턴을 형성하고, 상기 제2 절연층(160)에 상기 관통비아(150)의 하면을 노출시키는 패턴을 형성한다.
상기 제1 절연층(148) 상에 상기 패드(112)와 전기적으로 연결되는 제1 재배선(152)을 형성하고, 상기 제2 절연층(160) 상에 상기 관통비아(150)와 전기적으로 연결되는 제2 재배선(162)을 형성한다. 상기 제1 및 제2 재배선(152, 162)은 도전막의 형성, 포토레지스트 막의 도포, 노광, 현상 및 에칭 공정에 의해서 형성될 수 있다. 또는, 스크린 프린팅 공정에 의해서 처음부터 패턴을 갖도록 형성될 수 있다.
상기 제1 및 제2 재배선(152, 162)을 덮도록, 상기 제1 및 제2 절연층(148, 160) 상에 제1 및 제2 솔더 레지스트층(154, 164)을 형성한다.
상기 제1 및 제2 솔더 레지스트층(154, 164)에 노광 및 현상 공정을 진행하여, 상기 제1 및 제2 재배선(152, 162)의 소정의 영역을 노출시킨다. 상기 제1 몰딩부재(130)를 관통하는 관통비아(150)를 통해서 상기 제1 재배선(152) 및 상기 제2 재배선(162)은 서로 전기적으로 연결될 수 있다.
도 16을 참조하면, 상기 제2 재배선(162) 상에 외부장치와 전기적인 연결을 위한 제2 연결부재(182)를 형성한다.
싱귤레이션(singulation) 공정을 수행하여, 상기 제1 몰디드 웨이퍼(600a)를 하나의 제1 반도체 칩(110)을 포함하는 반도체 패키지로 각각 분리시킨다. 그러나, 이에 한정되는 것은 아니며, 복수의 제1 반도체 칩(110)을 포함하도록 상기 제1 몰디드 웨이퍼(600a)를 분리시킬 수 있다.
도 17을 참조하면, 도 9 내지 도 12를 참조하여 설명한 바와 같은 일련의 공정들에 따라 제2 반도체 칩(120)의 활성면이 노출되고, 상기 제2 반도체 칩(120)의 비활성면이 제2 몰딩부재(140)에 의해 덮인 제2 몰디드 웨이퍼(600b)를 형성한다.
상기 제2 반도체 칩(120)의 활성면 및 상기 제2 몰딩부재(140)의 상면에 제3 절연층(170)을 형성한다.
마스크를 이용한 포토리소그래피 공정에 의해서 상기 제3 절연층(170)에 상기 제2 반도체 칩(120)의 패드(122)를 노출시키는 패턴을 형성한다.
상기 제3 절연층(170) 상에 상기 패드(122)와 전기적으로 연결되는 제3 재배선(172)을 형성한다.
상기 제3 재배선(172)의 소정의 영역을 노출시키며, 상기 제3 절연층(170) 및 상기 제3 재배선(172) 상에 제3 솔더 레지스트층(174)을 형성한다.
도 18을 참조하면, 싱귤레이션(singulation) 공정을 수행하여 상기 제2 몰디드 웨이퍼(600b)를 하나의 제2 반도체 칩(120)으로 각각 분리시킨다. 그러나, 이에 한정되는 것은 아니며, 복수의 제2 반도체 칩(120)을 포함하도록 상기 제2 몰디드 웨이퍼(600b)를 분리시킬 수 있다.
도 19를 참조하면, 상기 제1 반도체 칩(110)과 상기 제2 반도체 칩(120) 간의 전기적인 연결을 위하여 상기 제2 재배선(162)과 상기 제3 재배선(172) 사이에 제1 연결부재(180)를 배치하여, 반도체 패키지(10)를 형성한다.
상기 반도체 패키지(10)는 팬 아웃(fan out) 웨이퍼 레벨의 패키지를 이용하여 와이어리스(wireless) 적층이 가능하며, 이종 칩의 적층 뿐만 아니라, 동종 칩을 적층할 수 있다. 또한, 상기 반도체 패키지(10)는 상기 제1 및 제2 반도체 칩(110, 120) 각각의 활성면이 서로 대향하는 페이스-투- 페이스(face-to-face) 구조의 마스터 칩/슬레이브 칩 형태의 구조를 가지므로, 반도체 패키지의 로딩(loading)을 감소시킬 수 있고, 반도체 패키지의 속도를 향상시킬 수 있다. 또한, 상기 반도체 패키지(10)는 웨이퍼 레벨의 패키지를 이용하여 형성하는 것을 설명하였으나, 이에 한정되는 것은 아니며, 패널(panel) 레벨의 패키지를 이용하여 형성할 수도 있다.
도 20은 본 발명의 일 실시예에 따른 시스템(80)을 보여주는 개략도이다.
도 20을 참조하면, 시스템(80)은 제어기(802), 입/출력 장치(804), 메모리(806) 및 인터페이스(808)을 포함할 수 있다. 상기 시스템(80)은 모바일 시스템 또는 정보를 전송하거나 전송 받는 시스템일 수 있다. 상기 모바일 시스템은 PDA(personal digital assistants), 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
상기 제어기(802)는 프로그램을 실행하고, 상기 시스템(80)을 제어하는 역할을 할 수 있다. 상기 제어기(802)는, 예를 들어 마이크로 프로세서(micro processor), 디지털 신호 처리기(digital signal processor), 마이크로 콘트롤러(micro controller) 또는 이와 유사한 장치일 수 있다.
또한, 상기 입/출력 장치(804)는 시스템(80)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 상기 시스템(80)은 상기 입/출력 장치(804)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 상기 입/출력 장치(804)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다.
상기 메모리(806)는 상기 제어기(802)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 상기 제어기(802)에서 처리된 데이터를 저장할 수 있다. 상기 메모리(806)는 본 발명의 실시예에 따른 반도체 패키지를 포함할 수 있다.
상기 인터페이스(808)는 상기 시스템(80)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 상기 제어기(802), 상기 입/출력 장치(804), 상기 메모리(806) 및 상기 인터페이스(808)는 버스(810)를 통하여 서로 통신할 수 있다. 예를 들어, 상기 시스템(80)은 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
도 21은 본 발명의 실시예에 의해 제조된 반도체 패키지가 응용될 수 있는 전자 장치를 보여주는 사시도이다.
도 21을 참조하면, 전자 시스템(도 20의 80)이 모바일 폰(90)에 적용되는 예를 도시한다. 그밖에, 전자 시스템(도 20의 80)은 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자동차 또는 가전제품(Household appliances)에 적용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 20, 30, 40, 50, 60, 70: 반도체 패키지
80: 시스템 90: 모바일폰 102: 캐리어
103, 203, 180: 제1 연결부재 104: 접착부재 105: 부재
110, 210: 제1 반도체 칩 112, 122, 212, 222, 312, 322: 패드
120, 220: 제2 반도체 칩 130, 240: 제1 몰딩부재 140: 제2 몰딩부재
148: 제1 절연층 150, 350: 관통비아 150T, 350T: 관통홀
152: 제1 재배선 154: 제1 솔더 레지스트층 160: 제2 절연층
162: 제2 재배선 164: 제2 솔더 레지스트층 170: 제3 절연층
172: 제3 재배선 174: 제3 솔더 레지스트층 180: 제1 연결부재
182: 제2 연결부재 200: 외부 장치 205: 언더필 부재
250: 절연층 252: 재배선 254: 솔더 레지스트층
290: 연결부재 310: 제3 반도체 칩 320: 제4 반도체 칩
330: 제3 몰딩부재 340: 제4 몰딩부재 352: 제4 재배선
362: 제 5재배선 372: 제6 재배선 380: 제3 연결부재
382: 제4 연결부재 600a: 제1 몰디드 웨이퍼 600b: 제2 몰디드 웨이퍼

Claims (10)

  1. 각각의 활성면이 서로 대향하며 하측에 배치된 제1 반도체 칩 및 상측에 배치된 제2 반도체 칩;
    상기 제1 반도체 칩을 밀봉하되, 상면을 통해 상기 제1 반도체 칩의 활성면을 노출시키는 제1 몰딩부재;
    상기 제1 몰딩부재의 상면 및 상기 제1 반도체 칩의 활성면 상에 형성된 제1 재배선;
    상기 제1 몰딩부재의 하면 상에 형성된 제2 재배선;
    상기 제1 몰딩부재를 관통하며 상기 제1 재배선 및 상기 제2 재배선을 전기적으로 연결하는 관통비아; 및
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치되는 제1 연결부재;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 몰딩부재의 상면과 상기 제1 반도체 칩의 활성면은 서로 동일한 레벨인 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 반도체 칩은 마스터 칩(master chip)이고, 상기 제2 반도체 칩은 슬레이브 칩(slave chip)인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제2 반도체 칩을 밀봉하되, 하면을 통해 상기 제2 반도체 칩의 활성면을 노출시키는 제2 몰딩부재;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 제2 몰딩부재의 하면과 상기 제2 반도체 칩의 활성면은 서로 동일한 레벨인 것을 특징으로 하는 반도체 패키지.
  6. 제4항에 있어서,
    상기 제2 몰딩부재의 하면 및 상기 제2 반도체 칩의 활성면 상에 형성된 제3 재배선;
    을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1 연결부재는 상기 제2 반도체 칩의 활성면과 상기 제1 재배선 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
  8. 각각의 활성면이 서로 대향하며, 상측에 배치된 제1 반도체 칩 및 하측에 배치된 제2 반도체 칩;
    상기 제1 반도체 칩을 밀봉하되, 하면을 통해 상기 제1 반도체 칩의 활성면을 노출시키는 제1 몰딩부재;
    상기 제1 몰딩부재의 하면 및 상기 제1 반도체 칩의 활성면 상에 형성된 재배선; 및
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치된 제1 연결부재;
    를 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 재배선 상에 형성되어 외부장치와 전기적으로 연결되는 제2 연결부재;
    를 더 포함하며, 상기 제2 연결부재는 상기 제2 반도체 칩을 에워싸도록 배치되는 것을 특징으로 하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 제1 연결부재는 상기 재배선 및 상기 제2 반도체 칩의 활성면 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
KR20120048317A 2012-05-07 2012-05-07 반도체 패키지 KR20130124858A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120048317A KR20130124858A (ko) 2012-05-07 2012-05-07 반도체 패키지
US13/768,649 US20130292846A1 (en) 2012-05-07 2013-02-15 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120048317A KR20130124858A (ko) 2012-05-07 2012-05-07 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20130124858A true KR20130124858A (ko) 2013-11-15

Family

ID=49511920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120048317A KR20130124858A (ko) 2012-05-07 2012-05-07 반도체 패키지

Country Status (2)

Country Link
US (1) US20130292846A1 (ko)
KR (1) KR20130124858A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116526A (ko) * 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 패키지 적층 소자
US9935072B2 (en) 2015-11-04 2018-04-03 Sfa Semicon Co., Ltd. Semiconductor package and method for manufacturing the same
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843133B (zh) * 2011-07-03 2017-10-27 联达科技控股有限公司 具有热熔接封装部件的引线载体
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US8933540B2 (en) * 2013-02-28 2015-01-13 International Business Machines Corporation Thermal via for 3D integrated circuits structures
US9184128B2 (en) 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US9510454B2 (en) * 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
US9627365B1 (en) * 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
US9653391B1 (en) * 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US10529666B2 (en) * 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
KR101922885B1 (ko) * 2017-12-22 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US11114308B2 (en) 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
KR102465535B1 (ko) * 2018-11-26 2022-11-11 삼성전자주식회사 팬-아웃 반도체 패키지
KR20210006815A (ko) * 2019-07-09 2021-01-19 에스케이하이닉스 주식회사 테스트회로를 포함하는 반도체장치
FR3132977A1 (fr) * 2022-02-22 2023-08-25 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique
US20230387025A1 (en) * 2022-05-24 2023-11-30 Mediatek Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019402B4 (de) * 2000-04-19 2013-05-23 Ipcom Gmbh & Co. Kg Vorrichtung für einen weiteren Verbindungsaufbau zur Datenübertragung über ein mobiles Telekommunikationssystem
US8564141B2 (en) * 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116526A (ko) * 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 패키지 적층 소자
US9935072B2 (en) 2015-11-04 2018-04-03 Sfa Semicon Co., Ltd. Semiconductor package and method for manufacturing the same
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치

Also Published As

Publication number Publication date
US20130292846A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
KR20130124858A (ko) 반도체 패키지
KR101831938B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
KR102352237B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
US9129846B2 (en) Semiconductor package and method of forming
TWI775970B (zh) 包含多晶片堆疊的半導體封裝及其製造方法
US9029998B2 (en) Semiconductor package device
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
TW202029423A (zh) 包括橋接晶粒的半導體封裝
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US9847285B1 (en) Semiconductor packages including heat spreaders and methods of manufacturing the same
KR102495916B1 (ko) 반도체 패키지
CN111223829A (zh) 半导体封装
KR102616664B1 (ko) 솔리드 스테이트 드라이브 패키지
KR20140142967A (ko) 반도체 패키지
KR20160031121A (ko) 반도체 패키지 및 그 제조방법
KR20160131170A (ko) 팬-아웃 메모리 패키지를 포함하는 패키지 온 패키지 타입의 반도체 장치
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
US20170117264A1 (en) Stacked semiconductor package and method of fabricating the same
KR20160085988A (ko) 반도체 패키지 및 그 제조 방법
US10903196B2 (en) Semiconductor packages including bridge die
KR20170027391A (ko) 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
KR20150101052A (ko) 반도체 패키지
US20160197057A1 (en) Semiconductor packages
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid