TWI713184B - 包含直通模製球連接體的半導體封裝以及其製造方法 - Google Patents

包含直通模製球連接體的半導體封裝以及其製造方法 Download PDF

Info

Publication number
TWI713184B
TWI713184B TW106106426A TW106106426A TWI713184B TW I713184 B TWI713184 B TW I713184B TW 106106426 A TW106106426 A TW 106106426A TW 106106426 A TW106106426 A TW 106106426A TW I713184 B TWI713184 B TW I713184B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
interconnect structure
tmbc
layer
structure layer
Prior art date
Application number
TW106106426A
Other languages
English (en)
Other versions
TW201806115A (zh
Inventor
成基俊
金鍾薰
鄭然丞
崔亨碩
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201806115A publication Critical patent/TW201806115A/zh
Application granted granted Critical
Publication of TWI713184B publication Critical patent/TWI713184B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一種結構和一種製造半導體封裝的方法。該方法包括：將第一半導體裝置和直通模製球連接體(TMBC)設置在互連結構層的第一表面上；在互連結構層的第一表面上使模製層凹陷以暴露各個TMBC的一部分；將外連接體附接至TMBC的暴露部分；以及將第二半導體裝置安裝在與模製層相反的互連結構層的第二表面上。

Description

包含直通模製球連接體的半導體封裝以及其製造方法
本公開的實施方式涉及半導體封裝，更具體地講，涉及包括直通模製球連接體的半導體封裝及其製造方法。
相關申請的交叉引用
本申請於35 U.S.C.§119(a)的規範下要求2016年5月18日提交的韓國專利申請No.10-2016-0061098的優先權，其整體以引用方式併入本文。
在電子工業中，隨著多功能、較大存儲容量和較小電子系統或產品的發展，越來越需要包括多個半導體裝置的單個統一封裝。單個統一封裝可被設計為減小封裝的總尺寸並且具有各種功能。單個統一封裝可被實現為包括具有不同功能的多個半導體晶片。這是為了一次處理大量資料。已提出了系統級封裝(SIP)以提供單個統一封裝。例如，許多努力集中在將至少一個微處理器和至少一個記憶體晶片整合在單個系統級封裝中。
根據實施方式，提供了一種製造半導體封裝的方法。該方法 包括：在虛設晶圓上形成包括導電跡線圖案和介電層的互連結構層；將載體晶圓附接至互連結構層的與虛設晶圓相反的第二表面；去除虛設晶圓以暴露互連結構層的與載體晶圓相反的第一表面；將至少一個第一半導體裝置和直通模製球連接體(TMBC)安裝在互連結構層的第一表面上；在互連結構層的第一表面上使模製層凹陷以暴露各個直通模製球連接體(TMBC)的一部分；將外連接體分別附接至直通模製球連接體(TMBC)的暴露部分；去除載體晶圓以暴露互連結構層的第二表面；以及將第二半導體裝置安裝在互連結構層的第二表面上。
根據另一實施方式，提供了一種製造半導體封裝的方法。該方法包括：將第一半導體裝置和直通模製球連接體(TMBC)安裝在互連結構層的第一表面上；在互連結構層的第一表面上使模製層凹陷以暴露各個直通模製球連接體(TMBC)的一部分；將外連接體分別附接至直通模製球連接體(TMBC)的暴露部分；以及將第二半導體裝置安裝在互連結構層的與第一半導體裝置相反的第二表面上。
根據另一實施方式，一種半導體封裝包括：第一半導體裝置，其被設置在互連結構層的第一表面上；直通模製球連接體(TMBC)，其被設置在互連結構層的與第一半導體裝置相鄰的第一表面上；模製層，其被設置在互連結構層的第一表面上以暴露各個直通模製球連接體(TMBC)的一部分；外連接體，分別附接至直通模製球連接體(TMBC)的暴露部分；以及第二半導體裝置，其被設置在互連結構層的與第一半導體裝置相反的第二表面上。各個直通模製球連接體(TMBC)包括銅球。
根據另一實施方式，提供了一種包括半導體封裝的記憶卡。 該半導體封裝包括：第一半導體裝置，其被設置在互連結構層的第一表面上；直通模製球連接體(TMBC)，其被設置在互連結構層的與第一半導體裝置相鄰的第一表面上；模製層，其被設置在互連結構層的第一表面上以暴露各個直通模製球連接體(TMBC)的一部分；外連接體，分別附接至直通模製球連接體(TMBC)的暴露部分；以及第二半導體裝置，其被設置在所述互連結構層的與第一半導體裝置相反的第二表面上。各個直通模製球連接體(TMBC)包括銅球。
根據另一實施方式，提供了一種包括半導體封裝的電子系統。該半導體封裝包括：第一半導體裝置，其被設置在互連結構層的第一表面上；直通模製球連接體(TMBC)，其被設置在互連結構層的與第一半導體裝置相鄰第一表面上；模製層，其被設置在互連結構層的第一表面上以暴露各個直通模製球連接體(TMBC)的一部分；外連接體，分別附接至直通模製球連接體(TMBC)的暴露部分；以及第二半導體裝置，其被設置在互連結構層的與第一半導體裝置相反的第二表面上。各個直通模製球連接體(TMBC)包括銅球。
10‧‧‧半導體封裝
20‧‧‧半導體封裝
100‧‧‧互連結構層
101‧‧‧第一表面
102‧‧‧第二表面
110‧‧‧第一外導電跡線圖案
112‧‧‧第一圖案
113‧‧‧第二圖案
114‧‧‧第三圖案
115‧‧‧第四圖案
120‧‧‧第一內導電跡線圖案
120A‧‧‧第一圖案
130‧‧‧第二內導電跡線圖案
140‧‧‧第三內導電跡線圖案
160‧‧‧互連部分
161‧‧‧水平互連部分
162‧‧‧第一垂直互連部分
163‧‧‧第二垂直互連部分
191‧‧‧第一介電層
191V‧‧‧通孔
193‧‧‧第二介電層
194‧‧‧第三介電層
195‧‧‧第四介電層
230‧‧‧第二凸塊焊墊
230A‧‧‧焊墊
230B‧‧‧焊墊
240‧‧‧第三凸塊焊墊
240A‧‧‧焊墊
240B‧‧‧焊墊
250‧‧‧第一凸塊焊墊
250A‧‧‧焊墊
250B‧‧‧焊墊
300‧‧‧第一半導體裝置
300A‧‧‧晶粒
300B‧‧‧晶粒
300C‧‧‧晶粒
300D‧‧‧晶粒
300T‧‧‧表面
301‧‧‧表面
303‧‧‧表面
310‧‧‧晶粒
311‧‧‧TSV
312‧‧‧內部互連線
321A‧‧‧TSV
321B‧‧‧TSV
321C‧‧‧TSV
322A‧‧‧內部互連線
322B‧‧‧內部互連線
322C‧‧‧內部互連線
330‧‧‧連接凸塊
410‧‧‧TMBC
410B‧‧‧TMBC
410L‧‧‧下端
410T‧‧‧表面
410V‧‧‧空隙
420‧‧‧外連接體
450‧‧‧模製層
450A‧‧‧模製層
451‧‧‧表面
453‧‧‧模製材料
500‧‧‧第二半導體裝置
630‧‧‧第一晶片連接體
650‧‧‧第二晶片連接體
710‧‧‧連接體
730‧‧‧硬化劑
740‧‧‧熱介面材料層
750‧‧‧散熱器
800‧‧‧載體晶圓
810‧‧‧臨時黏合層
900‧‧‧虛設晶圓
901‧‧‧第一表面
902‧‧‧第二表面
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
鑒於附圖和所附詳細描述，本公開的各種實施方式將變得更顯而易見，附圖中：圖1至圖19是示出根據實施方式的半導體封裝的製造方法的橫截面圖；圖20是示出根據實施方式的半導體封裝的橫截面圖；圖21是示出圖20的半導體封裝中所包括的半導體裝置的橫 截面圖；圖22是示出一般半導體封裝的缺陷的橫截面圖；圖23是示出根據另一實施方式的半導體封裝的橫截面圖；圖24是示出採用包括根據一些實施方式的至少一個封裝的記憶卡的電子系統的區塊圖；以及圖25是示出包括根據一些實施方式的至少一個封裝的電子系統的區塊圖。
本文所使用的術語可對應於考慮其在實施方式中的功能而選擇的詞，術語的含義可根據實施方式所屬領域的普通技術人員而不同地解釋。如果被詳細定義，則術語可根據所述定義來解釋。除非另外定義，否則本文所使用的術語(包括技術術語和科學術語)具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。
將理解，儘管本文中可使用術語第一、第二、第三等來描述各種元件，這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件相區分。這些術語僅用於將一個元件區別於另一元件，而非用於僅定義元件本身或者意指特定順序。
根據以下實施方式的半導體封裝可對應於系統級封裝(SIP)。各個半導體封裝可被實現為包括多個半導體裝置，其中的至少兩個半導體裝置被設計為具有不同的功能。可通過利用晶粒切割製程將包括電子電路的諸如晶圓的半導體基板分離成多片(具有半導體晶粒形狀或半導體晶片形狀)來獲得半導體裝置。另選地，各個半導體裝置可具有包括封 裝基板和安裝在封裝基板上的半導體晶粒的封裝形式。各個半導體裝置可包括垂直地層疊以具有三維結構的多個半導體晶粒，所述多個半導體晶粒可通過穿透所述多個半導體晶粒的矽穿孔(TSV)來彼此電連接。半導體晶粒可對應於包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或者相變隨機存取記憶體(PcRAM)電路的記憶體晶片。半導體晶片或半導體封裝可用在諸如行動電話的通信系統、與生物技術或保健關聯的電子系統或者可穿戴電子系統中。
在一些實施方式中，半導體晶片可對應於具有系統單晶片(SoC)形式的邏輯晶片。SoC可以是包括微處理器、微控制器、數位信號處理核心或者介面的特殊應用積體電路(ASIC)晶片。SoC可包括中央處理單元(CPU)或者圖像處理單元(GPU)。為了SoC高速操作，SoC必須高速地與儲存資料的記憶體晶片通信。即，可能需要短介面路徑和高信號頻寬以改進SoC的操作速度。例如，如果GPU晶片和高頻寬記憶體(HBM)晶片垂直地層疊在單個SIP中，則可減小GPU晶片與HBM晶片之間的介面路徑以改進GPU晶片的操作速度。
在電子系統中，記憶體晶片與處理器晶片之間的通信中的瓶頸現象可能使電子系統的性能劣化。因此，可採用諸如HBM晶片的高性能記憶體晶片作為電子系統的記憶體晶片。HBM晶片可被配置為包括利用TSV技術垂直地層疊的多個記憶體晶粒以獲得其高頻寬。HBM晶片可包括多個TSV，其連接至各個記憶體晶片以獨立地控制垂直地層疊的相應記憶 體晶粒。各個記憶體晶粒可被配置為包括兩個記憶體通道，可能需要充當輸入/輸出(I/O)接腳的多個TSV(例如，一百二十八個TSV)以用於各個記憶體通道的操作。因此，由四個層疊的記憶體晶粒組成的HBM晶片可包括一千零二十四個TSV以獨立地控制八個記憶體通道。在這種情況下，八個記憶體通道中的一個可通過TSV與八個記憶體通道中的另一個獨立地通信。因此，由於各個記憶體通道通過TSV獨立地並且直接地接收或輸出信號，所以HBM晶片的信號頻寬可加寬。
然而，如果TSV的數量增加以改進HBM晶片的頻寬，則包括在HBM晶片中的互連線或焊墊的間距大小會減小。因此，以下實施方式提供具有利用互連結構層將記憶體晶片電連接至ASIC晶片的配置的各種SIP，所述互連結構層利用能夠形成精細圖案的晶圓處理技術來實現。
說明書中，相同的參考數字表示相同的元件。因此，即使沒有參照附圖提及或描述參考數字，也可參照另一附圖提及或描述該參考數字。另外，即使圖中未示出參考數字，也可參照另一附圖提及或描述它。
圖1至圖19是示出根據實施方式的半導體封裝的製造方法的橫截面圖。
圖1示出在虛設晶圓900上形成互連結構層100的步驟。虛設晶圓900可以是具有彼此相反的第一表面901和第二表面902的晶圓。互連結構層100可形成在虛設晶圓900的第一表面901上。互連結構層100可利用矽處理技術或半導體處理技術來形成。互連結構層100可通過依序地或交替地層疊多個介電層和多個導電層來形成。在這種情況下，包括在互連結構層100中的各個導電層可在層疊之後進行圖案化。互連結構層100 可被形成為具有面向並接觸虛設晶圓900的第一表面901的第一表面101並且具有與虛設晶圓900相反的第二表面102。多層互連結構可被設置在互連結構層100中以將設置在互連結構層100的第一表面101上的一些構件彼此電連接。互連結構層100可被形成為包括將導電跡線圖案彼此電絕緣或物理上分離的多個層疊的介電層。
當形成互連結構層100時虛設晶圓900可用作支撐物或基板。虛設晶圓900可以是矽晶圓(矽晶圓可為裸露的)。另選地，虛設晶圓900可為非半導體晶圓。例如，虛設晶圓900可以是包括絕緣材料或介電材料的晶圓。在一些實施方式中，虛設晶圓900可以是藍寶石晶圓或矽上絕緣體(SOI)晶圓。如果裸矽晶圓用作虛設晶圓900，則互連結構層100可利用半導體晶圓處理設備和半導體晶圓處理技術來形成。
儘管以下結合晶圓處理技術描述用於形成互連結構層100的製程，但本公開不限於此。例如，互連結構層100可通過改變或修改以下實施方式中所使用的製程順序或圖案形狀來形成。虛設晶圓900可提供具有平坦表面輪廓的第一表面901。因此，互連結構層100可被形成為包括具有精細間距的導電跡線圖案。
圖2至圖4是示出互連結構層100的一部分並且示出形成互連結構層100的步驟的放大圖。如圖2所示，第一外導電跡線圖案110可形成在虛設晶圓900的第一表面901上。具體地講，諸如金屬層的導電層可形成在虛設晶圓900的第一表面901上，並且導電層可利用光刻製程和蝕刻製程進行圖案化以形成第一外導電跡線圖案110。第一外導電跡線圖案110可由銅(Cu)層或鋁(Al)層形成。
第一外導電跡線圖案110可與包括在互連結構層100中的一些互連線對應。第一外導電跡線圖案110可被形成為具有焊墊形狀。第一外導電跡線圖案110可包括第一圖案112以及具有基本上與第一圖案112相同的形狀的第二圖案113。第一外導電跡線圖案110的第一圖案112和第二圖案113可連接至如稍後所述設置的第一半導體裝置。第一外導電跡線圖案110還可包括第三圖案114以及具有基本上與第三圖案114相同的形狀的第四圖案115。第一外導電跡線圖案110的第三圖案114和第四圖案115可連接至如稍後所述設置的外連接體(例如，焊球)。第一外導電跡線圖案110的第三圖案114和第四圖案115可被形成為間距(或寬度)大於第一外導電跡線圖案110的第一圖案112和第二圖案113的間距(或寬度)。因為虛設晶圓900的表面平整度比PCB更好地限定，所以即使第三圖案114和第四圖案115的間距不同於第一圖案112和第二圖案113的間距，所有第一外導電跡線圖案110也可被圖案化以與在一般印刷電路板(PCB)上形成印刷電路圖案的情況相比具有相對更精細的間距。
如圖3所示，第一介電層191可形成在虛設晶圓900的第一表面901上以覆蓋第一外導電跡線圖案110並使其彼此絕緣。第一介電層191可被形成為包括各種介電材料中的至少一種。例如，第一介電層191可由層間介電(ILD)層或金屬間介電(IMD)層(由氧化矽層、氮化矽層或者諸如聚醯亞胺層的聚合物層組成)形成。第一介電層191可利用層壓製程、沉積製程或塗覆製程來形成。
第一內導電跡線圖案120可形成在第一介電層191上。第一內導電跡線圖案120可被形成為向第一外導電跡線圖案110提供佈線。例 如，第一內導電跡線圖案120可被形成為通過基本上穿透第一介電層191的通孔191v電連接至第一外導電跡線圖案110。與第一內導電跡線圖案120之一個對應的第一圖案120A可被形成為用作將第一外導電跡線圖案110的第二圖案113電連接至第一外導電跡線圖案110的第三圖案114的水平互連部分161。
如圖4所示，第二介電層193可形成在第一介電層191上以覆蓋第一內導電跡線圖案120並且使其彼此絕緣。第二介電層193可被形成為包括各種介電材料中的至少一種。第二內導電跡線圖案130可形成在第二介電層193上。第二內導電跡線圖案130可被形成為向第一內導電跡線圖案120提供佈線。一些第二內導電跡線圖案130可被形成為通過基本上穿透第二介電層193的通孔電連接至一些第一內導電跡線圖案120。
第三介電層194可形成在第二介電層193上以覆蓋第二內導電跡線圖案130並使其彼此絕緣。第三介電層194可被形成為包括各種介電材料中的至少一種。第三內導電跡線圖案140可形成在第三介電層194上。第三內導電跡線圖案140可被形成為提供第二內導電跡線圖案130的佈線。一些第三內導電跡線圖案140可被形成為通過基本上穿透第三介電層194的通孔電連接至一些第二內導電跡線圖案130。
第四介電層195可形成在第三介電層194上以覆蓋第三內導電跡線圖案140並使其彼此絕緣。第四介電層195可被形成為包括各種介電材料中的至少一種。第二外導電跡線圖案150可被形成為穿透第四介電層195。第二外導電跡線圖案150可分別電連接至一些第三內導電跡線圖案140。第一內導電跡線圖案120之一個、第二內導電跡線圖案130之一個以 及第三內導電跡線圖案140之一個可構成將第一外導電跡線圖案110的第一圖案112之一電連接至第二外導電跡線圖案150之一的第一垂直互連部分162。第一內導電跡線圖案120中的另一個、第二內導電跡線圖案130中的另一個以及第三內導電跡線圖案140中的另一個可構成將第一外導電跡線圖案110的第四圖案115之一電連接至第二外導電跡線圖案150之一的第二垂直互連部分163。
第一介電層至第四介電層191、193、194和195可構成使跡線圖案110、120、130、140和150彼此絕緣的互連結構層100的主體。
圖5示出在互連結構層100的第二表面102上形成第一凸塊焊墊250的步驟，圖6是示出圖5所示的互連結構層100的一部分的放大圖。如圖5和圖6所示，第一凸塊焊墊250可形成在互連結構層100上。第一凸塊焊墊250可以是如稍後所述安置諸如凸塊的連接體的焊墊。第一凸塊焊墊250可被形成為與第二外導電跡線圖案150交疊。第一凸塊焊墊250可分別電連接至第二外導電跡線圖案150。第一凸塊焊墊250中的一個焊墊250A可電連接至第一垂直互連部分162，第一凸塊焊墊250中的另一焊墊250B可電連接至第二垂直互連部分163。第一凸塊焊墊250可利用鍍覆製程來形成。第一凸塊焊墊250可被形成為包括銅(Cu)。
圖7是示出將載體晶圓800附接至與虛設晶圓900相反的互連結構層100的第二表面102的步驟的橫截面圖。在一個示例中，互連結構層100的第二表面102上的第一凸塊焊墊250可在載體晶圓800被附接至互連結構層100的第二表面102之前形成。載體晶圓800可利用臨時黏合層810接合至互連結構層100以保護第一凸塊焊墊250。載體晶圓800可在後 續製程中用作用於處理互連結構層100的支撐物。
圖8是示出暴露互連結構層100的第一表面101的步驟的橫截面圖。具體地講，可將虛設晶圓900從互連結構層100去除以暴露與載體晶圓800相反的互連結構層100的第一表面101。更具體地講，可對虛設晶圓900進行磨削以減小虛設晶圓900的厚度，並且可對虛設晶圓900的剩餘部分進行蝕刻以暴露互連結構層100的第一表面101。結果，可通過對虛設晶圓900進行磨削和蝕刻將互連結構層100與虛設晶圓900分離。
圖9是示出在互連結構層100的第一表面101上形成第二凸塊焊墊230的步驟的橫截面圖，圖10是圖9所示的互連結構層100的一部分的放大圖。如圖9和圖10所示，第二凸塊焊墊230可形成在互連結構層100的第一表面101上。諸如凸塊的連接體可在後續製程中安置並接合至第二凸塊焊墊230。第二凸塊焊墊230可被形成為分別與第一外導電跡線圖案110的第一圖案112和第二圖案113交疊。第二凸塊焊墊230可分別電連接至第一圖案112和第二圖案113。第二凸塊焊墊230中的一個焊墊230A可電連接至第一垂直互連部分162，第二凸塊焊墊230中的另一焊墊230B可電連接至水平互連部分161。第二凸塊焊墊230可通過鍍覆銅材料來形成。
圖11是示出在互連結構層100的第一表面101上形成第三凸塊焊墊240的步驟的橫截面圖，圖12是圖11所示的互連結構層100的一部分的放大圖。如圖11和圖12所示，第三凸塊焊墊240可形成在互連結構層100的第一表面101上。第三凸塊焊墊240可被形成為具有與第二凸塊焊墊230的間距不同的間距。例如，第三凸塊焊墊240可被形成為具有大於第二凸塊焊墊230的間距的間距。第三凸塊焊墊240可形成為具有厚度不同於 第二凸塊焊墊230的厚度的導電層。例如，第三凸塊焊墊240可被形成為包括厚度大於第二凸塊焊墊230的厚度的銅層。
第三凸塊焊墊240可被形成為分別與第一外導電跡線圖案110的第三圖案114和第四圖案115交疊。第三凸塊焊墊240可分別電連接至第三圖案114和第四圖案115。第三凸塊焊墊240的一個焊墊240A可電連接至水平互連部分161，第三凸塊焊墊240中的另一焊墊240B可電連接至第二垂直互連部分163。第三凸塊焊墊240可通過鍍覆銅材料來形成。
圖13是示出將至少一個第一半導體裝置300安裝在互連結構層100的第一表面101上的步驟的橫截面圖。第一半導體裝置300可利用第一晶片連接體630接合至第二凸塊焊墊230。第一晶片連接體630可以是諸如微凸塊的導電連接構件。第一半導體裝置300中的一個可電連接至第三凸塊焊墊240中的焊墊240A。例如，第一半導體裝置300中的一個可通過第一晶片連接體630中的一個、第二凸塊焊墊230中的一個(圖12的230B)和水平互連部分(圖12的161)電連接至第三凸塊焊墊240。水平互連部分(圖12的161)可由第一外導電跡線圖案110的第二圖案113中的一個、第一內導電跡線圖案120的第一圖案(圖12的120A)和第一外導電跡線圖案110的第三圖案114中的一個組成。第一半導體裝置300中的至少一個可電連接至第一凸塊焊墊250中的一個或更多個焊墊。第一半導體裝置300中的至少一個可通過第一晶片連接體630中的一個、第二凸塊焊墊230中的另一個(圖12的230A)和第一垂直互連部分(圖12的162)電連接至第一凸塊焊墊250中的一個或更多個焊墊。第一半導體裝置300可以是記憶體裝置。例如，第一半導體裝置300可以是DRAM裝置。
圖14是示出將至少一個直通模製球連接體(TMBC)410B安裝在互連結構層100的第一表面101上的步驟的橫截面圖。具體地講，TMBC 410B可分別附接至第三凸塊焊墊240。各個TMBC 410B可具有球形，例如銅球形。包含錫(Sn)的焊球具有約攝氏220度的低熔點。因此，基於錫(Sn)的焊球可不適合於TMBC 410B。銅球可具有比基於錫(Sn)的焊球的熔點高的熔點。因此，銅球可適合於TMBC 410B。另外，銅球可具有比基於錫(Sn)的焊球的電導率高的電導率。因此，銅球可更適合於TMBC 410B。塗覆有焊料層的銅球可分別被挑選並放置在第三凸塊焊墊240上。隨後，銅球可利用焊料回流製程接合至第三凸塊焊墊240以提供附接至第三凸塊焊墊240的TMBC 410B。塗覆在TMBC 410B銅球上的焊料層可包括鎳焊料層或鎳層。鎳焊料層可以是例如鎳-磷(Ni-P)層。在一些其它實施方式中，可在不使用塗覆有焊料層的銅球的情況下在第三凸塊焊墊240的表面上形成焊料層，並且焊料層可回流以將TMBC 410B設置在第三凸塊焊墊240上。
TMBC 410B距互連結構層100的第一表面101的高度H1可大於安裝在第二凸塊焊墊230上的第一半導體裝置300的高度H2。為了設定大於高度H2的高度H1，具有相對長的直徑的銅球可用於形成TMBC 410B，或者可增加第三凸塊焊墊240的厚度。結果，TMBC 410B的下端410L可位於比第一半導體裝置300的表面301低的水平。即，TMBC 410B可從第一半導體裝置300向下突出。
圖15是示出在互連結構層100的第一表面101上形成模製層450A的步驟的橫截面圖。模製層450A可利用晶圓模製製程來形成以覆 蓋TMBC 410B和第一半導體裝置300。模製層450A可由諸如環氧樹脂模製化合物(EMC)材料的模製構件形成。例如，EMC材料可被加熱至約攝氏180度的模製溫度以提供液態EMC材料，液態EMC材料可塗覆並模製在互連結構層100的第一表面101上以覆蓋TMBC 410B和第一半導體裝置300。經模製的EMC材料453可通過模製後固化製程來固化以形成模製層450A。模製後固化製程可在低於模製溫度的約攝氏175度的固化溫度下執行。由於TMBC 410B的銅球的熔點高於模製溫度和固化溫度，所以即使執行模製製程和模製後固化製程，TMBC 410B也可能沒有轉變。一般基於錫(Sn)的焊球可具有相對低的熔點。因此，如果TMBC 410B由基於錫(Sn)的焊球形成而不使用銅球，則在模製製程和模製後固化製程期間TMBC 410B可轉變。因此，TMBC 410B可利用銅球而非基於錫(Sn)的焊球來形成，以提供穩定的球連接體。
圖16是示出暴露TMBC 410B的表面410T的步驟的橫截面圖。具體地講，包括互連結構層100的第一表面101上的模製層450A的模製材料453可凹陷(recess)以暴露各個TMBC 410B的一部分。在模製材料453凹陷的同時，TMBC 410B的暴露部分可被去除以提供TMBC 410B的暴露和平坦的表面410T。可利用磨削製程而使模製層450A凹陷以提供模製層450。在這種情況下，TMBC 410B的下端410L可在磨削製程期間被去除。結果，TMBC 410B的表面410T可通過去除模製層450A的一部分來暴露。由於在模製層450A凹陷的同時TMBC 410B的下端410L被去除，所以TMBC 410B的暴露表面410T可具有平坦表面輪廓。可使模製材料453凹陷以形成暴露第一半導體裝置300的表面301的模製層450A。由於在模製層450A凹 陷之後第一半導體裝置300的表面301被暴露，所以從第一半導體裝置300生成的熱可有效地輻射到外部空間中。在模製層450A凹陷以提供模製層450的同時，第一半導體裝置300可被部分地去除以使得第一半導體裝置300的暴露表面301可與凹陷的模製層450A的底表面451共面。結果，第一半導體裝置300的暴露表面301、模製層450A的凹陷表面的底表面451以及TMBC 410B的暴露且平坦的表面410T可彼此共面。
圖17是示出在TMBC 410B上形成外連接體420的步驟的橫截面圖。外連接體420可分別接合至TMBC 410B的暴露表面410T。各個外連接體420可具有焊球形狀。外連接體420可由包括錫(Sn)、銀(Ag)和銅(Cu)的基於錫的焊料形成。
圖18是示出使載體晶圓800從互連結構層100脫離的步驟的橫截面圖。可通過降低臨時黏合層(圖17的810)的黏合強度來使載體晶圓800從互連結構層100脫離。例如，可通過將紫外(UV)線照射到臨時黏合層(圖17的810)上或者通過對臨時黏合層(圖17的810)施加熱來使載體晶圓800從互連結構層100脫離。如果載體晶圓800從互連結構層100脫離，則互連結構層100的第二表面102和第一凸塊焊墊250可暴露。
圖19是示出將第二半導體裝置500(可以是微處理器)設置在互連結構層100的第二表面102上的步驟的橫截面圖。具體地講，第二半導體裝置500可利用第二晶片連接體650來接合至第一凸塊焊墊250。第二晶片連接體650可以是諸如微凸塊的導電連接構件。第二半導體裝置500可通過第一垂直互連部分(圖12的162)電連接至第一半導體裝置300。更具體地講，第二半導體裝置500可通過第二晶片連接體650、第一凸塊焊墊 250中的一些(圖12的250A)、將第一外導電跡線圖案110的第一圖案112連接至一些第二外導電跡線圖案150的一些第一垂直互連部分(圖12的162)以及第二凸塊焊墊230中的一些(圖12的230A)電連接至第一半導體裝置300。外連接體420可連接至被設置為與第二半導體裝置500垂直地交疊的第二垂直互連部分(圖12的163)。第二半導體裝置500可通過與第一半導體300斷開連接的其它第二垂直互連部分(圖12的163)來電連接至一些外連接體420。更具體地講，第二半導體裝置500可通過一些第二晶片連接體650、第一凸塊焊墊250中的一些(圖12的250A)、將第一外導電跡線圖案110的第二圖案113連接至一些第二外導電跡線圖案150的一些第二垂直互連部分(圖12的163)以及第二凸塊焊墊230中的一些(圖12的230A)電連接至一些外連接體420。
在第二半導體裝置500接合至第一凸塊焊墊250之前，互連結構層100和模製層450可通過晶粒切割製程來分離成多片。第二半導體裝置500可接合至任一片互連結構層100的第一凸塊焊墊250以提供包括附接至互連結構層100的第一表面101和第二表面102的第一半導體裝置300和第二半導體裝置500的半導體封裝10。
圖20是示出根據實施方式的半導體封裝10的結構的橫截面圖。圖21是示出包括在圖20的半導體封裝10中的第一半導體裝置300之一的橫截面圖。圖20所示的半導體封裝10可利用參照圖1至圖19描述的製造製程來實現。在半導體封裝10中，第二半導體裝置500可被安裝在與第一半導體裝置300相反的互連結構層100的第二表面102上。由於第二半導體裝置500利用焊接製程通過第二晶片連接體650接合至第一凸塊焊墊 250，所以第二半導體裝置500可被安裝在互連結構層100的第二表面102上。第一半導體裝置300可被設置在互連結構層100的第一表面101上。第一半導體裝置300可被並排設置在互連結構層100的第一表面101上。由於第一半導體裝置300利用焊接製程通過第一晶片連接體630接合至第二凸塊焊墊230，所以第一半導體裝置300可被安裝在互連結構層100的第一表面101上。
第二半導體裝置500可具有不同於第一半導體裝置300的功能，第一半導體裝置300和第二半導體裝置500可構成單個統一系統級封裝(SIP)。第二半導體裝置500或者各個第一半導體裝置300可包括諸如矽基板的半導體基板(未示出)、諸如電晶體的主動裝置(未示出)以及互連層。主動裝置可形成在半導體基板上，並且互連層可形成在主動裝置和半導體基板上。互連層可被形成為包括層間介電(ILD)層或金屬間介電(IMD)層。第二半導體裝置500可以是執行邏輯運算的邏輯器件，第一半導體裝置300可以是用於儲存資料的記憶體器件。
第二半導體裝置可以是例如中央處理單元(CPU)或者圖像處理單元(GPU)。第二半導體裝置500可按照包括保護晶片的模製構件的晶片形式或者封裝形式來提供。第二半導體裝置500可被設置在互連結構層100的第二表面102上，並且第一半導體裝置300可被設置在與第二半導體裝置500相反的互連結構層100的第一表面101上。第二半導體裝置500可被垂直地層疊在第一半導體裝置300上。第二半導體裝置500可通過介面實體層(PHY)與第一半導體裝置300信號通信。由於第二半導體裝置500被垂直地層疊在第一半導體裝置300上，所以第二半導體裝置500與各個第 一半導體裝置300之間的信號路徑的長度可減小，以改進半導體封裝10的操作速度。如果第二半導體裝置500包括GPU並且第一半導體裝置300是記憶體裝置，則第二半導體裝置500與各個第一半導體裝置300之間的信號路徑的長度可減小，以改進包括GPU的半導體封裝10的圖像資料處理速度。
如圖21所示，第一半導體裝置300可包括垂直地層疊的多個半導體晶粒310、300A、300B、300C和300D。例如，主要晶粒310、第一從屬晶粒300A、第二從屬晶粒300B、第三從屬晶粒300C和第四從屬晶粒300D可順序地向下層疊。多個晶片310、300A、300B、300C和300D可通過矽通孔(TSV)結構彼此電連接，其包括TSV 311、321A、321B和321C、內部互連線312、322A、322B和322C以及連接凸塊330。第一半導體裝置300還可包括覆蓋從屬晶粒300A、300B、300C和300D的側壁的側模製部330M。與第三從屬晶粒300C相反的第四從屬晶粒300D的頂表面300T可暴露，以改進半導體封裝10的熱發射效率。第四從屬晶片300D的頂表面300T可與第一半導體裝置300的頂表面301(如圖14中看到的下表面)相反應。與從屬晶粒300A、300B、300C和300D相反的主要晶粒310的表面303也可暴露，並且第一晶片連接體630可附接至主要晶粒310的表面303。包括多個半導體晶粒310、300A、300B、300C和300D的第一半導體裝置300可以是諸如高寬頻記憶體(HBM)裝置的高性能記憶體裝置。
在半導體封裝10中，TMBC 410B可被設置在互連結構層100的第一表面101上。TMBC 410B可被設置在互連結構層100的第一表面101上以與第一半導體裝置300相鄰。在一個示例中，第一凸塊焊墊和第二凸塊焊墊(圖20的250和230)可在第一半導體裝置300之前形成，並且TMBC 410B可被安裝在互連結構層100的第一表面101上。各個TMBC 410B可包括銅球。在一些實施方式中，各個TMBC 410B可包括垂直地層疊以具有柱形的多個銅球。TMBC 410B可分別接合至第三凸塊焊墊240。因此，TMBC 410B可通過第三凸塊焊墊240電連接至互連結構層100。
在半導體封裝10中，可設置模製層450以覆蓋互連結構層100的第一表面101並且填充TMBC 410B與第一半導體裝置300之間的空間。外連接體420可分別附接至TMBC 410B。TMBC 410B可基本上穿透模製層450以將互連結構層100電連接至外連接體420。TMBC 410B的下表面410T可在模製層450的底表面暴露並且可具有平坦表面輪廓。由於TMBC 410B的下表面410T平坦，所以諸如焊球的外連接體420可更容易地附接至TMBC 410B的下表面410T。
互連結構層100可包括設置在介電體中的信號路徑160(即，互連部分)。互連部分160可包括水平互連部分161，各個水平互連部分161將第二凸塊焊墊230之一個電連接至第三凸塊焊墊240之一個。互連部分160還可包括第一垂直互連部分162，各個第一垂直互連部分162將第二凸塊焊墊230之一個電連接至第一凸塊焊墊250之一個。另外，互連部分160還可包括第二垂直互連部分163，各個第二垂直互連部分163將第三凸塊焊墊240之一個電連接至第一凸塊焊墊250之一個。水平互連部分161可將第一半導體裝置300電連接至一些外連接體420，第一垂直互連部分162可將第一半導體裝置300電連接至第二半導體裝置500，第二垂直互連部分163可將第二半導體裝置500電連接至一些外連接體420。
半導體封裝10的互連結構層100可通過沉積介電層和導電 層並且通過對介電層和導電層進行圖案化來形成。因此，互連結構層100的厚度可減小。該互連結構層100可利用諸如晶圓處理技術或者矽處理技術的精細圖案化技術來形成。因此，互連部分160可被形成為包括具有精細間距的多個互連線。
圖22是在與TMBC 410B對應的TMBC 410由焊球形成的情況下缺陷半導體封裝的一部分的橫截面圖。由於TMBC 410被設置為基本上穿透模製層450，可能重要的是防止在形成模製層450的同時生成缺陷。
如果TMBC 410由焊球形成，則當外連接體(圖20的420)附接至焊球410時焊球可能脫離模製層450。外連接體(圖20的420)可利用焊料回流製程附接至焊球410。在這種情況下，焊球410可能熔融並且模製層450可能膨脹。因此，由於通過焊料回流製程而生成的熱以及施加至焊球410的壓力，至少一些焊球410可能不期望地脫離模製層450。這是因為包含基於錫的焊料的焊球410可具有約攝氏220度的相對低的熔點。如果至少一個焊球410被去除，則模製層450中可能提供空隙410V。
焊球410的損失可導致焊球410的連接故障。然而，根據實施方式，TMBC 410可由熔點高於錫(Sn)材料的熔點的金屬球或無焊金屬球形成，其中無焊金屬球不包含焊料。因此，可防止在模製層450中形成空隙410V。在一些實施方式中，TMBC 410可由熔點是錫(Sn)材料的至少兩倍的金屬球形成。例如，各個TMBC 410可被形成為包括銅球。在這種情況下，TMBC 410還可具有高電導率以減小TMBC 410的電阻。銅球可塗覆有鎳層或鎳焊料層。
圖23是示出根據另一實施方式的半導體封裝20的橫截面 圖。半導體封裝20可被配置為包括封裝基板700以及安裝在封裝基板700上的半導體封裝10(示出於圖19和圖20)。封裝基板700可將半導體封裝10電連接至電子產品。封裝基板700可包括諸如焊球的連接體710。封裝基板700可以是印刷電路板(PCB)。半導體封裝20還可包括利用熱介面材料層740附接至第二半導體裝置500的散熱器750。散熱器750也可利用硬化劑730附接至封裝基板700。半導體封裝10可被設置在被散熱器750、硬化劑730和封裝基板700環繞的空間中。
圖24是示出包括記憶卡7800的電子系統的區塊圖，該記憶卡7800包括根據實施方式的至少一個半導體封裝。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可存儲資料或讀取存儲的資料。記憶體7810和/或記憶體控制器7820包括根據一些實施方式的至少一個半導體封裝。
記憶體7810可包括本公開的實施方式的技術所應用於的非揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得回應於來自主機7830的讀/寫請求讀出所存儲的資料或者存儲資料。
圖25是示出包括根據實施方式的至少一個封裝的電子系統8710的區塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可通過提供資料移動的通路的匯流排8715彼此耦合。
在實施方式中，控制器8711可包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏輯裝置。控制器8711或記憶體8713可包括根據本公開的實施方式的一個或 更多個半導體封裝。輸入/輸出裝置8712可包括選自小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可存儲將要由控制器8711等執行的資料和/或命令。
記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或桌上型電腦的資訊處理系統。快閃記憶體可構成固態硬碟(SSD)。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地存儲大量資料。
電子系統8710還可包括介面8714，其被配置為向通信網路發送資料以及從通信網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可包括天線或者有線或無線收發器。
電子系統8710可被實現為移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一個。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可用在諸如CDMA(分碼多重存取)、GSM(全球移動通信系統)、NADC(北美數位行動電話)、E-TDMA(強化分時多重存取)、WCDAM(寬頻分碼多重存取)、CDMA2000、LTE(長期演進技術)和Wibro(無線寬頻網際網路)的通信系統中。
為了例示性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開和附圖的範圍和精神的情況下，可進行各種修改、 添加和替代。
10‧‧‧半導體封裝
100‧‧‧互連結構層
101‧‧‧第一表面
102‧‧‧第二表面
160‧‧‧互連部分
161‧‧‧水平互連部分
162‧‧‧第一垂直互連部分
163‧‧‧第二垂直互連部分
230‧‧‧第二凸塊焊墊
240‧‧‧第三凸塊焊墊
240A‧‧‧焊墊
240B‧‧‧焊墊
250‧‧‧第一凸塊焊墊
300‧‧‧第一半導體裝置
301‧‧‧表面
410B‧‧‧TMBC
410T‧‧‧表面
420‧‧‧外連接體
450‧‧‧模製層
500‧‧‧第二半導體裝置
630‧‧‧第一晶片連接體
650‧‧‧第二晶片連接體

Claims (19)

  1. 一種半導體封裝，所述半導體封裝包括：第一半導體裝置，所述第一半導體裝置被設置在互連結構層的第一表面上；直通模製球連接體(TMBC)，所述直通模製球連接體(TMBC)被設置在所述互連結構層的與所述第一半導體裝置相鄰的所述第一表面上，其中，各個所述直通模製球連接體(TMBC)包括銅球；模製層，所述模製層被設置在所述互連結構層的所述第一表面上以暴露各個所述直通模製球連接體(TMBC)的一部分；外連接體，所述外連接體分別附接至所述直通模製球連接體(TMBC)的暴露部分；以及第二半導體裝置，所述第二半導體裝置被設置在所述互連結構層的與所述第一半導體裝置相反的第二表面上，其中，所述互連結構層包括：介電體；第一垂直互連部分，所述第一垂直互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述第二半導體裝置；第二垂直互連部分，所述第二垂直互連部分被設置在所述介電體中以將所述第二半導體裝置電連接至所述外連接體中的一些連接體；以及水平互連部分，所述水平互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述外連接體中的一些其它外連接體。
  2. 根據請求項1所述的半導體封裝，其中，連接至所述第二垂直互連 部分的所述外連接體被設置為與所述第二半導體裝置垂直地交疊。
  3. 根據請求項1所述的半導體封裝，其中，所述第一半導體裝置被設置為與所述第二半導體裝置交疊。
  4. 根據請求項3所述的半導體封裝，其中，所述互連結構層被設置在所述第一半導體裝置與所述第二半導體裝置之間；並且其中，所述互連結構層包括將所述第一半導體裝置電連接至所述第二半導體裝置的第一垂直互連部分。
  5. 根據請求項1所述的半導體封裝，所述半導體封裝還包括：第一凸塊焊墊，所述第一凸塊焊墊被設置在所述互連結構層的所述第二表面上並且連接至所述第二半導體裝置；第二凸塊焊墊，所述第二凸塊焊墊被設置在所述互連結構層的所述第一表面上並且連接至所述第一半導體裝置；以及第三凸塊焊墊，所述第三凸塊焊墊被設置在所述互連結構層的所述第一表面上並且連接至所述直通模製球連接體(TMBC)，其中，所述第三凸塊焊墊的厚度大於所述第二凸塊焊墊的厚度。
  6. 根據請求項1所述的半導體封裝，其中，所述第二半導體裝置包括微處理器；並且其中，所述第一半導體裝置包括高頻寬記憶體(HBM)裝置。
  7. 根據請求項1所述的半導體封裝，其中，各個所述直通模製球連接體(TMBC)包括無焊金屬球。
  8. 根據請求項7所述的半導體封裝，其中，各個所述直通模製球連接 體(TMBC)包括銅球。
  9. 根據請求項1所述的半導體封裝，其中，所述模製層被設置為暴露所述第一半導體裝置的表面。
  10. 根據請求項9所述的半導體封裝，其中，所述模製層具有基本上與所述第一半導體裝置的暴露表面共面的表面。
  11. 根據請求項10所述的半導體封裝，其中，所述直通模製球連接體(TMBC)的各個暴露部分具有位於基本上與所述第一半導體裝置的暴露表面和所述模製層的所述表面相同的水平上的平坦表面。
  12. 根據請求項1所述的半導體封裝，所述半導體封裝還包括：封裝基板，所述封裝基板附接至所述外連接體；以及散熱器，所述散熱器利用熱介面材料層附接至所述第二半導體裝置，其中，所述散熱器延伸以附接至所述封裝基板。
  13. 一種製造半導體封裝的方法，所述方法包括以下步驟：在虛設晶圓上形成包括導電跡線圖案和介電層的互連結構層；將載體晶圓附接至所述互連結構層的與所述虛設晶圓相反的第二表面；去除所述虛設晶圓以暴露所述互連結構層的與所述載體晶圓相反的第一表面；將至少一個第一半導體裝置和直通模製球連接體(TMBC)安裝在所述互連結構層的所述第一表面上；使在所述互連結構層的所述第一表面上的模製層凹陷以暴露各個所述直通模製球連接體(TMBC)的一部分； 將外連接體分別附接至所述直通模製球連接體(TMBC)的暴露部分；以及將第二半導體裝置安裝在所述互連結構層的所述第二表面上。
  14. 根據請求項13所述的方法，其中，形成所述互連結構層包括：在所述虛設晶圓上形成導電層；對所述導電層進行圖案化；以及形成覆蓋所圖案化的導電層的所述介電層。
  15. 根據請求項13所述的方法，所述方法還包括以下步驟：在所述載體晶圓附接至所述互連結構層的所述第二表面之前在所述互連結構層的所述第二表面上形成第一凸塊焊墊，其中，所述第一凸塊焊墊連接至所述第二半導體裝置。
  16. 根據請求項13所述的方法，其中，所述直通模製球連接體(TMBC)由熔點高於錫(Sn)材料的熔點的金屬材料形成；並且其中，所述直通模製球連接體(TMBC)被形成為具有球形。
  17. 根據請求項13所述的方法，其中，使所述模製層凹陷包括：形成覆蓋設置在所述互連結構層的所述第一表面上的所述第一半導體裝置和所述直通模製球連接體(TMBC)的模製材料；以及使所述模製材料凹陷以形成暴露所述第一半導體裝置的表面的所述模製層。
  18. 根據請求項17所述的方法，其中，在所述模製材料凹陷的同時，各個所述直通模製球連接體(TMBC)的一部分凹陷以提供各個直通模製球連 接體(TMBC)的平坦表面。
  19. 一種製造半導體封裝的方法，所述方法包括：將第一半導體裝置和直通模製球連接體(TMBC)安裝在互連結構層的第一表面上；在所述互連結構層的所述第一表面上使模製層凹陷以暴露各個所述直通模製球連接體(TMBC)的一部分；將外連接體分別附接至所述直通模製球連接體(TMBC)的暴露部分；以及將第二半導體裝置安裝在所述互連結構層的與所述第一半導體裝置相反的第二表面上，其中，所述互連結構層包括：介電體；第一垂直互連部分，所述第一垂直互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述第二半導體裝置；第二垂直互連部分，所述第二垂直互連部分被設置在所述介電體中以將所述第二半導體裝置電連接至所述外連接體中的一些連接體；以及水平互連部分，所述水平互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述外連接體中的一些其它外連接體。
TW106106426A 2016-05-18 2017-02-24 包含直通模製球連接體的半導體封裝以及其製造方法 TWI713184B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0061098 2016-05-18
??10-2016-0061098 2016-05-18
KR1020160061098A KR102506697B1 (ko) 2016-05-18 2016-05-18 관통 몰드 볼 커넥터를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
TW201806115A TW201806115A (zh) 2018-02-16
TWI713184B true TWI713184B (zh) 2020-12-11

Family

ID=60330373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106426A TWI713184B (zh) 2016-05-18 2017-02-24 包含直通模製球連接體的半導體封裝以及其製造方法

Country Status (4)

Country Link
US (1) US9847322B2 (zh)
KR (1) KR102506697B1 (zh)
CN (1) CN107403768A (zh)
TW (1) TWI713184B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636742B2 (en) * 2017-09-28 2020-04-28 Dialog Semiconductor (US) Limited Very thin embedded trace substrate-system in package (SIP)
US20190103289A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Techniques to reduce substrate reflow warpage
US10950529B2 (en) * 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
KR20220077762A (ko) * 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 방열층을 포함한 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
US7170788B1 (en) * 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint
US20130256917A1 (en) * 2012-03-28 2013-10-03 Samsung Electronics Co., Ltd. Semiconductor packages
US20140042608A1 (en) * 2012-08-13 2014-02-13 Kyung-Man Kim Semiconductor package and method of manufacturing the same
TW201411791A (zh) * 2012-09-14 2014-03-16 Stats Chippac Ltd 形成在扇出晶圓級晶片尺寸封裝中的雙側互連結構的半導體裝置和方法
TW201423851A (zh) * 2012-12-11 2014-06-16 Stats Chippac Ltd 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
TW201526125A (zh) * 2013-12-23 2015-07-01 史達晶片有限公司 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same
TW201539678A (zh) * 2014-01-24 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 封裝半導體裝置以及形成封裝半導體裝置之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
KR101394647B1 (ko) * 2012-04-03 2014-05-13 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
US7170788B1 (en) * 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint
US20130256917A1 (en) * 2012-03-28 2013-10-03 Samsung Electronics Co., Ltd. Semiconductor packages
US20140042608A1 (en) * 2012-08-13 2014-02-13 Kyung-Man Kim Semiconductor package and method of manufacturing the same
TW201411791A (zh) * 2012-09-14 2014-03-16 Stats Chippac Ltd 形成在扇出晶圓級晶片尺寸封裝中的雙側互連結構的半導體裝置和方法
TW201423851A (zh) * 2012-12-11 2014-06-16 Stats Chippac Ltd 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
TW201526125A (zh) * 2013-12-23 2015-07-01 史達晶片有限公司 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TW201539678A (zh) * 2014-01-24 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 封裝半導體裝置以及形成封裝半導體裝置之方法
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same

Also Published As

Publication number Publication date
TW201806115A (zh) 2018-02-16
KR102506697B1 (ko) 2023-03-08
KR20170130682A (ko) 2017-11-29
CN107403768A (zh) 2017-11-28
US9847322B2 (en) 2017-12-19
US20170338205A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
TWI713174B (zh) 包含散熱器的半導體封裝及其製造方法
US11996366B2 (en) Semiconductor package including interposer
CN111490029B (zh) 包括桥接管芯的半导体封装
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US9583430B2 (en) Package-on-package device
JP5984276B2 (ja) 装置および方法
US9356002B2 (en) Semiconductor package and method for manufacturing the same
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
TW202010085A (zh) 包括橋接晶粒的堆疊封裝
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
TW202125759A (zh) 懸伸橋接互連技術
US20190363049A1 (en) Multiple die package using an embedded bridge connecting dies
TWI692850B (zh) 具有凸塊接合結構的半導體封裝
TWI708293B (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
TWI753898B (zh) 半導體模組以及製造其的方法
TWI847996B (zh) 包括橋接晶粒的半導體封裝
CN118335718A (zh) 封装结构及其制造方法、电子设备