CN107464804B - 包括散热器的半导体封装及其制造方法 - Google Patents

包括散热器的半导体封装及其制造方法 Download PDF

Info

Publication number
CN107464804B
CN107464804B CN201710168955.1A CN201710168955A CN107464804B CN 107464804 B CN107464804 B CN 107464804B CN 201710168955 A CN201710168955 A CN 201710168955A CN 107464804 B CN107464804 B CN 107464804B
Authority
CN
China
Prior art keywords
semiconductor device
interconnect structure
layer
structure layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710168955.1A
Other languages
English (en)
Other versions
CN107464804A (zh
Inventor
成基俊
金钟薰
裴汉俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107464804A publication Critical patent/CN107464804A/zh
Application granted granted Critical
Publication of CN107464804B publication Critical patent/CN107464804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

包括散热器的半导体封装及其制造方法。可提供一种制造半导体封装的方法。该方法可包括以下步骤：将第一半导体器件和贯穿模球连接体TMBC设置在互连结构层的第一表面上；在互连结构层的第一表面上形成模塑层以暴露各个TMBC的一部分；将外连接体附接至TMBC的暴露部分；将第二半导体器件安装在互连结构层的与模塑层相对的第二表面上；以及将散热器附接至互连结构层的第二表面以与第一半导体器件的一部分交叠。

Description

包括散热器的半导体封装及其制造方法
技术领域
本公开的实施方式总体上涉及半导体封装，更具体地讲，涉及与散热器和贯穿模球连接体有关的半导体封装及其制造方法。
背景技术
在电子行业中，随着多功能产品的发展，越来越需要包括多个半导体器件的单个统一封装。另外，越来越需要具有较大存储容量的单个统一封装以及较小电子系统或产品。单个统一封装可被设计为减小其总尺寸并且具有各种功能。单个统一封装可被实现为包括具有不同功能的多个半导体芯片。这是为了在少量时间内处理大量数据。已提出了系统封装(SIP)以提供单个统一封装。已经致力于将至少一个微处理器和至少一个存储器芯片集成在单个系统封装中。
发明内容
根据实施方式，可提供一种制造半导体封装的方法。该方法可包括以下步骤：在虚拟晶圆上形成包括介电层和导电迹线图案的互连结构层；将载体晶圆附接至互连结构层的与虚拟晶圆相对的第二表面；使虚拟晶圆凹陷以暴露互连结构层的与载体晶圆相对的第一表面；将至少一个第一半导体器件和贯穿模球连接体安装在互连结构层的第一表面上；在互连结构层的第一表面上形成模塑层以暴露各个贯穿模球连接体的一部分；将外连接体分别附接至贯穿模球连接体的暴露部分；去除载体晶圆以暴露互连结构层的第二表面；以及将第二半导体器件和第一散热器安装在互连结构层的第二表面上。第一散热器可被安装以与第二半导体器件间隔开并且与第一半导体器件的一部分垂直地交叠。
根据实施方式，可提供一种制造半导体封装的方法。该方法可包括以下步骤：将第一半导体器件安装在互连结构层的第一表面上；在互连结构层的第一表面上形成模塑层以保护第一半导体器件；以及将第二半导体器件和第一散热器附接至互连结构层的与模塑层相对的第二表面。第一散热器可被安装以与第二半导体器件间隔开并且与第一半导体器件的一部分垂直地交叠。
根据实施方式，可提供一种半导体封装。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的第一表面上以与第一半导体器件相邻；模塑层，其被设置在互连结构层的第一表面上以暴露各个TMBC的一部分；外连接体，其分别附接至TMBC；以及第二半导体器件和第一散热器，其被设置在互连结构层的与模塑层相对的第二表面上。第一散热器可被设置为与第二半导体器件间隔开并且与第一半导体器件的一部分垂直地交叠。
根据实施方式，可提供一种半导体封装。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；模塑层，其被设置在互连结构层的第一表面上以保护第一半导体器件；第二半导体器件，其被设置在互连结构层的与模塑层相对的第二表面上；第一散热器，其被设置在互连结构层的第二表面上以与第二半导体器件间隔开并且与各个第一半导体器件的一部分交叠；封装基板，其被设置在第一半导体器件和模塑层的与互连结构层相对的表面上；外连接体，其被设置在封装基板与模塑层之间；以及第二散热器，其利用热界面材料层附接至第二半导体器件和第一散热器。第二散热器可延伸以附接至封装基板。
根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的第一表面上以与第一半导体器件相邻；模塑层，其被设置在互连结构层的第一表面上以暴露各个TMBC的一部分；外连接体，其分别附接至TMBC；以及第二半导体器件和第一散热器，其被设置在互连结构层的与模塑层相对的第二表面上。第一散热器可被设置为与第二半导体器件间隔开并且与第一半导体器件的一部分垂直地交叠。
根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；模塑层，其被设置在互连结构层的第一表面上以保护第一半导体器件；第二半导体器件，其被设置在互连结构层的与模塑层相对的第二表面上；第一散热器，其被设置在互连结构层的第二表面上以与第二半导体器件间隔开并且与各个第一半导体器件的一部分交叠；封装基板，其被设置在第一半导体器件和模塑层的与互连结构层相对的表面上；外连接体，其被设置在封装基板与模塑层之间；以及第二散热器，其利用热界面材料层附接至第二半导体器件和第一散热器。第二散热器可延伸以附接至封装基板。
根据实施方式，可提供一种包括半导体封装的电子系统。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的第一表面上以与第一半导体器件相邻；模塑层，其被设置在互连结构层的第一表面上以暴露各个TMBC的一部分；外连接体，其分别附接至TMBC；以及第二半导体器件和第一散热器，其被设置在互连结构层的与模塑层相对的第二表面上。第一散热器可被设置为与第二半导体器件间隔开并且与第一半导体器件的一部分垂直地交叠。
根据实施方式，可提供一种包括半导体封装的电子系统。该半导体封装可包括：第一半导体器件，其被设置在互连结构层的第一表面上；模塑层，其被设置在互连结构层的第一表面上以保护第一半导体器件；第二半导体器件，其被设置在互连结构层的与模塑层相对的第二表面上；第一散热器，其被设置在互连结构层的第二表面上以与第二半导体器件间隔开并且与各个第一半导体器件的一部分交叠；封装基板，其被设置在第一半导体器件和模塑层的与互连结构层相对的表面上；外连接体，其被设置在封装基板与模塑层之间；以及第二散热器，其利用热界面材料层附接至第二半导体器件和第一散热器。第二散热器可延伸以附接至封装基板。
附图说明
图1至图27示出根据实施方式的半导体封装的制造方法。
图28和图29是示出根据实施方式的半导体封装的结构的横截面图。
图30是示出根据实施方式的半导体封装中所包括的半导体器件的横截面图。
图31是示出根据实施方式的半导体封装的缺陷的横截面图。
图32是示出根据实施方式的半导体封装的横截面图。
图33是示出根据实施方式的半导体封装的横截面图。
图34是示出采用包括根据一些实施方式的至少一个封装的存储卡的电子系统的框图。
图35是示出包括根据一些实施方式的至少一个封装的电子系统的框图。
具体实施方式
本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词，术语的含义可根据实施方式所属领域的普通技术人员而不同地解释。如果被详细定义，则术语可根据所述定义来解释。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。这些术语仅用于将一个元件区别于另一元件，而非用于仅定义元件本身或者意指特定顺序。
根据以下实施方式的半导体封装可对应于系统封装(SIP)。各个半导体封装可被实现为包括多个半导体器件，其中的至少两个半导体器件被设计为具有不同的功能。可通过利用划片工艺将包括电子电路的诸如晶圆的半导体基板分离成多片(具有半导体晶片形状或半导体芯片形状)来获得半导体器件。另选地，各个半导体器件可具有包括封装基板和安装在封装基板上的半导体晶片的封装形式。各个半导体器件可包括垂直地层叠以具有三维结构的多个半导体晶片，所述多个半导体晶片可通过穿透所述多个半导体晶片的硅穿孔(TSV)来彼此电连接。半导体晶片可对应于包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或者相变随机存取存储器(PcRAM)电路的存储器芯片。半导体芯片或半导体封装可用在诸如移动电话的通信系统、与生物技术或保健关联的电子系统或者可穿戴电子系统中。
在一些实施方式中，半导体芯片可对应于具有系统芯片(SoC)形式的逻辑芯片。SoC可以是包括微处理器、微控制器、数字信号处理核心或者接口的专用集成电路(ASIC)芯片。SoC可包括中央处理单元(CPU)或图形处理单元(GPU)。为了SoC高速操作，SoC必须高速地与存储数据的存储器芯片通信。即，可能需要短接口路径和高信号带宽以改进SoC的操作速度。例如，如果GPU芯片和高带宽存储器(HBM)芯片垂直地层叠在单个SIP中，则可减小GPU芯片与HBM芯片之间的接口路径以改进GPU芯片的操作速度。
在电子系统中，存储器芯片与处理器芯片之间的通信中的瓶颈现象可能使电子系统的性能劣化。因此，可采用诸如HBM芯片的高性能存储器芯片作为电子系统的存储器芯片。HBM芯片可被配置为包括利用TSV技术垂直地层叠的多个存储器晶片以获得其高带宽。HBM芯片可包括垂直地层叠的多个TSV，其连接至各个存储器晶片以独立地控制相应的存储器晶片。各个存储器晶片可被配置为包括两个存储器通道，可能需要充当输入/输出(I/O)引脚的多个TSV(例如，一百二十八个TSV)以用于各个存储器通道的操作。因此，由四个层叠的存储器晶片组成的HBM芯片可包括一千零二十四个TSV以独立地控制八个存储器通道。在这种情况下，八个存储器通道中的一个可通过TSV与八个存储器通道中的另一个独立地通信。因此，由于各个存储器通道通过TSV独立地并且直接地接收或输出信号，所以HBM芯片的信号带宽可加宽。
然而，如果TSV的数量增加以改进HBM芯片的带宽，则包括在HBM芯片中的互连线或焊盘的间距大小可减小。因此，以下实施方式提供具有利用互连结构层将存储器芯片电连接至ASIC芯片的配置的各种SIP，所述互连结构层利用能够形成精细图案的晶圆处理技术来实现。
贯穿说明书，相同的标号表示相同的元件。因此，即使没有参照附图提及或描述标号，也可参照另一附图提及或描述该标号。另外，即使图中未示出标号，也可参照另一附图提及或描述它。
图1至图27示出根据实施方式的半导体封装的制造方法以及由其制造的半导体封装的配置。
图1示出在虚拟晶圆900上形成互连结构层100的步骤。虚拟晶圆900可以是具有彼此相对的第一表面901和第二表面902的晶圆。互连结构层100可形成在虚拟晶圆900的第一表面901上。互连结构层100可利用硅处理技术或半导体处理技术来形成。互连结构层100可通过依次或交替地层叠多个介电层和多个导电层来形成。在这种情况下，包括在互连结构层100中的各个导电层可在层叠之后进行构图。互连结构层100可被形成为具有面向并接触虚拟晶圆900的第一表面901的第一表面101并且具有与虚拟晶圆900相对的第二表面102。多层互连结构可被设置在互连结构层100中以将设置在互连结构层100的第一表面101上的一些构件彼此电连接。互连结构层100可被形成为包括将导电迹线图案彼此电绝缘或物理上分离的多个层叠的介电层。
当形成互连结构层100时虚拟晶圆900可用作支撑物或基板。虚拟晶圆900可以是裸硅晶圆。另选地，虚拟晶圆900可为非半导体晶圆。例如，虚拟晶圆900可以是包括绝缘材料或介电材料的晶圆。在一些实施方式中，虚拟晶圆900可以是蓝宝石晶圆或绝缘体硅(SOI)晶圆。如果裸硅晶圆用作虚拟晶圆900，则互连结构层100可利用半导体晶圆处理设备和半导体晶圆处理技术来形成。
如稍后参照附图更充分地描述的，第一半导体器件和外连接体可被设置在互连结构层100的第一表面101上，第二半导体器件和散热器可被设置在互连结构层100的第二表面102上。互连结构层100的第一表面101可具有设置第一半导体器件的区域173以及设置外连接体的区域174。区域174可被设定为位于区域173之间。互连结构层100的第二表面102可具有设置第二半导体器件的区域175以及设置第一散热器的区域178。区域175可被设定为位于区域178之间。
尽管以下结合晶圆处理技术描述用于形成互连结构层100的工艺，本公开不限于此。例如，互连结构层100可通过改变或修改以下实施方式中所使用的工艺顺序或图案形状来形成。在一些实施方式中，互连结构层100可利用用于形成一般再分配线的工艺来形成。虚拟晶圆900可提供具有平坦表面轮廓的第一表面901。因此，互连结构层100可被形成为包括具有精细间距的导电迹线图案。
图2至图4是示出互连结构层100的一部分并且示出形成互连结构层100的步骤的放大图。参照图2，第一外导电迹线图案110可形成在虚拟晶圆900的第一表面901上。例如，诸如金属层的导电层可形成在虚拟晶圆900的第一表面901上，并且导电层可利用光刻工艺和蚀刻工艺进行图案化以形成第一外导电迹线图案110。第一外导电迹线图案110可由铜(Cu)层或铝(Al)层形成。
第一外导电迹线图案110可对应于包括在互连结构层100中的一些互连线。第一外导电迹线图案110可被形成为具有焊盘形状。第一外导电迹线图案110可包括第一图案112以及具有基本上与第一图案112相同的形状的第二图案113。第一外导电迹线图案110的第一图案112和第二图案113可连接至稍后设置的第一半导体器件。第一外导电迹线图案110的第一图案112和第二图案113可形成在互连结构层100的第一表面101的区域173上。第一外导电迹线图案110还可包括第三图案114以及具有基本上与第三图案114相同的形状的第四图案115。第一外导电迹线图案110的第三图案114和第四图案115可连接至稍后设置的外连接体(例如，焊球)。第一外导电迹线图案110的第三图案114和第四图案115可形成在互连结构层100的第一表面101的区域174上。
第一外导电迹线图案110的第三图案114和第四图案115可被形成为间距(或宽度)大于第一外导电迹线图案110的第一图案112和第二图案113的间距(或宽度)。即使第三图案114和第四图案115的间距不同于第一图案112和第二图案113的间距，所有第一外导电迹线图案110可被构图以与在一般印刷电路板(PCB)上形成印刷电路图案的情况相比具有相对更精细的间距，因为虚拟晶圆900的表面平整度优于PCB的表面平整度。
参照图3，第一介电层191可形成在虚拟晶圆900的第一表面901上以覆盖第一外导电迹线图案110并使其彼此绝缘。第一介电层191可被形成为包括各种介电材料中的至少一种。例如，第一介电层191可由层间介电(ILD)层或金属间介电(IMD)层(由氧化硅层、氮化硅层或者诸如聚酰亚胺层的聚合物层组成)形成。第一介电层191可利用层压工艺、沉积工艺或涂覆工艺来形成。
第一内导电迹线图案120可形成在第一介电层191上。第一内导电迹线图案120可被形成为提供第一外导电迹线图案110的路线。例如，第一内导电迹线图案120可被形成为通过基本上穿透第一介电层191的通孔121v电连接至第一外导电迹线图案110。与第一内导电迹线图案120之一对应的第一图案120A可被形成为充当将第一外导电迹线图案110的第二图案113电连接至第一外导电迹线图案110的第三图案114的水平互连部分161。
参照图4，第二介电层193可形成在第一介电层191上以覆盖第一内导电迹线图案120并且将其彼此绝缘。第二介电层193可被形成为包括各种介电材料中的至少一种。第二内导电迹线图案130可形成在第二介电层193上。第二内导电迹线图案130可被分成包括第一图案131和第二图案133的两个组。第二内导电迹线图案130的第一图案131可被形成为提供第一内导电迹线图案120的路线。第二内导电迹线图案130的第二图案133可被形成为在互连结构层100中提供散热路径167(或传热路径)。第二内导电迹线图案130的第二图案133可被形成为与设置第一散热器的区域178交叠，一些第二图案133可被形成为与设置第一半导体器件的区域173交叠。散热路径167可被形成为将主要从区域173上的第一半导体器件(图16的300)生成的热传导至互连结构层100的第二表面102。
第二内导电迹线图案130的第一图案131可被形成为通过基本上穿透第二介电层193的通孔131v电连接至第一内导电迹线图案120。第二内导电迹线图案130的第二图案133可被形成为不连接至第一内导电迹线图案120。
第三介电层194可形成在第二介电层193上以覆盖第二内导电迹线图案130并使其彼此绝缘。第三介电层194可被形成为包括各种介电材料中的至少一种。第三内导电迹线图案140可形成在第三介电层194上。第三内导电迹线图案140可被分成包括第一图案141和第二图案143的两个组。第二内导电迹线图案140的第一图案141可被形成为提供第二内导电迹线图案130的第一图案131的路线。第三内导电迹线图案140的第二图案143可被形成为在互连结构层100中提供散热路径167。第三内导电迹线图案140的第二图案143可被形成为与设置第一散热器(图22的810)的区域178交叠，并且一些第二图案143可被形成为延伸到与第一半导体器件(图16的300)交叠的区域173上。
第三内导电迹线图案140的第一图案141可被形成为通过基本上穿透第三介电层194的通孔141v电连接至第二内导电迹线图案130的第一图案131。第三内导电迹线图案140的第二图案143可通过基本上穿透第三介电层194的通孔143v电连接至第二内导电迹线图案130的第二图案133以便构成散热路径167。
第四介电层195可形成在第三介电层194上以覆盖第三内导电迹线图案140并使其彼此绝缘。第四介电层195可被形成为包括各种介电材料中的至少一种。第二外导电迹线图案150可被形成为穿透第四介电层195。第二外导电迹线图案150可分别电连接至第三内导电迹线图案140。第二外导电迹线图案150可被分成包括第一图案151和第二图案153的两个组。第二外导电迹线图案150的第一图案151可被形成为提供第三内导电迹线图案140的第一图案141的路线。第二外导电迹线图案150的第二图案153可被形成为在互连结构层100中提供散热路径167。第二外导电迹线图案150的第二图案153可被形成为与设置第一散热器(图22的810)的区域178交叠。第二图案153、第二图案143和第二图案133可构成散热路径167以将在互连结构层100的第一表面101处生成的热有效传导到互连结构层100的第二表面102。
第一内导电迹线图案120中的一个、第二内导电迹线图案130的第一图案131中的一个以及第三内导电迹线图案140的第一图案141中的一个可构成将第一图案112中的一个电连接至第一图案151中的一个的第一垂直互连部分162。第一内导电迹线图案120中的另一个、第二内导电迹线图案130的第一图案131中的另一个以及第三内导电迹线图案140的第一图案141中的另一个可构成将第四图案115中的一个电连接至第一图案151中的另一个的第二垂直互连部分163。
第一至第四介电层191、193、194和195可构成将迹线图案110、120、130、140和150彼此绝缘的互连结构层100的主体。
图5示出在互连结构层100的第二表面102上形成第一凸块焊盘250和第一散热器结合焊盘280的步骤，图6是示出图5所示的互连结构层100的一部分的放大图。参照图5和图6，第一凸块焊盘250可形成在互连结构层100上。第一凸块焊盘250可以是稍后安置诸如凸块的连接体的焊盘。第一凸块焊盘250可被形成为与第二外导电迹线图案150的第一图案151交叠。第一凸块焊盘250可分别电连接至第一图案151。第一凸块焊盘250中的一个焊盘250A可电连接至第一垂直互连部分162，第一凸块焊盘250中的另一焊盘250B可电连接至第二垂直互连部分163。第一凸块焊盘250可利用镀覆工艺来形成。第一凸块焊盘250可被形成为包括铜(Cu)。
第一凸块焊盘250可形成在互连结构层100的第二表面102的区域175上，第二半导体器件(图24的500)将稍后被安装在第一凸块焊盘250上。第一散热器结合焊盘280可形成在互连结构层100的第二表面102的区域178上，第一散热器(图28的810)将稍后被安装在第一散热器结合焊盘280上。第一散热器结合焊盘280可被形成为结合至第二外导电迹线图案150的第二图案153。
第一散热器结合焊盘280可被形成为具有与第一凸块焊盘250的间距(或宽度)不同的间距(或宽度)。第一散热器结合焊盘280将稍后结合至不同于半导体器件的散热构件或传热构件(例如，散热器)。因此，第一散热器结合焊盘280可被形成为包括厚度与第一凸块焊盘250的厚度不同的金属层。第一散热器结合焊盘280的厚度T2可大于第一凸块焊盘250的厚度T1。
图7是示出图6所示的第一散热器结合焊盘280的层叠结构的示例的横截面图，图8是示出图6所示的第一散热器结合焊盘280的层叠结构的另一示例的横截面图。图9是示出图6所示的第一凸块焊盘250的层叠结构的横截面图。
参照图7，根据一些实施方式，第一散热器结合焊盘280中的各个焊盘280A可被形成为具有包括依次层叠的种子金属层281、第一铜层282、中间金属层283、第二铜层284和焊料层285的层叠结构。种子金属层281可被形成为包括由钛(Ti)层和铜(Cu)层组成的多层金属层。当第一铜层282被镀覆时种子金属层281可充当用于生长铜层的基层。镍(Ni)层可形成在第一铜层282上以提供中间金属层283。第二铜层284可被镀覆在与中间金属层283对应的镍(Ni)层上。焊料层285可由包含锡(Sn)和银(Ag)的合金层形成以充当粘合层。由于第一散热器结合焊盘280A利用镀覆工艺形成以包括诸如第一铜层282和第二铜层284的多个铜层，所以第一散热器结合焊盘280A的厚度T2可大于第一凸块焊盘250的厚度T1。焊料层285可用作将第二外导电迹线图案150的第二图案153结合至第一散热器(图28的810)的粘合层。
参照图8，根据一些其它实施方式，第一散热器结合焊盘280中的各个焊盘280B可被形成为具有包括依次层叠的种子金属层281-1、铜层282-1和焊料层285-1的层叠结构。铜层282-1可被形成为厚度大于第一铜层282和第二铜层284中的每一个的厚度以增加第一散热器结合焊盘280B的厚度。在这种情况下，用于形成铜层282-1的镀覆工艺的工艺时间可增加。
参照图9，各个第一凸块焊盘250可被形成为具有相对小于厚度T2的厚度T1。第一凸块焊盘250可被形成为具有包括依次层叠的种子金属层251、铜层252和封盖层253的层叠结构。种子金属层251可被形成为包括由钛(Ti)层和铜(Cu)层组成的多层金属层。封盖层253可被形成为包括镍(Ni)层和金(Au)层。
图10是示出将载体晶圆800附接至互连结构层100的步骤的横截面图。载体晶圆800可利用临时粘合层810结合至互连结构层100以保护第一凸块焊盘250和第一散热器结合焊盘280。载体晶圆800可在后续工艺中充当用于抓握互连结构层100的支撑物。
图11是示出暴露互连结构层100的第一表面101的步骤的横截面图。例如，可将虚拟晶圆900从互连结构层100去除以暴露互连结构层100的第一表面101。例如，可对虚拟晶圆900进行磨削以减小虚拟晶圆900的厚度，并且可对虚拟晶圆900的剩余部分进行蚀刻以暴露互连结构层100的第一表面101。结果，可通过对虚拟晶圆900进行磨削和蚀刻来将互连结构层100与虚拟晶圆900分离。
图12是示出在互连结构层100的第一表面101上形成第二凸块焊盘230的步骤的横截面图，图13是图12所示的互连结构层100的一部分的放大图。参照图12和图13，第二凸块焊盘230可形成在互连结构层100的第一表面101上。诸如凸块的连接体可稍后安置在第二凸块焊盘230上并结合至第二凸块焊盘230。第二凸块焊盘230可被形成为分别与第一外导电迹线图案110的第一图案112和第二图案113交叠。第二凸块焊盘230可分别电连接至第一图案112和第二图案113。第二凸块焊盘230中的一个焊盘230A可电连接至第一垂直互连部分162，第二凸块焊盘230中的另一焊盘230B可电连接至水平互连部分161。第二凸块焊盘230可被形成为具有与第一凸块焊盘250相同的结构。第二凸块焊盘230可通过镀覆铜材料来形成。
图14是示出在互连结构层100的第一表面101上形成第三凸块焊盘240的步骤的横截面图，图15是图14所示的互连结构层100的一部分的放大图。参照图14和图15，第三凸块焊盘240可形成在互连结构层100的第一表面101上。第三凸块焊盘240可被形成为具有与第二凸块焊盘230的间距不同的间距。例如，第三凸块焊盘240可被形成为具有大于第二凸块焊盘230的间距的间距。第三凸块焊盘240可由厚度不同于第二凸块焊盘230的厚度的导电层形成。例如，第三凸块焊盘240可被形成为包括厚度大于第二凸块焊盘230的厚度的铜层。
第三凸块焊盘240可被形成为分别与第一外导电迹线图案110的第三图案114和第四图案115交叠。第三凸块焊盘240可分别电连接至第三图案114和第四图案115。第三凸块焊盘240中的一个焊盘240A可电连接至水平互连部分161，第三凸块焊盘240中的另一焊盘240B可电连接至第二垂直互连部分163。第三凸块焊盘240可通过镀覆铜材料来形成。
图16是示出将第一半导体器件300设置在互连结构层100的第一表面101上的步骤的横截面图。第一半导体器件300可被设置为通过第一芯片连接体630连接至第二凸块焊盘230。第一芯片连接体630可以是诸如微凸块的导电连接构件。第一半导体器件300中的至少一个可电连接至第三凸块焊盘240A。例如，第一半导体器件300中的一个可通过第一芯片连接体630中的一个、第二凸块焊盘230中的一个(图15的230B)和水平互连部分(图15的161)电连接至第三凸块焊盘240A。水平互连部分(图15的161)可由第一外导电迹线图案110的第二图案113中的一个、第一内导电迹线图案120的第一图案(图15的120A)和第一外导电迹线图案110的第三图案114中的一个组成。第一半导体器件300中的至少一个可电连接至第一凸块焊盘250中的一个或更多个焊盘。第一半导体器件300中的至少一个可通过第一芯片连接体630中的一个、第二凸块焊盘230中的另一个(图15的230A)和第一垂直互连部分(图15的162)电连接至第一凸块焊盘250中的一个或更多个焊盘。第一半导体器件300可以是存储器件。例如，第一半导体器件300可以是DRAM器件。
图17是示出将贯穿模球连接体(TMBC)410B设置在互连结构层100的第一表面101上的步骤的横截面图。例如，TMBC 410B可分别附接至第三凸块焊盘240。各个TMBC 410B可具有金属球形，例如铜球形。包含锡(Sn)的焊球具有约220摄氏度的低熔点。因此，基于锡(Sn)的焊球可不适合于TMBC 410B。铜球可具有比基于锡(Sn)的焊球的熔点高的熔点。因此，铜球可适合于TMBC 410B。另外，铜球可具有比基于锡(Sn)的焊球的电导率高的电导率。因此，铜球可更适合于TMBC 410B。涂覆有焊料层的铜球可分别被挑选并放置在第三凸块焊盘240上。随后，铜球可利用回流焊工艺结合至第三凸块焊盘240以提供附接至第三凸块焊盘240的TMBC 410B。涂覆在铜球上的焊料层可包括镍焊料层或镍层。镍焊料层可以是例如镍-磷(Ni-P)层。在一些其它实施方式中，可在不使用涂覆有焊料层的铜球的情况下在第三凸块焊盘240的表面上形成焊料层，并且焊料层可回流以将TMBC 410B设置在第三凸块焊盘240上。
TMBC 410B距互连结构层100的第一表面101的高度H1可大于安装在第二凸块焊盘230上的第一半导体器件300的高度H2。为了设定大于高度H2的高度H1，具有相对长的直径的铜球可用于形成TMBC 410B，或者第三凸块焊盘240的厚度可增加。结果，TMBC 410B的下端410L可位于比第一半导体器件300的表面301低的水平。即，TMBC 410B可从第一半导体器件300向下突出。
图18是示出在互连结构层100的第一表面101上形成模塑层450A的步骤的横截面图。模塑层450A可利用晶圆模塑工艺形成以覆盖TMBC 410B和第一半导体器件300。模塑层450A可由诸如环氧模塑料(EMC)材料的模塑构件形成。例如，EMC材料可被加热至约180摄氏度的模塑温度以提供液态EMC材料，液态EMC材料可涂覆并模塑在互连结构层100的第一表面101上以覆盖TMBC 410B和第一半导体器件300。模塑的EMC材料可通过模塑后固化工艺来固化以形成模塑层450A。模塑后固化工艺可在低于模塑温度的约175摄氏度的固化温度下执行。由于TMBC 410B的铜球的熔点高于模塑温度和固化温度，所以即使执行模塑工艺和模塑后固化工艺，TMBC 410B也可能没有转变。一般基于锡(Sn)的焊球可具有相对低的熔点。因此，如果TMBC 410B由基于锡(Sn)的焊球形成而不使用铜球，则在模塑工艺和模塑后固化工艺期间TMBC 410B可转变。因此，TMBC 410B可利用铜球而非基于锡(Sn)的焊球形成，以提供稳定的球连接体。
图19是示出暴露TMBC 410B的表面410T的步骤的横截面图。例如，模塑层450A可凹陷以暴露各个TMBC 410B的一部分，并且TMBC 410B的暴露部分可被去除以提供TMBC 410B的平坦表面410T。模塑层450A可利用磨削工艺来凹陷以提供模塑层450。在这种情况下，TMBC 410B的下端410L可在磨削工艺期间被去除。结果，TMBC 410B的表面410T可通过去除模塑层450A的一部分来暴露。由于在模塑层450A凹陷的同时TMBC 410B的下端410L被去除，TMBC 410B的暴露表面410T可具有平坦表面轮廓。模塑层450A可凹陷，直至第一半导体器件300的表面301暴露。由于在模塑层450A凹陷之后第一半导体器件300的表面301被暴露，所以从第一半导体器件300生成的热可有效地辐射到外部空间中。在模塑层450A凹陷以提供模塑层450的同时，第一半导体器件300可被部分地去除以使得第一半导体器件300的暴露表面301可与凹陷的模塑层450A的底表面共面。结果，第一半导体器件300的暴露表面301、凹陷的模塑层450A的底表面451以及TMBC 410B的暴露表面410T可彼此共面。
图20是示出在TMBC 410B上形成外连接体420的步骤的横截面图。外连接体420可分别结合至TMBC 410B的暴露表面410T。各个外连接体420可具有焊球形状。外连接体420可由包括锡(Sn)、银(Ag)和铜(Cu)的基于锡的焊料形成。
图21是示出使载体晶圆800从互连结构层100脱离的步骤的横截面图。可通过降低临时粘合层(图20的801)的粘合强度来使载体晶圆800从互连结构层100脱离。例如，可通过将紫外(UV)线照射到临时粘合层(图20的801)上或者通过对临时粘合层(图20的801)施加热来使载体晶圆800从互连结构层100脱离。如果载体晶圆800从互连结构层100脱离，则互连结构层100的第二表面102、第一凸块焊盘250和第一散热器结合焊盘280可暴露。
图22是示出将第一散热器810设置在第一散热器结合焊盘280上的步骤的横截面图，图23是示出包括图22所示的第一散热器810的区域178的一部分的放大图。第一散热器810可被设置在互连结构层100的第二表面102上。第一散热器810可结合至设置在区域178上的第一散热器结合焊盘280，以使得第一散热器810连接至第二外导电迹线图案150的第二图案(图6的153)。结果，第一散热器810可连接至散热路径167。
当第一半导体器件300操作时从第一半导体器件300生成的热可聚集在与第一半导体器件300相邻的互连结构层100中。与第一半导体器件300相邻的互连结构层100可利用具有相对低的热导率的模塑层450来覆盖。因此，从第一半导体器件300传递到互连结构层100中的几乎所有热可聚集在互连结构层100中而没有散发。第一散热器810可附接至第一散热器结合焊盘280以有效地散发聚集在互连结构层100中的热。构成散热路径(图6的167)的第二外导电迹线图案150的第二图案(图6的153)、第三内导电迹线图案140的第二图案(图6的143)和第二内导电迹线图案130的第二图案(图6的133)可由热导率高于互连结构层100的热导率的金属材料形成。因此，聚集在互连结构层100中的热可通过散热路径(图6的167)被传导至第一散热器810。
图24是示出将第二半导体器件500设置在第一凸块焊盘250上的步骤的横截面图，图25至图27是图24的方向“D”上所示的半导体封装10的平面图。图26和图27是示出第一散热器结合焊盘280的阵列和第一散热器结合焊盘280S的阵列的平面图。
参照图24和图25，第二半导体器件500可利用第二芯片连接体650结合至第一凸块焊盘250。第一散热器810可在平面图中具有矩形闭环形状以环绕第二半导体器件500。即，第二半导体器件500可被设置在被第一散热器810环绕的贯通孔811中。参照图25，各个第一半导体器件300的一部分可与第二半导体器件500的一部分交叠，各个第一半导体器件300的另一部分可与第一散热器810的一部分交叠。
参照图26，将互连结构层100连接至第一散热器810的第一散热器结合焊盘280可分别排列在多行以及与多行相交的多列的交点处。另选地，参照图27，第一散热器结合焊盘280S可沿着行方向以及沿着列方向按照锯齿形方式排列。
参照图24，第二芯片连接体650可以是诸如微凸块的导电连接构件。第二半导体器件500可通过第一垂直互连部分(图15的162)电连接至第一半导体器件300。例如，第二半导体器件500可通过一些第二芯片连接体650、第一凸块焊盘250中的一些(图15的250A)、将第一外导电迹线图案110的第一图案112连接至一些第二外导电迹线图案150的一些第一垂直互连部分(图15的162)以及第二凸块焊盘230中的一些(图15的230A)来电连接至第一半导体器件300中的一个。第二半导体器件500可通过与第一半导体300断开的其它第二垂直互连部分来电连接至一些外连接体420。例如，第二半导体器件500可通过一些第二芯片连接体650、第一凸块焊盘250中的一些(图15的250A)、将第一外导电迹线图案110的第二图案113连接至一些第二外导电迹线图案150的一些第二垂直互连部分(图15的163)以及第二凸块焊盘230中的一些(图15的230A)来电连接至一些外连接体420。
在第二半导体器件500结合至第一凸块焊盘250之前，互连结构层100和模塑层450可通过划片工艺来分离成多片。第二半导体器件500可结合至任一片互连结构层100的第一凸块焊盘250以提供包括附接至互连结构层100的第一表面101和第二表面102的第一半导体器件300和第二半导体器件500的半导体封装10。
图28和图29是示出根据实施方式的半导体封装10的结构的横截面图。图28和图29所示的半导体封装10可利用参照图1至图27描述的制造工艺来实现。图28示出半导体封装10以及散热路径167A，图29示出半导体封装10以及信号路径160。在图28中，从第一半导体器件300生成的热可通过散热路径167A被传导至互连结构层100的第二表面102，并且可通过第一散热器810被散发到外部空间。
参照图29，第二半导体器件500可被设置在互连结构层100的第二表面102上。由于第二半导体器件500利用焊接工艺通过第二芯片连接体650结合至第一凸块焊盘250，第二半导体器件500可被安装在互连结构层100的第二表面102上。第一半导体器件300可被设置在互连结构层100的第一表面101上。第一半导体器件300可被并排设置在互连结构层100的第一表面101上。由于第一半导体器件300利用焊接工艺通过第一芯片连接体630结合至第二凸块焊盘230，所以第一半导体器件300可被安装在互连结构层100的第一表面101上。
第二半导体器件500可具有不同于第一半导体器件300的功能，第一半导体器件300和第二半导体器件500可构成单个统一系统封装(CIP)。第二半导体器件500或者各个第一半导体器件300可包括诸如硅基板的半导体基板(未示出)、诸如晶体管的有源器件(未示出)以及互连层。有源器件可形成在半导体基板上，并且互连层可形成在有源器件和半导体基板上。互连层可被形成为包括层间介电(ILD)层或金属间介电(IMD)层。
第二半导体器件500可以是(例如但不限于)中央处理单元(CPU)或者图形处理单元(GPU)。第二半导体器件500可按照包括保护芯片的模塑构件的芯片形式或者封装形式来提供。第二半导体器件500可被设置在互连结构层100的第二表面102上，并且第一半导体器件300可被设置在互连结构层100的与第二半导体器件500相对的第一表面101上。第二半导体器件500可被垂直地层叠在第一半导体器件300上。第二半导体器件500可通过接口物理层(PHY)与第一半导体器件300进行信号通信。由于第二半导体器件500被垂直地层叠在第一半导体器件300上，所以第二半导体器件500与各个第一半导体器件300之间的信号路径的长度可减小，以改进半导体封装10的操作速度。如果第二半导体器件500包括GPU并且第一半导体器件300是存储器件，则第二半导体器件500与各个第一半导体器件300之间的信号路径的长度可减小，以改进包括GPU的半导体封装10的图像数据处理速度。
在半导体封装10中，TMBC 410B可被设置在互连结构层100的第一表面101上。TMBC410B和第一半导体器件300可被设置在互连结构层100的第一表面101上以与第一半导体器件300相邻。各个TMBC 410B可包括铜球。在一些实施方式中，各个TMBC 410B可包括垂直地层叠以具有柱形的多个铜球。TMBC 410B可分别结合至第三凸块焊盘240。因此，TMBC 410B可通过第三凸块焊盘240电连接至互连结构层100。
在半导体封装10中，可设置模塑层450以覆盖互连结构层100的第一表面101并且填充TMBC 410B与第一半导体器件300之间的空间。外连接体420可分别附接至TMBC 410B。TMBC 410B可基本上穿透模塑层450以将互连结构层100电连接至外连接体420。TMBC 410B的下表面410T可在模塑层450的底表面暴露并且可具有平坦表面轮廓。由于TMBC 410B的下表面410T平坦，诸如焊球的外连接体420可更容易地附接至TMBC 410B的下表面410T。
互连结构层100可包括信号路径160(即，互连部分)。互连部分160可包括水平互连部分161，各个水平互连部分161将第二凸块焊盘230之一电连接至第三凸块焊盘240之一。互连部分160还可包括第一垂直互连部分162，各个第一垂直互连部分162将第二凸块焊盘230之一电连接至第一凸块焊盘250之一。另外，互连部分160还可包括第二垂直互连部分163，各个第二垂直互连部分163将第三凸块焊盘240之一电连接至第一凸块焊盘250之一。水平互连部分161可将第一半导体器件300电连接至一些外连接体420，第一垂直互连部分162可将第一半导体器件300电连接至第二半导体器件500，第二垂直互连部分163可将第二半导体器件500电连接至一些外连接体420。
图30是示出包括在图28的半导体封装10中的第一半导体器件300之一的横截面图。参照图30，第一半导体器件300可包括垂直地层叠的多个半导体晶片310、300A、300B、300C和300D。例如，主晶片310、第一从晶片300A、第二从晶片300B、第三从晶片300C和第四从晶片300D可依次向下层叠。多个晶片310、300A、300B、300C和300D可通过包括TSV 311、321A、321B和321C、内部互连线312、322A、322B和322C以及连接凸块330的硅穿孔(TSV)结构彼此电连接。第一半导体器件300还可包括覆盖从晶片300A、300B、300C和300D的侧模塑部330M。第四从晶片300D的顶表面300T可暴露以改进半导体封装10的散热效率。第四从晶片300D的顶表面300T可对应于第一半导体器件300的顶表面301。主晶片310的与从晶片300A、300B、300C和300D相对的表面303也可暴露，并且第一芯片连接体630可附接至主晶片310的表面303。包括多个半导体晶片310、300A、300B、300C和300D的第一半导体器件300可以是诸如高带宽存储器(HBM)装置的高性能存储器装置。
图28和图29所示的半导体封装10的互连结构层100可通过沉积介电层和导电层并且通过对介电层和导电层进行构图来形成。因此，互连结构层100的厚度可减小。该互连结构层100可利用诸如晶圆处理技术或者硅处理技术的精细构图技术来形成。因此，互连部分160可被形成为包括具有精细间距的多个互连线。
图31是在TMBC 410B由焊球形成的情况下缺陷半导体封装的一部分的横截面图。由于TMBC 410B被设置为基本上穿透模塑层450，可能重要的是，防止在形成模塑层450的同时生成缺陷。
如果TMBC 410B由焊球410形成，则当外连接体(图21的420)附接至焊球410时，焊球可能脱离模塑层450。外连接体(图21的420)可利用回流焊工艺附接至焊球410。在这种情况下，焊球410可能熔融并且模塑层450可能膨胀。因此，由于通过回流焊工艺而生成的热以及施加至焊球410的压力，至少一个焊球410可能不期望地脱离模塑层450。这是因为包含基于锡的焊料的焊球410具有约220摄氏度的相对低的熔点。如果至少一个焊球410被去除，则模塑层450中可能提供空隙410V。
焊球410的损失可导致焊球410的连接故障。然而，根据实施方式，TMBC 410B可由熔点高于锡(Sn)材料的熔点的金属球形成。因此，可防止在模塑层450中形成空隙410V。在一些实施方式中，TMBC 410B可由熔点是锡(Sn)材料的熔点的至少两倍的金属球形成。例如，各个TMBC 410B可被形成为包括铜球。在这种情况下，TMBC 410B还可具有高电导率以减小TMBC 410B的电阻。铜球可涂覆有镍层或镍焊料层。
图32是示出根据实施方式的半导体封装20的横截面图。半导体封装20可被配置为包括封装基板700以及安装在封装基板700上的半导体封装10(示出在图28和图29中)。封装基板700可将半导体封装10电连接至电子产品。封装基板700可包括诸如焊球的连接体710。封装基板700可以是印刷电路板(PCB)。
半导体封装20还可包括利用第一热界面材料层865附接至第二半导体器件500的第二散热器850。第二散热器850也可利用第二热界面材料层861附接至第一散热器810。由于第一散热器810连接至第二散热器850，所以半导体封装10中生成的热可通过散热路径(图28的167A)和第二散热器850被散发和辐射。第一散热器810可包括金属材料，例如铜箔或铜板。
第二散热器850可利用硬化剂730附接至封装基板700。半导体封装10可被设置在被第二散热器850、硬化剂730和封装基板700环绕的空间中。
图33是示出根据实施方式的半导体封装30的横截面图。本实施方式可类似于参照图32描述的先前实施方式。因此，为了避免重复说明，以下将主要描述本实施方式与图32所示的先前实施方式之间的差异。半导体封装30可包括将第一散热器810结合至互连结构层100的第三热界面材料层863。在这种情况下，第一散热器810可通过第三热界面材料层863结合至互连结构层100，而无需甚至使用第一散热器结合焊盘(图32的280和图27的280S)。
图34是示出包括存储卡7800的电子系统的框图，该存储卡7800包括根据实施方式的至少一个半导体封装。存储卡7800包括诸如非易失性存储器装置的存储器7810以及存储控制器7820。存储器7810和存储控制器7820可存储数据或读取存储的数据。存储器7810和/或存储控制器7820包括根据一些实施方式的至少一个半导体封装。
存储器7810可包括本公开的实施方式的技术所应用于的非易失性存储器装置。存储控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求读出所存储的数据或者存储数据。
图35是示出包括根据实施方式的至少一个封装的电子系统8710的框图。电子系统8710可包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的路径的总线8715来彼此联接。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑装置。控制器8711或存储器8713可包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储要由控制器8711等执行的数据和/或命令。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。
电子系统8710还可包括接口8714，其被配置为向通信网络发送数据以及从通信网络接收数据。接口8714可以是有线型或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子系统8710可被实现为移动系统、个人计算机、工业计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一种。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可用在诸如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信系统中。
为了例示性目的公开了本公开的实施方式。本领域技术人员将理解，在不脱离本公开和附图的范围和精神的情况下，可进行各种修改、添加和替代。
相关申请的交叉引用
本申请要求2016年6月2日提交的韩国专利申请No.10-2016-0069107的优先权，其整体以引用方式并入本文。

Claims (15)

1.一种半导体封装，该半导体封装包括：
第一半导体器件，该第一半导体器件被设置在互连结构层的第一表面上；
贯穿模球连接体TMBC，所述TMBC被设置在所述互连结构层的所述第一表面上以与所述第一半导体器件相邻；
模塑层，该模塑层按照暴露各个所述TMBC的一部分的方式被设置在所述互连结构层的所述第一表面上；
外连接体，所述外连接体分别附接至所述TMBC；以及
第二半导体器件和第一散热器，该第二半导体器件和该第一散热器被设置在所述互连结构层的与所述模塑层相对的第二表面上，
其中，所述第一散热器被设置为与所述第二半导体器件间隔开并且与所述第一半导体器件的一部分垂直地交叠，
其中，所述互连结构层包括：
介电体；
第一垂直互连部分，所述第一垂直互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述第二半导体器件；
第二垂直互连部分，所述第二垂直互连部分被设置在所述介电体中以将所述第二半导体器件电连接至所述外连接体中的一些外连接体；
水平互连部分，所述水平互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述外连接体中的一些其它外连接体；以及
导电迹线图案，所述导电迹线图案构成到所述第一散热器的散热路径并且与所述第一垂直互连部分、所述第二垂直互连部分和所述水平互连部分电断开。
2.根据权利要求1所述的半导体封装，其中，所述TMBC包括熔点大于所述模塑层的模塑温度的材料。
3.根据权利要求1所述的半导体封装，其中，所述TMBC包括熔点大于用于所述模塑层的模塑后固化工艺的固化温度的材料。
4.根据权利要求1所述的半导体封装，其中，所述TMBC包括铜。
5.根据权利要求1所述的半导体封装，其中，所述TMBC包括熔点大于锡的熔点的材料。
6.根据权利要求1所述的半导体封装，其中，所述TMBC包括熔点是锡的熔点的至少两倍的材料。
7.根据权利要求1所述的半导体封装，该半导体封装还包括：
结合焊盘，所述结合焊盘被设置在所述互连结构层的所述第二表面上并且结合至所述第一散热器且连接到所述导电迹线图案。
8.根据权利要求7所述的半导体封装，该半导体封装还包括被设置在所述互连结构层的所述第二表面上以将所述第二半导体器件连接至所述互连结构层的第一凸块焊盘，
其中，所述结合焊盘的厚度大于所述第一凸块焊盘的厚度。
9.根据权利要求1所述的半导体封装，其中，连接至第二垂直互连部分的所述外连接体被设置为与所述第二半导体器件垂直地交叠。
10.根据权利要求1所述的半导体封装，其中，所述第一散热器在平面图中具有闭环形状以提供设置所述第二半导体器件的贯通孔。
11.根据权利要求1所述的半导体封装，其中，所述第一散热器利用热界面材料层附接至所述互连结构层的所述第二表面。
12.根据权利要求1所述的半导体封装，该半导体封装还包括：
封装基板，该封装基板附接至所述外连接体；以及
第二散热器，该第二散热器利用热界面材料层附接至所述第二半导体器件和所述第一散热器，
其中，所述第二散热器延伸以附接至所述封装基板。
13.一种半导体封装，该半导体封装包括：
第一半导体器件，所述第一半导体器件被设置在互连结构层的第一表面上；
模塑层，该模塑层被设置在所述互连结构层的所述第一表面上以保护所述第一半导体器件；
第二半导体器件，该第二半导体器件被设置在所述互连结构层的与所述模塑层相对的第二表面上；
第一散热器，该第一散热器按照与所述第二半导体器件间隔开并且与各个所述第一半导体器件的一部分交叠的方式被设置在所述互连结构层的所述第二表面上；
封装基板，该封装基板被设置在所述第一半导体器件和所述模塑层的与所述互连结构层相对的表面上；
外连接体，所述外连接体被设置在所述封装基板和所述模塑层之间；以及
第二散热器，该第二散热器利用热界面材料层附接至所述第二半导体器件和所述第一散热器，
其中，所述第二散热器延伸以附接至所述封装基板，并且
其中，所述互连结构层包括：
介电体；
第一垂直互连部分，所述第一垂直互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述第二半导体器件；
第二垂直互连部分，所述第二垂直互连部分被设置在所述介电体中以将所述第二半导体器件电连接至所述外连接体中的一些外连接体；
水平互连部分，所述水平互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述外连接体中的一些其它外连接体；以及
导电迹线图案，所述导电迹线图案构成到所述第一散热器的散热路径并且与所述第一垂直互连部分、所述第二垂直互连部分和所述水平互连部分电断开。
14.一种制造半导体封装的方法，该方法包括以下步骤：
在虚拟晶圆上形成包括介电层和导电迹线图案的互连结构层；
将载体晶圆附接至所述互连结构层的与所述虚拟晶圆相对的第二表面；
使所述虚拟晶圆凹陷以暴露所述互连结构层的与所述载体晶圆相对的第一表面；
将至少一个第一半导体器件和贯穿模球连接体安装在所述互连结构层的所述第一表面上；
在所述互连结构层的所述第一表面上按照暴露各个所述贯穿模球连接体的一部分的方式形成模塑层；
将外连接体分别附接至所述贯穿模球连接体的暴露部分；
将第二半导体器件安装在所述互连结构层的所述第二表面上；以及
将第一散热器设置在所述互连结构层的所述第二表面上，所述第一散热器与所述第二半导体器件间隔开并且与所述第一半导体器件垂直地部分交叠，
其中，所述互连结构层的迹线图案包括：
第一垂直互连部分，所述第一垂直互连部分被设置在介电体中以将所述第一半导体器件电连接至所述第二半导体器件；
第二垂直互连部分，所述第二垂直互连部分被设置在所述介电体中以将所述第二半导体器件电连接至所述外连接体中的一些外连接体；
水平互连部分，所述水平互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述外连接体中的一些其它外连接体；以及
另一导电迹线图案，所述另一导电迹线图案构成到所述第一散热器的散热路径并且与所述第一垂直互连部分、所述第二垂直互连部分和所述水平互连部分电断开。
15.一种制造半导体封装的方法，该方法包括以下步骤：
将第一半导体器件安装在互连结构层的第一表面上；
在所述互连结构层的所述第一表面上形成模塑层以保护所述第一半导体器件；
将第二半导体器件安装在所述互连结构层的与所述模塑层相对的第二表面上；
将第一散热器设置在所述互连结构层的所述第二表面上，所述第一散热器与所述第二半导体器件间隔开并且与所述第一半导体器件垂直地部分交叠；
将封装基板设置在所述第一半导体器件和所述模塑层的与所述互连结构层相对的表面上；以及
将外连接体被设置在所述封装基板和所述模塑层之间；
其中，所述互连结构层包括：
介电体；
第一垂直互连部分，所述第一垂直互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述第二半导体器件；
第二垂直互连部分，所述第二垂直互连部分被设置在所述介电体中以将所述第二半导体器件电连接至所述外连接体中的一些外连接体；
水平互连部分，所述水平互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述外连接体中的一些其它外连接体；以及
另一导电迹线图案，所述另一导电迹线图案构成到所述第一散热器的散热路径并且与所述第一垂直互连部分、所述第二垂直互连部分和所述水平互连部分电断开。
CN201710168955.1A 2016-06-02 2017-03-21 包括散热器的半导体封装及其制造方法 Active CN107464804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160069107A KR102448099B1 (ko) 2016-06-02 2016-06-02 히트 스프레더 구조를 포함하는 반도체 패키지
KR10-2016-0069107 2016-06-02

Publications (2)

Publication Number Publication Date
CN107464804A CN107464804A (zh) 2017-12-12
CN107464804B true CN107464804B (zh) 2020-08-18

Family

ID=60483873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710168955.1A Active CN107464804B (zh) 2016-06-02 2017-03-21 包括散热器的半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US9847285B1 (zh)
KR (1) KR102448099B1 (zh)
CN (1) CN107464804B (zh)
TW (1) TWI713174B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729270A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构
TWI660264B (zh) * 2018-01-19 2019-05-21 創意電子股份有限公司 固態儲存裝置
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
KR20200017240A (ko) 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11088086B2 (en) * 2019-04-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102586072B1 (ko) 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11854932B2 (en) * 2019-12-19 2023-12-26 Intel Corporation Package wrap-around heat spreader
KR20220077762A (ko) 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 방열층을 포함한 반도체 패키지
US11908758B2 (en) * 2020-12-29 2024-02-20 Samsung Electronics Co., Ltd. Semiconductor package including dual stiffener
TWI833522B (zh) * 2022-12-23 2024-02-21 稜研科技股份有限公司 封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429560B (en) * 1998-11-17 2001-04-11 Lucent Technologies Inc Heatspreader for a flip chip device, and method for connecting the heatspreader
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104051390A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 具有模制开口凸块的叠层封装连结结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4303563B2 (ja) 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
US7572679B2 (en) * 2007-07-26 2009-08-11 Texas Instruments Incorporated Heat extraction from packaged semiconductor chips, scalable with chip area
JPWO2009119904A1 (ja) 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
TWI467735B (zh) * 2010-12-31 2015-01-01 矽品精密工業股份有限公司 多晶片堆疊封裝結構及其製法
JP2012186393A (ja) 2011-03-07 2012-09-27 Fujitsu Ltd 電子装置、携帯型電子端末機、及び電子装置の製造方法
KR20140022255A (ko) 2012-08-13 2014-02-24 삼성전자주식회사 반도체 패키지
KR102127772B1 (ko) 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
WO2015022563A1 (zh) 2013-08-12 2015-02-19 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429560B (en) * 1998-11-17 2001-04-11 Lucent Technologies Inc Heatspreader for a flip chip device, and method for connecting the heatspreader
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104051390A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 具有模制开口凸块的叠层封装连结结构

Also Published As

Publication number Publication date
TW201810562A (zh) 2018-03-16
US20170352612A1 (en) 2017-12-07
US9847285B1 (en) 2017-12-19
KR20170136934A (ko) 2017-12-12
CN107464804A (zh) 2017-12-12
KR102448099B1 (ko) 2022-09-27
TWI713174B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
CN111490029B (zh) 包括桥接管芯的半导体封装
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US11676902B2 (en) Semiconductor package including interposer
TWI543272B (zh) 具有基底穿孔（ｔｓｖ）中介層之半導體封裝以及製造該半導體封裝的方法
US11282761B2 (en) Semiconductor packages and methods of manufacturing the same
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
TWI389273B (zh) 半導體晶粒總成
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US10763242B2 (en) Semiconductor package and method of manufacturing the same
JP2005217205A (ja) チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US20220262751A1 (en) Chip Package on Package Structure, Packaging Method Thereof, and Electronic Device
TWI708293B (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
US20240079288A1 (en) Semiconductor package structure and fabrication method thereof
CN111799234A (zh) 包括热传导网络结构的半导体封装件
KR102457349B1 (ko) 반도체 패키지들 및 이의 제조 방법들
TW202414748A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant