CN104051390A - 具有模制开口凸块的叠层封装连结结构 - Google Patents

具有模制开口凸块的叠层封装连结结构 Download PDF

Info

Publication number
CN104051390A
CN104051390A CN201410074058.0A CN201410074058A CN104051390A CN 104051390 A CN104051390 A CN 104051390A CN 201410074058 A CN201410074058 A CN 201410074058A CN 104051390 A CN104051390 A CN 104051390A
Authority
CN
China
Prior art keywords
bottom package
package
top seal
semiconductor element
underfill layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410074058.0A
Other languages
English (en)
Inventor
陈孟泽
林俊成
陈威宇
洪艾蒂
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/159,159 external-priority patent/US9576888B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051390A publication Critical patent/CN104051390A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种器件包括：底部封装件、接合在底部封装件上的顶部封装件以及形成在顶部封装件和底部封装件之间的底部填充材料层，其中，底部封装件包括形成在底部封装件的第一侧上的多个金属凸块和形成在底部封装件的第二侧上的多个第一凸块，顶部封装件包括多个第二凸块，并且，第二凸块和各自的金属凸块形成连结结构，其中，金属凸块嵌入在底部填充材料层中。本发明还提供了具有模制开口凸块的叠层封装连结结构。

Description

具有模制开口凸块的叠层封装连结结构
相关申请的交叉引用
本申请要求2013年3月12日提交的标题为“叠层封装连结结构（Package-on-Package Joint Structure）”的美国临时申请第61/777,822号的优先权，其全部内容结合于此作为参考。
技术领域
本发明总体涉及半导体工艺，具体的，涉及具有模制开口凸块的叠层封装连结结构。
背景技术
由于各种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成度的提高，半导体工业已经历了快速发展。就绝大部分而言，集成度的这种提高来自于半导体工艺节点的缩小（例如，将工艺节点向着亚20nm节点缩小）。随着近来对微型化、更高速度、更大带宽以及更低功耗和延迟的需求的增长，对半导体管芯的更小且更有创造性的封装技术的需求也已增长。
随着半导体技术的进一步发展，为了进一步减小半导体器件的物理尺寸，出现了作为的有效替代的叠层封装半导体器件。在叠层封装半导体器件中，在不同的晶圆和封装件上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。将两个或多个封装件安装在彼此的顶部，即，堆叠，利用标准接口在它们之间路由信号。通过采用叠层封装半导体器件，可以实现更高的密度。此外，叠层封装半导体器件可以实现更小的形状因数、较高的成本效益、增加的性能和更低的功耗。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：底部封装件，包括：多个金属凸块，形成在所述底部封装件的第一侧上，其中，每个金属凸块均位于形成在所述底部封装件的第一侧上的底部填充材料层的开口中；及多个第一凸块，形成在所述底部封装件的第二侧上；顶部封装件，接合在所述底部封装件上，其中：所述顶部封装件包括多个第二凸块，并且，所述第二凸块和各自的金属凸块形成连结结构；以及底部填充材料层，设置在所述顶部封装件和所述底部封装件之间。
在上述器件中，其中：所述金属凸块是铜球。
在上述器件中，其中：所述金属凸块是铜柱。
在上述器件中，还包括：半导体管芯，接合在所述底部封装件的第一侧上。
在上述器件中，还包括：半导体管芯，接合在所述底部封装件的第一侧上；所述半导体管芯嵌入在所述底部填充材料层中。
在上述器件中，还包括：半导体管芯，接合在所述底部封装件的第一侧上；所述半导体管芯的顶面暴露在所述底部填充材料层外侧。
在上述器件中，还包括：半导体管芯，接合在所述底部封装件的第一侧上；所述半导体管芯位于所述顶部封装件和所述底部封装件之间。
根据本发明的另一个方面，提供了一种装置，包括：顶部封装件，安装在底部封装件上；连结结构，形成在所述顶部封装件和所述底部封装件之间，其中，所述连结结构包括：焊料覆盖的金属凸块；及底部填充材料层，形成在所述顶部封装件和所述底部封装件之间，其中，所述连结结构的金属凸块部分位于所述底部填充材料层的开口中。
在上述装置中，还包括：半导体管芯，安装在所述底部封装件上，其中，所述半导体管芯位于所述顶部封装件和所述底部封装件之间。
在上述装置中，还包括：半导体管芯，安装在所述底部封装件上，其中，所述半导体管芯位于所述顶部封装件和所述底部封装件之间；通过所述底部填充材料层封装所述半导体管芯。
在上述装置中，还包括：半导体管芯，安装在所述底部封装件上，其中，所述半导体管芯位于所述顶部封装件和所述底部封装件之间；通过所述底部填充材料层部分地封装所述半导体管芯，其中，所述半导体管芯的顶面暴露在所述底部填充材料层外侧。
在上述装置中，其中：所述焊料覆盖的金属凸块是焊料覆盖的铜球。
在上述装置中，其中：所述焊料覆盖的金属凸块是焊料覆盖的铜柱。
在上述装置中，其中：所述连结结构包括焊料部分和金属凸块部分，其中，所述金属凸块部分嵌入所述底部填充材料层中。
根据本发明的又一个方面，提供了一种方法，包括：将半导体管芯附接在底部封装件的第一侧上，其中，所述底部封装件包括形成在所述底部封装件的第一侧上的多个金属凸块；在所述底部封装件的第一侧上方形成底部填充材料层；图案化所述底部填充材料层以露出所述金属凸块的上部；将顶部封装件安装在所述底部封装件上，其中，所述顶部封装件包括多个焊球；以及应用回流工艺，从而使所述底部封装件和所述顶部封装件形成叠层封装结构，其中，所述焊球和各自的金属凸块形成连结结构。
在上述方法中，还包括：通过多个微凸块将所述半导体管芯附接在所述底部封装件上。
在上述方法中，还包括：通过多个微凸块将所述半导体管芯附接在所述底部封装件上；在所述底部封装件的第一侧上方形成所述底部填充材料层，其中，所述金属凸块和所述半导体管芯嵌入所述底部填充材料层中。
在上述方法中，还包括：通过多个微凸块将所述半导体管芯附接在所述底部封装件上；在所述底部封装件的第一侧上方形成所述底部填充材料层，其中，所述金属凸块的顶面和所述半导体管芯的顶面暴露在所述底部填充材料层外侧。
在上述方法中，其中：所述金属凸块是铜球。
在上述方法中，其中：所述金属凸块是铜柱。
附图说明
为了更完全地理解本发明及其优点，现在结合附图来参考下面的描述，其中：
图1示出了根据本发明的各个实施例的叠层封装半导体器件的截面图；
图2示出了根据本发明的各个实施例的底部封装件的截面图；
图3示出了根据本发明的各个实施例的在底部封装件上安装半导体管芯之后的图2中所示的半导体器件的截面图；
图4示出了根据本发明的各个实施例的在晶圆上方形成封装层之后的图3中所示的半导体器件的截面图；
图5示出了根据本发明的各个实施例的在封装层中形成多个开口之后的图4中所示的半导体器件的截面图；
图6示出了根据本发明的各个实施例的在形成多个凸块下金属化（UBM）结构和互连焊盘之后的图5中所示的半导体器件的截面图；
图7示出了根据本发明的各个实施例的在底部封装件上安装顶部封装件之前的图6中所示的半导体器件的截面图；
图8示出了根据本发明的各个实施例的在底部封装件上安装顶部封装件之后的图7中所示的半导体器件的截面图；
图9示出了根据本发明的各个实施例的另一个叠层封装半导体器件的截面图；
图10示出了根据本发明的各个实施例的又一个叠层封装半导体器件的截面图；
图11示出了根据本发明的各个实施例的又一个叠层封装半导体器件的截面图。
除非另有表述，否则不同附图中相应的标号和字符通常代表相应的部分。绘制视图以便清楚地示出各个实施例的相关方面并且不需按比例绘制。
具体实施方式
下面详细地论述了本发明各实施例的制造和使用。然而，应该理解，本发明提供了可以在各种具体环境中实现的许多可应用的发明构思。所论述的具体实施例仅是制造和使用本发明的示例性具体方式，而不限制本发明的范围。
将在具体环境中结合实施例来描述本发明，即，具有基于铜球基连结结构的叠层封装半导体器件。然而，本发明的实施例也可以应用于各种半导体器件。下文中，将参考附图详细地解释各个实施例。
图1示出了根据本发明的各个实施例的叠层封装半导体器件的截面图。叠层封装半导体器件100可以包括底部封装件102和顶部封装件302。特别地，顶部封装件302堆叠在底部封装件102的顶部。此外，通过由凸块114、116和焊球304形成的连结结构将顶部封装件302和底部封装件102接合在一起。如图1所示，连结结构包括两个焊料覆盖的凸块，其由回流工艺产生。下文中将结合图8描述回流工艺。
在一些实施例中，由诸如铜的金属材料形成凸块114和116。在整个说明书中，可选地将凸块114和116称为金属凸块或铜球114和116。
半导体管芯202接合在底部封装件102的第一侧上。在半导体管芯202和底部封装件102之间可以连接多个凸块。下文中将结合图3来描述详细的接合工艺以及半导体管芯202的结构。
在底部封装件102的第二侧上形成多个凸块104。可以在凸块104下面形成多个凸块下金属化（UBM）结构。下文中将结合图6来描述凸块104和UBM结构的详细形成工艺。
如图1所示，在顶部封装件302和底部封装件102之间形成底部填充材料层210。将铜球114和116以及半导体管芯202嵌入底部填充材料层210中。焊球304部分地嵌入底部填充材料层210中。应该指出，图1中所示的凸块（例如，铜球114和116）的数量仅仅是实例。本领域普通技术人员将会认识到，叠层封装半导体器件100可以容纳任意数量的凸块。还应该指出，图1中所示的底部填充材料层210仅仅是实例。本领域技术人员将会认识到，其可以具有许多变化、改变和替代。例如，底部填充材料层210的顶面可以和半导体管芯202的顶面共平面。
图2至图8示出了根据本发明的各个实施例的制造图1中所示的叠层封装半导体器件的中间步骤。应该指出，图2至图8中所示的制造步骤以及叠层封装结构仅仅是实例。本领域普通技术人员将会认识到，可以具有许多替代、变化和改变。
图2示出了根据本发明的各个实施例的底部封装件的截面图。底部封装件102可以是硅衬底。可选地，底部封装件102可以是诸如玻璃中介板的其他合适的结构。
在一些实施例中，底部封装件102可以由硅形成，但是其也可以由其他III族、IV族和/或V族元素（诸如硅、锗、镓、砷和它们的组合）形成。底部封装件102可以包括块状衬底或绝缘体上硅（SOI）衬底。
根据可选实施例，底部封装件102可以由诸如陶瓷材料、有机材料、它们的任何组合等的其他合适的材料制成。
底部封装件102可以包括多个集成电路（未示出），每个集成电路可以包括多个层，诸如有源电路层、衬底层、层间介电（ILD）层和金属间介电（IMD）层（未分别示出）。底部封装件102还可以包括多个通孔。在一些实施例中，通孔是诸如TSV106的衬底通孔（TSV）或硅通孔（TSV）。可以使用诸如铜、钨等的导电材料填充TSV106。底部封装件102的有源电路层（未示出）可以通过多个TSV（例如，TSV106）连接至形成在底部封装件102上方的外部电路（未示出）。
在底部封装件102上方形成介电层108。在下文中，介电层108可以可选地称为ILD层108。在一些实施例中，ILD层108由诸如聚苯并恶唑（PBO）、聚酰亚胺、苯并环丁烯（BCB）、它们的任意组合等的光敏材料形成，使用光刻掩模可以容易地将它们图案化。在可选实施例中，ILD层108可以由诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸玻璃（PSG）、硼硅酸玻璃（BSG）、硼掺杂的磷硅酸玻璃（BPSG）、它们的任意组合等形成。ILD层108可以通过诸如旋压、化学汽相沉积（CVD）和等离子体增强CVD（PECVD）等的适合的制造技术形成。
如图2所示，在底部封装件102的第一侧上方形成第一重分布层110。更具体地，第一重分布层110在TSV（例如，TSV106）和随后形成在底部封装件102上方的金属凸块之间提供导电通路。第一重分布层110可以由诸如铝、铝合金、铜或铜合金等的金属材料形成。
可以在底部封装件102的第二侧上形成第二重分布层112。第二重分布层112的材料和形成方法可以类似于前文所述的第一重分布层110的材料和形成方法。因此，省略了对第二重分布层112的形成的详细描述以避免不必要的重复。
图2进一步示出了将多个铜球114和116安装在底部封装件102的第一侧上方。特别地，铜球114和116安装在连接件上。连接件可以是重分布线、金属线、接合焊盘等。铜球可以通过诸如回流焊接工艺等的合适的接合工艺接合在底部封装件102上。
图3示出了根据本发明的各个实施例的在底部封装件上安装半导体管芯之后的图2中所示的半导体器件的截面图。选择半导体管芯202并且将其放置在底部封装件102的顶部上。在回流工艺之后，半导体管芯202通过凸块204接合在底部封装件102上，凸块204连接在底部封装件102和半导体管芯202之间。
在一些实施例中，接合工艺可以是诸如迹线上凸块（BOT）工艺等的合适的制造工艺。将半导体管芯接合在底部封装件上的详细工艺在本领域是公知的，并且因此本文中将不再进行论述。应该指出，虽然图3示出了接合在底部封装件102上的单个半导体管芯，但是底部封装件102可以容纳任意数量的半导体管芯。
为了给出对于各个实施例创新方面的基本理解，并未详细绘出半导体管芯202。然而，应该指出，半导体管芯202可以包括基本半导体层，诸如有源电路层、衬底层、ILD层和IMD层（未分别示出）。
半导体管芯202可以包括衬底（未示出）。衬底可以是硅衬底。可选地，衬底可以是绝缘体上硅衬底。衬底还可以包括各种电路（未示出）。形成在衬底上的电路可以是适合于各种应用（诸如逻辑电路）的任何类型的电路。
在一些实施例中，电路可以包括各种n型金属氧化物半导体（NMOS）和/或p型金属氧化物半导体（PMOS）器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等的。可以使电路互连以实施一种或多种功能。这些功能的部件可以包括存储结构、处理结构、感测器、放大器、功率分配、输入/输出电路等。本领域普通技术人员将理解，所提供的以上实例仅用于说明的目的，以进一步解释本发明的应用，且不意味着以任何方式限制本发明。
在衬底上形成隔离层201。例如，可以由诸如氧化硅的介电材料形成隔离层201。可以通过诸如旋压、CVD、PECVD等的本领域公知的任何合适的方法形成隔离层201。也应该指出，本领域普通技术人员将会认识到，隔离层201还可以包括多个介电层。
在隔离层201上形成重分布层203。可以通过重分布层203桥接半导体管芯202的有源电路层（未示出），从而使得半导体管芯202的有源电路层可以连接至半导体管芯202的输入端和输出端。可以在重分布层203上形成多个UBM结构（未示出）。UBM结构可以有助于防止凸块（例如，凸块204）和半导体管芯202的集成电路之间的扩散，同时提供低电阻电连接。
凸块（例如，凸块204）提供了将半导体管芯202与底部封装件102连接的有效方法。凸块是半导体管芯202的I/O端。在一些实施例中，凸块（例如，凸块204）可以是多个焊球，通常将其称为小间距微凸块。可选地，凸块（例如，凸块204）可以是多个球栅阵列（BGA）球。
图4示出了根据本发明的各个实施例的在晶圆上方形成封装层之后的图3中所示的半导体器件的截面图。如图4所示，在底部封装件102上方形成封装层210。根据一些实施例，封装层210可以是由合适的底部填充材料形成的模塑料层。在整个说明书中，封装层210可以可选地称为底部填充材料层210。
底部填充材料层210可以填充半导体管芯202和安装在底部封装件102的顶部上的凸块之间的间隙。在一些实施例中，底部填充材料层210可以由环氧化物形成，环氧化物分配至凸块和半导体管芯202之间的间隙。可以以液体的形式应用环氧化物，并且可以在固化工艺之后硬化环氧化物。
在可选实施例中，底部填充材料层210可以由诸如聚合物基材料、树脂基材料、聚酰亚胺、环氧化物和它们的任意组合的可固化材料形成。可以通过任何合适的分配技术形成底部填充材料层210。
图5示出了根据本发明的各个实施例的在封装层中形成多个开口之后的图4中所示的半导体器件的截面图。通过诸如蚀刻工艺、激光烧蚀工艺、机械加工工艺、激光辅助蚀刻工艺、它们的任意组合等的适合的制造工艺形成开口502和504。如图5所示，在形成开口502和504之后，暴露出铜球114和116的顶部。在整个说明书中，铜球114和116可以可选地称为模制开口凸块（molding open bumps）。
在一些实施例中，开口502和504是V形开口。如图5所示，V形开口（例如，开口502）的侧壁形成角α。在一些实施例中，角α为约60度。
图6示出了根据本发明的各个实施例的在形成多个UBM结构和互连焊盘之后的图5中所示的半导体器件的截面图。在重分布层上方形成多个UBM结构103。UBM结构103有助于防止焊球和半导体器件的集成电路之间的扩散，同时提供低电阻电连接。
互连焊盘104是半导体器件的输入/输出（I/O）焊盘。根据一个实施例，互连焊盘可以是多个焊球104。在一些实施例中，焊球104可以包括SAC405。SAC405包括95.5%的Sn、4.0%的Ag和0.5%的Cu。可选地，互连焊盘可以是多个触点阵列封装（LGA）焊盘。
图7示出了根据本发明的各个实施例的在底部封装件上安装顶部封装件之前的图6中所示的半导体器件的截面图。顶部封装件302可以包括多个堆叠的管芯，其可以引线接合至顶部封装件302的输入端和输出端。顶部封装件302的堆叠的管芯可以包括存储器管芯、逻辑管芯、处理器管芯等。应该指出，虽然图7示出了顶部封装件302中的两个堆叠的管芯，但是这仅仅是实例。同样地，引线接合的使用仅仅是说明性的，并且用于电连接堆叠的管芯的其他方法也在本发明的预期范围内。
图8示出了根据本发明的各个实施例的在底部封装件上安装顶部封装件之后的图7中所示的半导体器件的截面图。顶部封装件302可以通过回流工艺接合在底部封装件102上。接合工艺包括将焊球放置靠近各自的铜球。然后实施回流工艺以熔化焊球，从而将铜球电连接至焊球。
如图8所示，连结结构包括焊料覆盖的金属凸块（例如，铜球114和116）。焊料覆盖的金属凸块包括两部分，即，焊料部分和金属凸块部分。如图8所示，金属凸块部分（例如，铜球114和116）完全嵌入底部填充材料层210中。通过底部填充材料层210部分地围绕焊料部分。
图9示出了根据本发明的各个实施例的另一个叠层封装半导体器件的截面图。除了通过暴露管芯的模制底部填充物（exposed-die mold underfill，eMUF）工艺形成封装层902之外，叠层封装半导体器件900类似于图8中所示的叠层封装半导体器件100。换言之，暴露出半导体管芯202的顶面，而不是通过底部填充材料（例如，封装层902）进行封装。eMUF工艺是公知的，并且因此不再论述以避免重复。
图10示出了根据本发明的各个实施例的又一个叠层封装半导体器件的截面图。除了通过柱形凸块914和916替换铜球114和116（图8中所示）之外，叠层封装半导体器件1000类似于图8中所示的叠层封装半导体器件100。可以由铜形成柱形凸块914和916。在整个说明书中，柱形凸块914和916可以可选地称为铜柱914和916。
应该指出，柱形凸块914和916可以由诸如金、铝、银、铂、钯、锡、它们的任意组合等的其他合适的材料形成。通过诸如使用引线接合工具的合适的技术将柱形凸块914和916安装在底部封装件102上。可以以类似于引线接合（除接合引线破坏的情况外）的工艺形成柱形凸块914和916，并且因此留下柱形凸块914和916。
图11示出了根据本发明的各个实施例的又一个叠层封装半导体器件的截面图。除了通过eMUF工艺形成封装层之外，叠层封装半导体器件1100类似于图10中所示的叠层封装半导体器件1000。eMUF工艺是公知的，并且因此不再论述以避免重复。
根据实施例，一种器件包括：底部封装件、接合在底部封装件上的顶部封装件，以及设置在顶部封装件和底部封装件之间的底部填充材料层，其中，底部封装件包括形成在底部封装件的第一侧上的多个金属凸块和形成在底部封装件的第二侧上的多个第一凸块，每个金属凸块均位于形成在底部封装件的第一侧上的底部填充材料层的开口中，顶部封装件包括多个第二凸块，并且，第二凸块和各自的金属凸块形成连结结构。
根据实施例，一种装置包括：安装在底部封装件上的顶部封装件、形成在顶部封装件和底部封装件之间的连结结构，以及形成在顶部封装件和底部封装件之间的底部填充材料层，其中，连结结构包括焊料覆盖的金属凸块，连结结构的金属凸块部分位于底部填充材料层的开口中。
根据实施例，一种方法包括：将半导体管芯附接在底部封装件的第一侧上，其中，底部封装件包括形成在底部封装件的第一侧上的多个金属凸块，在底部封装件的第一侧上方形成底部填充材料层，图案化底部填充材料层以暴露金属凸块的上部，将顶部封装件安装在底部封装件上，其中，顶部封装件包括多个焊球，以及应用回流工艺，从而使底部封装件和顶部封装件形成叠层封装结构，其中，焊球和各自的金属凸块形成连结结构。
虽然已经详细地描述了本发明的实施例及其优势，但是应该理解，在不背离通过所附权利要求限定的本发明的精神和范围的情况下，可以对本发明作出各种变化、替换和改变。
此外，本申请的范围不旨在限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员将容易从本发明理解，根据本发明，可以使用现有的或今后将开发的、与本文中描述的相应实施例执行基本相同的功能或实现基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、材料组分、装置、方法或步骤包括在它们的范围内。

Claims (10)

1.一种器件，包括：
底部封装件，包括：
多个金属凸块，形成在所述底部封装件的第一侧上，其中，每个金属凸块均位于形成在所述底部封装件的第一侧上的底部填充材料层的开口中；及
多个第一凸块，形成在所述底部封装件的第二侧上；
顶部封装件，接合在所述底部封装件上，其中：
所述顶部封装件包括多个第二凸块，并且，所述第二凸块和各自的金属凸块形成连结结构；以及
底部填充材料层，设置在所述顶部封装件和所述底部封装件之间。
2.根据权利要求1所述的器件，其中：
所述金属凸块是铜球。
3.根据权利要求1所述的器件，其中：
所述金属凸块是铜柱。
4.根据权利要求1所述的器件，还包括：
半导体管芯，接合在所述底部封装件的第一侧上。
5.根据权利要求4所述的器件，其中：
所述半导体管芯嵌入在所述底部填充材料层中。
6.根据权利要求4所述的器件，其中：
所述半导体管芯的顶面暴露在所述底部填充材料层外侧。
7.根据权利要求4所述的器件，其中：
所述半导体管芯位于所述顶部封装件和所述底部封装件之间。
8.一种装置，包括：
顶部封装件，安装在底部封装件上；
连结结构，形成在所述顶部封装件和所述底部封装件之间，其中，所述连结结构包括：
焊料覆盖的金属凸块；及
底部填充材料层，形成在所述顶部封装件和所述底部封装件之间，其中，所述连结结构的金属凸块部分位于所述底部填充材料层的开口中。
9.根据权利要求8所述的装置，还包括：
半导体管芯，安装在所述底部封装件上，其中，所述半导体管芯位于所述顶部封装件和所述底部封装件之间。
10.一种方法，包括：
将半导体管芯附接在底部封装件的第一侧上，其中，所述底部封装件包括形成在所述底部封装件的第一侧上的多个金属凸块；
在所述底部封装件的第一侧上方形成底部填充材料层；
图案化所述底部填充材料层以露出所述金属凸块的上部；
将顶部封装件安装在所述底部封装件上，其中，所述顶部封装件包括多个焊球；以及
应用回流工艺，从而使所述底部封装件和所述顶部封装件形成叠层封装结构，其中，所述焊球和各自的金属凸块形成连结结构。
CN201410074058.0A 2013-03-12 2014-03-03 具有模制开口凸块的叠层封装连结结构 Pending CN104051390A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361777822P 2013-03-12 2013-03-12
US61/777,822 2013-03-12
US14/159,159 US9576888B2 (en) 2013-03-12 2014-01-20 Package on-package joint structure with molding open bumps
US14/159,159 2014-01-20

Publications (1)

Publication Number Publication Date
CN104051390A true CN104051390A (zh) 2014-09-17

Family

ID=51504049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410074058.0A Pending CN104051390A (zh) 2013-03-12 2014-03-03 具有模制开口凸块的叠层封装连结结构

Country Status (1)

Country Link
CN (1) CN104051390A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464804A (zh) * 2016-06-02 2017-12-12 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
CN112368621A (zh) * 2018-04-12 2021-02-12 洛克利光子有限公司 电光封装及制造方法
CN113497021A (zh) * 2020-04-07 2021-10-12 联发科技股份有限公司 半导体封装结构
TWI758150B (zh) * 2020-04-07 2022-03-11 聯發科技股份有限公司 半導體封裝結構
US11532569B2 (en) 2016-07-25 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor package structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464804A (zh) * 2016-06-02 2017-12-12 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
CN107464804B (zh) * 2016-06-02 2020-08-18 爱思开海力士有限公司 包括散热器的半导体封装及其制造方法
TWI713174B (zh) * 2016-06-02 2020-12-11 南韓商愛思開海力士有限公司 包含散熱器的半導體封裝及其製造方法
US11532569B2 (en) 2016-07-25 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor package structure
CN112368621A (zh) * 2018-04-12 2021-02-12 洛克利光子有限公司 电光封装及制造方法
CN113497021A (zh) * 2020-04-07 2021-10-12 联发科技股份有限公司 半导体封装结构
TWI758150B (zh) * 2020-04-07 2022-03-11 聯發科技股份有限公司 半導體封裝結構
US11830851B2 (en) 2020-04-07 2023-11-28 Mediatek Inc. Semiconductor package structure

Similar Documents

Publication Publication Date Title
US9991221B2 (en) Semiconductor integrated circuit device
US9679882B2 (en) Method of multi-chip wafer level packaging
KR101497789B1 (ko) 금속 범프 조인트 구조
KR101625742B1 (ko) 멀티칩 구조물 및 이의 형성 방법
KR101504820B1 (ko) 패키지 구조 및 그 형성 방법
CN103107152B (zh) 用于芯片级封装的凸块
TWI695432B (zh) 封裝及其形成方法
US9117825B2 (en) Substrate pad structure
CN103839894A (zh) 形成叠层封装结构的方法
US20140264840A1 (en) Package-on-Package Structure
CN102931173A (zh) 多芯片晶圆级封装
CN105280599A (zh) 用于半导体器件的接触焊盘
KR101844634B1 (ko) 패키지 온 패키지 구조물 및 방법
CN103594441A (zh) 半导体封装件及其制造方法
CN106098665A (zh) 互连结构、封装的半导体器件和半导体器件的封装方法
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
US11244940B2 (en) Stress reduction apparatus and method
CN103378049B (zh) 用于ic封装的应力减小结构
CN104051390A (zh) 具有模制开口凸块的叠层封装连结结构
US11239103B2 (en) Package-on-package structure
CN104051355B (zh) 层叠封装结构及其形成方法
US9576888B2 (en) Package on-package joint structure with molding open bumps
US9355928B2 (en) Package-on-package structure
US20240088108A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917