TWI713174B - 包含散熱器的半導體封裝及其製造方法 - Google Patents

包含散熱器的半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI713174B
TWI713174B TW106107383A TW106107383A TWI713174B TW I713174 B TWI713174 B TW I713174B TW 106107383 A TW106107383 A TW 106107383A TW 106107383 A TW106107383 A TW 106107383A TW I713174 B TWI713174 B TW I713174B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
interconnect structure
structure layer
heat sink
Prior art date
Application number
TW106107383A
Other languages
English (en)
Other versions
TW201810562A (zh
Inventor
成基俊
金鍾薰
裵漢儁
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201810562A publication Critical patent/TW201810562A/zh
Application granted granted Critical
Publication of TWI713174B publication Critical patent/TWI713174B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

可提供一種製造半導體封裝的方法。該方法可包括以下步驟：將第一半導體裝置和貫穿模球連接體(TMBC)設置在互連結構層的第一表面上；在互連結構層的第一表面上形成模塑層以暴露各個TMBC的一部分；將外連接體附接至TMBC的暴露部分；將第二半導體裝置安裝在互連結構層的與模塑層相對的第二表面上；以及將散熱器附接至互連結構層的第二表面以與第一半導體裝置的一部分交疊。

Description

包含散熱器的半導體封裝及其製造方法
本公開的實施方式總體上涉及半導體封裝，更具體地講，涉及與散熱器和貫穿模球連接體有關的半導體封裝及其製造方法。
相關申請案的交叉參考
本申請要求2016年6月2日提交的韓國專利申請第10-2016-0069107號的優先權，其整體以引用方式併入本文。
在電子行業中，隨著多功能產品的發展，越來越需要包括多個半導體裝置的單個統一封裝。另外，越來越需要具有較大存儲容量的單個統一封裝以及較小電子系統或產品。單個統一封裝可被設計為減小其總尺寸並且具有各種功能。單個統一封裝可被實現為包括具有不同功能的多個半導體晶片。這是為了在少量時間內處理大量資料。已提出了系統封裝(SIP)以提供單個統一封裝。已經致力於將至少一個微處理器和至少一個記憶體晶片集成在單個系統封裝中。
根據實施方式，可提供一種製造半導體封裝的方法。該方法可包括以下步驟：在虛擬晶圓上形成包括介電層和導電跡線圖案的互連結 構層；將載體晶圓附接至互連結構層的與虛擬晶圓相對的第二表面；使虛擬晶圓凹陷以暴露互連結構層的與載體晶圓相對的第一表面；將至少一個第一半導體裝置和貫穿模球連接體安裝在互連結構層的第一表面上；在互連結構層的第一表面上形成模塑層以暴露各個貫穿模球連接體的一部分；將外連接體分別附接至貫穿模球連接體的暴露部分；去除載體晶圓以暴露互連結構層的第二表面；以及將第二半導體裝置和第一散熱器安裝在互連結構層的第二表面上。第一散熱器可被安裝以與第二半導體裝置間隔開並且與第一半導體裝置的一部分垂直地交疊。
根據實施方式，可提供一種製造半導體封裝的方法。該方法可包括以下步驟：將第一半導體裝置安裝在互連結構層的第一表面上；在互連結構層的第一表面上形成模塑層以保護第一半導體裝置；以及將第二半導體裝置和第一散熱器附接至互連結構層的與模塑層相對的第二表面。第一散熱器可被安裝以與第二半導體裝置間隔開並且與第一半導體裝置的一部分垂直地交疊。
根據實施方式，可提供一種半導體封裝。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；貫穿模球連接體(through mold ball connector，TMBC)，其被設置在互連結構層的第一表面上以與第一半導體裝置相鄰；模塑層，其被設置在互連結構層的第一表面上以暴露各個TMBC的一部分；外連接體，其分別附接至TMBC；以及第二半導體裝置和第一散熱器，其被設置在互連結構層的與模塑層相對的第二表面上。第一散熱器可被設置為與第二半導體裝置間隔開並且與第一半導體裝置的一部分垂直地交疊。
根據實施方式，可提供一種半導體封裝。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；模塑層，其被設置在互連結構層的第一表面上以保護第一半導體裝置；第二半導體裝置，其被設置在互連結構層的與模塑層相對的第二表面上；第一散熱器，其被設置在互連結構層的第二表面上以與第二半導體裝置間隔開並且與各個第一半導體裝置的一部分交疊；封裝基板，其被設置在第一半導體裝置和模塑層的與互連結構層相對的表面上；外連接體，其被設置在封裝基板與模塑層之間；以及第二散熱器，其利用熱介面材料層附接至第二半導體裝置和第一散熱器。第二散熱器可延伸以附接至封裝基板。
根據實施方式，可提供一種包括半導體封裝的記憶卡。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；貫穿模球連接體(TMBC)，其被設置在互連結構層的第一表面上以與第一半導體裝置相鄰；模塑層，其被設置在互連結構層的第一表面上以暴露各個TMBC的一部分；外連接體，其分別附接至TMBC；以及第二半導體裝置和第一散熱器，其被設置在互連結構層的與模塑層相對的第二表面上。第一散熱器可被設置為與第二半導體裝置間隔開並且與第一半導體裝置的一部分垂直地交疊。
根據實施方式，可提供一種包括半導體封裝的記憶卡。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；模塑層，其被設置在互連結構層的第一表面上以保護第一半導體裝置；第二半導體裝置，其被設置在互連結構層的與模塑層相對的第二表面上；第一散熱器，其被設置在互連結構層的第二表面上以與第二半導體裝置間隔 開並且與各個第一半導體裝置的一部分交疊；封裝基板，其被設置在第一半導體裝置和模塑層的與互連結構層相對的表面上；外連接體，其被設置在封裝基板與模塑層之間；以及第二散熱器，其利用熱介面材料層附接至第二半導體裝置和第一散熱器。第二散熱器可延伸以附接至封裝基板。
根據實施方式，可提供一種包括半導體封裝的電子系統。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；貫穿模球連接體(TMBC)，其被設置在互連結構層的第一表面上以與第一半導體裝置相鄰；模塑層，其被設置在互連結構層的第一表面上以暴露各個TMBC的一部分；外連接體，其分別附接至TMBC；以及第二半導體裝置和第一散熱器，其被設置在互連結構層的與模塑層相對的第二表面上。第一散熱器可被設置為與第二半導體裝置間隔開並且與第一半導體裝置的一部分垂直地交疊。
根據實施方式，可提供一種包括半導體封裝的電子系統。該半導體封裝可包括：第一半導體裝置，其被設置在互連結構層的第一表面上；模塑層，其被設置在互連結構層的第一表面上以保護第一半導體裝置；第二半導體裝置，其被設置在互連結構層的與模塑層相對的第二表面上；第一散熱器，其被設置在互連結構層的第二表面上以與第二半導體裝置間隔開並且與各個第一半導體裝置的一部分交疊；封裝基板，其被設置在第一半導體裝置和模塑層的與互連結構層相對的表面上；外連接體，其被設置在封裝基板與模塑層之間；以及第二散熱器，其利用熱介面材料層附接至第二半導體裝置和第一散熱器。第二散熱器可延伸以附接至封裝基板。
10‧‧‧半導體封裝
20‧‧‧半導體封裝
30‧‧‧半導體封裝
100‧‧‧互連結構層
101‧‧‧第一表面
102‧‧‧第二表面
110‧‧‧第一外導電跡線圖案
112‧‧‧第一圖案
113‧‧‧第二圖案
114‧‧‧第三圖案
115‧‧‧第四圖案
120‧‧‧第一內導電跡線圖案
120A‧‧‧第一圖案
121V‧‧‧通孔
130‧‧‧第二內導電跡線圖案
131‧‧‧第一圖案
131V‧‧‧通孔
133‧‧‧第二圖案
140‧‧‧第三內導電跡線圖案
141‧‧‧第一圖案
141V‧‧‧通孔
143‧‧‧第二圖案
143V‧‧‧通孔
150‧‧‧第二外導電跡線圖案
151‧‧‧第一圖案
153‧‧‧第二圖案
160‧‧‧信號路徑
161‧‧‧水平互連部分
162‧‧‧第一垂直互連部分
163‧‧‧第二垂直互連部分
167‧‧‧散熱路徑
167A‧‧‧散熱路徑
173‧‧‧區域
174‧‧‧區域
175‧‧‧區域
178‧‧‧區域
191‧‧‧第一介電層
193‧‧‧第二介電層
194‧‧‧第三介電層
195‧‧‧第四介電層
230‧‧‧第二凸塊襯墊
230A‧‧‧襯墊/第二凸塊襯墊
230B‧‧‧襯墊/第二凸塊襯墊
240‧‧‧第三凸塊襯墊
240A‧‧‧襯墊/第三凸塊襯墊
240B‧‧‧襯墊/第三凸塊襯墊
250‧‧‧第一凸塊襯墊
250A‧‧‧襯墊/第一凸塊襯墊
250B‧‧‧襯墊/第一凸塊襯墊
251‧‧‧晶種金屬層
252‧‧‧銅層
253‧‧‧封蓋層
280‧‧‧第一散熱器結合襯墊
280A‧‧‧襯墊/第一散熱器結合襯墊
280B‧‧‧襯墊/第一散熱器結合襯墊
280S‧‧‧第一散熱器結合襯墊
281‧‧‧晶種金屬層
281-1‧‧‧晶種金屬層
282‧‧‧第一銅層
282-1‧‧‧銅層
283‧‧‧中間金屬層
284‧‧‧第二銅層
285‧‧‧焊料層
285-1‧‧‧焊料層
300‧‧‧第一半導體裝置
300A‧‧‧半導體晶片/第一從晶片
300B‧‧‧半導體晶片/第二從晶片
300C‧‧‧半導體晶片/第三從晶片
300D‧‧‧半導體晶片/第四從晶片
300T‧‧‧頂表面
301‧‧‧頂表面
303‧‧‧表面
310‧‧‧半導體晶片/主晶片
311‧‧‧矽穿孔/TSV
312‧‧‧內部互連線
321A-C‧‧‧矽穿孔/TSV
322A-C‧‧‧內部互連線
330‧‧‧連接凸塊
330M‧‧‧側模塑部
410‧‧‧焊球
410B‧‧‧貫穿模球連接體/TMBC
410L‧‧‧下端
410T‧‧‧表面
420‧‧‧外連接體
450‧‧‧模塑層
450A‧‧‧模塑層
451‧‧‧底表面
500‧‧‧第二半導體裝置
630‧‧‧第一晶片連接體
650‧‧‧第二晶片連接體
700‧‧‧封裝基板
710‧‧‧連接體
730‧‧‧硬化劑
800‧‧‧載體晶圓
801‧‧‧臨時黏合層
810‧‧‧第一散熱器
811‧‧‧貫通孔
850‧‧‧第二散熱器
861‧‧‧第二熱介面材料層
863‧‧‧第三熱介面材料層
865‧‧‧第一熱介面材料層
900‧‧‧虛擬晶圓
901‧‧‧第一表面
902‧‧‧第二表面
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
H1‧‧‧高度
H2‧‧‧高度
T1‧‧‧厚度
T2‧‧‧厚度
圖1至圖27示出根據實施方式的半導體封裝的製造方法。
圖28和圖29是示出根據實施方式的半導體封裝的結構的橫截面圖。
圖30是示出根據實施方式的半導體封裝中所包括的半導體裝置的橫截面圖。
圖31是示出根據實施方式的半導體封裝的缺陷的橫截面圖。
圖32是示出根據實施方式的半導體封裝的橫截面圖。
圖33是示出根據實施方式的半導體封裝的橫截面圖。
圖34是示出採用包括根據一些實施方式的至少一個封裝的記憶卡的電子系統的方塊圖。
圖35是示出包括根據一些實施方式的至少一個封裝的電子系統的方塊圖。
本文所使用的術語可對應於考慮其在實施方式中的功能而選擇的詞，術語的含義可根據實施方式所屬領域的普通技術人員而不同地解釋。如果被詳細定義，則術語可根據所述定義來解釋。除非另外定義，否則本文所使用的術語(包括技術術語和科學術語)具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。將理解，儘管本文中可使用術語第一、第二、第三等來描述各種元件，這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件相區分。這些術語僅用於將一個元件區別於另一元件，而非用於僅定義元件本身或者意指特定順序。
根據以下實施方式的半導體封裝可對應於系統封裝(SIP)。各個半導體封裝可被實現為包括多個半導體裝置，其中的至少兩個半導體裝置被設計為具有不同的功能。可通過利用劃片製程將包括電子電路的諸如晶圓的半導體基板分離成多片(具有半導體晶片形狀或半導體晶片形狀)來獲得半導體裝置。另選地，各個半導體裝置可具有包括封裝基板和安裝在封裝基板上的半導體晶片的封裝形式。各個半導體裝置可包括垂直地層疊以具有三維結構的多個半導體晶片，所述多個半導體晶片可通過穿透所述多個半導體晶片的矽穿孔(TSV)來彼此電連接。半導體晶片可對應於包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或者相變隨機存取記憶體(PcRAM)電路的記憶體晶片。半導體晶片或半導體封裝可用在諸如行動電話的通信系統、與生物技術或保健關聯的電子系統或者可穿戴電子系統中。
在一些實施方式中，半導體晶片可對應於具有系統晶片(SoC)形式的邏輯晶片。SoC可以是包括微處理器、微控制器、數位信號處理核心或者介面的特定應用積體電路(ASIC)晶片。SoC可包括中央處理單元(CPU)或圖像處理單元(GPU)。為了使SoC高速操作，SoC必須高速地與存儲資料的記憶體晶片通信。即，可能需要短介面路徑和高信號頻寬以改進SoC的操作速度。例如，如果GPU晶片和高頻寬記憶體(HBM)晶片垂直地層疊在單個SIP中，則可減小GPU晶片與HBM晶片之間的介面路徑以改進GPU晶片的操作速度。
在電子系統中，記憶體晶片與處理器晶片之間的通信中的瓶頸現象可能使電子系統的性能劣化。因此，可採用諸如HBM晶片的高性能記憶體晶片作為電子系統的記憶體晶片。HBM晶片可被配置為包括利用TSV技術垂直地層疊的多個記憶體晶片以獲得其高頻寬。HBM晶片可包括垂直地層疊的多個TSV，其連接至各個記憶體晶片以獨立地控制相應的記憶體晶片。各個記憶體晶片可被配置為包括兩個記憶體通道，可能需要充當輸入/輸出(I/O)引腳的多個TSV(例如，一百二十八個TSV)以用於各個記憶體通道的操作。因此，由四個層疊的記憶體晶片組成的HBM晶片可包括一千零二十四個TSV以獨立地控制八個記憶體通道。在這種情況下，八個記憶體通道中的一個可通過TSV與八個記憶體通道中的另一個獨立地通信。因此，由於各個記憶體通道通過TSV獨立地並且直接地接收或輸出信號，所以HBM晶片的信號頻寬可加寬。
然而，如果TSV的數量增加以改進HBM晶片的頻寬，則包括在HBM晶片中的互連線或襯墊的間距大小可減小。因此，以下實施方式提供具有利用互連結構層將記憶體晶片電連接至ASIC晶片的配置的各種SIP，所述互連結構層利用能夠形成精細圖案的晶圓處理技術來實現。
貫穿說明書，相同的標號表示相同的元件。因此，即使沒有參照附圖提及或描述標號，也可參照另一附圖提及或描述該標號。另外，即使圖中未示出標號，也可參照另一附圖提及或描述它。
圖1至圖27示出根據實施方式的半導體封裝的製造方法以及由其製造的半導體封裝的配置。
圖1示出在虛擬晶圓900上形成互連結構層100的步驟。虛 擬晶圓900可以是具有彼此相對的第一表面901和第二表面902的晶圓。互連結構層100可形成在虛擬晶圓900的第一表面901上。互連結構層100可利用矽處理技術或半導體處理技術來形成。互連結構層100可通過依次或交替地層疊多個介電層和多個導電層來形成。在這種情況下，包括在互連結構層100中的各個導電層可在層疊之後進行構圖。互連結構層100可被形成為具有面向並接觸虛擬晶圓900的第一表面901的第一表面101並且具有與虛擬晶圓900相對的第二表面102。多層互連結構可被設置在互連結構層100中以將設置在互連結構層100的第一表面101上的一些構件彼此電連接。互連結構層100可被形成為包括將導電跡線圖案彼此電絕緣或物理上分離的多個層疊的介電層。
當形成互連結構層100時虛擬晶圓900可用作支撐物或基板。虛擬晶圓900可以是裸矽晶圓。另選地，虛擬晶圓900可為非半導體晶圓。例如，虛擬晶圓900可以是包括絕緣材料或介電材料的晶圓。在一些實施方式中，虛擬晶圓900可以是藍寶石晶圓或絕緣體矽(SOI)晶圓。如果裸矽晶圓用作虛擬晶圓900，則互連結構層100可利用半導體晶圓處理設備和半導體晶圓處理技術來形成。
如稍後參照附圖更充分地描述的，第一半導體裝置和外連接體可被設置在互連結構層100的第一表面101上，第二半導體裝置和散熱器可被設置在互連結構層100的第二表面102上。互連結構層100的第一表面101可具有設置第一半導體裝置的區域173以及設置外連接體的區域174。區域174可被設定為位於區域173之間。互連結構層100的第二表面102可具有設置第二半導體裝置的區域175以及設置第一散熱器的區域178。區域 175可被設定為位於區域178之間。
儘管以下結合晶圓處理技術描述用於形成互連結構層100的製程，本公開不限於此。例如，互連結構層100可通過改變或修改以下實施方式中所使用的製程順序或圖案形狀來形成。在一些實施方式中，互連結構層100可利用用於形成一般再分配線的製程來形成。虛擬晶圓900可提供具有平坦表面輪廓的第一表面901。因此，互連結構層100可被形成為包括具有精細間距的導電跡線圖案。
圖2至圖4是示出互連結構層100的一部分並且示出形成互連結構層100的步驟的放大圖。參照圖2，第一外導電跡線圖案110可形成在虛擬晶圓900的第一表面901上。例如，諸如金屬層的導電層可形成在虛擬晶圓900的第一表面901上，並且導電層可利用光微影製程和蝕刻製程進行圖案化以形成第一外導電跡線圖案110。第一外導電跡線圖案110可由銅(Cu)層或鋁(Al)層形成。
第一外導電跡線圖案110可對應於包括在互連結構層100中的一些互連線。第一外導電跡線圖案110可被形成為具有襯墊形狀。第一外導電跡線圖案110可包括第一圖案112以及具有基本上與第一圖案112相同的形狀的第二圖案113。第一外導電跡線圖案110的第一圖案112和第二圖案113可連接至稍後設置的第一半導體裝置。第一外導電跡線圖案110的第一圖案112和第二圖案113可形成在互連結構層100的第一表面101的區域173上。第一外導電跡線圖案110還可包括第三圖案114以及具有基本上與第三圖案114相同的形狀的第四圖案115。第一外導電跡線圖案110的第三圖案114和第四圖案115可連接至稍後設置的外連接體(例如，焊球)。 第一外導電跡線圖案110的第三圖案114和第四圖案115可形成在互連結構層100的第一表面101的區域174上。
第一外導電跡線圖案110的第三圖案114和第四圖案115可被形成為間距(或寬度)大於第一外導電跡線圖案110的第一圖案112和第二圖案113的間距(或寬度)。即使第三圖案114和第四圖案115的間距不同於第一圖案112和第二圖案113的間距，所有第一外導電跡線圖案110可被構圖以與在一般印刷電路板(PCB)上形成印刷電路圖案的情況相比具有相對更精細的間距，因為虛擬晶圓900的表面平整度優於PCB的表面平整度。
參照圖3，第一介電層191可形成在虛擬晶圓900的第一表面901上以覆蓋第一外導電跡線圖案110並使其彼此絕緣。第一介電層191可被形成為包括各種介電材料中的至少一種。例如，第一介電層191可由層間介電(ILD)層或金屬間介電(IMD)層(由氧化矽層、氮化矽層或者諸如聚醯亞胺層的聚合物層組成)形成。第一介電層191可利用層壓製程、沉積製程或塗覆製程來形成。
第一內導電跡線圖案120可形成在第一介電層191上。第一內導電跡線圖案120可被形成為提供第一外導電跡線圖案110的路線。例如，第一內導電跡線圖案120可被形成為通過基本上穿透第一介電層191的通孔121v電連接至第一外導電跡線圖案110。與第一內導電跡線圖案120之一對應的第一圖案120A可被形成為充當將第一外導電跡線圖案110的第二圖案113電連接至第一外導電跡線圖案110的第三圖案114的水平互連部分161。
參照圖4，第二介電層193可形成在第一介電層191上以覆蓋第一內導電跡線圖案120並且將其彼此絕緣。第二介電層193可被形成為包括各種介電材料中的至少一種。第二內導電跡線圖案130可形成在第二介電層193上。第二內導電跡線圖案130可被分成包括第一圖案131和第二圖案133的兩個組。第二內導電跡線圖案130的第一圖案131可被形成為提供第一內導電跡線圖案120的路線。第二內導電跡線圖案130的第二圖案133可被形成為在互連結構層100中提供散熱路徑167(或傳熱路徑)。第二內導電跡線圖案130的第二圖案133可被形成為與設置第一散熱器的區域178交疊，一些第二圖案133可被形成為與設置第一半導體裝置的區域173交疊。散熱路徑167可被形成為將主要從區域173上的第一半導體裝置(圖16的300)生成的熱傳導至互連結構層100的第二表面102。
第二內導電跡線圖案130的第一圖案131可被形成為通過基本上穿透第二介電層193的通孔131v電連接至第一內導電跡線圖案120。第二內導電跡線圖案130的第二圖案133可被形成為不連接至第一內導電跡線圖案120。
第三介電層194可形成在第二介電層193上以覆蓋第二內導電跡線圖案130並使其彼此絕緣。第三介電層194可被形成為包括各種介電材料中的至少一種。第三內導電跡線圖案140可形成在第三介電層194上。第三內導電跡線圖案140可被分成包括第一圖案141和第二圖案143的兩個組。第二內導電跡線圖案140的第一圖案141可被形成為提供第二內導電跡線圖案130的第一圖案131的路線。第三內導電跡線圖案140的第二圖案143可被形成為在互連結構層100中提供散熱路徑167。第三內導電跡線圖 案140的第二圖案143可被形成為與設置第一散熱器(圖22的810)的區域178交疊，並且一些第二圖案143可被形成為延伸到與第一半導體裝置(圖16的300)交疊的區域173上。
第三內導電跡線圖案140的第一圖案141可被形成為通過基本上穿透第三介電層194的通孔141v電連接至第二內導電跡線圖案130的第一圖案131。第三內導電跡線圖案140的第二圖案143可通過基本上穿透第三介電層194的通孔143v電連接至第二內導電跡線圖案130的第二圖案133以便構成散熱路徑167。
第四介電層195可形成在第三介電層194上以覆蓋第三內導電跡線圖案140並使其彼此絕緣。第四介電層195可被形成為包括各種介電材料中的至少一種。第二外導電跡線圖案150可被形成為穿透第四介電層195。第二外導電跡線圖案150可分別電連接至第三內導電跡線圖案140。第二外導電跡線圖案150可被分成包括第一圖案151和第二圖案153的兩個組。第二外導電跡線圖案150的第一圖案151可被形成為提供第三內導電跡線圖案140的第一圖案141的路線。第二外導電跡線圖案150的第二圖案153可被形成為在互連結構層100中提供散熱路徑167。第二外導電跡線圖案150的第二圖案153可被形成為與設置第一散熱器(圖22的810)的區域178交疊。第二圖案153、第二圖案143和第二圖案133可構成散熱路徑167以將在互連結構層100的第一表面101處生成的熱有效傳導到互連結構層100的第二表面102。
第一內導電跡線圖案120中的一個、第二內導電跡線圖案130的第一圖案131中的一個以及第三內導電跡線圖案140的第一圖案141 中的一個可構成將第一圖案112中的一個電連接至第一圖案151中的一個的第一垂直互連部分162。第一內導電跡線圖案120中的另一個、第二內導電跡線圖案130的第一圖案131中的另一個以及第三內導電跡線圖案140的第一圖案141中的另一個可構成將第四圖案115中的一個電連接至第一圖案151中的另一個的第二垂直互連部分163。
第一至第四介電層191、193、194和195可構成將跡線圖案110、120、130、140和150彼此絕緣的互連結構層100的主體。
圖5示出在互連結構層100的第二表面102上形成第一凸塊襯墊250和第一散熱器結合襯墊280的步驟，圖6是示出圖5所示的互連結構層100的一部分的放大圖。參照圖5和圖6，第一凸塊襯墊250可形成在互連結構層100上。第一凸塊襯墊250可以是稍後安置諸如凸塊的連接體的襯墊。第一凸塊襯墊250可被形成為與第二外導電跡線圖案150的第一圖案151交疊。第一凸塊襯墊250可分別電連接至第一圖案151。第一凸塊襯墊250中的一個襯墊250A可電連接至第一垂直互連部分162，第一凸塊襯墊25O中的另一襯墊250B可電連接至第二垂直互連部分163。第一凸塊襯墊250可利用鍍覆製程來形成。第一凸塊襯墊250可被形成為包括銅(Cu)。
第一凸塊襯墊250可形成在互連結構層100的第二表面102的區域175上，第二半導體裝置(圖24的500)將稍後被安裝在第一凸塊襯墊250上。第一散熱器結合襯墊280可形成在互連結構層100的第二表面102的區域178上，第一散熱器(圖28的810)將稍後被安裝在第一散熱器結合襯墊280上。第一散熱器結合襯墊280可被形成為結合至第二外導電跡線圖案150的第二圖案153。
第一散熱器結合襯墊280可被形成為具有與第一凸塊襯墊250的間距(或寬度)不同的間距(或寬度)。第一散熱器結合襯墊280將稍後結合至不同於半導體裝置的散熱構件或傳熱構件(例如，散熱器)。因此，第一散熱器結合襯墊280可被形成為包括厚度與第一凸塊襯墊250的厚度不同的金屬層。第一散熱器結合襯墊280的厚度T2可大於第一凸塊襯墊250的厚度T1。
圖7是示出圖6所示的第一散熱器結合襯墊280的層疊結構的示例的橫截面圖，圖8是示出圖6所示的第一散熱器結合襯墊280的層疊結構的另一示例的橫截面圖。圖9是示出圖6所示的第一凸塊襯墊250的層疊結構的橫截面圖。
參照圖7，根據一些實施方式，第一散熱器結合襯墊280中的各個襯墊280A可被形成為具有包括依次層疊的晶種金屬層281、第一銅層282、中間金屬層283、第二銅層284和焊料層285的層疊結構。晶種金屬層281可被形成為包括由鈦(Ti)層和銅(Cu)層組成的多層金屬層。當第一銅層282被鍍覆時晶種金屬層281可充當用於生長銅層的基層。鎳(Ni)層可形成在第一銅層282上以提供中間金屬層283。第二銅層284可被鍍覆在與中間金屬層283對應的鎳(Ni)層上。焊料層285可由包含錫(Sn)和銀(Ag)的合金層形成以充當黏合層。由於第一散熱器結合襯墊280A利用鍍覆製程形成以包括諸如第一銅層282和第二銅層284的多個銅層，所以第一散熱器結合襯墊280A的厚度T2可大於第一凸塊襯墊250的厚度T1。焊料層285可用作將第二外導電跡線圖案150的第二圖案153結合至第一散熱器(圖28的810)的黏合層。
參照圖8，根據一些其它實施方式，第一散熱器結合襯墊280中的各個襯墊280B可被形成為具有包括依次層疊的晶種金屬層281-1、銅層282-1和焊料層285-1的層疊結構。銅層282-1可被形成為厚度大於第一銅層282和第二銅層284中的每一個的厚度以增加第一散熱器結合襯墊280B的厚度。在這種情況下，用於形成銅層282-1的鍍覆製程的製程時間可增加。
參照圖9，各個第一凸塊襯墊250可被形成為具有相對小於厚度T2的厚度T1。第一凸塊襯墊250可被形成為具有包括依次層疊的晶種金屬層251、銅層252和封蓋層253的層疊結構。晶種金屬層251可被形成為包括由鈦(Ti)層和銅(Cu)層組成的多層金屬層。封蓋層253可被形成為包括鎳(Ni)層和金(Au)層。
圖10是示出將載體晶圓800附接至互連結構層100的步驟的橫截面圖。載體晶圓800可利用臨時黏合層801結合至互連結構層100以保護第一凸塊襯墊250和第一散熱器結合襯墊280。載體晶圓800可在後續製程中充當用於抓握互連結構層100的支撐物。
圖11是示出暴露互連結構層100的第一表面101的步驟的橫截面圖。例如，可將虛擬晶圓900從互連結構層100去除以暴露互連結構層100的第一表面101。例如，可對虛擬晶圓900進行磨削以減小虛擬晶圓900的厚度，並且可對虛擬晶圓900的剩餘部分進行蝕刻以暴露互連結構層100的第一表面101。結果，可通過對虛擬晶圓900進行磨削和蝕刻來將互連結構層100與虛擬晶圓900分離。
圖12是示出在互連結構層100的第一表面101上形成第二 凸塊襯墊230的步驟的橫截面圖，圖13是圖12所示的互連結構層100的一部分的放大圖。參照圖12和圖13，第二凸塊襯墊230可形成在互連結構層100的第一表面101上。諸如凸塊的連接體可稍後安置在第二凸塊襯墊230上並結合至第二凸塊襯墊230。第二凸塊襯墊230可被形成為分別與第一外導電跡線圖案110的第一圖案112和第二圖案113交疊。第二凸塊襯墊230可分別電連接至第一圖案112和第二圖案113。第二凸塊襯墊230中的一個襯墊230A可電連接至第一垂直互連部分162，第二凸塊襯墊230中的另一襯墊230B可電連接至水平互連部分161。第二凸塊襯墊230可被形成為具有與第一凸塊襯墊250相同的結構。第二凸塊襯墊230可通過鍍覆銅材料來形成。
圖14是示出在互連結構層100的第一表面101上形成第三凸塊襯墊240的步驟的橫截面圖，圖15是圖14所示的互連結構層100的一部分的放大圖。參照圖14和圖15，第三凸塊襯墊240可形成在互連結構層100的第一表面101上。第三凸塊襯墊240可被形成為具有與第二凸塊襯墊230的間距不同的間距。例如，第三凸塊襯墊240可被形成為具有大於第二凸塊襯墊230的間距的間距。第三凸塊襯墊240可由厚度不同於第二凸塊襯墊230的厚度的導電層形成。例如，第三凸塊襯墊240可被形成為包括厚度大於第二凸塊襯墊230的厚度的銅層。
第三凸塊襯墊240可被形成為分別與第一外導電跡線圖案110的第三圖案114和第四圖案115交疊。第三凸塊襯墊240可分別電連接至第三圖案114和第四圖案115。第三凸塊襯墊240中的一個襯墊240A可電連接至水平互連部分161，第三凸塊襯墊240中的另一襯墊240B可電連 接至第二垂直互連部分163。第三凸塊襯墊240可通過鍍覆銅材料來形成。
圖16是示出將第一半導體裝置300設置在互連結構層100的第一表面101上的步驟的橫截面圖。第一半導體裝置300可被設置為通過第一晶片連接體630連接至第二凸塊襯墊230。第一晶片連接體630可以是諸如微凸塊的導電連接構件。第一半導體裝置300中的至少一個可電連接至第三凸塊襯墊240A。例如，第一半導體裝置300中的一個可通過第一晶片連接體630中的一個、第二凸塊襯墊230中的一個(圖15的230B)和水平互連部分(圖15的161)電連接至第三凸塊襯墊240A。水平互連部分(圖15的161)可由第一外導電跡線圖案110的第二圖案113中的一個、第一內導電跡線圖案120的第一圖案(圖15的120A)和第一外導電跡線圖案110的第三圖案114中的一個組成。第一半導體裝置300中的至少一個可電連接至第一凸塊襯墊250中的一個或更多個襯墊。第一半導體裝置300中的至少一個可通過第一晶片連接體630中的一個、第二凸塊襯墊230中的另一個(圖15的230A)和第一垂直互連部分(圖15的162)電連接至第一凸塊襯墊250中的一個或更多個襯墊。第一半導體裝置300可以是記憶體裝置。例如，第一半導體裝置300可以是DRAM裝置。
圖17是示出將貫穿模球連接體(TMBC)410B設置在互連結構層100的第一表面101上的步驟的橫截面圖。例如，TMBC 410B可分別附接至第三凸塊襯墊240。各個TMBC 410B可具有金屬球形，例如銅球形。包含錫(Sn)的焊球具有約攝氏220度的低熔點。因此，基於錫(Sn)的焊球可不適合於TMBC 410B。銅球可具有比基於錫(Sn)的焊球的熔點高的熔點。因此，銅球可適合於TMBC 410B。另外，銅球可具有比基於錫 (Sn)的焊球的電導率高的電導率。因此，銅球可更適合於TMBC 410B。塗覆有焊料層的銅球可分別被挑選並放置在第三凸塊襯墊240上。隨後，銅球可利用回焊製程結合至第三凸塊襯墊240以提供附接至第三凸塊襯墊240的TMBC 410B。塗覆在銅球上的焊料層可包括鎳焊料層或鎳層。鎳焊料層可以是例如鎳-磷(Ni-P)層。在一些其它實施方式中，可在不使用塗覆有焊料層的銅球的情況下在第三凸塊襯墊240的表面上形成焊料層，並且焊料層可回流以將TMBC 410B設置在第三凸塊襯墊240上。
TMBC 410B距互連結構層100的第一表面101的高度H1可大於安裝在第二凸塊襯墊230上的第一半導體裝置300的高度H2。為了設定大於高度H2的高度H1，具有相對長的直徑的銅球可用於形成TMBC 410B，或者第三凸塊襯墊240的厚度可增加。結果，TMBC 410B的下端410L可位於比第一半導體裝置300的表面301低的水平。即，TMBC 410B可從第一半導體裝置300向下突出。
圖18是示出在互連結構層100的第一表面101上形成模塑層450A的步驟的橫截面圖。模塑層450A可利用晶圓模塑製程形成以覆蓋TMBC 410B和第一半導體裝置300。模塑層450A可由諸如環氧樹脂模塑化合物(EMC)材料的模塑構件形成。例如，EMC材料可被加熱至約攝氏180度的模塑溫度以提供液態EMC材料，液態EMC材料可塗覆並模塑在互連結構層100的第一表面101上以覆蓋TMBC 410B和第一半導體裝置300。模塑的EMC材料可通過模塑後固化製程來固化以形成模塑層450A。模塑後固化製程可在低於模塑溫度的約攝氏175度的固化溫度下執行。由於TMBC 410B的銅球的熔點高於模塑溫度和固化溫度，所以即使執行模塑製程和模 塑後固化製程，TMBC 410B也可能沒有轉變。一般基於錫(Sn)的焊球可具有相對低的熔點。因此，如果TMBC 410B由基於錫(Sn)的焊球形成而不使用銅球，則在模塑製程和模塑後固化製程期間TMBC 410B可轉變。因此，TMBC 410B可利用銅球而非基於錫(Sn)的焊球形成，以提供穩定的球連接體。
圖19是示出暴露TMBC 410B的表面410T的步驟的橫截面圖。例如，模塑層450A可凹陷以暴露各個TMBC 410B的一部分，並且TMBC 410B的暴露部分可被去除以提供TMBC 410B的平坦表面410T。模塑層450A可利用磨削製程來凹陷以提供模塑層450。在這種情況下，TMBC 410B的下端410L可在磨削製程期間被去除。結果，TMBC 410B的表面410T可通過去除模塑層450A的一部分來暴露。由於在模塑層450A凹陷的同時TMBC 410B的下端410L被去除，TMBC 410B的暴露表面410T可具有平坦表面輪廓。模塑層450A可凹陷，直至第一半導體裝置300的表面301暴露。由於在模塑層450A凹陷之後第一半導體裝置300的表面301被暴露，所以從第一半導體裝置300生成的熱可有效地輻射到外部空間中。在模塑層450A凹陷以提供模塑層450的同時，第一半導體裝置300可被部分地去除以使得第一半導體裝置300的暴露表面301可與凹陷的模塑層450A的底表面共面。結果，第一半導體裝置300的暴露表面301、凹陷的模塑層450A的底表面451以及TMBC 410B的暴露表面410T可彼此共面。
圖20是示出在TMBC 410B上形成外連接體420的步驟的橫截面圖。外連接體420可分別結合至TMBC 410B的暴露表面410T。各個外連接體420可具有焊球形狀。外連接體420可由包括錫(Sn)、銀(Ag)和 銅(Cu)的基於錫的焊料形成。
圖21是示出使載體晶圓800從互連結構層100脫離的步驟的橫截面圖。可通過降低臨時黏合層(圖20的801)的黏合強度來使載體晶圓800從互連結構層100脫離。例如，可通過將紫外(UV)線照射到臨時黏合層(圖20的801)上或者通過對臨時黏合層(圖20的801)施加熱來使載體晶圓800從互連結構層100脫離。如果載體晶圓800從互連結構層100脫離，則互連結構層100的第二表面102、第一凸塊襯墊250和第一散熱器結合襯墊280可暴露。
圖22是示出將第一散熱器810設置在第一散熱器結合襯墊280上的步驟的橫截面圖，圖23是示出包括圖22所示的第一散熱器810的區域178的一部分的放大圖。第一散熱器810可被設置在互連結構層100的第二表面102上。第一散熱器810可結合至設置在區域178上的第一散熱器結合襯墊280，以使得第一散熱器810連接至第二外導電跡線圖案150的第二圖案(圖6的153)。結果，第一散熱器810可連接至散熱路徑167。
當第一半導體裝置300操作時從第一半導體裝置300生成的熱可聚集在與第一半導體裝置300相鄰的互連結構層100中。與第一半導體裝置300相鄰的互連結構層100可利用具有相對低的熱導率的模塑層450來覆蓋。因此，從第一半導體裝置300傳遞到互連結構層100中的幾乎所有熱可聚集在互連結構層100中而沒有散發。第一散熱器810可附接至第一散熱器結合襯墊280以有效地散發聚集在互連結構層100中的熱。構成散熱路徑(圖6的167)的第二外導電跡線圖案150的第二圖案(圖6的153)、第三內導電跡線圖案140的第二圖案(圖6的143)和第二內導電跡線圖案130 的第二圖案(圖6的133)可由熱導率高於互連結構層100的熱導率的金屬材料形成。因此，聚集在互連結構層100中的熱可通過散熱路徑(圖6的167)被傳導至第一散熱器810。
圖24是示出將第二半導體裝置500設置在第一凸塊襯墊250上的步驟的橫截面圖，圖25至圖27是圖24的方向“D”上所示的半導體封裝10的平面圖。圖26和圖27是示出第一散熱器結合襯墊280的陣列和第一散熱器結合襯墊280S的陣列的平面圖。
參照圖24和圖25，第二半導體裝置500可利用第二晶片連接體650結合至第一凸塊襯墊250。第一散熱器810可在平面圖中具有矩形閉環形狀以環繞第二半導體裝置500。即，第二半導體裝置500可被設置在被第一散熱器810環繞的貫通孔811中。參照圖25，各個第一半導體裝置300的一部分可與第二半導體裝置500的一部分交疊，各個第一半導體裝置300的另一部分可與第一散熱器810的一部分交疊。
參照圖26，將互連結構層100連接至第一散熱器810的第一散熱器結合襯墊280可分別排列在多行以及與多行相交的多列的交點處。另選地，參照圖27，第一散熱器結合襯墊280S可沿著行方向以及沿著列方向按照鋸齒形方式排列。
參照圖24，第二晶片連接體650可以是諸如微凸塊的導電連接構件。第二半導體裝置500可通過第一垂直互連部分(圖15的162)電連接至第一半導體裝置300。例如，第二半導體裝置500可通過一些第二晶片連接體650、第一凸塊襯墊250中的一些(圖15的250A)、將第一外導電跡線圖案110的第一圖案112連接至一些第二外導電跡線圖案150的一些 第一垂直互連部分(圖15的162)以及第二凸塊襯墊230中的一些(圖15的230A)來電連接至第一半導體裝置300中的一個。第二半導體裝置500可通過與第一半導體300斷開的其它第二垂直互連部分來電連接至一些外連接體420。例如，第二半導體裝置500可通過一些第二晶片連接體650、第一凸塊襯墊250中的一些(圖15的250A)、將第一外導電跡線圖案110的第二圖案113連接至一些第二外導電跡線圖案150的一些第二垂直互連部分(圖15的163)以及第二凸塊襯墊230中的一些(圖15的230A)來電連接至一些外連接體420。
在第二半導體裝置500結合至第一凸塊襯墊250之前，互連結構層100和模塑層450可通過劃片製程來分離成多片。第二半導體裝置500可結合至任一片互連結構層100的第一凸塊襯墊250以提供包括附接至互連結構層100的第一表面101和第二表面102的第一半導體裝置300和第二半導體裝置500的半導體封裝10。
圖28和圖29是示出根據實施方式的半導體封裝10的結構的橫截面圖。圖28和圖29所示的半導體封裝10可利用參照圖1至圖27描述的製造製程來實現。圖28示出半導體封裝10以及散熱路徑167A，圖29示出半導體封裝10以及信號路徑160。在圖28中，從第一半導體裝置300生成的熱可通過散熱路徑167A被傳導至互連結構層100的第二表面102，並且可通過第一散熱器810被散發到外部空間。
參照圖29，第二半導體裝置500可被設置在互連結構層100的第二表面102上。由於第二半導體裝置500利用焊接製程通過第二晶片連接體650結合至第一凸塊襯墊250，第二半導體裝置500可被安裝在互連結 構層100的第二表面102上。第一半導體裝置300可被設置在互連結構層100的第一表面101上。第一半導體裝置300可被並排設置在互連結構層100的第一表面101上。由於第一半導體裝置300利用焊接製程通過第一晶片連接體630結合至第二凸塊襯墊230，所以第一半導體裝置300可被安裝在互連結構層100的第一表面101上。
第二半導體裝置500可具有不同於第一半導體裝置300的功能，第一半導體裝置300和第二半導體裝置500可構成單個統一系統封裝(CIP)。第二半導體裝置500或者各個第一半導體裝置300可包括諸如矽基板的半導體基板(未示出)、諸如電晶體的主動裝置(未示出)以及互連層。主動裝置可形成在半導體基板上，並且互連層可形成在主動裝置和半導體基板上。互連層可被形成為包括層間介電(ILD)層或金屬間介電(IMD)層。
第二半導體裝置500可以是(例如但不限於)中央處理單元(CPU)或者圖像處理單元(GPU)。第二半導體裝置500可按照包括保護晶片的模塑構件的晶片形式或者封裝形式來提供。第二半導體裝置500可被設置在互連結構層100的第二表面102上，並且第一半導體裝置300可被設置在互連結構層100的與第二半導體裝置500相對的第一表面101上。第二半導體裝置500可被垂直地層疊在第一半導體裝置300上。第二半導體裝置500可通過介面實體層(interface physical layer，PHY)與第一半導體裝置300進行信號通信。由於第二半導體裝置500被垂直地層疊在第一半導體裝置300上，所以第二半導體裝置500與各個第一半導體裝置300之間的信號路徑的長度可減小，以改進半導體封裝10的操作速度。如果第二半導體裝 置500包括GPU並且第一半導體裝置300是記憶體裝置，則第二半導體裝置500與各個第一半導體裝置300之間的信號路徑的長度可減小，以改進包括GPU的半導體封裝10的圖像資料處理速度。
在半導體封裝10中，TMBC 410B可被設置在互連結構層100的第一表面101上。TMBC 410B和第一半導體裝置300可被設置在互連結構層100的第一表面101上以與第一半導體裝置300相鄰。各個TMBC 410B可包括銅球。在一些實施方式中，各個TMBC 410B可包括垂直地層疊以具有柱形的多個銅球。TMBC 410B可分別結合至第三凸塊襯墊240。因此，TMBC 410B可通過第三凸塊襯墊240電連接至互連結構層100。
在半導體封裝10中，可設置模塑層450以覆蓋互連結構層100的第一表面101並且填充TMBC 410B與第一半導體裝置300之間的空間。外連接體420可分別附接至TMBC 410B 。TMBC 410B可基本上穿透模塑層450以將互連結構層100電連接至外連接體420。TMBC 410B的下表面410T可在模塑層450的底表面暴露並且可具有平坦表面輪廓。由於TMBC 410B的下表面410T平坦，諸如焊球的外連接體420可更容易地附接至TMBC 410B的下表面410T。
互連結構層100可包括信號路徑160(即，互連部分)。互連部分160可包括水平互連部分161，各個水平互連部分161將第二凸塊襯墊230之一電連接至第三凸塊襯墊240之一。互連部分160還可包括第一垂直互連部分162，各個第一垂直互連部分162將第二凸塊襯墊230之一電連接至第一凸塊襯墊250之一。另外，互連部分160還可包括第二垂直互連部分163，各個第二垂直互連部分163將第三凸塊襯墊240之一電連接至第一 凸塊襯墊250之一。水平互連部分161可將第一半導體裝置300電連接至一些外連接體420，第一垂直互連部分162可將第一半導體裝置300電連接至第二半導體裝置500，第二垂直互連部分163可將第二半導體裝置500電連接至一些外連接體420。
圖30是示出包括在圖28的半導體封裝10中的第一半導體裝置300之一的橫截面圖。參照圖30，第一半導體裝置300可包括垂直地層疊的多個半導體晶片310、300A、300B、300C和300D。例如，主晶片310、第一從晶片300A、第二從晶片300B、第三從晶片300C和第四從晶片300D可依次向下層疊。多個晶片310、300A、300B、300C和300D可通過包括TSV 311、321A、321B和321C、內部互連線312、322A、322B和322C以及連接凸塊330的矽穿孔(TSV)結構彼此電連接。第一半導體裝置300還可包括覆蓋從晶片300A、300B、300C和300D的側模塑部330M。第四從晶片300D的頂表面300T可暴露以改進半導體封裝10的散熱效率。第四從晶片300D的頂表面300T可對應於第一半導體裝置300的頂表面301。主晶片310的與從晶片300A、300B、300C和300D相對的表面303也可暴露，並且第一晶片連接體630可附接至主晶片310的表面303。包括多個半導體晶片310、300A、300B、300C和300D的第一半導體裝置300可以是諸如高頻寬記憶體(HBM)裝置的高性能記憶體裝置。
圖28和圖29所示的半導體封裝10的互連結構層100可通過沉積介電層和導電層並且通過對介電層和導電層進行構圖來形成。因此，互連結構層100的厚度可減小。該互連結構層100可利用諸如晶圓處理技術或者矽處理技術的精細構圖技術來形成。因此，互連部分160可被形 成為包括具有精細間距的多個互連線。
圖31是在TMBC 410B由焊球形成的情況下缺陷半導體封裝的一部分的橫截面圖。由於TMBC 410B被設置為基本上穿透模塑層450，可能重要的是，防止在形成模塑層450的同時生成缺陷。
如果TMBC 410B由焊球410形成，則當外連接體(圖21的420)附接至焊球410時，焊球可能脫離模塑層450。外連接體(圖21的420)可利用回焊製程附接至焊球410。在這種情況下，焊球410可能熔融並且模塑層450可能膨脹。因此，由於通過回焊製程而生成的熱以及施加至焊球410的壓力，至少一個焊球410可能不期望地脫離模塑層450。這是因為包含基於錫的焊料的焊球410具有約攝氏220度的相對低的熔點。如果至少一個焊球410被去除，則模塑層450中可能提供空隙410V。
焊球410的損失可導致焊球410的連接故障。然而，根據實施方式，TMBC 410B可由熔點高於錫(Sn)材料的熔點的金屬球形成。因此，可防止在模塑層450中形成空隙410V。在一些實施方式中，TMBC 410B可由熔點是錫(Sn)材料的熔點的至少兩倍的金屬球形成。例如，各個TMBC 410B可被形成為包括銅球。在這種情況下，TMBC 410B還可具有高電導率以減小TMBC 410B的電阻。銅球可塗覆有鎳層或鎳焊料層。
圖32是示出根據實施方式的半導體封裝20的橫截面圖。半導體封裝20可被配置為包括封裝基板700以及安裝在封裝基板700上的半導體封裝10(示出在圖28和圖29中)。封裝基板700可將半導體封裝10電連接至電子產品。封裝基板700可包括諸如焊球的連接體710。封裝基板700可以是印刷電路板(PCB)。
半導體封裝20還可包括利用第一熱介面材料層865附接至第二半導體裝置500的第二散熱器850。第二散熱器850也可利用第二熱介面材料層861附接至第一散熱器810。由於第一散熱器810連接至第二散熱器850，所以半導體封裝10中生成的熱可通過散熱路徑(圖28的167A)和第二散熱器850被散發和輻射。第一散熱器810可包括金屬材料，例如銅箔或銅板。
第二散熱器850可利用硬化劑730附接至封裝基板700。半導體封裝10可被設置在被第二散熱器850、硬化劑730和封裝基板700環繞的空間中。
圖33是示出根據實施方式的半導體封裝30的橫截面圖。本實施方式可類似於參照圖32描述的先前實施方式。因此，為了避免重複說明，以下將主要描述本實施方式與圖32所示的先前實施方式之間的差異。半導體封裝30可包括將第一散熱器810結合至互連結構層100的第三熱介面材料層863。在這種情況下，第一散熱器810可通過第三熱介面材料層863結合至互連結構層100，而無需甚至使用第一散熱器結合襯墊(圖32的280和圖27的280S)。
圖34是示出包括記憶卡7800的電子系統的方塊圖，該記憶卡7800包括根據實施方式的至少一個半導體封裝。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可存儲資料或讀取所存儲的資料。記憶體7810和/或記憶體控制器7820包括根據一些實施方式的至少一個半導體封裝。
記憶體7810可包括本公開的實施方式的技術所應用於的非 揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得回應於來自主機7830的讀/寫請求讀出所存儲的資料或者存儲資料。
圖35是示出包括根據實施方式的至少一個封裝的電子系統8710的方塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可通過提供資料移動的路徑的匯流排8715來彼此聯接。
在實施方式中，控制器8711可包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏輯裝置。控制器8711或記憶體8713可包括根據本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可包括選自小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可存儲要由控制器8711等執行的資料和/或命令。
記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或臺式電腦的資訊處理系統。快閃記憶體可構成固態磁碟(SSD)。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地存儲大量資料。
電子系統8710還可包括介面8714，其被配置為向通信網路發送資料以及從通信網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可包括天線或者有線或無線收發器。
電子系統8710可被實現為移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝 上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一種。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可用在諸如分碼多重存取(code division multiple access，CDMA)、全球行動通信系統(global system for mobile communications，GSM)、北美數位行動電話(north American digital cellular，NADC)、增強分時多重存取(enhanced-time division multiple access，E-TDMA)、寬頻多重分碼存取(wideband code division multiple access，WCDMA)、CDMA2000、長期演進技術(long term evolution，LTE)和無線寬頻網路(wireless broadband Internet，Wibro)的通信系統中。
為了說明性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開和附圖的範圍和精神的情況下，可進行各種修改、添加和替代。
100‧‧‧互連結構層
101‧‧‧第一表面
102‧‧‧第二表面
167A‧‧‧散熱路徑
173‧‧‧區域
174‧‧‧區域
175‧‧‧區域
178‧‧‧區域
230‧‧‧第二凸塊襯墊
240‧‧‧第三凸塊襯墊
240A‧‧‧襯墊/第三凸塊襯墊
240B‧‧‧襯墊/第三凸塊襯墊
250‧‧‧第一凸塊襯墊
280‧‧‧第一散熱器結合襯墊
300‧‧‧第一半導體裝置
301‧‧‧頂表面
410B‧‧‧貫穿模球連接體/TMBC
410T‧‧‧表面
420‧‧‧外連接體
450‧‧‧模塑層
500‧‧‧第二半導體裝置
630‧‧‧第一晶片連接體
650‧‧‧第二晶片連接體
810‧‧‧第一散熱器

Claims (14)

  1. 一種半導體封裝，該半導體封裝包括：第一半導體裝置，該第一半導體裝置被設置在互連結構層的第一表面上；多個貫穿模球連接體(TMBC)，所述貫穿模球連接體被設置在所述互連結構層的所述第一表面上以與所述第一半導體裝置相鄰；模塑層，該模塑層被設置在所述互連結構層的所述第一表面上以暴露各個所述貫穿模球連接體的一部分；多個外連接體，所述外連接體分別附接至所述貫穿模球連接體；以及第二半導體裝置和第一散熱器，所述第二半導體裝置和所述第一散熱器被設置在所述互連結構層的與所述模塑層相對的第二表面上，其中，所述第一散熱器被設置為與所述第二半導體裝置間隔開並且與所述第一半導體裝置的一部分垂直地交疊。
  2. 根據申請專利範圍第1項所述的半導體封裝，其中，所述貫穿模球連接體包括熔點大於所述模塑層的模塑溫度的材料。
  3. 根據申請專利範圍第1項所述的半導體封裝，其中，所述貫穿模球連接體包括熔點大於用於所述模塑層的模塑後固化製程的固化溫度的材料。
  4. 根據申請專利範圍第1項所述的半導體封裝，其中，所述貫穿模球連接體包括銅。
  5. 根據申請專利範圍第1項所述的半導體封裝，其中，所述貫穿模球連接體包括熔點大於錫的熔點的材料。
  6. 根據申請專利範圍第1項所述的半導體封裝，其中，所述貫穿模球連接體包括熔點是錫的熔點的至少兩倍的材料。
  7. 根據申請專利範圍第1項所述的半導體封裝，該半導體封裝還包括：多個結合襯墊，所述結合襯墊被設置在所述互連結構層的所述第二表面上並且結合至所述第一散熱器；以及多個導電跡線圖案，所述導電跡線圖案被設置在所述互連結構層中並且連接至所述結合襯墊以構成散熱路徑。
  8. 根據申請專利範圍第7項所述的半導體封裝，所述半導體封裝還包括被設置在所述互連結構層的所述第二表面上以將所述第二半導體裝置連接至所述互連結構層的多個第一凸塊襯墊，其中，所述結合襯墊的厚度大於所述第一凸塊襯墊的厚度。
  9. 根據申請專利範圍第1項所述的半導體封裝，其中，所述互連結構層包括：介電體；多個第一垂直互連部分，所述第一垂直互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述第二半導體裝置；多個第二垂直互連部分，所述第二垂直互連部分被設置在所述介電體中以將所述第二半導體裝置電連接至所述外連接體中的一些外連接體；以及多個水平互連部分，所述水平互連部分被設置在所述介電體中以將所述第一半導體裝置電連接至所述外連接體中的一些其它外連接體。
  10. 根據申請專利範圍第1項所述的半導體封裝，其中，連接至第二垂 直互連部分的所述外連接體被設置為與所述第二半導體裝置垂直地交疊。
  11. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一散熱器在平面圖中具有閉環形狀以提供設置所述第二半導體裝置的貫通孔。
  12. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一散熱器利用熱介面材料層附接至所述互連結構層的所述第二表面。
  13. 根據申請專利範圍第1項所述的半導體封裝，所述半導體封裝還包括：封裝基板，所述封裝基板附接至所述外連接體；以及第二散熱器，所述第二散熱器利用熱介面材料層附接至所述第二半導體裝置和所述第一散熱器，其中，所述第二散熱器延伸以附接至所述封裝基板。
  14. 一種半導體封裝，該半導體封裝包括：第一半導體裝置，所述第一半導體裝置被設置在互連結構層的第一表面上；模塑層，所述模塑層被設置在所述互連結構層的所述第一表面上以保護所述第一半導體裝置；第二半導體裝置，所述第二半導體裝置被設置在所述互連結構層的與所述模塑層相對的第二表面上；第一散熱器，所述第一散熱器被設置在所述互連結構層的所述第二表面上，以與所述第二半導體裝置間隔開並且與各個所述第一半導體裝置的一部分交疊；封裝基板，所述封裝基板被設置在所述第一半導體裝置和所述模塑層 的與所述互連結構層相對的表面上；外連接體，所述外連接體被設置在所述封裝基板和所述模塑層之間；以及第二散熱器，所述第二散熱器利用熱介面材料層附接至所述第二半導體裝置和所述第一散熱器，其中，所述第二散熱器延伸以附接至所述封裝基板。
TW106107383A 2016-06-02 2017-03-07 包含散熱器的半導體封裝及其製造方法 TWI713174B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160069107A KR102448099B1 (ko) 2016-06-02 2016-06-02 히트 스프레더 구조를 포함하는 반도체 패키지
KR10-2016-0069107 2016-06-02
??10-2016-0069107 2016-06-02

Publications (2)

Publication Number Publication Date
TW201810562A TW201810562A (zh) 2018-03-16
TWI713174B true TWI713174B (zh) 2020-12-11

Family

ID=60483873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107383A TWI713174B (zh) 2016-06-02 2017-03-07 包含散熱器的半導體封裝及其製造方法

Country Status (4)

Country Link
US (1) US9847285B1 (zh)
KR (1) KR102448099B1 (zh)
CN (1) CN107464804B (zh)
TW (1) TWI713174B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833522B (zh) * 2022-12-23 2024-02-21 稜研科技股份有限公司 封裝結構

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729270A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构
TWI660264B (zh) * 2018-01-19 2019-05-21 創意電子股份有限公司 固態儲存裝置
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
KR20200017240A (ko) 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11088086B2 (en) * 2019-04-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102586072B1 (ko) 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11854932B2 (en) * 2019-12-19 2023-12-26 Intel Corporation Package wrap-around heat spreader
KR20220077762A (ko) 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 방열층을 포함한 반도체 패키지
US11908758B2 (en) * 2020-12-29 2024-02-20 Samsung Electronics Co., Ltd. Semiconductor package including dual stiffener

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
TW200926370A (en) * 2007-07-26 2009-06-16 Texas Instruments Inc Bonding wire loop thermal extraction in semiconductor package
US20110031610A1 (en) * 2008-03-28 2011-02-10 Nec Corporation Semiconductor device, semiconductor device manufacturing method, printed circuit board and electronic device
US20120126404A1 (en) * 2004-07-05 2012-05-24 Renesas Electronics Corporation Semiconductor device
US20120168936A1 (en) * 2010-12-31 2012-07-05 Siliconware Precision Industries Co., Ltd. Multi-chip stack package structure and fabrication method thereof
US20120230001A1 (en) * 2011-03-07 2012-09-13 Fujitsu Limited Electronic device, portable electronic terminal, and method of manufacturing electronic device
CN104051390A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 具有模制开口凸块的叠层封装连结结构
US20140340849A1 (en) * 2013-05-16 2014-11-20 Hyun-Ki Kim Semiconductor package having heat spreader and method of forming the same
TW201539590A (zh) * 2014-03-13 2015-10-16 Stats Chippac Ltd 半導體裝置及形成微機電系統封裝的方法
TW201545309A (zh) * 2014-05-22 2015-12-01 Sk Hynix Inc 多晶片封裝和製造其之方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118177A (en) * 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4303563B2 (ja) 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
CN102324407A (zh) * 2011-09-22 2012-01-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR20140022255A (ko) 2012-08-13 2014-02-24 삼성전자주식회사 반도체 패키지
WO2015022563A1 (zh) 2013-08-12 2015-02-19 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
US20120126404A1 (en) * 2004-07-05 2012-05-24 Renesas Electronics Corporation Semiconductor device
TW200926370A (en) * 2007-07-26 2009-06-16 Texas Instruments Inc Bonding wire loop thermal extraction in semiconductor package
US20110031610A1 (en) * 2008-03-28 2011-02-10 Nec Corporation Semiconductor device, semiconductor device manufacturing method, printed circuit board and electronic device
US20120168936A1 (en) * 2010-12-31 2012-07-05 Siliconware Precision Industries Co., Ltd. Multi-chip stack package structure and fabrication method thereof
US20120230001A1 (en) * 2011-03-07 2012-09-13 Fujitsu Limited Electronic device, portable electronic terminal, and method of manufacturing electronic device
CN104051390A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 具有模制开口凸块的叠层封装连结结构
US20140340849A1 (en) * 2013-05-16 2014-11-20 Hyun-Ki Kim Semiconductor package having heat spreader and method of forming the same
TW201539590A (zh) * 2014-03-13 2015-10-16 Stats Chippac Ltd 半導體裝置及形成微機電系統封裝的方法
TW201545309A (zh) * 2014-05-22 2015-12-01 Sk Hynix Inc 多晶片封裝和製造其之方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833522B (zh) * 2022-12-23 2024-02-21 稜研科技股份有限公司 封裝結構

Also Published As

Publication number Publication date
KR20170136934A (ko) 2017-12-12
US9847285B1 (en) 2017-12-19
TW201810562A (zh) 2018-03-16
KR102448099B1 (ko) 2022-09-27
US20170352612A1 (en) 2017-12-07
CN107464804B (zh) 2020-08-18
CN107464804A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
TWI713174B (zh) 包含散熱器的半導體封裝及其製造方法
US11501978B2 (en) Semiconductor device and manufacturing method thereof
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
TWI543272B (zh) 具有基底穿孔（ｔｓｖ）中介層之半導體封裝以及製造該半導體封裝的方法
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US11676902B2 (en) Semiconductor package including interposer
CN103782381B (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
JP5984276B2 (ja) 装置および方法
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
JP4587676B2 (ja) チップ積層構成の３次元半導体装置
TW202029423A (zh) 包括橋接晶粒的半導體封裝
US9674940B2 (en) Electronic device and semiconductor package with thermally conductive via
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US20220262751A1 (en) Chip Package on Package Structure, Packaging Method Thereof, and Electronic Device
KR20170027391A (ko) 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
TWI708293B (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
US20190363049A1 (en) Multiple die package using an embedded bridge connecting dies
US20240079288A1 (en) Semiconductor package structure and fabrication method thereof
CN111799234A (zh) 包括热传导网络结构的半导体封装件
TW201935584A (zh) 半導體封裝