JP5984276B2 - 装置および方法 - Google Patents

装置および方法 Download PDF

Info

Publication number
JP5984276B2
JP5984276B2 JP2015534476A JP2015534476A JP5984276B2 JP 5984276 B2 JP5984276 B2 JP 5984276B2 JP 2015534476 A JP2015534476 A JP 2015534476A JP 2015534476 A JP2015534476 A JP 2015534476A JP 5984276 B2 JP5984276 B2 JP 5984276B2
Authority
JP
Japan
Prior art keywords
die
substrate
base
opening
electrical connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015534476A
Other languages
English (en)
Other versions
JP2015530757A (ja
Inventor
チウ、チア−ピン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015530757A publication Critical patent/JP2015530757A/ja
Application granted granted Critical
Publication of JP5984276B2 publication Critical patent/JP5984276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

（優先出願）この出願は、２０１２年９月２７日に出願された米国出願シリアルＮｏ．１３／６２９，３６８への優先権に関する便益を請求し、本開示においてその全体の参照によって組み込まれる。
複数の実施形態は、半導体デバイスパッケージングに関する。いくつかの実施形態は、スタックダイパッケージに関する。
携帯電話、タブレット、及びコンピュータのような多くの電子製品は、たいてい集積回路（ＩＣ）パッケージに囲まれた半導体ダイを有する。ダイはしばしば、情報を格納するメモリデバイス又は情報を処理するプロセッサのようなデバイスを形成しうる電気回路を有する。ダイにおけるデバイスは、その動作のときに熱を生成しうる。したがって、ヒートシンクのようなサーマルソリューションは、一般的に、ダイを冷却するために、ＩＣパッケージに含まれる。
いくつかの従来のＩＣパッケージは、メモリストレージ容量、処理機能、又は両方を増すために、複数のダイを有しうる。いくつかのＩＣパッケージにおける領域を節約するために、複数のダイは、お互いの上部にスタックされうる。スタックダイはしかし、ＩＣパッケージの全厚を増加させ、それにより、いくつかの電子製品で用いるのに不適切となる。さらに、スタックダイを冷却するべく、いくつかのＩＣパッケージのための適当なサーマルソリューションを提供することは、課題をもたらしうる。
本開示で説明されるいくつかの実施形態による、ベースへ接続されたパッケージを含む電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、図１のパッケージから分離された後の複数のダイを示す。
本開示で説明されるいくつかの実施形態による、図１のパッケージから分離された後の基板を示す。
本開示で説明されるいくつかの実施形態による、図１のパッケージから分離された後のベースを示す。
本開示で説明されるいくつかの実施形態による、放熱デバイスを含む電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、図１の電子機器のバリエーションでありうる電子機器の形態での装置の断面である。
本開示で説明されるいくつかの実施形態による、放熱デバイスを含む図６の電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、図６の電子機器のバリエーションでありうる電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、放熱デバイスを含む図８の電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、開口を有さないベースに接続されたパッケージを含む電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、図１０のパッケージから分離された後のベースを示す。
本開示で説明されるいくつかの実施形態による、ダイに接続された構造部を有するパッケージを含む電子機器の形態での装置の断面を示す。
本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。 本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する方法を示す。
図１は、本開示で説明されるいくつかの実施形態による、ベース１９０に接続されたパッケージ１０１を含む電子機器１００の形態での装置の断面を示す。電子機器１００は、携帯電話、スマートフォン、タブレット、電子リーダー（例えば電子書籍リーダー）、ラップトップ、デスクトップ、パーソナルコンピュータ、サーバ、携帯情報端末（ＰＤＡ）、ウェブ機器、セットトップボックス（ＳＴＢ）、ネットワークルータ、ネットワークスイッチ、ネットワークブリッジ、他のタイプのデバイス又は機器のような電子製品を含みうる又は電子製品に含まれうる。
図１のパッケージ１０１は、ボールグリッドアレイ（ＢＧＡ）タイプパッケージ又は別のタイプのパッケージを含みうる。ベース１９０は、プリント回路基板（ＰＣＢ）のような回路基板を含みうる。パッケージ１０１は、ダイ１１０、ダイ１２０、基板１３０、放熱デバイス１４０、及び熱伝導材料（ＴＩＭ）１４５を含みうる。ダイ１１０は、スタックダイを形成すべく、ダイ１２０上にスタックされうる。ダイ１１０および１２０は、複数の電気接続部１５１によって互いに接続されうる。ダイ１２０は、複数の電気接続部１５２によって基板１３０に接続されうる。基板１３０は、複数の電気接続部１５３によってベース１９０に接続されうる。パッケージ１０１は、ダイ１１０とダイ１２０の間の材料１６１、及びダイ１２０と基板１３０の間の材料１６２を含みうる。
複数の電気接続部１５１、１５２および１５３は、はんだ又は他の複数の導電性材料のような複数の導電性材料を含みうる。例えば、複数の電気接続部１５１および１５２は、Ｓｎ−Ｃｕはんだペースト、Ｓｎ−Ａｇはんだペースト、Ｓｎ−Ａｇ−Ｃｕはんだペースト（例えばＳＡＣ３０５）を含みうる。複数の電気接続部１５３は、Ｓｎ−Ａｇ−Ｃｕはんだペースト（例えばＳＡＣ４０５、ＳＡＣ３０５）を含みうる。材料１６１および１６２は、エポキシ又は他の非導電性材料のような非導電性材料（例えばアンダーフィル材料）を含みうる。放熱デバイス１４０は、金属（例えば銅）又は他の複数の材料を含みうる。ＴＩＭ１４５は、熱伝導材料を含みうる。ＴＩＭ１４５についての例の複数の材料は、ポリマーＴＩＭ、銀充填エポキシ、相変化材料、サーマルグリース、インジウムはんだ、及び他の複数の材料を含む。
基板１３０は、有機基板、セラミック基板、又は別のタイプの基板を含みうる。基板１３０は、パッケージ基板（例えばＢＧＡパッケージ内の基板）を含みうる。基板１３０は、導電経路１５６および１５７のような複数の内部導電経路を含んでよく、（ベース１９０に接続された）コンポーネント１９８および１９９とダイ１１０およびダイ１２０との間のような、複数のコンポーネント間での電気通信を可能にする。
基板１３０は、面（例えば表面）１３１及び面１３１とは反対の面（例えば表面）１３２を含む。基板１３０は、開口（例えばホール）１３３を含みうる。導電経路１５６および１５７は、基板１３０に部分的に形成されうる導電材料（例えば金属）で充填された複数のビアを含みうる。図１に示されるように、基板１３０は、基板１３０の面１３１から面１３２まで延びる導電経路（例えば電気的ビア）を含まなくてよい。基板１３０は、能動的なコンポーネント（例えばトランジスタ）を含まなくてよい。
ダイ１１０および１２０のそれぞれは、半導体（例えばシリコン）ダイを含みうる。ダイ１１０およびダイ１２０のそれぞれは、情報を格納する、情報を処理する又は他の機能のような１又は複数の機能を実行すべく、デバイス（又は複数のデバイス）の一部を形成しうる電気回路（図１には不図示）を含みうる。例えば、ダイ１１０は、情報を格納すべく、メモリデバイス（例えば複数のトランジスタ、複数のメモリセル、及び他の複数のコンポーネントを含む）を含みうる。メモリデバイスは、フラッシュメモリデバイス、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス、スタティックランダムアクセスメモリ（ＳＲＡＭ）又は別のタイプのメモリデバイスを含みうる。他の例において、ダイ１２０は、中央処理ユニット（ＣＰＵ）、グラフィクスプロセッシングユニット（ＧＰＵ）、又は両方を含みうる、（例えば、複数のトランジスタ、演算ロジックユニット、及び他のコンポーネントを含む）プロセッサを含みうる。プロセッサはまた、特定用途向け集積回路（ＡＳＩＣ）を含みうる。
ダイ１１０及びダイ１２０は、複数のデバイスの他の組み合わせを含みうる。
例えば、ダイ１１０は、プロセッサを含み、ダイ１２０は、メモリデバイスを含みうる。他の例において、ダイ１１０および１２０の両方は、全てのプロセッサ又は全てのメモリデバイスのいずれを含みうる。
図１に示されるように、ダイ１１０は、面（例えば表面）１１１及び面１１１とは反対の面（例えば表面）１１２を含む。面１１１は、複数の電気接続部（例えば複数の電気接続部１５１）が配置される、ダイ１１０のアクティブ面でありうる。面１１２は、電気接続部が配置されないダイ１１０の裏面でありうる。ダイ１２０は、面（例えば表面）１２１及び面１２１とは反対の面（例えば表面）１２２を含む。面１２１は、複数の電気接続部（例えば１５１）が配置される、ダイ１２０のアクティブ面でありうる。面１２２は、電気接続部が配置されないダイ１２０の裏面でありうる。
ダイ１１０および１２０は、ダイ１１０の面１１１（例えばアクティブ面）とダイ１２０の面１２１（例えばアクティブ面）とが互いに直接向き合うように、向かい合った形態で互いに直接に接続されうる（例えば直接に結合されうる）。複数の電気接続部１５１が、ダイ１１０の面１１１とダイ１２０の面１２１との間に直接配置され、面１１１および１２１に直接に接触されうるように、複数の電気接続部１５１は、ダイ１１０に直接に接続され、かつダイ１２０に直接に接続されうる。複数の電気接続部１５２が、ダイ１２０の面１２１と基板１３０の面１３１との間に直接配置され、面１２１および１３１に直接に接触しうるように、複数の電気接続部１５２は、ダイ１２０に直接に接続され、かつ基板１３０に直接に接続されうる。（ダイ１２０をダイ１１０に接続する）複数の電気接続部１５１と（ダイ１２０を基板１３０に接続する）複数の電気接続部１５２とは、ダイ１２０の同一面（例えば面１２１）上に配置されうる。（基板１３０をダイ１２０に接続する）複数の電気接続部１５２と（基板１３０をベース１９０に接続する）複数の電気接続部１５３とは、基板１３０の同一面（例えば面１３１）上に配置されうる。
図１に示されるように、ダイ１１０の少なくとも一部が開口１３３の少なくとも一部を塞ぐように、ダイ１１０の少なくとも一部は、開口１３３の内部に配置されうる（例えば部分的に又は完全に埋め込まれる）。ダイ（例えばダイ１１０）の少なくとも一部は、ダイの一部分のみ（例えばダイ１１０の一部分のみ）又は全体のダイ（例えば全体のダイ１１０）のいずれかを参照する。
ダイ１２０は、開口１３３の内部に配置された部分を含まなくてもよい（例えば全体のダイ１２０が開口の外側１３３にある）。故に、ダイ１２０の一部分は開口１３３のいずれの部分も塞がなくてよい。
放熱デバイス１４０は、ダイ１１０又はダイ１１０とダイ１２０の両方から放熱するような、パッケージ１０１から放熱するように配置されうる。放熱デバイス１４０は、ヒートスプレッダ（例えば統合ヒートスプレッダ）又は別のタイプのサーマルソリューションを含みうる。放熱デバイス１４０は、ＴＩＭ１４５によって、ダイ１１０の面１１２（例えば裏面）に直接に接続されうる。ＴＩＭ１４５は、さらにダイ１１０からの放熱を改善する（例えば高める）べく、（例えばダイ１１０から放熱デバイス１４０への）熱伝導を高めうる。
放熱デバイス１４０はまた、パッケージ１０１の構造を改善する（例えば基板１３０の構造を改善する）補強材として機能するように配置されうる。例えば、図１に示されるように、放熱デバイス１４０は、基板１３０の面１３２に接続（例えば直接に接続）されうる。基板１３０が薄いコア基板、コアレス基板、又は他の比較的薄い基板を含むときのような、いくつかの状況において、（図１において配置されるような）放熱デバイス１４０は、基板１３０に生じうる反りを防ぎうる（又は低減しうる）。
ベース１９０は、面（例えば表面）１９１及び面１９１とは反対の面（例えば表面）１９２を含む。ベース１９０は、複数のキャパシタ、レジスタ、トランジスタ、集積回路チップ、又はそれに接続された又はその上に形成された他の複数の電気コンポーネントのような、複数のコンポーネント（例えばコンポーネント１９８および１９９）を含みうる。図１は、コンポーネント１９８および１９９が、ベース１９０の一方のみの面（例えば面１９１）上に配置される一例を示す。コンポーネント１９８および１９９はしかし、ベース１９０の両方の面（例えば面１９１および１９２）上に配置されうる。ベース１９０は、開口（例えばホール）１９３を含みうる。
ダイ１１０及びダイ１２０は、複数の電気接続部１５１を通じて互いに通信（例えば電気的に通信）しうる。複数の電気接続部１５１は、ダイ１１０とダイ１２０の間で送信される情報を伝達（例えば複数の電気信号の形態で）しうる。情報は、データ情報、制御情報、電力及び接地、又は他の情報を含みうる。ダイ１１０は、面１１１及び１１２の間に導電性経路（例えばスルーシリコンビア（ＴＳＶ））を含まなくてよい。したがって、ダイ１１０から及びダイ１１０へ（例えばダイ１１０とダイ１２０の間で）の電気通信は、ダイ１１０の面１１１上のみで複数の電気接続部（例えば複数の電気接続部１５１）を通じて伝達されうる。
ダイ１２０と基板１３０は、複数の電気接続部１５２を通じて互いに通信（例えば電気通信）しうる。複数の電気接続部１５２は、ダイ１２０と基板１３０の間で送信される情報を伝達（例えば電気信号の形態で）しうる。ダイ１２０は、面１２１および１２２の間に導電性経路（例えばＴＳＶ）を含まなくてよい。したがって、ダイ１２０から及びダイ１２０への（例えば、ダイ１２０とダイ１１０の間及びダイ１２０と基板１３０の間の）電気通信は、ダイ１２０の面１２１上のみの複数の電気接続部（例えば電気接続部１５１および１５２）を通じて伝達されうる。
ダイ１１０とダイ１２０は、電気接続部１５１、１５２および１５３を通じて他の複数のコンポーネント（例えばベース１９０に接続されたコンポーネント１９８および１９９）と通信（例えば電気通信）しうる。例えば、ダイ１１０とダイ１２０は、複数の電気接続部１５１、導電経路１５４、複数の電気接続部１５２、導電経路１５６、複数の電気接続部１５３、及び導電経路１５８を含みうる１又は複数の経路（例えば信号経路）を通じてコンポーネント１９８と通信しうる。他の例において、ダイ１１０とダイ１２０は、複数の電気接続部１５１、導電経路１５５、複数の電気接続部１５２、導電経路１５７、複数の電気接続部１５３、及び導電経路１５９を含みうる１又は複数の経路（例えば信号経路）を通じてベース１９０上のコンポーネント１９９と通信しうる。
図２は、図１のパッケージ１０１から分離された後のダイ１１０および１２０を示す。図２の複数のライン１―１は、図１のダイ１１０および１２０の断面の複数の位置を示す。図２に示されるように、ダイ１１０は、ダイ１２０のサイズ（例えば面１２１上の全面領域）より小さいサイズ（例えば面１１１上の全面領域）を有しうる。ダイ１１０は、長さ１１４を含む。ダイ１２０は、ダイ１１０の長さ１１４より大きい長さ１２４を含みうる。複数の電気接続部１５１の一部分は、ダイ１１０の面１１１上にあり、複数の電気接続部１５１の別の一部分は、ダイ１２０の面１２１上にありうる。複数の電気接続部１５２の一部分はまた、ダイ１２０の面１２１上にありうる。
図３は、図１のパッケージ１０１から分離された後の基板１３０を示す。図３のライン１―１は、図１の基板１３０の断面の位置を示す。基板１３０の開口１３３は、ダイ１１０の長さ１１４（図２）より大きい長さ１３４を含みうる。図３に示されるように、開口１３３は、基板１３０の一部分にあるホールの一部でありうる。複数の電気接続部１５２の一部分と複数の電気接続部１５３の一部分とは、基板１３０の面１３１上に配置されうる。
図４は、図１のパッケージ１０１から分離された後のベース１９０を示す。図４のライン１―１は、図１のベース１９０の断面の位置を示す。ベース１９０の開口１９３は、ダイ１２０の長さ１２４（図２）より大きい長さ１９４を含みうる。図４に示されるように、開口１９３は、ベース１９０の一部分にあるホールの一部でありうる。複数の電気接続部１５３の一部分は、ベース１９０の面１９１上に配置されうる。
図１及び図３に示されるように、基板１３０に開口（例えば開口１３３）を含むことで、パッケージ１０１のダイ１１０、ダイ１２０、又は両方の構造の選択に、より多くのオプションを可能にさせうる。例えば、基板１３０の開口１３３により、ダイ１１０、ダイ１２０、又は両方は、薄いダイ（例えば厚さ５０ナノメートル（ｎｍ）又はそれより薄い）又は厚いダイ（例えば、厚さ５０ｎｍより厚い）のいずれであるかを選択されうる。ダイ（例えばダイ１１０）の少なくとも一部が基板１３０の開口１３３の内部にありうるため、パッケージ１０１は、パッケージ１０１の形状（例えば全厚）に影響を与えることなく、厚いダイがその中に含まれることを可能にさせうる。これは、パッケージ１０１の形状を改善（例えば小さく）し、また、電子機器１００の全厚を改善（例えば低減）しうる。（薄いダイの代わりに）厚いダイがパッケージ１０１に含まれる場合、厚いダイに関連するコストが概して薄いダイに関連するコストより少ないため、コストはまた、改善（例えば低減）されうる。
ベース１９０（図１及び図４）に開口（例えば開口１９３）を含むことによって、さらに、電気装置１００の形状（例えば全厚）を改善しうる。例えば、ダイ（例えばダイ１２０）の少なくとも一部がベース１９０の開口１９３の内部にありうるため、ベース１９０の開口１９３によって、パッケージ１０１のダイ（例えばダイ１２０）はまた、電気装置１００の形状に影響を与えることなく、厚いダイでありうる。
ベース１９０に開口（例えば開口１９３）を含むことで、また、図５を参照してより詳細に説明されるように、（放熱デバイス１４０に加えて）パッケージ１０１のための追加のタイプのサーマルソリューションの選択に、より多くのオプションを可能にさせうる。
図５は、本開示で説明されるいくつかの実施形態による、放熱デバイス５４０を含む電子機器５００の形態での装置の断面を示す。電子機器５００は、電子機器１００（図１）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図１と図５の間での複数の類似の又は同一の要素の説明は、図５の説明では繰り返されない。電子機器１００（図１）と電子機器５００（図５）の間の複数の違いは、電子機器５００に放熱デバイス５４０とＴＩＭ５４５を含むことである。
放熱デバイス５４０は、ダイ１２０又はダイ１１０とダイ１２０の両方からの放熱のような、パッケージ１０１から放熱するように配置されうる。放熱デバイス５４０は、ヒートスプレッダ（例えば統合ヒートスプレッダ）又は別のタイプのサーマルソリューションを含みうる。図５に示されるように、放熱デバイス５４０は、熱伝導材料（ＴＩＭ）５４５によってダイ１２０の面１２２に直接に接続されうる。ＴＩＭ５４５は、さらにダイ１２０からの放熱を改善する（例えば高める）べく、（例えばダイ１２０から放熱デバイス５４０への）熱伝導を高めうる。
（例えばパッケージ１０１の上部にある）放熱デバイス１４０に加えて、（パッケージ１０１の下部にある）放熱デバイス５４０は、さらに、パッケージ１０１のためのサーマルソリューションを改善しうる。例えば、いくつかの状況において、放熱デバイス５４０がパッケージ１０１に含まれない場合、複数のホットスポットは、ダイ１２０に（例えばダイ１２０の面１２２近くの下部に）生じうる。図５に示されるように、放熱デバイス５４０をダイ１２０に接続することで、そのような複数のホットスポットを排除又は低減しうる。これは、さらにパッケージ１０１のサーマルソリューションを改善しうる。
図６は、本開示で説明されるいくつかの実施形態による、図１の電子機器１００のバリエーションでありうる、電子機器６００の形態での装置の断面を示す。電子機器６００は、電子機器１００（図１）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図１と図６の間で類似の又は同一の複数の要素の説明は、図６の説明においては繰り返されない。電子機器１００（図１）と電子機器６００（図６）との間の複数の違いは、ダイ１２０の配置及びベース１９０の開口１９３を含む。図６に示されるように、ダイ１２０は、基板１３０の開口１９３の内部に配置された部分を含まない（例えば全体のダイ１２０が開口１９３の外側にある）。したがって、ダイ１２０の一部分は、基板１３０の開口１９３のいずれの部分も塞がなくてよい。
図７は、本開示で説明されるいくつかの実施形態による、放熱デバイス７４０を含む電子機器７００の形態での装置の断面を示す。電子機器７００は、電子機器６００（図６）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図６と図７の間で類似の又は同一の複数の要素の説明は、図７の説明において繰り返されない。電子機器６００（図６）と電子機器７００（図７）の間の複数の違いは、電子機器７００における放熱デバイス７４０とＴＩＭ７４５の追加を含む。放熱デバイス７４０は、ダイ１２０又はダイ１１０とダイ１２０の両方からの放熱のような、パッケージ１０１から放熱させるように配置されうる。
図８は、本開示において説明されるいくつかの実施形態による、図６の電気装置６００のバリエーションでありうる、電子機器８００の形態での装置の断面を示す。電子機器８００は、電子機器６００（図６）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図６と図８の間で類似の又は同一の複数の要素の説明は、図８の説明において繰り返されない。電子機器６００（図６）と電子機器８００（図８）の間の複数の違いは、ベース８９０の開口８９３の長さ８９４とダイ１２０の長さ１２４（図２）との間の複数の違いを含む。開口８９３の長さ８９４は、ダイ１２０の長さ１２４より小さくてよい。したがって、図５に示されるように、ベース８９０の開口８９３は、ダイ１２０の面１２２の一部分のみに直接面してよい（例えば、開口８９３は、ダイ１２０の全面１２２には面しない）。図１において、開口１９３は、ダイ１２０の全面１２２に直接面してよい。
図９は、本開示において説明されるいくつかの実施形態による、放熱デバイス９４０を含む電子機器９００の形態での装置の断面を示す。電子機器９００は、電子機器８００（図８）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図８と図９の間で類似の又は同一の複数の要素の説明は、図９の説明において繰り返されない。電子機器８００（図８）と電子機器９００（図９）の間の複数の違いは、電子機器９００における放熱デバイス９４０とＴＩＭ９４５の追加を含む。放熱デバイス９４０は、ダイ１２０又はダイ１１０とダイ１２０の両方からの放熱のような、パッケージ１０１から放熱するように配置されうる。
図１０は、本開示で説明されるいくつかの実施形態による、開口を有さないベース１０９０に接続されたパッケージ１０１を含む電子機器１０００の形態での装置の断面を示す。
電子機器１０００は、電子機器１００（図１）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図１と図１０の間で複数の類似の又は同一の要素の説明は、図１０の説明において繰り返されない。電子機器１００（図１）と電子機器１０００（図１０）の間の複数の違いは、ベース１９０（図１）とベース１０９０（図１０）の複数の違いを含む。図１０に示されるように、ベース１０９０は、ダイ１２０に面する開口を含まなくてよい。ベース１０９０に複数の開口を有さない場合、ダイ１２０は、薄いダイを含みうる。
図１１は、パッケージ１０１（図１０）から分離された後の図１０のベース１０９０を示す。図１１のライン１０―１０は、図１０のベース１０９０の断面の位置を示す。図１１に示されるように、ベース１０９０は、ダイ１２０（図１０）に面する一部分１１９６に開口を含まなくてよい。
図１から図１１に対しての上記説明において、電子機器１００、５００、６００、７００、８００、９００および１０００のそれぞれは、下部のダイ（例えばダイ１２０）に接続された上部のダイ（例えばダイ１１０）を含みうる。
しかし、いくつかの配置において、下部のダイ（例えばダイ１２０）は、ダイとは異なる構造（例えばダイを含まない構造）によって置き換えられうる。例えば、いくつかの配置において、インタポーザはダイ１２０と置き換わりうる。
図１２は、本開示で説明されるいくつかの実施形態による、ダイ１１０に接続された構造部１２２０を有するパッケージ１０１を含む電子機器１２００の形態での装置の断面を示す。
電子機器１２００は、電子機器１００（図１）のものと類似又は同一の複数の要素を含みうる。したがって、簡潔にするために、図１と図１２の間での複数の類似の又は同一の要素の説明は、図１２の説明では繰り返されない。
図１２に示されるように、構造部１２２０は、面１２２１及び面１２２１とは反対の面１２２２を含む。構造部１２２０は、インタポーザ又は、ダイ１１０と他の複数のコンポーネント（例えばコンポーネント１９８及び１９９）の間での通信を提供すべく、複数の導電経路を有する別のタイプの構造部を含みうる。構造部１２２０は、複数のキャパシタ、インダクタ、レジスタ、及び他の受動的なコンポーネントのような複数のコンポーネント１２２５（例えば複数の受動的なコンポーネント）を含みうる。構造部１２２０は、トランジスタのような能動的なコンポーネントを含まなくてよい。図１２は、一例として、構造部１２２０の面１２２２上に配置される複数のコンポーネント１２２５を示す。しかし、複数のコンポーネント１２２５のいくつかまたは全ては、構造部１２２０の内部に配置されうる。代替例の配置において、構造部１２２０は、図１から図１１を参照した上述のダイ１２０のような、ダイによって置き換えられてよい（又は代替的に、ダイを含んでよい）。
図１３から図１９は、本開示で説明されるいくつかの実施形態による、複数の電子機器を形成する複数の方法を示す。図１３から図１９を参照して後述の複数の方法によって形成される複数の電子機器は、図１から図１２を参照して上述した複数の電子機器（例えば１００，５００，６００，７００，８００，９００，１０００，及び１２００）を含みうる。
図１３に示されるように、方法１３０５は、ダイ１３２０へダイ１３１０を取り付けることを含みうる。ダイ１３１０及びダイ１３２０は、図１から図１１の、ダイ１１０及びダイ１２０にそれぞれ対応する。代替的に、図１３のダイ１３２０は、図１２の構造部１２２０のような構造部によって置き換えられうる。図１３において、ダイ１３１０は、面１３１１（例えばアクティブ面）及び面１３１１とは反対の面１３１２（例えば裏面）を含む。面１３１１および１３１２は、ダイ１３１０のアクティブ面及び裏面をそれぞれ含みうる。ダイ１３２０は、面（例えば表面）１３２１及び面１３２１とは反対の面（例えば表面）１３２２を含む。面１３２１および１３２２は、ダイ１３２０のアクティブ面及び裏面をそれぞれ含みうる。ダイ１３１０の面１３１１は、その上に形成された複数の電気接続部（例えば、複数のはんだボール、はんだバンプ、又は別のタイプの導電性の接続部）１３５１を含みうる。図１３には不図示だが、ダイ１３２０の面１３２１は、その上に形成され、ダイ１３１０の複数の電気接続部１３５１に結合される複数の電気接続部（例えば複数の導電性パッド）を含みうる。ダイ１３１０の複数の電気接続部１３５１が、ダイ１３２０の対応する複数の電気接続部に結合され、制御崩壊チップ接続（Ｃ４）を形成しうるように、ダイ１３１０及びダイ１３２０は、（例えばフリップチップ技術によって）互いに取り付けられうる。
図１３において、方法１３０５でダイ１３１０をダイ１３２０に取り付けることは、ダイ１３１０の面１３１１がダイ１３２０の面１３２１に直接面するように、ダイ１３１０および１３２０を向き合った位置で配置することを含みうる。ダイ１３１０をダイ１３２０に取り付けることは、また、ダイ１３２０の面１３２１上の複数の対応する電気接続部に直接接触させて、ダイ１３１０の複数の電気接続部１３５１を配置する（例えば位置合わせする）ことを含みうる。その後、リフロー処理（例えばリフローハンダ付け処理）が実行され、ダイ１３２０の複数の対応する電気接続部にダイ１３１０の複数の電気接続部１３５１を結合しうる。
図１４は、お互いに対して取り付けられた（例えば結合された）後のダイ１３１０および１３２０を含む組み合わせ（例えばスタックダイ）を示す。
ダイ１３１０とダイ１３２０の間の複数の電気接続部１３５１は、複数の電気接続部１５１（例えば図１）に対応しうる。図１４に示されるように、材料（例えばアンダーフィル材料）１４６１は、ダイ１３１０とダイ１３２０の間でかつ複数の電気接続部１３５１の周りに形成されうる。
図１５は、本開示で説明されるいくつかの実施形態による、ダイ１３１０とダイ１３２０の組み合わせをアセンブリ１５０２に取り付ける方法１５０５を示す。図１４のダイ１３１０とダイ１３２０の組み合わせは、アセンブリ１５０２に取り付ける前に（図１５に示されるように）反転されうる。
アセンブリ１５０２は、放熱デバイス１５４０とＴＩＭ１５４５に接続された基板１５３０のような複数のコンポーネントを含みうる。これらのコンポーネントは、アセンブリ１５０２がダイ１３１０とダイ１３２０の組み合わせに取り付けられる前に予め取り付けられうる。アセンブリ１５０２の基板１５３０は、面（例えば表面）１５３１及び面１５３１とは反対の面（例えば表面）１５３２を含む。面１５３１は、その上に形成される複数の電気接続部（例えば複数のはんだボール、はんだバンプ、又は別のタイプの導電性の接続部）１５５２を含みうる。基板１５３０は、開口１５３３を含みうる。基板１５３０は、基板１３０（例えば図１）に対応しうる。したがって、基板１５３０の開口１５３３は、基板１３０の開口１３３に対応しうる。
図１５において、方法１５０５でダイ１３１０とダイ１３２０の組み合わせをアセンブリ１５０２に取り付けることは、ダイ１３１０とダイ１３２０の組み合わせがアセンブリ１５０２に取り付けられた後に、ダイ１３１０の少なくとも一部が開口１５３３の少なくとも一部を塞ぐべく基板１５３０の開口１５３３の内部に配置されうるように、基板１５３０の開口１５３３の直接上にダイ１３１０を配置する（例えば位置合わせする）ことを含みうる。
ダイ１３１０とダイ１３２０の組み合わせをアセンブリ１５０２に取り付けることは、また、ダイ１３２０の面１３２１上の複数の対応する電気接続部（不図示）と直接接触させた状態で、基板１５３０の複数の電気接続部１５５２を配置する（例えば位置合わせする）ことを含みうる。その後、リフロー処理（例えばリフローハンダ付け処理）が実行され、ダイ１３２０の面１３２１の対応する電気接続部に基板１５３０の複数の電気接続部１３５２を結合し、ダイ１３２０と基板１５３０の間で接続（例えば制御崩壊チップ接続）を形成しうる。
図１６は、ダイ１３１０および１３２０の組み合わせがアセンブリ１５０２（図１５）に取り付けられた（例えば結合された）後のパッケージ１６０１を示す。図１６に示されるように、材料（例えばアンダーフィル材料）１６６２は、ダイ１３２０と基板１５３０の間でかつ複数の電気接続部１５５２の周りに形成されうる。
パッケージ１６０１は、図１から図１２を参照して上述されたパッケージ１０１（例えば図１）に対応しうる。図１６において、基板１５３０とダイ１３２０の間の複数の電気接続部１５５２は、複数の電気接続部１５２（例えば図１）に対応しうる。図１６に示されるように、パッケージ１６０１は、基板１５３０の面１５３１上に形成された複数の電気接続部１６５３を含みうる。複数の電気接続部１６５３は、ダイ１３１０および１３２０の組み合わせがアセンブリ１５０２（図１５）に取り付けられた後に形成されうる。複数の電気接続部１６５３は、複数のはんだボール又は別のタイプの導電性の接続部を含みうる。
複数の電気接続部１６５３は、パッケージ１６０１が、複数の他のコンポーネントに（例えば電子機器の回路基板（例えばＰＣＢ）に）電気的に結合されることを可能にしうる。
図１７は、本開示で説明されるいくつかの実施形態による、図１６のパッケージ１６０１をベース１７９０に取り付ける方法１７０５を示す。図１６のパッケージ１６０１は、（例えば表面実装技術によって）ベース１７９０に取り付ける前に（図１７に示されるように）反転されうる。図１７に示されるように、ベース１７９０は、面（例えば表面）１７９１及び面１７９１とは反対の面（例えば表面）１７９２を含む。ベース１７９０は、開口１７９３を含みうる。ベース１７９０は、ベース１９０（例えば図１及び図４）に対応しうる。したがって、ベース１７９０の開口１７９３は、ベース１９０の開口１９３に類似又は同一でありうる。
図１７において、方法１７０５でベース１７９０にパッケージ１６０１を取り付けることは、パッケージ１６０１がベース１７９０に取り付けられた後に、ダイ１３２０の少なくとも一部が、開口１７９３の少なくとも一部を塞ぐべくベース１７９０の開口１７９３の内部に配置されうるように、ダイ１３２０をベース１７９０の開口１７９３の直接上に配置する（例えば位置合わせする）ことを含みうる。
方法１７０５でベース１７９０にパッケージ１６０１を取り付けることは、また、ベース１７９０の面１７９１上の複数の対応する電気接続部（不図示）と直接接触させた状態で、基板１５３０の複数の電気接続部１６５３を配置する（例えば位置合わせする）ことを含みうる。その後、リフロー処理（例えばリフローハンダ付け処理）が実行され、基板１５３０の複数の電気接続部１６５３をベース１７９０の面１７９１上の複数の対応する電気接続部に結合しうる。
図１８は、ベース１７９０に取り付けられた（例えば結合された）後のパッケージ１６０１を示す。基板１５３０とベース１７９０の間の複数の電気接続部１６５３は、複数の電気接続部１５３（例えば図１）に対応しうる。
図１７と図１８の方法１７０５に対しての上記説明は、ダイ１３２０の少なくとも一部がベース１７９０（図１８）の開口１７９３の内部に配置されうるように、方法１７０５がパッケージ１６０１をベース１７９０に取り付ける一例を示す。代替例の方法において、ダイ１３２０の一部分が開口１７９３のいずれの部分も塞がない（例えばダイ１３２０の全体が開口１７９３の外側にある）ように、パッケージ１６０１がベース１７９０に取り付けられうる。そのような代替例の方法におけるダイ１３２０とベース１７９０（図１７）の配置は、図６に示されたダイ１２０とベース１９０の配置に類似又は同一でありうる。別の代替例の方法において、ダイ１３２０とベース１７９０（図１７）の配置が図８に示されるダイ１２０とベース８９０の配置に類似又は同一でありうるように、ベース１７９０の開口１７９３（図１７）は、寸法（例えば図８の長さ８９４と同様の長さ）を有しうる。
図１７と図１８の方法１７０５に対しての上記説明は、方法１７０５が開口（例えば開口１７９３）を有するベース（例えばベース１７９０）を使用しうる一例を示す。代替例の方法において、開口のないベースが使用されうる。そのような代替例の方法において、ダイ１３２０と（開口のない）ベースの配置は、図１０のダイ１２０とベース１０９０の配置に類似又は同一でありうる。
図１９は、本開示で説明されるいくつかの実施形態による、図１８のパッケージ１６０１のダイ１３２０に放熱デバイス１９４０を取り付ける方法１９０５を示す。放熱デバイス１９４０は、放熱デバイス５４０（図５）に対応しうる。図１９において、方法１９０５は、ＴＩＭ１９４５がダイ１３２０と放熱デバイス１９４０の間に配置されるように、ＴＩＭ１９４５をダイ１３２０に取り付けることを含みうる。ＴＩＭ１９４５は、ＴＩＭ５４５（図５）に対応しうる。
方法１９０５は、図１９に示されたものとは異なる放熱デバイスとＴＩＭを用いうる。例えば、ダイ１３２０とベース１７９０の配置が図６のダイ１２０とベース１９０の配置と類似又は同一である場合には、方法１９０５は、図７の放熱デバイス７４０と類似又は同一の放熱デバイスを用いうる。他の例において、図１９のダイ１３２０とベース１７９０の配置が、図８のダイ１２０とベース８９０の配置と類似又は同一である場合には、方法１９０５は、図９の放熱デバイス９４０とＴＩＭ９４５とそれぞれ類似又は同一である放熱デバイスとＴＩＭを用いうる。
上記説明及び図面は、当業者にそれらを実行させるために複数の特定の実施形態を十分に図示する。複数の他の実施形態は、構造的、論理、電気、処理、及び他の変更を組み入れうる。いくつかの実施形態の複数の部分及び特徴は、他の実施形態のものに含まれ、又は置き換えられうる。複数のクレームにおいて示された複数の実施形態は、これらのクレームの全ての利用可能な均等物を包含する。
要約は、読み手が技術的開示の特性と要旨を確認できるようにする要約を要求する３７Ｃ．Ｆ．Ｒ．セクション１．７２（ｂ）に準拠するように提供される。クレームの範囲又は意味を限定又は解釈するために用いられないという理解で提出される。以下のクレームは本開示によって、それぞれのクレームが別個の実施形態詳のようなそれ自身に基づくように、詳細な説明に組み込まれる。
本実施形態の例を下記の各項目として示す。
［項目１］
開口を含む基板と、
少なくとも一部が前記開口の少なくとも一部を塞ぐ第１のダイと、
前記第１のダイと前記基板とに接続された第２のダイとを備える
装置。
［項目２］
前記第１のダイと前記第２のダイとに直接接続された複数の第１の電気接続部をさらに備える
項目１に記載の装置。
［項目３］
前記複数の第１の電気接続部は、前記第１のダイの一方の面に直接接触し、前記第２のダイの一方の面に直接接触するハンダを含む
項目２に記載の装置。
［項目４］
前記第２のダイは、第１の面と前記第１の面とは反対の第２の面とを含み、前記複数の第１の電気接続部は、前記第２のダイの前記第１の面上に配置され、前記第２のダイは、前記第２のダイの前記第２の面上に電気接続部を含まない
項目２又は３に記載の装置。
［項目５］
前記第１のダイと前記第２のダイとに直接接続された複数の第１の電気接続部と、
前記第２のダイと前記基板とに直接接続された複数の第２の電気接続部とをさらに備える
項目１に記載の装置。
［項目６］
前記複数の第１及び第２の電気接続部は、前記第２のダイの同じ面上に配置される
項目５に記載の装置。
［項目７］
前記第１のダイに接続された放熱デバイスをさらに備え、
前記第１のダイは、第１の面及び前記第１の面とは反対の第２の面を含み、前記第２のダイは、前記第１のダイの前記第１の面上に配置され、前記放熱デバイスは、前記第１のダイの前記第２の面上に配置される
項目１に記載の装置。
［項目８］
開口を含むベースをさらに備え、
前記第２のダイの少なくとも一部は、前記ベースの前記開口の少なくとも一部を塞ぐ
項目７に記載の装置。
［項目９］
前記ベースの前記開口は、前記第２のダイの長さより長い
項目８に記載の装置。
［項目１０］
追加の放熱デバイスをさらに備え、
前記追加の放熱デバイスは、前記ベースの前記開口を通じて前記第２のダイに接続される
項目８又は９に記載の装置。
［項目１１］
ベースと、
前記第２のダイと前記基板とに直接接続された複数の電気接続部と、
前記基板と前記ベースとに直接接続された追加の複数の電気接続部とをさらに備え、
前記複数の電気接続部と前記追加の複数の電気接続部とは、前記基板の同一の面上に配置される
項目１に記載の装置。
［項目１２］
前記基板は、ボールグリッドアレイパッケージの一部である
項目１から１１のいずれか１項に記載の装置。
［項目１３］
ベースと、
前記ベースに接続された、開口を含む基板と
少なくとも一部が前記開口の少なくとも一部を塞ぐダイと、
複数の第１の電気接続部を介して前記ダイに接続され、複数の第２の電気接続部を介して前記基板に接続された構造部とを備える
装置。
［項目１４］
前記複数の第１の電気接続部と前記複数の第２の電気接続部は、前記構造部の同一の面上に配置される
項目１３に記載の装置。
［項目１５］
前記基板と前記ベースとに接続された複数の第３の電気接続部をさらに備え、
前記複数の第２の電気接続部と前記複数の第３の電気接続部は、前記基板の同一の面上に配置される
項目１３又は１４に記載の装置。
［項目１６］
前記ダイに接続された放熱デバイスをさらに備え、
前記ダイは、第１の面及び前記第１の面とは反対の第２の面を含み、前記複数の第１の電気接続部は、前記ダイの前記第１の面上に配置され、前記放熱デバイスは、前記ダイの前記第２の面上に配置される
項目１３から１５のいずれか１項に記載の装置。
［項目１７］
前記ベースは開口を含み、前記構造部の少なくとも一部は、前記ベースの前記開口の少なくとも一部を塞ぐ
項目１６に記載の装置。
［項目１８］
前記ベースの前記開口を通じて前記構造部に接続された追加の放熱デバイスをさらに備える
項目１７に記載の装置。
［項目１９］
前記ベースは、プリント回路基板を含む
項目１３から１８のいずれか１項に記載の装置。
［項目２０］
前記構造部は、インタポーザを含む
項目１９に記載の装置。
［項目２１］
前記構造部は、追加のダイを含む
項目１９又は２０に記載の装置。
［項目２２］
前記ダイと構造部との少なくとも一方は、プロセッサを含む
項目１９から２１のいずれか１項に記載の装置。
［項目２３］
第１のダイと第２のダイとの組み合わせをアセンブリに取り付ける段階を備える方法であって、
前記第１のダイの少なくとも一部が前記アセンブリの基板の開口の少なくとも一部を塞ぐように前記取り付けを行い、
前記第１のダイと前記第２のダイは、複数の第１の電気接続部によってお互いに接続され、
前記第２のダイは、複数の第２の電気接続部を介して、前記複数の第１の電気接続部と前記複数の第２の電気接続部とが前記第２のダイの同一の面上に配置されるように、前記基板に取り付けられる
方法。
［項目２４］
前記第１のダイと前記第２のダイとの前記組み合わせを前記アセンブリに取り付ける段階は、前記第１のダイが前記基板の前記開口内の熱伝導材料を通じて前記アセンブリの放熱デバイスに接続されるように実行される
項目２３に記載の方法。
［項目２５］
前記基板をベースに取り付ける段階をさらに備える
項目２４に記載の方法。
［項目２６］
前記ベースの開口を通じて前記第２のダイに追加の放熱デバイスを取り付ける段階をさらに備える
項目２５に記載の方法。

Claims (22)

  1. 開口を含む基板と、
    少なくとも一部が前記開口の少なくとも一部を塞ぐ第１のダイと、
    第１の面と前記第１の面とは反対の第２の面とを含み、前記第１のダイと前記基板とに前記第１の面が接続された第２のダイと、
    開口を含むベースと、
    を備え、
    前記第２のダイは、前記第２のダイの前記第２の面上で、前記ベースの前記開口内に配置されたコンポーネントを含む
    装置。
  2. 前記第１のダイと前記第２のダイとに直接接続された複数の第１の電気接続部をさらに備える
    請求項１に記載の装置。
  3. 前記複数の第１の電気接続部は、前記第１のダイの一方の面に直接接触し、前記第２のダイの一方の面に直接接触するハンダを含む
    請求項２に記載の装置。
  4. 前記複数の第１の電気接続部は、前記第２のダイの前記第１の面上に配置される
    請求項２又は３に記載の装置。
  5. 前記第１のダイと前記第２のダイとに直接接続された複数の第１の電気接続部と、
    前記第２のダイと前記基板とに直接接続された複数の第２の電気接続部とをさらに備える
    請求項１に記載の装置。
  6. 前記複数の第１及び第２の電気接続部は、前記第２のダイの同じ面上に配置される
    請求項５に記載の装置。
  7. 前記第１のダイに接続された放熱デバイスをさらに備え、
    前記第１のダイは、第１の面及び前記第１の面とは反対の第２の面を含み、前記第２のダイは、前記第１のダイの前記第１の面上に配置され、前記放熱デバイスは、前記第１のダイの前記第２の面上に配置される
    請求項１から６のいずれか１項に記載の装置。
  8. 前記第２のダイの少なくとも一部は、前記ベースの前記開口の少なくとも一部を塞ぐ
    請求項１から７のいずれか１項に記載の装置。
  9. 前記ベースの前記開口は、前記第２のダイの長さより長い
    請求項８に記載の装置。
  10. 前記第２のダイと前記基板とに直接接続された複数の電気接続部と、
    前記基板と前記ベースとに直接接続された追加の複数の電気接続部とをさらに備え、
    前記複数の電気接続部と前記追加の複数の電気接続部とは、前記基板の同一の面上に配置される
    請求項１に記載の装置。
  11. 前記基板は、ボールグリッドアレイパッケージの一部である
    請求項１から１０のいずれか１項に記載の装置。
  12. 開口を含むベースと、
    前記ベースに接続された、開口を含む基板と
    少なくとも一部が前記基板の前記開口の少なくとも一部を塞ぐダイと、
    第１の面と前記第１の面とは反対の第２の面とを含み、複数の第１の電気接続部を介して前記ダイに前記第１の面が接続され、複数の第２の電気接続部を介して前記基板に前記第１の面が接続された構造部とを備え、
    前記構造部は、前記構造部の前記第２の面上で、前記ベースの前記開口内に配置されたコンポーネントを含む
    装置。
  13. 前記複数の第１の電気接続部と前記複数の第２の電気接続部は、前記構造部の同一の面上に配置される
    請求項１２に記載の装置。
  14. 前記基板と前記ベースとに接続された複数の第３の電気接続部をさらに備え、
    前記複数の第２の電気接続部と前記複数の第３の電気接続部は、前記基板の同一の面上に配置される
    請求項１２又は１３に記載の装置。
  15. 前記ダイに接続された放熱デバイスをさらに備え、
    前記ダイは、第１の面及び前記第１の面とは反対の第２の面を含み、前記複数の第１の電気接続部は、前記ダイの前記第１の面上に配置され、前記放熱デバイスは、前記ダイの前記第２の面上に配置される
    請求項１２から１４のいずれか１項に記載の装置。
  16. 前記構造部の少なくとも一部は、前記ベースの前記開口の少なくとも一部を塞ぐ
    請求項１５に記載の装置。
  17. 前記ベースは、プリント回路基板を含む
    請求項１２から１６のいずれか１項に記載の装置。
  18. 前記構造部は、インタポーザを含む
    請求項１７に記載の装置。
  19. 前記構造部は、追加のダイを含む
    請求項１７又は１８に記載の装置。
  20. 前記ダイと構造部との少なくとも一方は、プロセッサを含む
    請求項１７から１９のいずれか１項に記載の装置。
  21. 第１のダイと第２のダイとの組み合わせをアセンブリに取り付ける段階を備える方法であって、
    前記第１のダイの少なくとも一部が前記アセンブリの基板の開口の少なくとも一部を塞ぐように前記取り付けを行い、
    前記第２のダイは、第１の面と前記第１の面とは反対の第２の面とを含み、
    前記第１のダイと前記第２のダイの前記第１の面とは、複数の第１の電気接続部によってお互いに接続され、
    前記第２のダイの前記第１の面は、複数の第２の電気接続部を介して、前記複数の第１の電気接続部と前記複数の第２の電気接続部とが前記第２のダイの同一の面上に配置されるように、前記基板に取り付けられ、
    前記基板は、開口を含むベースに取り付けられ、
    前記第２のダイは、前記第２のダイの前記第２の面上で、前記ベースの前記開口内に配置されたコンポーネントを含む
    方法。
  22. 前記第１のダイと前記第２のダイとの前記組み合わせを前記アセンブリに取り付ける段階は、前記第１のダイが前記基板の前記開口内の熱伝導材料を通じて前記アセンブリの放熱デバイスに接続されるように実行される
    請求項２１に記載の方法。
JP2015534476A 2012-09-27 2013-06-26 装置および方法 Active JP5984276B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629,368 US10008475B2 (en) 2012-09-27 2012-09-27 Stacked-die including a die in a package substrate
US13/629,368 2012-09-27
PCT/US2013/047826 WO2014051786A1 (en) 2012-09-27 2013-06-26 Stacked-die package including die in package substrate

Publications (2)

Publication Number Publication Date
JP2015530757A JP2015530757A (ja) 2015-10-15
JP5984276B2 true JP5984276B2 (ja) 2016-09-06

Family

ID=50338061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015534476A Active JP5984276B2 (ja) 2012-09-27 2013-06-26 装置および方法

Country Status (6)

Country Link
US (2) US10008475B2 (ja)
JP (1) JP5984276B2 (ja)
KR (1) KR101721781B1 (ja)
CN (1) CN104584212B (ja)
DE (1) DE112013000508B4 (ja)
WO (1) WO2014051786A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
US9059127B1 (en) * 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
US9653443B2 (en) * 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
FR3046697B1 (fr) * 2016-01-08 2018-03-02 Stmicroelectronics (Crolles 2) Sas Structure photonique integree tridimensionnelle a proprietes optiques ameliorees
US9847320B2 (en) * 2016-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the same
US10121766B2 (en) 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
KR20220056880A (ko) * 2016-12-29 2022-05-06 인텔 코포레이션 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지
US10320051B2 (en) * 2017-06-30 2019-06-11 Intel Corporation Heat sink for 5G massive antenna array and methods of assembling same
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN113922205B (zh) * 2018-01-05 2023-02-14 深圳市绎立锐光科技开发有限公司 基板、利用基板形成封装结构的方法和封装结构
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
CN112585744A (zh) * 2018-08-29 2021-03-30 京瓷株式会社 布线基板、电子装置以及电子模块
JP7210051B2 (ja) * 2019-01-30 2023-01-23 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法
US10764989B1 (en) 2019-03-25 2020-09-01 Dialog Semiconductor (Uk) Limited Thermal enhancement of exposed die-down package
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN110739227B (zh) * 2019-09-27 2021-07-23 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
US11353668B2 (en) * 2020-10-14 2022-06-07 Cisco Technology, Inc. Packaging with substrate and printed circuit board cutouts
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
WO2024014911A1 (ko) * 2022-07-13 2024-01-18 삼성전자 주식회사 복수의 회로 기판을 포함하는 전자 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095404A (en) * 1990-02-26 1992-03-10 Data General Corporation Arrangement for mounting and cooling high density tab IC chips
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6091138A (en) 1998-02-27 2000-07-18 Advanced Micro Devices, Inc. Multi-chip packaging using bump technology
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
US20050104211A1 (en) 2002-05-07 2005-05-19 Shinji Baba Semiconductor device having semiconductor chips mounted on package substrate
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7473989B2 (en) 2003-08-27 2009-01-06 Advanced Semiconductor Engineering, Inc. Flip-chip package
US7199466B2 (en) 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
JP4332567B2 (ja) 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9699904B2 (en) 2012-03-13 2017-07-04 Intel Corporation Microelectronic device attachment on a reverse microelectronic package
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate

Also Published As

Publication number Publication date
KR20150038448A (ko) 2015-04-08
CN104584212A (zh) 2015-04-29
DE112013000508B4 (de) 2023-09-07
US10008475B2 (en) 2018-06-26
DE112013000508T5 (de) 2014-12-04
JP2015530757A (ja) 2015-10-15
US20180366444A1 (en) 2018-12-20
KR101721781B1 (ko) 2017-03-30
WO2014051786A1 (en) 2014-04-03
CN104584212B (zh) 2018-05-15
US20140084441A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5984276B2 (ja) 装置および方法
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
US9607947B2 (en) Reliable microstrip routing for electronics components
US10192855B2 (en) Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
TWI672772B (zh) 包含內插器的半導體封裝
TWI713174B (zh) 包含散熱器的半導體封裝及其製造方法
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
KR20140130916A (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
KR20160049616A (ko) 반도체 패키지
TW201442203A (zh) 層疊封裝結構
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US20220216121A1 (en) Semiconductor package structure and fabrication method thereof
TWI768118B (zh) 與傳熱板有關的半導體封裝元件及其製造方法
KR20230037987A (ko) 반도체 패키지
CN114582816A (zh) 包括散热层的半导体封装件
US10679919B2 (en) High thermal release interposer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160729

R150 Certificate of patent or registration of utility model

Ref document number: 5984276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250