CN110739227B - 一种基于三维散热结构的三维异构射频模组的制作方法 - Google Patents

一种基于三维散热结构的三维异构射频模组的制作方法 Download PDF

Info

Publication number
CN110739227B
CN110739227B CN201910924318.1A CN201910924318A CN110739227B CN 110739227 B CN110739227 B CN 110739227B CN 201910924318 A CN201910924318 A CN 201910924318A CN 110739227 B CN110739227 B CN 110739227B
Authority
CN
China
Prior art keywords
manufacturing
heat dissipation
radio frequency
chip
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910924318.1A
Other languages
English (en)
Other versions
CN110739227A (zh
Inventor
郁发新
冯光建
王志宇
陈华
张兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201910924318.1A priority Critical patent/CN110739227B/zh
Publication of CN110739227A publication Critical patent/CN110739227A/zh
Application granted granted Critical
Publication of CN110739227B publication Critical patent/CN110739227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting

Abstract

本发明公开了一种基于三维散热结构的三维异构射频模组的制作方法，具体包括如下步骤：101)芯片载板制作步骤、102)转接板制作步骤、103)键合步骤；本发明提供设置大流量散热沟槽的一种基于三维散热结构的三维异构射频模组的制作方法。

Description

一种基于三维散热结构的三维异构射频模组的制作方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种基于三维散热结构的三维异构射频模组的制作方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA，需要把PA/LNA堆叠起来。
用于堆叠的模组一般先把PA/LNA嵌入到空腔中，然后在空腔的底部设置微流道散热装置，但是对于一定厚度的射频芯片，芯片表面器件热量要通过芯片基材传导到芯片底部才能散热，这样单纯在芯片底部设置散热沟槽已经不能满足模组散热需求。
发明内容
本发明克服了现有技术的不足，提供设置大流量散热沟槽的一种基于三维散热结构的三维异构射频模组的制作方法。
本发明的技术方案如下：
一种基于三维散热结构的三维异构射频模组的制作方法，具体包括如下步骤：
101)芯片载板制作步骤：通过光刻，刻蚀工艺在芯片载板的下表面制作凹槽，在芯片载板下表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，通过光刻，电镀工艺在种子层上制作键合金属形成焊盘；
对芯片载板上表面进行减薄，减薄厚度在10um到700um之间；芯片载板的上表面制作芯片槽，通过焊接工艺或者导热胶粘工艺把射频芯片焊接在芯片槽内，并由焊锡或导热胶填充满射频芯片跟芯片槽的间隙区域；通过光刻，电镀工艺在芯片载板上表面制作RDL；
102)转接板制作步骤：转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；种子层上制作RDL；
通过光刻，刻蚀工艺在转接板上表面与芯片载板的下表面凹槽对应位置处制作TSV孔；通过光刻、干法或者湿法刻蚀工艺在转接板上表面与芯片槽对应的位置制作散热沟槽，散热沟槽深度范围在10um到700um之间；
103)键合步骤：将芯片载板下表面与转接板上表面进行焊接，转接板的下表面进行减薄，并露出TSV孔底部；通过光刻，电镀工艺在转接板下表面制作连接焊盘；切割焊接键合的模组得到单一的射频模组，把射频模组安装到相应PCB板上，散热沟槽通入可循环散热液体，得到具有三维散热能力的射频模组PCB板。
进一步的，RDL包括走线布局和键合焊盘；RDL材料采用铜、铝、镍、银、金、锡中的一种或多种混合，RDL本身结构为一层或多层结构，其厚度范围为10nm到1000um之间；焊盘的直径范围为10um到10000um之间。
进一步的，凹槽宽度范围在1um到10000um，深度在10um到1000um；绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um，其本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；焊盘高度范围在10nm到1000um，采用铜、铝、镍、银、金、锡中的一种或多种混合，本身结构为一层或多层。
进一步的，芯片载板采用4、6、8、12寸中的一种尺寸，厚度范围为200um到2000um之间，材质采用硅、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
进一步的，芯片槽采用正方形，深度范围在10um到700um，边长的长度范围在100um到10mm之间。
本发明相比现有技术优点在于：本发明通过在模组的内部设置大流量散热沟槽，使芯片的四周和底部都具有散热沟槽，这样模组就具备了三维散热功能，能大大提高模组的散热能力。
附图说明
图1为本发明的芯片载板设置凹槽示意图；
图2为本发明的图1设置芯片槽示意图；
图3为本发明的芯片载板示意图；
图4为本发明的转接板设置TSV孔示意图；
图5为本发明的转接板示意图；
图6为本发明的图5、图6键合的示意图；
图7为本发明的转配上PCB板后示意图。
图中标识：芯片载板101、凹槽102、转接板103、芯片槽104、间隙区域105、射频芯片106、TSV孔107、散热沟槽108。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图7所示，一种基于三维散热结构的三维异构射频模组的制作方法，具体包括如下步骤：
101)芯片载板101制作步骤：通过光刻，刻蚀工艺在芯片载板101的下表面制作凹槽102，凹槽102宽度范围在1um到10000um，深度在10um到1000um。在芯片载板101下表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，通过光刻，电镀工艺在种子层上制作键合金属形成焊盘。其中，绝缘层、种子层的规格尺寸如下，后续涉及绝缘层、种子层如无特殊说明都按此规格尺寸制作，具体的绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。焊盘高度范围在10nm到1000um，材质可以是铜，铝，镍，银，金，锡等材料中的一种或多种混合，本身结构可以是一层也可以是多层。
芯片载板101采用4，6，8，12寸大小中的一种尺寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
对芯片载板101上表面进行减薄，减薄厚度在10um到700um之间。芯片载板101的上表面制作芯片槽104，通过焊接工艺或者导热胶粘工艺把射频芯片106焊接在芯片槽104内，并由焊锡或导热胶填充满射频芯片106跟芯片槽104的间隙区域105。通过光刻，电镀工艺在芯片载板101上表面制作RDL。其中，芯片槽104一般采用正方形，深度范围在10um到700um，芯片槽104的边长长度范围在100um到10mm之间。RDL制作过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅或者PI(光刻胶)；光刻、干法刻蚀使芯片PAD露出；通过光刻，电镀工艺在表面制作走线布局金属和键合金属形成焊盘。
此处RDL中的金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘进行开窗，开窗的直径为10um到10000um之间。
102)转接板103制作步骤：转接板103上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；种子层上制作RDL，RDL制作与步骤101)中形同。
通过光刻，刻蚀工艺在转接板103上表面与芯片载板101的下表面凹槽102对应位置处制作TSV孔107，TSV孔107直径范围在1um到1000um，深度在10um到1000um。通过光刻、干法或者湿法刻蚀工艺在转接板103上表面与芯片槽104对应的位置制作散热沟槽108，散热沟槽108形状与芯片槽104相适应，深度范围在10um到700um之间，长度范围在100um到10mm之间。
103)键合步骤：将芯片载板101下表面与转接板103上表面进行焊接，转接板103的下表面进行减薄，并露出TSV孔107底部。通过光刻，电镀工艺在转接板103下表面制作连接焊盘，作为与相应PCB板连接固定的结构。切割焊接键合的模组得到单一的射频模组，把射频模组安装到相应PCB板上，散热沟槽108通入可循环散热液体，得到具有三维散热能力的射频模组PCB板。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种基于三维散热结构的三维异构射频模组的制作方法，其特征在于：具体包括如下步骤：
101)芯片载板制作步骤：通过光刻，刻蚀工艺在芯片载板的下表面制作凹槽，在芯片载板下表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，通过光刻，电镀工艺在种子层上制作键合金属形成焊盘； 对芯片载板上表面进行减薄，减薄厚度在10um到700um之间；芯片载板的上表面制作芯 片槽，通过焊接工艺把射频芯片焊接在芯片槽内，并由焊锡或导热胶填充满射频芯片跟芯片槽的间隙区域；通过光刻，电镀工艺在芯片载板上表面制作RDL；
102)转接板制作步骤：转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；种子层上制作RDL；通过光刻，刻蚀工艺在转接板上表面与芯片载板的下表面凹槽对应位置处制作TSV孔； 通过光刻、干法或者湿法刻蚀工艺在转接板上表面与芯片槽对应的位置制作散热沟槽，散 热沟槽深度范围在10um到700um之间；
103)键合步骤：将芯片载板下表面与转接板上表面进行焊接，转接板的下表面进行减薄，并露出TSV孔底部；通过光刻，电镀工艺在转接板下表面制作连接焊盘；切割焊接键合的模组得到单一的射频模组，把射频模组安装到相应PCB板上，散热沟槽通入可循环散热液体，得到具有三维散热能力的射频模组PCB板。
2. 根据权利要求1所述的一种基于三维散热结构的三维异构射频模组的制作方法，其特征在于：RDL包括走线布局和键合焊盘；RDL材料采用铜、铝、镍、银、金、锡中的一种或多种混合，RDL本身结构为一层或多层结构，其厚度范围为10nm到1000um之间；焊盘的直径范围为10um到10000um之间。
3. 根据权利要求1所述的一种基于三维散热结构的三维异构射频模组的制作方法，其特征在于：凹槽宽度范围在1um到10000um，深度在10um到1000um；绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um，其本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；焊盘高度范围在10nm到1000um，采用铜、铝、镍、银、金、锡中的一种或多种混合，本身结构为一层或多层。
4. 根据权利要求1所述的一种基于三维散热结构的三维异构射频模组的制作方法，其特征在于：芯片载板采用4、6、8、12寸中的一种尺寸，厚度范围为200um到2000um之间，材质采用硅、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
5. 根据权利要求1所述的一种基于三维散热结构的三维异构射频模组的制作方法，其特征在于：芯片槽采用正方形，深度范围在10um到700um，边长的长度范围在100um到10mm之间。
CN201910924318.1A 2019-09-27 2019-09-27 一种基于三维散热结构的三维异构射频模组的制作方法 Active CN110739227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910924318.1A CN110739227B (zh) 2019-09-27 2019-09-27 一种基于三维散热结构的三维异构射频模组的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910924318.1A CN110739227B (zh) 2019-09-27 2019-09-27 一种基于三维散热结构的三维异构射频模组的制作方法

Publications (2)

Publication Number Publication Date
CN110739227A CN110739227A (zh) 2020-01-31
CN110739227B true CN110739227B (zh) 2021-07-23

Family

ID=69269754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910924318.1A Active CN110739227B (zh) 2019-09-27 2019-09-27 一种基于三维散热结构的三维异构射频模组的制作方法

Country Status (1)

Country Link
CN (1) CN110739227B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255391A1 (en) * 2009-04-01 2010-10-07 Chung-Hsin Electric And Machinery Manufacturing Corp. Fuel cell structure having combined polar plates and the combined polar plates thereof
CN104584212A (zh) * 2012-09-27 2015-04-29 英特尔公司 包括封装衬底中的管芯的堆叠管芯封装
CN108807451A (zh) * 2014-05-09 2018-11-13 美国亚德诺半导体公司 晶片级热电能量收集器
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035223B2 (en) * 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255391A1 (en) * 2009-04-01 2010-10-07 Chung-Hsin Electric And Machinery Manufacturing Corp. Fuel cell structure having combined polar plates and the combined polar plates thereof
CN104584212A (zh) * 2012-09-27 2015-04-29 英特尔公司 包括封装衬底中的管芯的堆叠管芯封装
CN108807451A (zh) * 2014-05-09 2018-11-13 美国亚德诺半导体公司 晶片级热电能量收集器
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于柔性基板的异构多芯片三维封装散热仿真与优化设计;武晓萌等;《科学技术与工程》;20140731;第14卷(第19期);第238-241页 *

Also Published As

Publication number Publication date
CN110739227A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN110010546B (zh) 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111653492B (zh) 一种三维堆叠射频光模块制作方法
CN111968944A (zh) 一种射频模组超薄堆叠工艺
CN111952194A (zh) 一种射频芯片液冷散热工艺
CN110010566B (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN110010573B (zh) 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法
CN110010567B (zh) 一种大功率系统级射频模块的液冷散热互联结构及其制作方法
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110739227B (zh) 一种基于三维散热结构的三维异构射频模组的制作方法
CN112203398B (zh) 一种pcb板液冷散热工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN111653491B (zh) 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN111968921B (zh) 一种具有液态散热功能的pcb组装方式
CN111653490B (zh) 一种控制散热器流量的三维异构模组制作方法
CN110690131B (zh) 一种具有大键合力的三维异构焊接方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010600B (zh) 一种竖立放置射频芯片模组的互联结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant