CN111682108A - 一种三维的电感制作方法 - Google Patents
一种三维的电感制作方法 Download PDFInfo
- Publication number
- CN111682108A CN111682108A CN202010590172.4A CN202010590172A CN111682108A CN 111682108 A CN111682108 A CN 111682108A CN 202010590172 A CN202010590172 A CN 202010590172A CN 111682108 A CN111682108 A CN 111682108A
- Authority
- CN
- China
- Prior art keywords
- metal
- carrier plate
- layer
- soi silicon
- rdl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 238000001259 photo etching Methods 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910052716 thallium Inorganic materials 0.000 claims description 7
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000004814 polyurethane Substances 0.000 claims description 3
- 229920002635 polyurethane Polymers 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种三维的电感制作方法，具体包括如下步骤：101)初步键合步骤、102)背部处理步骤、103)正面处理步骤、104)成型步骤；本发明提出制作方便、结构简单、电感Q值高的一种三维的电感制作方法。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种三维的电感制作方法。
背景技术
电子无源器件包括电感，电容，电阻，滤波器等，这些无源器件都是模拟器件，其体积不能随着数字电路的缩小而成倍率的缩小，因此对于射频芯片来讲，经常会碰到无源器件较大的不能放在射频芯片上面，而不得不单独放在芯片旁边，这样增加了模组的面积。
尤其是对于电感来讲，设置在芯片或者转接板表面的平面结构电感，占用面积大，电感Q值却比较小。
发明内容
本发明克服了现有技术的不足，提出制作方便、结构简单、电感Q值高的一种三维的电感制作方法。
本发明的技术方案如下：
一种三维的电感制作方法，具体包括如下步骤：
101)初步键合步骤：在一片SOI硅片正面通过临时键合工艺，将其负载到载板上；
102)背部处理步骤：减薄载板远离SOI硅片的一面，减薄厚度范围为150um到1920um之间；通过光刻、刻蚀工艺在载板减薄的一面分布制作至少两个TSV孔，且TSV孔之间相互错位设置；
在载板减薄的一面直接沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属，使金属充满TSV孔，并在200到500度温度下密化金属，使金属更致密；通过表面CMP工艺去除载板表面金属，使载板表面的金属只剩下填充的金属形成金属柱；通过光刻和电镀的工艺在载板的金属柱露出的一面制作RDL和焊盘；
103)正面处理步骤：在SOI硅片远离载板的一面通过光刻和干法刻蚀工艺分布制作至少一个凹槽，且凹槽设置与TSV孔相对应，多个凹槽之间相互平行；凹槽的底部刻蚀停留在SOI硅片的氧化层上；
通过光刻和干法刻蚀工艺对氧化层进行刻蚀，使与步骤102)金属柱露出端面，并通过物理溅射、磁控溅射或者蒸镀工艺在氧化层上制作种子层，且通过电镀金属，使金属充满凹槽，在200到500度温度下密化金属，使金属更致密；
通过表面CMP工艺去除SOI硅片表面金属，使SOI硅片表面的金属只剩下填充的金属；通过湿法腐蚀工艺去除多余的种子层，SOI硅片上沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；
104)成型步骤：通过光刻和干法刻蚀的工艺，刻蚀步骤102)、103)处理后的载板设置金属柱之间的区域形成空腔，空腔使金属柱和SOI硅片填充的金属露出；再将两块处理后形成空腔的SOI硅片结合载板的材料，相互键合得到三维立体电感。
进一步的，制作RDL和焊盘，首先通过物理溅射，磁控溅射或者蒸镀工艺在载板的金属柱露出的一面上制作种子层，然后在种子层上光刻定义RDL和焊盘位置，再电镀做出RDL和焊盘金属。
进一步的，绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构，每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；RDL和焊盘金属的厚度范围在1um到100um之间，其本身结构为一层或多层，每层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
进一步的，步骤102)载板的减薄后的厚度范围在150um到1920um之间；TSV孔的直径范围在1um到1000um之间，TSV孔的深度在10um到1000um之间。
进一步的，载板在CMP工艺处理时，其表面的绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，SOI硅片和载板都采用4、6、8、12寸中的一种尺寸，厚度范围为200um到2000um；SOI硅片和载板采用的材质为硅、玻璃、石英、碳化硅、氧化铝环氧树脂、聚氨酯中的一种材料。
进一步的，凹槽的长度范围1um到1000um之间，凹槽的深度在10um到1000um之间。
本发明相比现有技术优点在于：本发明通过制作TSV孔技术制作一种嵌在SOI硅片和载板结合的内部的立体电感，且电感线圈之间为空腔结构，能大大增加电感Q值，并减少电感体积。
附图说明
图1为本发明的SOI硅片负载到载板示意图；
图2为本发明的图1上制作TSV孔示意图；
图3为本发明的图2上制作金属柱的示意图；
图4为本发明的图3上制作凹槽的示意图；
图5为本发明的图4上制作金属块的示意图；
图6为本发明的图5上制作空腔的示意图；
图7为本发明的两个图6键合的示意图；
图8为本发明的图3设置金属柱的设置示意图；
图9为本发明的图4设置凹槽的剖视图；
图10为本发明的三维电感示意图；
图11为本发明的实施例2先制作凹槽的示意图；
图12为本发明的图11上电镀金属的示意图；
图13为本发明的图12上形成金属块的示意图。
图中标识：SOI硅片101、TSV孔102、金属柱103、凹槽104、金属块105、空腔106。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图10所示，一种三维的电感制作方法，具体包括如下步骤：
101)初步键合步骤：在一片SOI硅片101正面通过临时键合工艺，将其负载到载板上。
102)背部处理步骤：减薄载板远离SOI硅片101的一面，减薄厚度范围为150um到1920um之间。通过光刻、刻蚀工艺在载板减薄的一面分布制作至少两个TSV孔102，且TSV孔102之间相互错位设置。一般情况下，制作的TSV孔102可设置多排，每排的TSV孔102在一条直线上，而每相邻两排的TSV孔102不在同一水平线上，进行错位设置。TSV孔102的直径范围在1um到1000um之间，TSV孔102的深度在10um到1000um之间。
在载板减薄的一面直接沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构，每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。
电镀金属，一般采用铜金属，通过电镀使金属充满TSV孔102，并在200到500度温度下密化金属，使金属更致密。通过表面CMP工艺去除载板表面金属，使载板表面的金属只剩下填充的金属形成金属柱103。此时载板表面的绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，自然也可以保留绝缘层，不进行处理。
通过光刻和电镀的工艺在载板的金属柱103露出的一面制作RDL和焊盘。制作RDL和焊盘，首先通过物理溅射，磁控溅射或者蒸镀工艺在载板的金属柱103露出的一面上制作种子层，种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构，每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。然后在种子层上光刻定义RDL和焊盘位置，再电镀做出RDL和焊盘金属。RDL和焊盘金属的厚度范围在1um到100um之间，其本身结构为一层或多层，每层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。
其中，SOI硅片101和载板都采用4、6、8、12寸中的一种尺寸的晶圆，厚度范围为200um到2000um；SOI硅片101和载板还可以采用其它材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
103)正面处理步骤：在SOI硅片101远离载板的一面通过光刻和干法刻蚀工艺分布制作至少一个凹槽104，且凹槽104设置与TSV孔102相对应，多个凹槽104之间相互平行。一般凹槽104与步骤102)中设置的TSV孔102相对应，具体每相邻两排TSV孔102进行顺序编号，编号相同的两个TSV孔102上制作凹槽104，联通TSV孔102，并且每个凹槽104之间相互平行设置。其中，凹槽104的底部刻蚀停留在SOI硅片101的氧化层上；凹槽104的长度范围1um到1000um之间，凹槽104的深度在10um到1000um之间。
通过光刻和干法刻蚀工艺对氧化层进行刻蚀，使与步骤102)金属柱103露出端面，并通过物理溅射、磁控溅射或者蒸镀工艺在氧化层上制作种子层，且通过电镀金属，一般金属采用铜，电镀使金属铜充满凹槽104，最终形成金属块105，并且电镀的金属块105与步骤102)中的金属柱103联通。在200到500度温度下密化金属块105，使金属块105更致密。
通过表面CMP工艺去除SOI硅片101表面金属，使SOI硅片101表面的金属只剩下填充的金属；通过湿法腐蚀工艺去除多余的种子层，SOI硅片101上沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。
104)成型步骤：通过光刻和干法刻蚀的工艺，刻蚀步骤102)、103)处理后的载板设置金属柱103之间的区域形成空腔106，空腔106使金属柱103和SOI硅片101填充的金属露出；再将两块处理后形成空腔106的SOI硅片101结合载板的材料，相互键合得到三维立体电感。具体的，因为整个金属是倾斜的，键合时将相同的两块处理后形成空腔106的SOI硅片101结合载板的材料，进行180°对称位置设置来键合即可形成三维立体电感。
自然，其中SOI硅片101也可能采用正常的硅片材料进行亦可，只要在步骤103)中通过光刻和干法刻蚀工艺对氧化层进行刻蚀，替换为先形成绝缘层，再刻蚀，电镀金属形成金属块105即可。
实施例2：
如图5至图13所示，相对于实施例1，不同之处在于处理整体步骤上不同，步骤102)和步骤103)顺序相反。先进行制作凹槽104，再在凹槽104对应位置处制作金属柱103，然后制作空腔106，键合形成三维立体电感。自然SOI硅片101也可能采用正常的硅片材料进行亦可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (7)
1.一种三维的电感制作方法，其特征在于，具体包括如下步骤：
101)初步键合步骤：在一片SOI硅片正面通过临时键合工艺，将其负载到载板上；
102)背部处理步骤：减薄载板远离SOI硅片的一面，减薄厚度范围为150um到1920um之间；通过光刻、刻蚀工艺在载板减薄的一面分布制作至少两个TSV孔，且TSV孔之间相互错位设置；
在载板减薄的一面直接沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属，使金属充满TSV孔，并在200到500度温度下密化金属，使金属更致密；通过表面CMP工艺去除载板表面金属，使载板表面的金属只剩下填充的金属形成金属柱；通过光刻和电镀的工艺在载板的金属柱露出的一面制作RDL和焊盘；
103)正面处理步骤：在SOI硅片远离载板的一面通过光刻和干法刻蚀工艺分布制作至少一个凹槽，且凹槽设置与TSV孔相对应，多个凹槽之间相互平行；凹槽的底部刻蚀停留在SOI硅片的氧化层上；
通过光刻和干法刻蚀工艺对氧化层进行刻蚀，使与步骤102)金属柱露出端面，并通过物理溅射、磁控溅射或者蒸镀工艺在氧化层上制作种子层，且通过电镀金属，使金属充满凹槽，在200到500度温度下密化金属，使金属更致密；
通过表面CMP工艺去除SOI硅片表面金属，使SOI硅片表面的金属只剩下填充的金属；通过湿法腐蚀工艺去除多余的种子层，SOI硅片上沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；
104)成型步骤：通过光刻和干法刻蚀的工艺，刻蚀步骤102)、103)处理后的载板设置金属柱之间的区域形成空腔，空腔使金属柱和SOI硅片填充的金属露出；再将两块处理后形成空腔的SOI硅片结合载板的材料，相互键合得到三维立体电感。
2.根据权利要求1所述的一种三维的电感制作方法，其特征在于，制作RDL和焊盘，首先通过物理溅射，磁控溅射或者蒸镀工艺在载板的金属柱露出的一面上制作种子层，然后在种子层上光刻定义RDL和焊盘位置，再电镀做出RDL和焊盘金属。
3.根据权利要求1或2所述的一种三维的电感制作方法，其特征在于，绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um之间，其本身结构为一层或多层结构，每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；RDL和焊盘金属的厚度范围在1um到100um之间，其本身结构为一层或多层，每层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
4.根据权利要求1所述的一种三维的电感制作方法，其特征在于，步骤102)载板的减薄后的厚度范围在150um到1920um之间；TSV孔的直径范围在1um到1000um之间，TSV孔的深度在10um到1000um之间。
5.根据权利要求1所述的一种三维的电感制作方法，其特征在于，载板在CMP工艺处理时，其表面的绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
6.根据权利要求1所述的一种三维的电感制作方法，其特征在于，SOI硅片和载板都采用4、6、8、12寸中的一种尺寸，厚度范围为200um到2000um；SOI硅片和载板采用的材质为硅、玻璃、石英、碳化硅、氧化铝环氧树脂、聚氨酯中的一种材料。
7.根据权利要求1所述的一种三维的电感制作方法，其特征在于，凹槽的长度范围1um到1000um之间，凹槽的深度在10um到1000um之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2020101323176 | 2020-02-29 | ||
| CN202010132317 | 2020-02-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111682108A true CN111682108A (zh) | 2020-09-18 |
Family
ID=72436921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010590172.4A Pending CN111682108A (zh) | 2020-02-29 | 2020-06-24 | 一种三维的电感制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111682108A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060273395A1 (en) * | 2005-02-14 | 2006-12-07 | Kazuaki Tanaka | Semiconductor device comprising an integrated circuit |
| CN101110431A (zh) * | 2006-07-18 | 2008-01-23 | 国际商业机器公司 | 具有高q晶片背面电感器的半导体集成电路器件及其制造方法 |
| CN102798489A (zh) * | 2011-10-21 | 2012-11-28 | 清华大学 | 一种压力传感器及其制备方法 |
| CN103339710A (zh) * | 2011-02-02 | 2013-10-02 | 信越化学工业株式会社 | 制备soi晶片的方法 |
| CN104332455A (zh) * | 2014-09-25 | 2015-02-04 | 武汉新芯集成电路制造有限公司 | 一种基于硅通孔的片上半导体器件结构及其制备方法 |
| CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
| CN110010484A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
| CN110010572A (zh) * | 2018-12-29 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种用于系统级大功率模组的大流量液冷散热器及其制作方法 |
| CN110010548A (zh) * | 2018-12-26 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种底部带焊盘的空腔结构制作方法 |
| CN110010546A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种竖立放置射频模块的相变散热结构的制作工艺 |
| CN110010493A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种互联电感的制作方法 |
| CN110010547A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种底部带tsv结构的硅空腔结构的制作方法 |
| CN110550598A (zh) * | 2019-09-04 | 2019-12-10 | 中国科学院电子学研究所 | 谐振式差压传感器及其制备方法 |
| CN110739227A (zh) * | 2019-09-27 | 2020-01-31 | 浙江大学 | 一种基于三维散热结构的三维异构射频模组的制作方法 |
-
2020
- 2020-06-24 CN CN202010590172.4A patent/CN111682108A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060273395A1 (en) * | 2005-02-14 | 2006-12-07 | Kazuaki Tanaka | Semiconductor device comprising an integrated circuit |
| CN101110431A (zh) * | 2006-07-18 | 2008-01-23 | 国际商业机器公司 | 具有高q晶片背面电感器的半导体集成电路器件及其制造方法 |
| CN103339710A (zh) * | 2011-02-02 | 2013-10-02 | 信越化学工业株式会社 | 制备soi晶片的方法 |
| CN102798489A (zh) * | 2011-10-21 | 2012-11-28 | 清华大学 | 一种压力传感器及其制备方法 |
| CN104332455A (zh) * | 2014-09-25 | 2015-02-04 | 武汉新芯集成电路制造有限公司 | 一种基于硅通孔的片上半导体器件结构及其制备方法 |
| CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
| CN110010484A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
| CN110010546A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种竖立放置射频模块的相变散热结构的制作工艺 |
| CN110010493A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种互联电感的制作方法 |
| CN110010547A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种底部带tsv结构的硅空腔结构的制作方法 |
| CN110010548A (zh) * | 2018-12-26 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种底部带焊盘的空腔结构制作方法 |
| CN110010572A (zh) * | 2018-12-29 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种用于系统级大功率模组的大流量液冷散热器及其制作方法 |
| CN110550598A (zh) * | 2019-09-04 | 2019-12-10 | 中国科学院电子学研究所 | 谐振式差压传感器及其制备方法 |
| CN110739227A (zh) * | 2019-09-27 | 2020-01-31 | 浙江大学 | 一种基于三维散热结构的三维异构射频模组的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11406025B2 (en) | Glass wiring board, method for manufacturing the same, and semiconductor device | |
| US20230122531A1 (en) | Reduced parasitic capacitance in bonded structures | |
| JP6296331B2 (ja) | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法 | |
| CN103985698B (zh) | 具有嵌入式滤波器的多层电子结构 | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| US6506664B1 (en) | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device | |
| US8810008B2 (en) | Semiconductor element-embedded substrate, and method of manufacturing the substrate | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| CN110010547B (zh) | 一种底部带tsv结构的硅空腔结构的制作方法 | |
| JP2016103623A (ja) | フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム | |
| US20050277288A1 (en) | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias | |
| CN111341665B (zh) | 一种芯片嵌入转接板凹槽制作方法 | |
| CN110010493B (zh) | 一种互联电感的制作方法 | |
| CN110010495B (zh) | 一种高密度侧壁互联方法 | |
| CN110010494B (zh) | 一种侧壁带焊盘的系统级封装互联结构制作方法 | |
| CN111682108A (zh) | 一种三维的电感制作方法 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN110010496B (zh) | 一种带高密度侧壁焊盘的系统级封装互联结构的制作方法 | |
| CN113066781B (zh) | 转接板堆叠模组、三维模组和堆叠工艺 | |
| CN110010575B (zh) | 一种栓塞互联式的tsv结构及其制作方法 | |
| CN110010499B (zh) | 一种具有电磁屏蔽功能的射频芯片系统级封装工艺 | |
| CN110010477B (zh) | 一种侧面散热型密闭射频芯片封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200918 |
|
| RJ01 | Rejection of invention patent application after publication |